JP4818783B2 - 情報処理方法および装置ならびにプログラム - Google Patents

情報処理方法および装置ならびにプログラム Download PDF

Info

Publication number
JP4818783B2
JP4818783B2 JP2006111628A JP2006111628A JP4818783B2 JP 4818783 B2 JP4818783 B2 JP 4818783B2 JP 2006111628 A JP2006111628 A JP 2006111628A JP 2006111628 A JP2006111628 A JP 2006111628A JP 4818783 B2 JP4818783 B2 JP 4818783B2
Authority
JP
Japan
Prior art keywords
frame
error check
error
unit
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006111628A
Other languages
English (en)
Other versions
JP2007288393A (ja
Inventor
道夫 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006111628A priority Critical patent/JP4818783B2/ja
Publication of JP2007288393A publication Critical patent/JP2007288393A/ja
Application granted granted Critical
Publication of JP4818783B2 publication Critical patent/JP4818783B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Description

本発明はエラーチェック、特に通信において受信したフレームに対するエラーチェック技術に関する。
デジタル時代の今、デジタルデータはあらゆる場面で使われている。デジタルデータは伝送しやすい特性を有することから、通信の分野において、データをデジタル化して伝送することが主流となりつつある。
データ伝送を行う通信機間において、データはフレームと呼ばれるデータ集合の単位で扱われる。受信する側において、受信したデータが正常であるか否かを確認するために、受信したフレームに対してエラーチェックを行う必要がある(特許文献1、特許文献2参照)。
そのために、フレーム毎にエラーチェック用のデータを組み込み、それをチェックすることによって、その伝送単位のデータが正常か否かを確認する仕組みが利用されている。
たとえば、非特許文献1に記載されたように、UWB(Ultra Wide Band:超広帯域無線)通信において、PLCP(Physical Convergence Protocol:フィジカル・レイヤ・コンバージェンス・プロトコル)のフレームのヘッダ部分に対してエラーチェックを行い、その結果によってフレームが正常か否かを確認している。そして、確認の結果に応じて、正常であればデータを出力し、正常ではなければ、送信側に再送をリクエストする処理をし、データの通信を確実にすることが行われている。
特開2006−050396号公報 特開平11−127174号公報 MBOA PHY LAYER TECHNICAL SPEIFICATION,Ver. 0.95
しかしながら、UWB通信において、PLCPフレームを受信した際に行われるエラーチェックは、ヘッダ部分のすべてのビット(計120ビット)に対して行われ、1ビットでもエラーがあれば、すべてのフレームが廃棄される。フレームの破棄は、当該フレームの再送のための処理が伴うので、フレームの破棄率は、データ伝送の効率を左右する1つの要因である。
一方、PLCPフレームのヘッダには、リザーブビットなど、規格により使用しないように規定されているビットがある。これらのビットは使用されていないにもかかわらず、エラーがあればフレーム全体の破棄を引き起こし、通信効率を下げてしまう。
本発明の一つの態様は情報処理方法である。この情報処理方法は、データ群に含まれたエラーチェック対象部分の不使用ビット列を対応する既知のビットパターンで置き換えた後に、エラーチェック対象部分に対してエラーチェックを行う。
なお、上記態様の方法を、装置、システム、プログラムに置き換えたものも、本発明の態様としては有効である。
本発明にかかる情報処理方法によれば、データ群に含まれるエラーを効率良く検出することができる。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
図1は、本発明の実施の形態にかかる通信装置100を示す。通信装置100は、送受信のインターフェースとなる通信インターフェース20と、通信インターフェース20を介して受信したフレームが正常であるか否かを確認し、正常であれば後段処理部70に出力し、正常ではなければ送信元に再送をリクエストするなどの処理を行うフレーム処理部40と、フレーム処理部40から出力されてきたフレームを保存したり、アプリケーションに渡したりするなど、用途に応じた処理を行う後段処理部70とを備える。なお、通信装置100は、UWB通信に対応するものであり、通信インターフェース20を介して受信したフレームは、PLCPフレームを含む。
図2は、図1に示す通信装置100におけるフレーム処理部40の構成を示す。フレーム処理部40は、置換部42と、エラーチェック部44と、出力処理部46とを有する。なお、フレーム処理部40の様々な処理を行う機能ブロックとして図中に記載れた各要素は、ハードウェア的には、CPU、メモリ、その他のLSIで構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。
ここで、PLCPフレームのフォーマットを説明しながら、フレーム処理部40の各機能ブロックの詳細を説明する。
図3の上部は、PLCPフレームの一部を示す。PLCPフレームは、伝送されるデータのペイロード(Pay Load。図示せず)以外に、PHYヘッダ、Tail ビット、MACヘッダ、HCSを有し、それぞれのビット数は、40ビット、6ビット、80ビット、16ビットである。このうち、PHYヘッダとMACヘッダは、エラーチェック対象部分である。
従来、PLCPフレームに対してエラーチェックをする際に、PHYヘッダとMACヘッダの合わせて120ビットの各ビットに対してエラーチェックを行い、1ビットでもエラーがあれば、フレーム全体が正しくないとし、フレームを廃棄する。しかし、図3の下部に示すように、PHYヘッダには、規格で規定され、使用しないビット(以下不使用ビットという)が多数存在する。具体的には、すべてのリザーブビットと、RATEの上位2ビットは、不使用ビットである。MACヘッダにおいても同じように、不使用ビットが多数存在する。これらの不使用ビットのいずれかにおいてエラーがあれば、従来はこのフレームを廃棄していた。
ところで、不使用ビットにエラーがあっても、フレームの伝送、使用に障害を来たすわけではないので、従来のエラーチェック方法では、不使用ビットのエラーに起因するフレームの破棄、およびそれに伴うフレームの再送などにより、通信の効率を下げていた。
それに対して、本実施の形態の通信装置100において、フレーム処理部40は、PLCPフレームに対してエラーチェックをする際に、まず、置換部42により、PHYヘッダおよびMACヘッダにある不使用ビット列を、対応する既知のビットパターンで置き換える。ここで、不使用ビット列に「対応する」ビットパターンとは、そのビット数が不使用ビット列と同じであるビットパターンを意味する。また、「既知のビットパターン」は、エラーとして検出されないいかなるビットパターンであればよく、ここで例として、置換部42は、すべての不使用ビットを0で置き換える。
エラーチェック部44は、PLCPのPHYヘッダとMACヘッダの120ビットに対してエラーチェックをする。ここで、エラーチェック部44によりチェックされるフレームのPHYヘッダとMACヘッダは、それらに含まれる不使用ビットが置換部42により0に置き換えられたものである。すなわち、受信したフレームのヘッダ部分に含まれる不使用ビットにエラーがあっても、他のビットにエラーがなければ、エラーチェック部44によるエラーチェックは、このフレームのヘッダ部分にエラーがないことを示す結果を得る。
ここで図4に示す例を用いて、本実施の形態における置換部42およびエラーチェック部44の処理を説明する。図4の上部は、フレームのPHYヘッダ部分にエラーがある場合の例を示しており、図中陰影部分はエラーのあるビットである。この例では、リザーブビットのうちの3ビット(図中左端の3ビットのリザーブビットのうちの1ビットと、Rateビットの右側の12ビットのうちの2ビット)と、Rateビットの不使用部分の2ビットのうちの1ビットはエラービットになっている。従来では、不使用ビット以外のビットにエラーがなくても、このようなPHYヘッダを有するフレームを異常フレームとして破棄していた。
それに対して、本実施の形態において、まず、置換部42は、ヘッダに含まれる不使用ビット列をオール0であるビットパターンに置換え、これにより、図4上部に示すPHYヘッダは図4下部に示すようになる。MACヘッダについても同じである。
その結果、ヘッダ部分の不使用ビットの置換えが行われたフレームに対して、エラーチェック部44がエラーチェックを行うため、不使用ビット以外のビットにエラーがなければ、ヘッダからエラーが検出されず、フレームは正常フレームとして出力される。
出力処理部46は、エラーチェック部44によるエラーチェックの結果に応じて処理を行う。具体的には、エラーが検出されれば、出力処理部46は、このフレームを破棄するとともに、送信元にフレームの再送をリクエストする。一方、エラーが検出されていなければ、出力処理部46は、このフレームを後段処理部70に出力する。
図5は、通信装置100におけるフレーム処理部40の処理を示すフローチャートである。フレーム処理部40は、通信インターフェース20を介してPLCPフレームを受信すると、置換部42が、受信したPLCPフレームに含まれるヘッダ部分(PHYヘッダとMACヘッダ)中の不使用ビットを0に置き換える(S10、S20)。エラーチェック部44は、ステップS20においてビットの置換えが行われたPLCPフレームの120ビットに対してエラーチェックを行い、その結果を出力処理部46に送信する(S30)。出力処理部46は、エラーが検出されたフレームに対して、このフレームを破棄する処理と、送信元にフレームの再送をリクエストする処理を含むフレーム破棄処理を行う(S40:Yes、S50)。一方、エラーが検出されていないフレームに対しては、出力処理部46は、このフレームを後段処理部70に出力する(S60)。
このように、本実施の形態の通信装置100によれば、PLCPフレームに対して、エラーチェック対象部分となるヘッダ部分に含まれる不使用ビットを0で置換えた後にエラーチェックをするようにしている。こうすることによって、元々規格で使用しないように規定された不使用ビットのみにエラーがある場合に、フレームが正常フレームとして出力されるため、フレームの頻繁な破棄を防ぎ、通信効率を高めることができる。
図6は、本発明の他の実施の形態にかかる通信装置200の構成を示す。通信装置200は、送受信のインターフェースとなる通信インターフェース20と、通信インターフェース20を介して受信したフレームが正常であるか否かを確認し、正常であれば後段処理部70に出力し、正常ではなければ送信元に再送をリクエストするなどの処理を行うフレーム処理部140と、フレーム処理部140から出力されてきたフレームを保存したり、アプリケーションに渡したりするなど、用途に応じた処理を行う後段処理部70とを備える。なお、通信装置200は、UWB通信に対応するものであり、通信インターフェース20を介して受信したフレームは、PLCPフレームを含む。ここで、通信装置200に含まれる機能ブロックに対して、通信装置100の相対応する機能ブロックと同じものについては、同じ符号を付与するとともに、それらの詳細な説明を省略する。
図7は、図6に示す通信装置200におけるフレーム処理部140の構成を示す。フレーム処理部140は、置換部142、エラーチェック部144、出力処理部46、制御部148を備える。
置換部142が動作するか否かは、制御部148により制御される。なお、置換部142が動作する場合は、通信装置100における置換部42と同じ処理をする。
エラーチェック部144は、置換部142が動作している場合においては、置換部142により不使用ビット列の置換えが行われたフレームに対してエラーチェックを行い、置換部142が動作していない場合においては、フレーム処理部140に入力されたフレーム(置換部142による置換えが行われていないフレーム)に対してエラーチェックを行う。
制御部148は、エラーチェック部144による各フレームに対するエラーチェックの結果に対して統計をとって、エラーチェックをしようとするフレーム(以下注目フレームという)の直前の所定の期間におけるエラー検出率を得るとともに、このエラー検出率が所定の閾値T以下かそれより大きいかに応じて置換部142とエラーチェック部144を制御する。ここで、所定の期間は、所定の長さの時間区間であってもよいし、連続した所定のフレーム枚数であってもよい。本実施の形態において、エラー検出率として、注目フレームの直前の連続した10枚のフレームにおいて、エラーフレームがないこと(すなわち上記閾値Tが0であること)を満たすか否かに応じて制御を行う。
制御部148は、エラー検出率が閾値T以下である場合、ここの例では、エラーが検出されなかったフレームが10枚続いた場合において、置換部142による置換処理を中止させる。
図8は、通信装置200におけるフレーム処理部140の処理を示すフローチャートである。フレーム処理部140は、通信インターフェース20を介してPLCPフレームを受信すると、制御部148は、エラー検出率を確認する(S110、S114)。制御部148は、注目フレームの直前の連続した10枚のフレームのそれぞれからエラーが検出されたか否か、およびこの10枚のフレームのうち、エラーが検出されたフレームの枚数を記憶する図示しないメモリを有し、その初期値はたとえば「直前にチェックした10枚の連続フレームのすべてからエラーが検出されていた」ことを示す10に設定されている。
制御部148は、エラー検出率が閾値Tより大きい場合(ここではメモリに記憶された値が0以外である場合に相当する)において、置換部142を動作させ、置換部142は、受信したPLCPフレームに含まれるヘッダ部分(PHYヘッダとMACヘッダ)中の不使用ビットを0に置き換える(S114:No、S120)。一方、ステップS114において、エラー検出率が閾値T以下である場合(ここではメモリに記憶された値が0である場合に相当する。S114:Yes)においては、制御部148は、置換部142による処理を中止させ、フレーム処理部140に入力されてきたフレームをそのままエラーチェック部144に処理させる。
エラーチェック部144は、置換部142が動作している場合において置換部142によりビットの置換えが行われたPLCPフレーム、または置換部142が動作していない場合においてフレーム処理部140に入力されてきたPLCPフレームの合わせて120ビットに対してエラーチェックを行い、その結果を制御部148と出力処理部146に送信する(S130)。
制御部148は、注目フレームに対するエラーチェックの結果をもって、エラー検出率を更新する(S134)。本実施の形態において、制御部148は、具体的には、注目フレームからエラーが検出されていれば、図示しないメモリに記憶された最も先のフレームのエラーチェックの結果を削除し、注目フレームのエラーチェックの結果を10枚目のフレームの結果として記憶させるとともに、エラー検出率を示す枚数を更新する。たとえば、最も先のフレームが「エラーが検出されたフレーム」である場合において、エラー検出率としての「直前の連続した10枚のフレームからエラーが検出されたフレームの数」をそのままにする。一方、最も先のフレームが「エラーが検出されなかったフレーム」である場合においては、エラー検出率として、エラーが検出されたフレームの数に1を加算する。
また、注目フレームからエラーが検出されていなければ、制御部148は、図示しないメモリに記憶された最も先のフレームのエラーチェックの結果を削除し、注目フレームのエラーチェックの結果を10枚目のフレームの結果として記憶させるとともに、エラー検出率を更新する。たとえば、最も先のフレームが「エラーが検出されたフレーム」である場合において、エラー検出率として、エラーが検出されたフレームの数から1を減算する。一方、最も先のフレームが「エラーが検出されなかったフレーム」である場合においては、エラー検出率をそのままにする。
出力処理部46は、エラーが検出されたフレームに対して、このフレームを破棄する処理と、送信元にフレームの再送をリクエストする処理を含むフレーム破棄処理を行う(S140:Yes、S150)。一方、エラーが検出されていないフレームに対しては、出力処理部146は、このフレームを後段処理部70に出力する(S140:No、S160)。
このように、本実施の形態の通信装置200によれば、図1に示す通信装置100と同じ効果を得ることができるとともに、エラーが発生する割合が少ない場合において、ヘッダに含まれる不使用ビットを置き変える処理を中止しているので、装置全体の効率向上を図ることができる。
以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、さまざまな変更、増減を加えてもよい。これらの変更、増減が加えられた変形例も本発明の範囲にあることは当業者に理解されるところである。
本発明の実施の形態にかかる通信装置を示す図である。 図1に示す通信装置におけるフレーム処理部の構成を示す図である。 PLCPフレームのフォーマットを示す図である。 図2に示すフレーム処理部における置換部の処理を説明するための図である。 図2に示すフレーム処理部における処理の流れを示すローチャートである。 本発明の他の実施の形態にかかる通信装置を示す図である。 図6に示す通信装置におけるフレーム処理部の構成を示す図である。 図7に示すフレーム処理部における処理の流れを示すフローチャートである。
符号の説明
20 通信インターフェース 40 フレーム処理部
42 置換部 44 エラーチェック部
46 出力処理部 70 後段処理部
100 通信装置 140 フレーム処理部
142 置換部 144 エラーチェック部
146 出力処理部 148 制御部
200 通信装置

Claims (11)

  1. 規格により定められた不使用ビット列であって、データ群に含まれたエラーチェック対象部分の前記不使用ビット列を対応する既知のビットパターンで置き換えた後に、前記エラーチェック対象部分に対してエラーチェックを行うことを特徴とする情報処理方法。
  2. 前記データ群は、通信において受信したフレームであることを特徴とする請求項1に記載の情報処理方法。
  3. 前記フレームは、超広帯域無線通信におけるフィジカル・レイヤ・コンバージェンス・プロトコルフレームであり、
    前記エラーチェック対象部分は、前記フィジカル・レイヤ・コンバージェンス・プロトコルフレームのヘッダ部分であることを特徴とする請求項2に記載の情報処理方法。
  4. 注目フレームの前の所定の期間におけるエラーの検出率が所定の閾値以下である場合において、前記注目フレームに対して、前記置換えを行わずにエラーチェックを行うことを特徴とする請求項2または3に記載の情報処理方法。
  5. データ群に含まれたエラーチェック対象部分に対して、規格により定められた不使用ビット列を対応する既知のビットパターンで置き換える置換部と、
    該置換部による置換えが行われた前記エラーチェック対象部分に対してエラーチェックを行うエラーチェック部と、
    を備えたことを特徴とする情報処理装置。
  6. 通信フレームを受信する受信部をさらに備え、
    前記データ群は、該受信部により受信したフレームであることを特徴とする請求項5に記載の情報処理装置。
  7. 前記フレームは、超広帯域無線通信におけるフィジカル・レイヤ・コンバージェンス・プロトコルフレームであり、
    前記エラーチェック対象部分は、前記フィジカル・レイヤ・コンバージェンス・プロトコルフレームのヘッダ部分であることを特徴とする請求項6に記載の情報処理装置。
  8. 注目フレームの前の所定の期間におけるエラーの検出率が所定の閾値以下である場合において、前記注目フレームに対して前記置換部による処理を中止させる制御部をさらに備え、
    前記エラーチェック部は、前記置換部の処理が中止された場合において、置換えが行われていない前記注目フレームに対するエラーチェックを行うことを特徴とする請求項6または7に記載の情報処理装置。
  9. データ群に含まれたエラーチェック対象部分に対して、規格により定められた不使用ビット列を対応する既知のビットパターンで置き換える手順と、
    置き換えが行われた前記エラーチェック対象部分に対してエラーチェックを行う手順とをコンピュータに実行せしめることを特徴とするプログラム。
  10. 前記データ群は、通信において受信したフレームであることを特徴とする請求項9に記載のプログラム。
  11. 前記フレームは、超広帯域無線通信におけるフィジカル・レイヤ・コンバージェンス・プロトコルプレーヤフレームであり、
    前記エラーチェック対象部分は、前記フィジカル・レイヤ・コンバージェンス・プロトコルプレーヤフレームのヘッダ部分であることを特徴とする請求項10に記載のプログラム。
JP2006111628A 2006-04-14 2006-04-14 情報処理方法および装置ならびにプログラム Expired - Fee Related JP4818783B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006111628A JP4818783B2 (ja) 2006-04-14 2006-04-14 情報処理方法および装置ならびにプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006111628A JP4818783B2 (ja) 2006-04-14 2006-04-14 情報処理方法および装置ならびにプログラム

Publications (2)

Publication Number Publication Date
JP2007288393A JP2007288393A (ja) 2007-11-01
JP4818783B2 true JP4818783B2 (ja) 2011-11-16

Family

ID=38759764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006111628A Expired - Fee Related JP4818783B2 (ja) 2006-04-14 2006-04-14 情報処理方法および装置ならびにプログラム

Country Status (1)

Country Link
JP (1) JP4818783B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7421028B2 (ja) 2018-10-16 2024-01-24 株式会社共和キカイ 二軸丸鋸盤における製材方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2129028B1 (en) * 2008-05-06 2012-10-17 Alcatel Lucent Recovery of transmission errorrs
JP6519325B2 (ja) * 2015-06-08 2019-05-29 株式会社デンソー 通信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224443A (ja) * 1987-03-13 1988-09-19 Kokusai Denshin Denwa Co Ltd <Kdd> 半蓄積型パケツト交換方式
JPH01282936A (ja) * 1988-05-09 1989-11-14 Mitsubishi Electric Corp 情報伝送装置
CA2059396C (en) * 1991-01-16 1996-10-22 Hiroshi Yamashita Compact device for checking a header error in asynchronous transfer mode cells
JP2912323B1 (ja) * 1998-01-29 1999-06-28 日本放送協会 デジタルデータの受信装置
JP2002033719A (ja) * 2000-07-19 2002-01-31 Matsushita Electric Works Ltd 通信方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7421028B2 (ja) 2018-10-16 2024-01-24 株式会社共和キカイ 二軸丸鋸盤における製材方法

Also Published As

Publication number Publication date
JP2007288393A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
KR102258632B1 (ko) 플렉시블 이더넷에서 데이터를 전송하는 방법 및 디바이스
US20070253447A1 (en) Methods and apparatus for handling segmentation and numbering of SDUs in wireless communication systems
US8442052B1 (en) Forward packet recovery
US20060245430A1 (en) Method and Apparatus of a Procedure for Receiving Window Size Reconfiguration in a Communication System
US20150349930A1 (en) Communication method and communication apparatus
US11888960B2 (en) Packet processing method and apparatus
US9081905B2 (en) Low latency interconnect bus protocol
JP2006211632A (ja) Crc検査範囲外エラーを検出する方法
US7764616B2 (en) Transmitter device for controlling data transmission
JP4684722B2 (ja) 受信装置でデータパケットのシーケンスを処理する方法及び受信装置
JP4252596B2 (ja) パケット転送装置
US20060176862A1 (en) Packet communication apparatus
EP3643109B1 (en) Large media access control service data unit (msdu) delivery
JP4818783B2 (ja) 情報処理方法および装置ならびにプログラム
WO2015085744A1 (en) Method and apparatus for transmitting data packets
WO2009087774A1 (ja) ネットワークカードおよび情報処理装置
CN111092853B (zh) 一种rohc压缩器及其压缩状态调整方法
KR101509496B1 (ko) 단방향 데이터 송수신 시스템
JP2010118894A (ja) パケット生成装置、パケット生成方法及びパケット生成プログラム
JP4203400B2 (ja) 受信装置、通信システム及びプログラム
JP4581925B2 (ja) データ転送装置およびデータ転送方法
WO2015154274A1 (zh) 信道估计装置和方法
JP2014222466A (ja) 情報処理装置、情報処理システムおよび情報処理システムの通信方法
KR102580248B1 (ko) 전자장치, 패킷전송 장치 및 방법
JP4106564B2 (ja) フロー制御方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees