KR20120128429A

KR20120128429A - 통신용 제어 신호 수신 장치

Info

Publication number: KR20120128429A
Application number: KR1020110046373A
Authority: KR
Inventors: 정준영
Original assignee: 삼성전자주식회사
Priority date: 2011-05-17
Filing date: 2011-05-17
Publication date: 2012-11-27
Also published as: US20120294391A1; US8654915B2

Abstract

제어 신호 수신 장치는 변환부 및 동기 검출부를 포함한다. 변환부는 수신 신호를 변환하여 전송 제어 정보에 해당하는 복소 제어 심볼 스트림을 생성한다. 동기 검출부는 제1 검출 기준에 따라 복소 제어 심볼 스트림에 기초하여 검출된 제1 비트 스트림을 기준 동기 패턴과 비교하여 제1 동기 신호를 생성하고, 제1 검출 기준 및 제2 검출 기준에 따라 복소 제어 심볼 스트림에 기초하여 단계적으로 검출된 제2 비트 스트림을 기준 동기 패턴과 비교하여 제2 동기 신호를 생성하고, 제1 및 제2 동기 신호들 중 하나를 동기 인에이블 신호로서 선택적으로 출력한다. 따라서, 제어 신호 수신 장치는 페이딩 채널을 통하여 전송 제어 정보를 효과적으로 수신할 수 있다.

Description

통신용 제어 신호 수신 장치 {Apparatus of receiving control signal for communication}

본 발명은 제어 신호 수신에 관한 것으로서, 보다 상세하게는 프레임 동기를 효과 적으로 검출하는 통신용 제어 신호 수신 장치에 관한 것이다.

디지털 방송에 있어서, 전송 및 다중 설정을 위한 제어 신호의 수신이 필요하다. 특히, ISDB-T 방송 수신 장치는 멀티미디어 디지털 데이터를 수신하기 전에, ISDB-T 방송을 위한 전송 및 다중 구성 제어 신호인 TMCC 신호의 프레임 동기를 검출하여, TMCC 신호로부터 전송 및 다중 구성 제어 정보를 디코딩 하는 과정을 거친다. ISDB-T 방식의 디지털 방송에서, TMCC 신호는 미리 정해진 소수의 반송 주파수를 통하여 수신되므로, 페이딩 채널(fading channel) 상황에서 TMCC 신호를 위한 반송 주파수의 주파수 응답이 상대적으로 낮아지는 경우에는 TMCC 신호의 프레임 동기를 검출하기 어렵다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 프레임 동기를 효과적으로 검출하는 제어 신호 수신 장치를 제공하는 것이다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 제어 신호 수신 장치는 변환부 및 동기 검출부를 포함한다. 상기 변환부는 수신 신호를 변환하여 전송 제어 정보에 해당하는 복소 제어 심볼 스트림을 생성한다. 상기 동기 검출부는 제1 검출 기준에 따라 상기 복소 제어 심볼 스트림에 기초하여 검출된 제1 비트 스트림을 기준 동기 패턴과 비교하여 제1 동기 신호를 생성하고, 상기 제1 검출 기준 및 제2 검출 기준에 따라 상기 복소 제어 심볼 스트림에 기초하여 단계적으로 검출된 제2 비트 스트림을 상기 기준 동기 패턴과 비교하여 제2 동기 신호를 생성하고, 상기 제1 및 제2 동기 신호들 중 하나를 동기 인에이블 신호로서 선택적으로 출력한다.

일 실시예에서, 상기 동기 검출부는 제1 패턴 검출 블록, 제2 패턴 검출 블록 및 동기 판별 블록을 포함할 수 있다. 상기 제1 패턴 검출 블록은 상기 제1 검출 기준에 따라 상기 복소 제어 심볼 스트림에 기초하여 상기 제1 비트 스트림을 검출하고, 상기 제1 비트 스트림을 상기 기준 동기 패턴과 비교하여 상기 제1 동기 신호를 생성할 수 있다. 상기 제2 패턴 검출 블록은 상기 제1 검출 기준에 따라 상기 복소 제어 심볼 스트림에 기초하여 검출된 제3 비트 스트림과 상기 기준 동기 패턴을 비교하여 적어도 하나의 에러 복소 심볼을 판별하고, 상기 에러 복소 심볼의 개수가 k(k는 자연수)개 이하인 경우에 상기 제2 검출 기준에 따라 상기 판별된 에러 복소 심볼에 기초하여 상기 제2 비트 스트림을 생성하고, 상기 제2 비트 스트림을 상기 기준 동기 패턴과 비교하여 상기 제2 동기 신호를 생성할 수 있다. 상기 동기 판별 블록은 상기 제1 및 제2 동기 신호들 중 하나를 상기 동기 인에이블 신호로서 선택적으로 출력할 수 있다.

상기 제2 패턴 검출 블록은 제1 서브 검출 블록, 제2 서브 검출 블록 및 동기 신호 생성 블록을 포함할 수 있다. 상기 제1 서브 검출 블록은 상기 복소 제어 심볼 스트림에 대하여 상기 제1 검출 기준에 따라 제1 비트 검출 동작을 수행하여 상기 제3 비트 스트림을 생성하고, 상기 제3 비트 스트림과 상기 기준 동기 패턴을 비트 단위로 비교하여 서로 일치하지 않는 비트에 상응하는 상기 에러 복소 심볼을 판별할 수 있다. 상기 제2 서브 검출 블록은 상기 판별된 에러 복소 심볼에 대하여 상기 제2 검출 기준에 따라 제2 비트 검출 동작을 수행하여 상기 제2 비트 스트림을 생성할 수 있다. 상기 동기 신호 생성 블록은 상기 제2 비트 스트림을 상기 기준 동기 패턴 중 상기 적어도 하나의 에러 복소 심볼에 상응하는 적어도 하나의 비트와 비교하여 상기 제2 동기 신호를 생성할 수 있다.

상기 동기 판별 블록은, 상기 제1 동기 신호가 활성화된 경우에, 상기 제1 동기 신호를 상기 동기 인에이블 신호로서 출력하고, 상기 제1 동기 신호가 비활성화된 경우에, 상기 제2 동기 신호를 상기 동기 인에이블 신호로서 출력할 수 있다.

상기 동기 판별 블록은, M(M은 1이상 자연수) 프레임의 길이를 가지는 제1 동기 검출 구간 동안에, 상기 제1 동기 신호를 상기 동기 인에이블 신호로서 출력하고, 상기 제1 동기 검출 구간 동안에 상기 동기 인에이블 신호가 비활성화 상태를 유지하는 경우, 상기 제1 동기 검출 구간에 연속하는 제2 동기 검출 구간 동안에, 상기 제2 동기 신호를 상기 동기 인에이블 신호로서 출력할 수 있다.

상기 동기 검출부는 누적 블록 및 다중화 블록을 더 포함할 수 있다. 상기 누적 블록은 상기 복소 제어 심볼 스트림을 복수의 프레임들 동안 심볼 단위로 누적할 수 있다. 상기 다중화 블록은 상기 누적된 복소 제어 심볼 스트림 및 상기 복소 제어 심볼 스트림 중 하나를 선택 신호에 기초하여 상기 제1 및 제2 패턴 검출 블록들에 선택적으로 출력할 수 있다. 상기 선택 신호는 N(N은 1이상 자연수) 프레임 동안에 상기 동기 인에이블 신호가 비활성화 상태를 유지하는 경우에 활성화될 수 있다. 상기 다중화 블록은, 상기 선택 신호가 활성화 될 때, 상기 누적된 복소 제어 심볼 스트림을 상기 제1 및 제2 패턴 검출 블록들에 출력할 수 있다.

상기 기준 동기 패턴은 상기 수신 신호의 매 프레임 마다 반전될 수 있다. 상기 누적 블록은 상기 복소 제어 심볼 스트림을 매 프레임 마다 반전시켜 누적할 수 있다.

일 실시예에서, 상기 제1 검출 기준은, 복소 평면상에 배치된 하나의 복소 심볼에 상응하는 j(j는 자연수)개의 비트들이 나타내는 비트 심볼을 검출하기 위한 하나의 제1 경계 검출 조건을 포함할 수 있다. 상기 제2 검출 기준은 상기 비트 심볼에 대한 검출 후보 비트 심볼들에 따라 서로 다른 복수의 제2 경계 검출 조건들을 포함할 수 있다. 상기 제1 경계 검출 조건은 상기 복소평면을 상기 검출 후보 심볼들에 상응하는 복수의 검출 영역들로 균등하게 분할할 수 있고, 상기 제2 경계 검출 조건들 각각은 상기 복소평면을 상기 검출 후보 심볼들에 상응하는 복수의 검출 영역들로 불균등하게 분할할 수 있다.

일 실시예에서, 상기 변환부는 무선 수신 블록, 변환 블록, 신호 추출 블록 및 주파수 적응 블록을 포함할 수 있다. 상기 무선 수신 블록은 반송 주파수에 기초하여 상기 수신 신호를 수신하고, 주파수 선택 신호에 기초하여 상기 반송 주파수를 조절할 수 있다. 상기 변환 블록은 상기 수신 신호에 대하여 푸리에 변환을 수행하여 제1 복소 심볼 스트림을 생성하고, 상기 제1 복소 심볼 스트림의 연속하는 두 복소 심볼들에 대하여 복소 공액 곱셈을 수행하여 제2 복소 심볼 스트림을 생성할 수 있다. 상기 신호 추출 블록은 상기 제2 복소 심볼 스트림으로부터 상기 복소 제어 심볼 스트림을 추출할 수 있다. 상기 주파수 적응 블록은 상기 제1 복소 심볼 스트림 및 상기 전송 제어 정보의 반송 주파수 위치 정보에 기초하여 상기 제1 복소 심볼 스트림 중 상기 전송 제어 정보를 포함하는 반송 주파수 신호들의 응답 크기 값들을 계산하고, 상기 응답 크기 값들에 기초하여 상기 주파수 선택 신호를 생성하여 상기 무선 수신 블록에 출력할 수 있다.

상기 주파수 적응 블록은 N(N은 1이상 자연수) 프레임 동안 상기 동기 인에이블 신호가 비활성화 상태를 유지하는 경우에 상기 주파수 선택 신호를 생성하여 출력할 수 있다.

상기 반송 주파수 위치 정보는 상기 반송 주파수 외에 상기 전송 제어 정보가 전송되는 다른 반송 주파수 위치를 나타낼 수 있다.

상기 수신 신호는 직교 주파수 분할 다중 방법으로 변조된 신호이고, 상기 복소 제어 심볼 스트림의 각 복소 심볼은 차동이진 위상 편이 변조(differential binary shift keying; DBPSK) 심볼일 수 있다.

일 실시예에서, 상기 제어 신호 수신 장치는 상기 동기 인에이블 신호 및 상기 복소 제어 심볼 스트림에 기초하여 생성된 제어 비트 스트림을 디코딩 하여 전송 제어 신호를 출력하는 디코딩부를 더 포함할 수 있다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 제어 신호 수신 장치는 변환부, 누적 블록, 다중화 블록 및 동기 검출부를 포함한다. 상기 변환부는 수신 신호를 변환하여 전송 제어 정보에 해당하는 복소 제어 심볼 스트림을 생성한다. 상기 누적 블록은 상기 복소 제어 심볼 스트림을 복수의 프레임들 동안 심볼 단위로 누적한다. 상기 다중화 블록은 상기 누적된 복소 제어 심볼 스트림 및 상기 복소 제어 심볼 스트림 중 하나를 선택 신호에 기초하여 선택적으로 출력한다. 상기 동기 검출부는 제1 검출 기준에 따라 상기 다중화 블록의 출력에 기초하여 검출된 제1 비트 스트림을 기준 동기 패턴과 비교하여 제1 동기 신호를 생성하고, 상기 제1 검출 기준 및 제2 검출 기준에 따라 상기 복소 제어 심볼 스트림에 기초하여 단계적으로 검출된 제2 비트 스트림을 상기 기준 동기 패턴과 비교하여 제2 동기 신호를 생성하고, 상기 제1 및 제2 동기 신호들 중 하나를 동기 인에이블 신호로서 선택적으로 출력한다.

상기와 같은 본 발명의 실시예들에 따르면, 본 발명의 실시예들에 따른 제어 신호 수신 장치는 DBPSK 심볼과 같은 변조 심볼에 대하여 복수개의 검출 기준을 적용하여 검출 동작을 수행하고, 상기 검출 동작에 따른 복수개의 동기 신호들을 생성하여 선택적으로 출력할 수 있다. 따라서, 본 발명의 실시예들에 따른 제어 신호 수신 장치는, ISDB-T 표준의 TMCC 신호와 같은 제어 신호를 주파수 채널 응답이 낮은 페이딩 채널을 통하여 효과적으로 수신할 수 있다.

또한, 본 발명의 실시예들에 따른 제어 신호 수신 장치는, ISDB-T 표준의 TMCC 신호와 같은 제어 신호를 수신하는 반송파의 크기를 측정하고, 상기 측정 결과에 기초하여 상기 제어 신호를 수신하는 반송파 주파수를 조절할 수 있다. 따라서, 본 발명의 실시예들에 따른 제어 신호 수신 장치는 상기 제어 신호를 수신하는 반송파 주파수를 선택적으로 조절함으로써, 상기 제어 신호를 주파수 채널 응답이 낮은 페이딩 채널을 통하여 효과적으로 수신할 수 있다.

다만, 본 발명의 효과는 상기에서 언급된 효과로 제한되는 것은 아니며, 상기에서 언급되지 않은 다른 효과들은 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 실시예들에 따른 제어 신호 수신 장치를 나타내는 블록도이다.
도 2는 도 1의 동기 검출부의 제2 검출 블록의 일 예를 나타내는 블록도이다.
도 3은 도 1의 제어 신호 수신 장치의 변환부의 일 예를 나타내는 블록도이다.
도 4는 복소 제어 심볼로부터 비트 심볼을 검출하기 위한 제1 검출 기준을 설명하기 위한 도면이다.
도 5는 복소 제어 심볼로부터 비트 심볼을 검출하기 위한 완화된 제2 검출 기준을 설명하기 위한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 제어 신호 수신 장치를 나타내는 블록도이다.
도 7은 도 6의 동기 검출부의 누적 블록에 의하여 누적되는 복소 심볼들의 메모리 테이블의 예를 나타내는 표이다.
도 8은 본 발명의 또 다른 실시예에 따른 제어 신호 수신 장치를 나타내는 블록도이다.
도 9는 도 8의 제어 신호 수신 장치의 변환부의 일 예를 나타내는 블록도이다.
도 10은 페이딩 채널을 통하여 전송 제어 신호를 수신하는 경우 주파수 응답을 나타내는 도면이다.
도 11은 본 발명의 또 다른 실시예에 따른 제어 신호 수신 장치를 나타내는 블록도이다.
도 12는 도 11의 제어 신호 수신 장치의 변환부의 일 예를 나타내는 블록도이다.
도 13 및 도 14는 본 발명의 또 다른 실시예들에 따른 제어 신호 수신 장치를 나타내는 블록도들이다.
도 15는 본 발명의 일 실시예에 따른 동기 검출 방법을 나타내는 흐름도이다.
도 16은 복수의 검출 기준을 단계적으로 적용하여 복소 심볼 스트림으로부터 동기를 검출하는 방법을 나타내는 위한 흐름도이다.
도 17은 복소 심볼 스트림을 누적하여 동기를 검출하는 방법을 나타내는 위한 흐름도이다.
도 18은 본 발명의 다른 실시예에 따른 제어 신호를 수신하는 반송 주파수를 조절하는 방법을 나타내는 흐름도이다.
도 19는 본 발명의 실시예들에 따른 통신 장치를 나타내는 블록도이다.
도 20은 본 발명의 실시예들에 따른 통신 시스템을 나타내는 블록도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 제어 신호 수신 장치를 나타내는 블록도이다.

도 1을 참조하면, 제어 신호 수신 장치(10)는 변환부(100) 및 동기 검출부(200)를 포함한다.

변환부(100)는 수신 신호(R1)를 변환하여 전송 제어 정보에 해당하는 복소 제어 심볼 스트림(CS1)을 생성한다.

수신 신호(R1)는 직교 주파수 분할 다중(orthogonal frequency division multiplexing: OFDM) 방법, 코드화 직교 주파수 분할 다중(coded orthogonal frequency division multiplexing: COFDM) 방법 등을 이용하여 변조된 신호일 수 있다. 예를 들면, 수신 신호(R1)는 ISDB 표준에 따른 1SEG ISDB-T 신호, ISDB-T TSB 신호 등과 같은 디지털 브로드케스팅(digital broadcasting) 신호 일 수 있다. 변환부(100)는 수신 신호(R1)에 대하여 고속 푸리에 변환(fast fourier transform)과 같은 변환 동작을 수행하여 복소 심볼들을 생성할 수 있다. 변환부(100)는 상기 복소 심볼들이 포함된 복소 심볼 스트림에 대하여 제어 정보를 포함하는 반송파 영역의 제어 신호만을 추출함으로써, 복소 제어 심볼 스트림(CS1)을 생성하여 동기 검출부(200)에 제공한다. 이때 상기 제어 신호는 ISDB 표준에 따른 전송 및 다중 구성 제어(transmission and multiplexing configuration control; TMCC) 신호 일 수 있다. 상기 전송 제어 정보는 변조 타입 및 에러 정정코드 관련 파라미터 등 수신 구성에 대한 정보를 나타내며, 멀티미디어를 포함하는 방송신호의 수신에 앞서 수신되는 정보이다.

복소 제어 심볼 스트림(CS1)의 각 복소 심볼은 다양한 변조 방식으로 변조된 복소 심볼일 수 있다. 예를 들면, 수신 신호(R1)가 ISDB 표준에 따른 ISDB-T 신호 인 경우에, 복소 제어 심볼 스트림(CS1)의 각 복소 심볼은 차동이진 위상 편이 변조(differential binary shift keying; DBPSK) 심볼일 수 있다. 설명의 편의를 위하여, 본 명세서에서 별도의 설명이 없는 경우에는, 상기 제어 신호는 ISDB 표준에 따른 TMCC 신호이고, 수신 신호(R1)는 ODFM 방법을 이용하여 변조된 신호이고, 복소 제어 심볼 스트림(CS1)의 각 복소 심볼은 DBPSK 심볼인 것을 가정한다.

동기 검출부(200)는 복소 제어 심볼 스트림(CS1)에 기초하여 제1 검출 기준 및 제2 검출 기준을 이용하여 동기 인에이블 신호(FSV)를 생성한다. 동기 검출부(200)는 복소 제어 심볼 스트림(CS1)에 기초하여 상기 제1 검출 기준에 따라 검출된 제1 비트 스트림을 기준 동기 패턴(RSYN)과 비트 단위로 비교하여 제1 동기 신호(DT1)를 생성한다. 동기 검출부(200)는 복소 제어 심볼 스트림(CS1)에 기초하여 상기 제1 검출 기준 및 상기 제2 검출 기준을 단계 적으로 적용하여 검출된 제2 비트 스트림을 기준 동기 패턴(RSYN)과 비트 단위로 비교하여 제2 동기 신호(DT2)를 생성한다. 동기 검출부(200)는 제1 및 제2 동기 신호들(DT1, DT2) 중 하나를 동기 인에이블 신호(FSV)로서 선택적으로 출력한다. 일 실시예에서, 도 6을 참조하여 후술하는 바와 같이, 동기 검출부(200)는 복소 제어 심볼 스트림(CS1)을 누적하여 생성된 누적된 복소 제어 심볼 스트림에 대하여 상기 제1 검출 기준 및 상기 제2 검출 기준을 이용한 검출 동작을 수행함으로써 상기 제1 및 제2 동기 신호들(DT1, DT2)을 생성할 수도 있다.

다시 도 1을 참조하면, 동기 검출부(200)는 제1 패턴 검출 블록(210), 제2 패턴 검출 블록(220) 및 동기 판별 블록(230)을 포함할 수 있다.

제1 패턴 검출 블록(210)은 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)로부터 상기 제1 검출 기준에 따라 상기 제1 비트 스트림을 검출할 수 있다. 이 경우에, 일 실시예에서, 검출 대상 복소 심볼(CS2)은 복소 제어 심볼 스트림(CS1)과 실질적으로 동일할 수 있다. 다른 실시예에서, 도 6을 참조하여 후술하는 바와 같이, 검출 대상 복소 심볼(CS2)은 복소 제어 심볼 스트림(CS1)을 매 프레임마다 심볼 단위로 누적하여 생성된 심볼 스트림일 수 있다.

제1 패턴 검출 블록(210)은 상기 제1 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 제1 동기 신호(DT1)를 생성할 수 있다. 예를 들어, 기준 동기 패턴(RSYN)이 '0011101010011110'의 비트 스트림에 상응하는 경우를 가정하면 제1 동기 신호(DT1)를 생성하는 과정은 다음과 같다. 제1 예에서, 상기 검출된 제1 비트 스트림은 '0010101110011110'에 상응할 수 있다. 이 경우에, 상기 검출된 제1 비트 스트림의 4번째 및 8번째 비트가 기준 동기 패턴(RSYN)의 상응하는 비트들과 일치하지 않으므로, 제1 동기 신호(DT1)는 비활성화 상태를 가질 수 있다. 제2 예에서, 상기 검출된 제1 비트 스트림은 '0011101010011110'에 상응할 수 있다. 이 경우에, 상기 검출된 제1 비트 스트림의 모든 비트 들이 기준 동기 패턴(RSYN)의 상응하는 비트들과 각각 일치하므로, 제1 동기 신호(DT1)는 활성화 상태를 가질 수 있다.

제2 패턴 검출 블록(220)은 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)에 대하여 상기 제1 검출 기준 및 상기 제2 검출 기준을 단계적으로 이용하여 검출 동작을 수행함으로써, 제2 동기 신호(DT2)를 생성할 수 있다. 제2 패턴 검출 블록(220)은 검출 대상 복소 심볼(CS2)에 대하여 상기 제1 검출 기준에 따라 검출 동작을 수행하여 제3 비트 스트림을 생성하고, 상기 제3 비트 스트림을 기준 동기 패턴(RSYN)을 비교하여 적어도 하나의 에러 복소 심볼을 판별할 수 있다. 예를 들어, 기준 동기 패턴(RSYN)이 '0011101010011110'의 비트 스트림에 상응하는 경우, 상기 검출된 제3 비트 스트림은 '0010101110011110'에 상응할 수 있다. 이 경우에, 제3 비트 스트림의 4번째 비트 및 8번째 비트가 기준 동기 패턴(RSYN)과 일치하지 않으므로, 상기 에러 복소 심볼은 검출 대상 복소 심볼(CS2)의 제3 비트 스트림의 4번째 비트 및 8번째 비트에 해당하는 복소 심볼들을 나타낼 수 있다.

제2 패턴 검출 블록(220)은 상기 에러 복소 심볼의 개수가 k(k는 자연수)개 이하인 경우에, 제2 패턴 검출 블록(220)은 상기 판별된 에러 복소 심볼에 대해여 상기 제2 검출 기준에 따라 검출 동작을 수행하여 상기 제2 비트 스트림을 생성할 수 있다. 여기에서, 상기 판별된 에러 복소 심볼의 개수는 상기 제3 비트 스트림의 비트들 중 기준 동기 패턴(RSYN)의 상응하는 비트들과 일치하지 않는 비트들에 상응하는 복소 심볼들의 개수를 의미한다. 예를 들어, 기준 동기 패턴(RSYN)이 ISDB 표준에 따른 TMCC 신호의 16 비트의 동기 패턴일 경우에, 복소 제어 심볼 스트림(CS1)의 16개의 DBPSK 심볼들 중 14개의 DBPSK 심볼이 기준 동기 패턴(RSYN)과 상응하는 것으로 상기 제1 기준에 따라 판별된 경우에는 상기 에러 복소 심볼의 개수는 2개이다.

제2 패턴 검출 블록(220)은 상기 제2 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 제2 동기 신호(DT2)를 생성할 수 있다. 예를 들어, 기준 동기 패턴(RSYN)이 '0011101010011110'의 비트 스트림에 상응하는 경우를 가정하면 제1 동기 신호(DT1)를 생성하는 과정은 다음과 같다. 제1 예에서, 상기 제2 비트 스트림은 '0011101110011110'에 상응할 수 있다. 이 경우에, 상기 제2 비트 스트림의 8번째 비트가 기준 동기 패턴(RSYN)의 상응하는 비트와 일치하지 않으므로, 제2 동기 신호(DT2)는 비활성화 상태를 가질 수 있다. 제2 예에서, 상기 제2 비트 스트림은 '0011101010011110'에 상응할 수 있다. 이 경우에, 상기 제2 비트 스트림의 모든 비트 들이 기준 동기 패턴(RSYN)의 상응하는 비트들과 각각 일치하므로, 제2 동기 신호(DT2)는 활성화 상태를 가질 수 있다.

동기 판별 블록(230)은 제1 및 제2 동기 신호들(DT1, DT2) 중 하나를 동기 인에이블 신호(FSV)로서 선택적으로 출력할 수 있다. 일 실시예에서, 동기 판별 블록(230)은, 제1 동기 신호(DT1)가 활성화된 경우에, 제1 동기 신호(DT1)를 동기 인에이블 신호(FSV)로서 출력할 수 있다. 제1 동기 신호(DT1)가 비활성화된 경우, 동기 판별 블록(230)은 제2 동기 신호(DT2)를 동기 인에이블 신호(FSV)로서 출력할 수 있다. 다른 실시예에서, 동기 판별 블록(230)은, 제1 동기 검출 구간 동안에, 상기 제1 동기 신호를 상기 동기 인에이블 신호로서 출력할 수 있다. 이 경우에, 동기 판별 블록(230)은, 상기 제1 동기 검출 구간 동안에 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우, 제2 동기 검출 구간 동안에, 제2 동기 신호(DT2)를 동기 인에이블 신호(FSV)로서 출력할 수 있다. 상기 제1 동기 검출 구간은 M(M은 1이상 자연수) 프레임의 길이를 가지는 구간일 수 있다. 상기 제2 동기 검출 구간은 상기 제1 동기 검출 구간에 연속하는 구간이다.

동기 인에이블 신호(FSV)는 프레임 동기가 확립된 경우 활성화 상태를 가질 수 있고, 상기 프레임 동기가 확립되지 않은 경우 비활성화 상태를 가질 수 있다. 상기 프레임 동기는, 예를 들면, ISDB-T 표준에 따라 프레임 단위로 전송되는 TMCC 신호의 프레임 단위의 동기를 의미할 수 있다.

ISDB-T 방송을 위한 수신 장치는 멀티미디어 디지털 데이터를 수신하기 전에, ISDB-T 방송을 위한 전송 및 다중 구성 제어 신호인 TMCC 신호의 프레임 동기를 검출하여, TMCC 신호로부터 전송 및 다중 구성 제어 정보를 디코딩 하는 과정을 거친다. ISDB-T 표준에 따르면, 상기 프레임 동기는 16비트의 동기 패턴의 매칭 여부를 통하여 검출될 수 있다. ISDB-T 방식의 디지털 방송에서, TMCC 신호는 미리 정해진 소수의 반송 주파수를 통하여 수신되므로, 페이딩 채널(fading channel) 상황에서 TMCC 신호를 위한 반송 주파수의 주파수 응답이 상대적으로 낮아지는 경우에는 TMCC 신호의 동기 패턴의 수신에 에러가 지속적으로 발생하여 TMCC 신호의 프레임 동기를 검출하기 어려울 수 있다. 멀티미디어 데이터의 송신에 할당된 신호의 크기는 상대적으로 큰 값을 가져서, 실질적으로 방송이 가능한 상황에서도 상기 프레임 동기가 검출되지 않음에 따라 방송이 이루어 지지 않을 수 있는 어려움이 있다.

따라서, 본 발명의 실시예들에 따른 제어 신호 수신 장치(10)는 복소 제어 심볼 스트림(CS1)에 기초하여 생성되는 복소 심볼들에 대하여 다양한 검출 기준들을 적용하여 검출 동작을 수행함으로써, TMCC 신호와 같은 상기 제어 신호를 주파수 채널 응답이 낮은 페이딩 채널을 통하여 효과적으로 수신할 수 있다.

도 2는 도 1의 동기 검출부의 제2 검출 블록의 일 예를 나타내는 블록도이다.

도 2를 참조하면, 제2 검출 블록(220)은 제1 서브 검출 블록(240) 및 제2 서브 검출 블록(250)을 포함할 수 있다.

제1 서브 검출 블록(240)은 검출 대상 복소 심볼(CS2)에 대하여 상기 제1 검출 기준에 따라 검출 동작을 수행하여 제3 비트 스트림을 검출할 수 있다. 제1 서브 검출 블록(240)은 상기 제3 비트 스트림을 기준 동기 패턴(RSYN)을 비교하여 적어도 하나의 에러 복소 심볼(ER)을 판별할 수 있다. 예를 들어, 기준 동기 패턴(RSYN)이 '0011101010011110'의 비트 스트림에 상응하는 경우, 상기 검출된 제3 비트 스트림은 '0010101110011110'에 상응할 수 있다. 이 경우에, 제3 비트 스트림의 4번째 비트 및 8번째 비트가 기준 동기 패턴(RSYN)과 일치하지 않으므로, 에러 복소 심볼(ER)은 검출 대상 복소 심볼(CS2)의 제3 비트 스트림의 4번째 비트 및 8번째 비트에 해당하는 복소 심볼들을 나타낼 수 있다.

제2 서브 검출 블록(250)은 상기 제1 검출 기준에 따라 기준 동기 패턴(RSYN)에 상응하지 않는다고 검출된 에러 복소 심볼(ER)에 대하여, 상기 제1 검출 기준 보다 완화된 상기 제2 검출 기준에 따라 에러 복소 심볼(ER)에 대하여 검출 동작을 수행할 수 있다. 에러 복소 심볼(ER)의 개수가 k(k는 자연수)개 이하인 경우에, 제2 서브 검출 블록(250)은 에러 복소 심볼(ER)에 대해여 상기 제2 검출 기준에 따라 검출 동작을 수행하여 상기 제2 비트 스트림을 검출할 수 있다. 제2 서브 검출 블록(250)은 상기 제2 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 제2 동기 신호(DT2)를 생성할 수 있다. 여기에서, 상기 판별된 에러 복소 심볼의 개수는 상기 제3 비트 스트림의 비트들 중 기준 동기 패턴(RSYN)의 상응하는 비트들과 일치하지 않는 비트들에 상응하는 복소 심볼들의 개수를 의미한다. 예를 들어, 기준 동기 패턴(RSYN)이 ISDB 표준에 따른 TMCC 신호의 16 비트의 동기 패턴일 경우에, 복소 제어 심볼 스트림(CS1)의 16개의 DBPSK 심볼들 중 14개의 DBPSK 심볼이 기준 동기 패턴(RSYN)과 상응하는 것으로 상기 제1 기준에 따라 판별된 경우에는 상기 에러 복소 심볼의 개수는 2개이다.

도 3은 도 1의 제어 신호 수신 장치의 변환부의 일 예를 나타내는 블록도이다.

도 3을 참조하면, 변환부(101)는 무선 수신 블록(111), 변환 블록(121) 및 신호 추출 블록(131)을 포함할 수 있다. 무선 수신 블록(111)은 반송 주파수에 기초하여 수신 신호(R1)를 수신할 수 있다. 예를 들면, 상기 주파수는 ISDB-T 표준의 하나의 주파수 세그먼트에 해당하는 주파수 대역에 위치할 수 있다. 상기 주파수 세그먼트는 OFDM 세그먼트일 수 있다. 변환 블록(121)은 수신 신호(R1)에 대하여 푸리에 변환과 같은 변환을 수행함으로써, 복소 심볼 스트림(R3)을 생성할 수 있다. 예를 들면, 수신 신호(R1) OFDM 신호인 경우에, 변환 블록(121)은 고속 푸리에 변환(FFT)을 수신 신호(R1)에 대하여 수행함으로서, OFDM 심볼들을 생성할 수 있다. 이 경우에, 복소 심볼 스트림(R3)은 ISDB-T 표준에 따른 DBPSK 심볼들로 이루어 질 수 있다. 신호 추출 블록(131)은 복소 심볼 스트림(R3)으로부터 복소 제어 심볼 스트림(CS1)을 추출할 수 있다. 예를 들면, 복소 제어 심볼 스트림(CS1)은 ISDB-T 표준의 TMCC 신호의 DBPSK 심볼들로 이루어 질 수 있다.

도 4는 복소 제어 심볼로부터 비트 심볼을 검출하기 위한 제1 검출 기준을 설명하기 위한 도면이다. 도 4에서 복소 심볼들(SP1, SP2)은 BPSK 심볼 또는 DBPSK 심볼일 수 있다.

도 4에서, I 및 Q는 복소 제어 심볼 스트림(CS1)이 형성하는 복소평면의 동위상(in-phase) 채널 및 직교위상(quadrature-phase) 채널에 해당한다. 좌측 그래프는 복소 제어 심볼(SP1)이 적은 에러를 포함하여 디지털 '0'으로 잘못 검출된 경우를 나타낸다. 우측의 그래프는 복소 제어 심볼(SP2)이 적은 에러를 포함하여 디지털 '1'로 잘못 검출된 경우를 나타낸다. 도 4의 두 그래프들은, 동일한 경계 검출 조건(ANG0), 즉, +90도 및 -90도 위상을 기준에 따라 복소 제어 심볼들(SP1, SP2)로부터 디지털 비트들('0', '1')을 검출하는 경우를 나타낸다.

도 5는 복소 제어 심볼로부터 비트 심볼을 검출하기 위한 완화된 제2 검출 기준을 설명하기 위한 도면이다. 도 5에서 복소 심볼들(SP1, SP2)은 BPSK 심볼 또는 DBPSK 심볼일 수 있다.

도 5에서, I 및 Q는 복소 제어 심볼 스트림(CS1)이 형성하는 복소평면의 동위상(in-phase) 채널 및 직교위상(quadrature-phase) 채널에 해당한다. 도 4에 도시된 그래프들과 비교하였을 때, 도 5에서는 복소 제어 심볼들(SP1, SP2)로부터 디지털 비트들('0', '1')을 검출함에 있어서, 검출되어야 할 비트의 값에 따라 서로 다른 경계 조건들(ANG1, ANG2)을 이용한다는 점이 다르다. 좌측 그래프는 복소 제어 심볼(SP1)이 적은 위상 에러를 포함하므로 완화된 경계 조건(ANG1)에 의하여 디지털 '1'로 검출된 경우를 나타낸다. 좌측 그래프는 복소 제어 심볼(SP2)이 적은 위상 에러를 포함하므로 완화된 경계 조건(ANG2)에 의하여 디지털 '0'으로 검출된 경우를 나타낸다. 두 복소 제어 심볼들(SP1, SP2)은 도 4의 경계 검출 조건(ANG0)에 따르면 디지털 '0'과 디지털 '1'로 검출되어야 한다. 그러나, 두 복소 제어 심볼들(SP1, SP2)은 적은 위상 에러를 포함하고 있는 경우이므로, 두 복소 제어 심볼들(SP1, SP2)은 도 5의 완화된 경계 검출 조건들(ANG1, ANG2)에 따르면 디지털 '1'과 디지털 '0'으로 검출될 수 있다. 도 5의 두 그래프들은, 복수의 완화된 경계 검출 조건에 따라 복소 제어 심볼들(SP1, SP2)로부터 디지털 비트들('1', '0')을 검출하는 경우를 나타낸다.

일 실시예에서, 상기 제1 검출 기준은, 복소 평면상에 배치된 하나의 복소 심볼에 상응하는 j(j는 자연수)개의 비트들이 나타내는 비트 심볼을 검출하기 위한 하나의 제1 경계 검출 조건(ANG0)을 포함할 수 있다. 여기에서, 도 4 및 도 5는 j가 1이고, 상기 비트 심볼은 디지털 '1' 또는 디지털 '0'인 경우를 나타낸다. 상기 제2 검출 기준은 상기 비트 심볼(예를 들면, 디지털 '0' 또는 디지털 '1')에 대한 검출 후보 비트 심볼들(예를 들면, 디지털 '0' 및 디지털 '1')에 따라 서로 다른 복수의 제2 경계 검출 조건들(ANG1, ANG2)을 포함할 수 있다. 상기 검출 후보 비트 심볼들 각각은 상기 비트 심볼이 가질 수 있는 검출 결과를 나타낸다. 다시 말하자면, 상기 검출 후보 비트 심볼들은 검출의 결과로서 상기 비트 심볼들이 가질 수 있는 심볼들의 집합이다. 도 4 및 도 5에 도시된 바와 같이, 제1 경계 검출 조건(ANG0)은 상기 복소평면을 상기 검출 후보 심볼들에 상응하는 복수의 검출 영역들로 균등하게 분할할 수 있고, 제2 경계 검출 조건들(ANG1, ANG2) 각각은 상기 복소평면을 상기 검출 후보 심볼들에 상응하는 복수의 검출 영역들로 불균등하게 분할할 수 있다. 도 5의 오른편에 도시된 바와 같이, 제1 검출 후보 심볼, 즉, '0'에 대한 제2 경계 검출 조건(ANG1)은 상기 제1 검출 후보 심볼'0'에 상응하는 검출 영역이 상대적으로 더 넓은 면적을 가지도록 상기 복소평면을 분할할 수 있다. 도 5의 왼편에 도시된 바와 같이, 제2 검출 후보 심볼, 즉, '1'에 대한 제2 경계 검출 조건(ANG2)은 상기 제2 검출 후보 심볼'1'에 상응하는 검출 영역이 상대적으로 더 넓은 면적을 가지도록 상기 복소평면을 분할할 수 있다.

도 6은 본 발명의 다른 실시예에 따른 제어 신호 수신 장치를 나타내는 블록도이다.

도 6을 참조하면, 제어 신호 수신 장치(11)는 변환부(101) 및 동기 검출부(201)를 포함한다.

동기 검출부(201)는 제1 패턴 검출 블록(211), 제2 패턴 검출 블록(221), 동기 판별 블록(231), 누적 블록(271) 및 다중화 블록(281)을 포함할 수 있다.

누적 블록(271)은 복소 제어 심볼 스트림(CS1)을 복수의 프레임들 동안 심볼 단위로 누적할 수 있다. 예를 들면, 누적 블록(271)은 복소 제어 심볼 스트림(CS1)의 프레임 단위로 반복되는 일정 위치의 복소 제어 심볼들의 값들을 개별적으로 누적할 수 있다. 이에 대하여는 도 7을 참조하여 후술한다.

다중화 블록(281)은 누적된 복소 제어 심볼 스트림(ACS) 및 복소 제어 심볼 스트림(CS1) 중 하나를 선택 신호(ACNT)에 기초하여 제1 및 제2 패턴 검출 블록들(211, 221)에 선택적으로 출력할 수 있다. 선택 신호(ACNT)는 N(N은 1이상 자연수) 프레임 동안에 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우에 활성화될 수 있다. 예를 들면, 다중화 블록(281)은, 선택 신호(ACNT)가 활성화 될 때, 누적된 복소 제어 심볼 스트림(ACS)을 상기 제1 및 제2 패턴 검출 블록들(211, 221)에 출력할 수 있다.

일 실시예에서, 하기 위한 기준 동기 패턴(RSYN)은 수신 신호(R1)의 매 프레임 마다 반전될 수 있다. 예를 들면, 제어 신호 수신 장치(11)가 ISDB-T 표준의 TMCC 신호를 수신하는 경우에 기준 동기 패턴(RSYN)은 매 프레임 마다 반전될 수 있다. 이 경우에, 누적 블록(271)은 복소 제어 심볼 스트림(CS1)을 매 프레임 마다 반전시켜 누적할 수 있다.

제1 패턴 검출 블록(211)은 다중화 블록(281)으로부터 검출 대상 복소 심볼(CS2)을 수신한다. 검출 대상 복소 심볼(CS2)은 선택 신호(ACNT)에 따라 누적된 복소 제어 심볼 스트림(ACS)에 상응할 수도 있고, 복소 제어 심볼 스트림(CS1) 에 상응할 수도 있다. 제1 패턴 검출 블록(211)은 검출 대상 복소 심볼(CS2)로부터 상기 제1 비트 스트림을 검출하고, 상기 제1 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 제1 동기 신호(DT1)를 생성할 수 있다.

제2 패턴 검출 블록(221)은 다중화 블록(281)으로부터 검출 대상 복소 심볼(CS2)을 수신한다. 제2 패턴 검출 블록(221)은 검출 대상 복소 심볼(CS2)로부터 제2 동기 신호(DT2)를 생성하기 위하여 상기 제1 검출 기준 및 상기 제2 검출 기준을 단계적으로 이용할 수 있다.

동기 판별 블록(231)은 상기 제1 및 제2 동기 신호들(DT1, DT2) 중 하나를 동기 인에이블 신호(FSV)로서 선택적으로 출력할 수 있다. 도 6의 제어 신호 수신 장치(11)는, 일정 프레임 구간 동안 복소 제어 심볼 스트림(CS1)을 누적할 수 있다는 점을 제외하면, 도 1의 제어 신호 수신 장치(10)와 유사하므로 중복되는 설명은 생략한다.

도 7은 도 6의 동기 검출부의 누적 블록에 의하여 누적되는 복소 심볼들의 메모리 테이블의 예를 나타내는 표이다. 도 7에서, INDEX는 하나의 프레임 내에 포함되는 복소 제어 심볼들 각각의 번호를 나타낸다.

도 7은 하나의 프레임 내에 204개의 복소 비트 심볼 또는 복소 제어 심볼을 포함하는 경우의 도 6의 누적 블록(271)내의 메모리 테이블을 나타낸다. ISDB-T 표준에 따르면, 하나의 프레임 동안에, TMCC 신호는 204개의 DBPSK 심볼을 포함한다. 도 6의 변환부(11)에 의하여 매 프레임 마다 204개의 DBPSK 심볼이 복소수 형태로 변환되어 누적 블록(271)으로 입력된다. ISDB-T 표준에 따르면, 204개의 DBPSK 심볼들 중에 프레임 동기를 검출하기 위한 심볼은 16개이고, 이들은 프레임 단위로 반전되는 값을 가질 수 있다. 복소수 형태로 변환된 DBPSK 심볼들, 즉, 상기 복소 제어 심볼들은 실수부(I, 또는 동위상부) 및 허수부(Q, 또는 직교위상부)를 가진다. 누적 블록(271)은 한 프레임 내의 DBPSK 심볼들을 심볼 단위로 개별적으로, 각 복소 제어 심볼의 실수부 및 허수부의 값들을 개별적으로 누적할 수 있다. 따라서, 이 경우에, 누적 블록(271)은 상기 메모리 테이블의 상기 복소 제어 심볼들의 실수부의 값들(a0, a1,... ,a203)을 위한 메모리 공간과 상기 복소 제어 심볼들의 허수부의 값들 (b0, b1,... ,b203)을 위한 메모리 공간을 포함한다.

도 8은 본 발명의 또 다른 실시예에 따른 제어 신호 수신 장치를 나타내는 블록도이다.

도 8을 참조하면, 제어 신호 수신 장치(12)는 변환부(102) 및 동기 검출부(202)를 포함한다.

변환부(102)는 반송 주파수를 통하여 수신된 수신 신호(R1)를 변환하여 전송 제어 정보에 해당하는 복소 제어 심볼 스트림(CS1)을 생성한다. 변환부(102)는 제어 신호(CNT)에 기초하여 상기 반송 주파수를 조절하기 위한 주파수 선택 신호를 생성하는 주파수 적응 블록(182)을 더 포함할 수 있다. 주파수 적응 블록(142)은 상기 전송 제어 정보의 반송 주파수 위치 정보에 기초하여 상기 전송 제어 정보를 포함하는 반송 주파수 신호들의 응답 크기 값들을 계산할 수 있다. 주파수 적응 블록(142)은 상기 응답 크기 값들 및 제어 신호(CNT)에 기초하여 상기 반송 주파수를 변경하기 위한 상기 주파수 선택 신호를 생성할 수 있다. 일 실시예에서, 주파수 적응 블록(142)은 N(N은 1이상 자연수) 프레임 동안 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우에 상기 주파수 선택 신호를 생성하여 출력할 수 있다. 상기 반송 주파수 위치 정보는 상기 반송 주파수 외에 상기 전송 제어 정보가 전송되는 다른 반송 주파수 위치를 나타낼 수 있다. 예를 들면, 상기 반송 주파수 위치 정보는 ISDB-T 표준의 하나의 주파수 세그먼트 내에서 상기 전송 제어 정보를 포함하는 TMCC 신호가 송신되는 반송 주파수의 상대적 위치에 대한 정보를 나타낸다.

동기 검출부(202)는 제1 패턴 검출 블록(212), 제2 패턴 검출 블록(222) 및 동기 판별 블록(232)을 포함할 수 있다.

제1 패턴 검출 블록(212)은 상기 제1 검출 기준에 따라 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)로부터 상기 제1 비트 스트림을 검출하고, 상기 제1 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 제1 동기 신호(DT1)를 생성할 수 있다.

제2 패턴 검출 블록(222)은 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)로부터 제2 동기 신호(DT2)를 생성하기 위하여 상기 제1 검출 기준 및 상기 제2 검출 기준을 단계적으로 이용할 수 있다.

동기 판별 블록(232)은 상기 제1 및 제2 동기 신호들(DT1, DT2) 중 하나를 동기 인에이블 신호(FSV)로서 선택적으로 출력할 수 있다. 일 실시예에서, 동기 판별 블록(232)은, 제1 동기 신호(DT1)가 활성화된 경우에, 제1 동기 신호(DT1)를 동기 인에이블 신호(FSV)로서 출력할 수 있다. 이 경우에, 동기 판별 블록(232)은, 제1 동기 신호(DT1)가 비활성화된 경우, 제2 동기 신호(DT2)를 동기 인에이블 신호(FSV)로서 출력할 수 있다. 다른 실시예에서, 동기 판별 블록(232)은, 제1 동기 검출 구간 동안에, 상기 제1 동기 신호를 상기 동기 인에이블 신호로서 출력할 수 있다. 이 경우에, 동기 판별 블록(232)은, 상기 제1 동기 검출 구간 동안에 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우, 제2 동기 검출 구간 동안에, 제2 동기 신호(DT2)를 동기 인에이블 신호(FSV)로서 출력할 수 있다. 상기 제1 동기 검출 구간은 M(M은 1이상 자연수) 프레임의 길이를 가지는 구간일 수 있다. 상기 제2 동기 검출 구간은 상기 제1 동기 검출 구간에 연속하는 구간이다.

동기 판별 블록(232)은 카운팅 블록(292)을 포함할 수 있다. 카운팅 블록(292)은 동기 인에이블 신호(FSV)가 비활성화 상태를 프레임의 수를 검출할 수 있다. 동기 판별 블록(232)은 카운팅 블록(292)의 출력에 기초하여 주파수 적응 블록(142)을 제어하기 위한 제어 신호(CNT)를 출력할 수 있다. 예를 들면, 동기 판별 블록(232)은 N(N은 1이상 자연수) 프레임 동안 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우에 활성화 되는 제어 신호(CNT)를 출력할 수 있다. 이 경우에, 주파수 적응 블록(142)은 제어 신호(CNT)에 기초하여 상기 주파수 선택 신호를 출력할 수 있다.

도 8의 제어 신호 수신 장치(12)는, 변환부(102)가 상기 반송 주파수를 변경하고, 동기 인에이블 신호(FSV)의 비활성화 상태 유지 기간을 측정하기 위한 카운팅 블록(292)을 더 포함하는 점을 제외하면, 도 1의 제어 신호 수신 장치(10)와 유사하므로 중복되는 설명은 생략한다.

도 9는 도 8의 제어 신호 수신 장치의 변환부의 일 예를 나타내는 블록도이다.

도 9를 참조하면, 변환부(102)는 무선 수신 블록(112), 변환 블록(122), 신호 추출 블록(132) 및 주파수 적응 블록(142)을 포함할 수 있다.

무선 수신 블록(112)은 반송 주파수에 기초하여 수신 신호(R1)를 수신할 수 있다. 예를 들면, 상기 주파수는 ISDB-T 표준의 하나의 주파수 세그먼트에 해당하는 주파수 대역에 위치할 수 있다. 무선 수신 블록(112)은 주파수 선택 신호(CSEL)에 기초하여 상기 반송 주파수의 크기를 조절할 수 있다. 예를 들면, 무선 수신 블록(112)은 ISDB-T 표준의 하나의 주파수 세그먼트에서 다른 주파수 세그먼트에 해당하는 주파수 대역으로 상기 반송 주파수를 변경할 수 있다.

변환 블록(122)은 푸리에 변환기(152) 및 복소 곱셈기(162)를 포함할 수 있다. 푸리에 변환기(152)는 수신 신호(R1)에 대하여 고속 푸리에 변환(fast Fourier transform; FFT)을 수행 하여 제1 복소 심볼 스트림(DS)을 생성할 수 있다. 수신 신호(R1) OFDM 신호인 경우에, 제1 복소 심볼 스트림(DS)은 OFDM 심볼들을 포함할 수 있다. 복소 곱셈기(162)는 제1 복소 심볼 스트림(DS)의 연속하는 두 복소 심볼들에 대하여 복소 공액 곱셈을 수행하여 제2 복소 심볼 스트림(R3)을 생성할 수 있다. 이 경우에, 제2 복소 심볼 스트림(R3)은 ISDB-T 표준에 따른 DBPSK 심볼들로 이루어 질 수 있다.

신호 추출 블록(132)은 제2 복소 심볼 스트림(R3)으로부터 복소 제어 심볼 스트림(CS1)을 추출할 수 있다. 예를 들면, 복소 제어 심볼 스트림(CS1)은 ISDB-T 표준의 TMCC 신호의 DBPSK 심볼들로 이루어 질 수 있다.

주파수 적응 블록(142)은 신호 크기 계산 블록(172) 및 주파수 선택 블록(182)을 포함할 수 있다. 신호 크기 계산 블록(172)은 제1 복소 심볼 스트림(DS) 및 상기 전송 제어 정보의 반송 주파수 위치 정보에 기초하여 제1 복소 심볼 스트림(DS) 중 상기 전송 제어 정보를 포함하는 반송 주파수 신호들의 응답 크기 값들(FMAG)을 계산할 수 있다. 주파수 선택 블록(182)은 상기 응답 크기 값들(FMAG)에 기초하여 주파수 선택 신호(CSEL)를 생성하여 무선 수신 블록(112)으로 출력할 수 있다. 상기 반송 주파수 위치 정보는 상기 반송 주파수 외에 상기 전송 제어 정보가 전송되는 다른 반송 주파수 위치를 나타낼 수 있다. 예를 들면, 상기 반송 주파수 위치 정보는 ISDB-T 표준의 하나의 주파수 세그먼트 내에서 상기 전송 제어 정보를 포함하는 TMCC 신호가 송신되는 반송 주파수의 상대적 위치에 대한 정보를 나타낸다. 일 실시예에서, 주파수 선택 블록(182)은 제어 신호(CNT)에 기초하여 주파수 선택 신호(CSEL)를 출력할 수 있다. 제어 신호(CNT)는 N(N은 1이상 자연수) 프레임 동안 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우에 활성화 될 수 있다.

도 10은 페이딩 채널을 통하여 전송 제어 신호를 수신하는 경우 주파수 응답을 나타내는 도면이다.

도 10은 도 1의 변환부(100)가 페이딩(fading channel)을 통하여 수신 신호(R1)를 수신하는 경우의 주파수 응답의 예를 나타낸다. ISDB-T 표준에 따른 전송 제어 신호인 TMCC 신호는 서로 다른 주파수 대역에 할당되는 복수의 세그먼트들(SEG0, SEG1, SEG2,)을 통하여 동시에 수신 될 수 있다. 페이딩 채널을 통해서 TMCC 신호를 수신함에 있어서, 상기 복수의 세그먼트들 중에서 일부 세그먼트(SEG0)에서는 노이즈 레벨보다 낮은 크기를 가지는 TMCC 신호를 수신할 수 있다. 여기에서, TMCC 신호의 크기란 TMCC 신호를 수신하기 위한 반송파 신호의 크기를 의미한다. 수신하고자 하는 신호의 크기가 노이즈 레벨보다 낮아지면, 수신된 신호의 복조 에러율이 높아질 수 있다. ISDB-T 표준에 따라 복수의 세그먼트들(SEG0, SEG1, SEG2,)을 통하여 동일한 TMCC 신호가 수신될 수 있다. 페이딩 채널의 영향으로 어느 하나의 세그먼트(SEG0)내의 TMCC 신호 수신을 위한 반송파의 크기가 상대적으로 작아지는 경우에, 본 발명의 일 실시예에 따른 제어 신호 수신 장치(12)는 다른 세그먼트에 할당된 TMCC 신호를 위한 반송 주파수를 통하여 TMCC 신호를 수신하고 프레임 동기를 확립할 수 있다. 상기 프레임 동기가 확립될 때, 동기 인에이블 신호(FSV)가 활성화 될 수 있다.

도 11은 본 발명의 또 다른 실시예에 따른 제어 신호 수신 장치를 나타내는 블록도이다.

도 11을 참조하면, 제어 신호 수신 장치(13)는 변환부(103) 및 동기 검출부(203)를 포함한다.

변환부(103)는 반송 주파수를 통하여 수신된 수신 신호(R1)를 변환하여 전송 제어 정보에 해당하는 복소 제어 심볼 스트림(CS1)을 생성한다. 변환부(103)는 상기 반송 주파수를 조절하기 위한 주파수 선택 신호를 생성하는 주파수 적응 블록(143)을 더 포함할 수 있다. 주파수 적응 블록(143)은 상기 전송 제어 정보의 반송 주파수 위치 정보에 기초하여 상기 전송 제어 정보를 포함하는 반송 주파수 신호들의 응답 크기 값들을 계산할 수 있다. 주파수 적응 블록(143)은 상기 응답 크기 값들에 기초하여 상기 반송 주파수를 변경하기 위한 상기 주파수 선택 신호를 생성할 수 있다. 일 실시예에서, 주파수 적응 블록(143)은 N(N은 1이상 자연수) 프레임 동안 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우에 상기 주파수 선택 신호를 생성하여 출력할 수 있다. 상기 반송 주파수 위치 정보는 상기 반송 주파수 외에 상기 전송 제어 정보가 전송되는 다른 반송 주파수 위치를 나타낼 수 있다. 예를 들면, 상기 반송 주파수 위치 정보는 ISDB-T 표준의 하나의 주파수 세그먼트 내에서 상기 전송 제어 정보를 포함하는 TMCC 신호가 송신되는 반송 주파수의 상대적 위치에 대한 정보를 나타낸다.

변환부(130)는 카운팅 블록(미도시)을 포함할 수 있다. 상기 카운팅 블록은 동기 검출부(203)로부터 피드백된 동기 인에이블 신호(FSV)가 비활성화 상태를 프레임의 수를 검출할 수 있다. 변환부(103)는 상기 카운팅 블록의 출력에 기초하여 주파수 적응 블록(143)을 제어할 수 있다. 예를 들면, 변환부(130)는 N(N은 1이상 자연수) 프레임 동안 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우에 TMCC 신호가 송신되는 반송 주파수를 변경하도록 주파수 적응 블록(143)을 제어할 수 있다. 이 경우에, 주파수 적응 블록(143)은 상기 제어 신호에 기초하여 상기 주파수 선택 신호를 출력할 수 있다.

동기 검출부(203)는 제1 패턴 검출 블록(213), 제2 패턴 검출 블록(223) 및 동기 판별 블록(233)을 포함할 수 있다. 제1 패턴 검출 블록(213)은 상기 제1 검출 기준에 따라 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)로부터 상기 제1 비트 스트림을 검출하고, 상기 제1 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 제1 동기 신호(DT1)를 생성할 수 있다. 제2 패턴 검출 블록(223)은 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)로부터 제2 동기 신호(DT2)를 생성하기 위하여 상기 제1 검출 기준 및 상기 제2 검출 기준을 단계적으로 이용할 수 있다. 동기 판별 블록(233)은 상기 제1 및 제2 동기 신호들(DT1, DT2) 중 하나를 동기 인에이블 신호(FSV)로서 선택적으로 출력할 수 있다.

도 11의 제어 신호 수신 장치(13)는, 변환부(103)가 피드백된 동기 인에이블 신호(FSV)에 기초하여 상기 반송 주파수를 변경하는 점을 제외하면, 도 1의 제어 신호 수신 장치(10)와 유사하므로 중복되는 설명은 생략한다.

도 12는 도 11의 제어 신호 수신 장치의 변환부의 일 예를 나타내는 블록도이다.

도 12를 참조하면, 변환부(103)는 무선 수신 블록(113), 변환 블록(123), 신호 추출 블록(133) 및 주파수 적응 블록(143)을 포함할 수 있다.

무선 수신 블록(113)은 반송 주파수에 기초하여 수신 신호(R1)를 수신할 수 있다. 예를 들면, 상기 주파수는 ISDB-T 표준의 하나의 주파수 세그먼트에 해당하는 주파수 대역에 위치할 수 있다. 무선 수신 블록(113)은 주파수 선택 신호(CSEL)에 기초하여 상기 반송 주파수의 크기를 조절할 수 있다. 예를 들면, 무선 수신 블록(112)은 ISDB-T 표준의 하나의 주파수 세그먼트에서 다른 주파수 세그먼트에 해당하는 주파수 대역으로 상기 반송 주파수를 변경할 수 있다.

변환 블록(123)은 푸리에 변환기(153) 및 복소 곱셈기(163)를 포함할 수 있다. 푸리에 변환기(153)는 수신 신호(R1)에 대하여 고속 푸리에 변환(fast Fourier transform; FFT)을 수행 하여 제1 복소 심볼 스트림(DS)을 생성할 수 있다. 수신 신호(R1) OFDM 신호인 경우에, 제1 복소 심볼 스트림(DS)은 OFDM 심볼들을 포함할 수 있다. 복소 곱셈기(163)는 제1 복소 심볼 스트림(DS)의 연속하는 두 복소 심볼들에 대하여 복소 공액 곱셈을 수행하여 제2 복소 심볼 스트림(R3)을 생성할 수 있다. 이 경우에, 제2 복소 심볼 스트림(R3)은 ISDB-T 표준에 따른 DBPSK 심볼들로 이루어 질 수 있다.

신호 추출 블록(133)은 제2 복소 심볼 스트림(R3)으로부터 복소 제어 심볼 스트림(CS1)을 추출할 수 있다. 예를 들면, 복소 제어 심볼 스트림(CS1)은 ISDB-T 표준의 TMCC 신호의 DBPSK 심볼들로 이루어 질 수 있다.

주파수 적응 블록(143)은 신호 크기 계산 블록(173), 주파수 선택 블록(183) 및 동기 실패 카운팅 블록(193)을 포함할 수 있다. 신호 크기 계산 블록(173)은 제1 복소 심볼 스트림(DS) 및 상기 전송 제어 정보의 반송 주파수 위치 정보에 기초하여 제1 복소 심볼 스트림(DS) 중 상기 전송 제어 정보를 포함하는 반송 주파수 신호들의 응답 크기 값들(FMAG)을 계산할 수 있다. 주파수 선택 블록(183)은 상기 응답 크기 값들(FMAG)에 기초하여 주파수 선택 신호(CSEL)를 생성하고, 동기 실패 카운팅 블록(193)에서 출력되는 제어 신호(FCNT)에 기초하여 주파수 선택 신호(CSEL)를 무선 수신 블록(113)으로 출력할 수 있다. 동기 실패 카운팅 블록(193)은 N(N은 1이상 자연수) 프레임 동안 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우에 제어 신호(FCNT)를 활성화 할 수 있다.

도 13 및 도 14는 본 발명의 또 다른 실시예들에 따른 제어 신호 수신 장치를 나타내는 블록도들이다.

도 13을 참조하면, 제어 신호 수신 장치(14)는 변환부(104), 동기 검출부(204) 및 디코딩부(304)를 포함한다.

변환부(104)는 수신 신호(R1)를 변환하여 전송 제어 정보에 해당하는 복소 제어 심볼 스트림(CS1)을 생성한다. 변환부(104)는 수신 신호(R1)에 대하여 고속 푸리에 변환(fast fourier transform)과 같은 변환 동작을 수행하여 복소 심볼들을 생성할 수 있다. 변환부(104)는 상기 복소 심볼들이 포함된 복소 심볼 스트림에 대하여 제어 정보를 포함하는 반송파 영역의 제어 신호만을 추출함으로써, 복소 제어 심볼 스트림(CS1)을 생성하여 동기 검출부(204)에 제공한다. 이때 상기 제어 신호는 ISDB 표준에 따른 전송 및 다중 구성 제어(transmission and multiplexing configuration control; TMCC) 신호 일 수 있다.

동기 검출부(204)는 복소 제어 심볼 스트림(CS1)에 기초하여 제1 검출 기준 및 제2 검출 기준을 이용하여 동기 인에이블 신호(FSV)를 생성한다. 동기 검출부(204)는 제1 패턴 검출 블록(214), 제2 패턴 검출 블록(224) 및 동기 판별 블록(234)을 포함할 수 있다.

제1 패턴 검출 블록(214)은 상기 제1 검출 기준에 따라 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)로부터 상기 제1 비트 스트림을 검출하고, 상기 제1 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 제1 동기 신호(DT1)를 생성할 수 있다. 제2 패턴 검출 블록(224)은 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)로부터 비트 심볼을 검출하기 위하여 상기 제1 검출 기준 및 상기 제2 검출 기준을 단계적으로 이용할 수 있다. 동기 판별 블록(234)은 상기 제1 및 제2 동기 신호들(DT1, DT2) 중 하나를 동기 인에이블 신호(FSV)로서 선택적으로 출력할 수 있다.

디코딩부(304)는 동기 인에이블 신호(FSV) 및 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 제어 비트 스트림(BS)을 디코딩 하여 전송 제어 신호(CC)를 출력할 수 있다. 예를 들면, 동기 인에이블 신호(FSV)에 동기하여, 제어 비트 스트림(BS)에서 상기 전송 제어 정보, 예를 들면, TMCC 신호의 동기 패턴을 제외한 전송/다중 구성 제어 정보를 추출하여 전송 제어 신호(CC)를 출력 할 수 있다. 일 실시예에서, 제어 비트 스트림(BS)은 상기 제1 검출 기준에 따라, 제1 패턴 검출 블록(214)에서 생성될 수 있다. 다른 실시예에서, 제어 비트 스트림(BS)은 상기 제1 및 제2 검출 기준들에 따라, 제2 패턴 검출 블록(224)에서 생성될 수 있다. 제어 신호 수신 장치(14)가 ISDB-T 표준에 따른 TMCC 신호를 수신하는 경우에, 전송 제어 신호(CC)는 3비트의 세그먼트 디스크립터(segment descriptor), 2비트의 시스템 디스크립터(system descriptor), 1비트의 경고 방송을 위한 스위치 제어 플래그(switch control flag for alert broadcasting), 13 비트의 레이어 A 파라이미터(layer A parameter), 13비트의 레이어 B 파라미터(layer B parameter), 13비트의 레이어 C 파라미터(layer C parameter), 다음 설정을 위한 1비트의 전송 세그먼트 ID(transmission segment ID for next configuration), 다음 설정을 위한 13 비트의 레이어 A 파라이미터(layer A parameter for next configuration), 다음 설정을 위한 13비트의 레이어 B 파라미터(layer B parameter for next configuration), 다음 설정을 위한 13비트의 레이어 C 파라미터(layer C parameter for next configuration), 82비트의 패리티 비트들(parity bits) 등을 포함할 수 있다. 상기 13 비트의 레이어 A 파라이미터(layer A parameter)는 1비트의 전송 세그먼트 ID(transmission segment ID), 3비트의 변조 레이어 A(modulation layer A), 3비트의 코드율 레이어 A(code rate layer A), 3비트의 타임 인터리빙 레이어 A(time interleaving layer A). 4비트의 세그먼트 레이어 A의 수(number of segments layer A)를 포함할 수 있다.

도 13의 제어 신호 수신 장치(14)는, 디코딩부(304)를 더 포함하는 점을 제외하면, 도 1의 제어 신호 수신 장치(10)와 유사하므로 중복되는 설명은 생략한다.

본 발명의 일 실시예에 따른 제어 신호 수신 장치(14)는 ISDB-T 표준의 TMCC 신호와 같은 제어 신호를 수신하는 반송파의 크기를 측정하고, 상기 측정 결과에 기초하여 상기 제어 신호를 수신하는 반송파 주파수를 조절할 수 있다. 따라서, 제어 신호 수신 장치(14)는 상기 제어 신호를 수신하는 반송파 주파수를 선택적으로 조절함으로써, 상기 제어 신호를 주파수 채널 응답이 낮은 페이딩 채널을 통하여 효과적으로 수신할 수 있다.

도 14를 참조하면, 제어 신호 수신 장치(15)는 변환부(105) 및 동기 검출부(205)를 포함한다.

변환부(105)는 수신 신호(R1)를 변환하여 전송 제어 정보에 해당하는 복소 제어 심볼 스트림(CS1)을 생성한다. 변환부(105)는 무선 수신 블록(115), 변환 블록(125), 신호 추출 블록(135) 및 주파수 적응 블록(145)을 포함할 수 있다.

무선 수신 블록(115)은 반송 주파수에 기초하여 수신 신호(R1)를 수신할 수 있다. 예를 들면, 상기 주파수는 ISDB-T 표준의 하나의 주파수 세그먼트에 해당하는 주파수 대역에 위치할 수 있다. 무선 수신 블록(115)은 주파수 선택 신호(CSEL)에 기초하여 상기 반송 주파수의 크기를 조절할 수 있다. 예를 들면, 무선 수신 블록(115)은 ISDB-T 표준의 하나의 주파수 세그먼트에서 다른 주파수 세그먼트에 해당하는 주파수 대역으로 상기 반송 주파수를 변경할 수 있다.

변환 블록(125)은 수신 신호(R1)에 대하여 고속 푸리에 변환(fast Fourier transform; FFT)을 수행 하여 제1 복소 심볼 스트림(DS)을 생성할 수 있다. 수신 신호(R1) OFDM 신호인 경우에, 제1 복소 심볼 스트림(DS)은 OFDM 심볼들을 포함할 수 있다. 변환 블록(125)은 제1 복소 심볼 스트림(DS)의 연속하는 두 복소 심볼들에 대하여 복소 공액 곱셈을 수행하여 제2 복소 심볼 스트림(R3)을 생성할 수 있다. 이 경우에, 제2 복소 심볼 스트림(R3)은 ISDB-T 표준에 따른 DBPSK 심볼들로 이루어 질 수 있다.

신호 추출 블록(135)은 제2 복소 심볼 스트림(R3)으로부터 복소 제어 심볼 스트림(CS1)을 추출할 수 있다. 예를 들면, 복소 제어 심볼 스트림(CS1)은 ISDB-T 표준의 TMCC 신호의 DBPSK 심볼들로 이루어 질 수 있다.

주파수 적응 블록(145)은 신호 크기 계산 블록(175), 주파수 선택 블록(185) 및 동기 실패 카운팅 블록(195)을 포함할 수 있다. 신호 크기 계산 블록(175)은 제1 복소 심볼 스트림(DS) 및 상기 전송 제어 정보의 반송 주파수 위치 정보에 기초하여 제1 복소 심볼 스트림(DS) 중 상기 전송 제어 정보를 포함하는 반송 주파수 신호들의 응답 크기 값들(FMAG)을 계산할 수 있다. 주파수 선택 블록(185)은 상기 응답 크기 값들(FMAG)에 기초하여 주파수 선택 신호(CSEL)를 생성하고, 동기 실패 카운팅 블록(195)에서 출력되는 제어 신호(FCNT)에 기초하여 주파수 선택 신호(CSEL)를 무선 수신 블록(115)으로 출력할 수 있다. 동기 실패 카운팅 블록(195)은 N(N은 1이상 자연수) 프레임 동안 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우에 제어 신호(FCNT)를 활성화 할 수 있다. 상기 반송 주파수 위치 정보는 상기 반송 주파수 외에 상기 전송 제어 정보가 전송되는 다른 반송 주파수 위치를 나타낼 수 있다. 예를 들면, 상기 반송 주파수 위치 정보는 ISDB-T 표준의 하나의 주파수 세그먼트 내에서 상기 전송 제어 정보를 포함하는 TMCC 신호가 송신되는 반송 주파수의 상대적 위치에 대한 정보를 나타낸다.

동기 검출부(205)는 복소 제어 심볼 스트림(CS1)에 기초하여 제1 검출 기준 및 제2 검출 기준을 이용하여 동기 인에이블 신호(FSV)를 생성한다. 동기 검출부(205)는 패턴 검출 블록(215) 및 동기 판별 블록(235)을 포함할 수 있다.

패턴 검출 블록(215)은 상기 제1 검출 기준에 따라 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)로부터 상기 제1 비트 스트림을 검출하고, 상기 제1 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 동기 신호(DT)를 생성할 수 있다. 동기 판별 블록(235)은 동기 신호(DT)를 동기 인에이블 신호(FSV)로서 출력할 수 있다.

도 14의 제어 신호 수신 장치(15)는, 동기 검출부(205)가 하나의 패턴 검출 블록(215)을 포함하는 점을 제외하면, 도 11의 제어 신호 수신 장치(13)와 유사하므로 중복되는 설명은 생략한다.

도 15는 본 발명의 일 실시예에 따른 동기 검출 방법을 나타내는 흐름도이다.

도 1 및 도 15를 참조하면, 변환부(100)는 수신 신호(R1)를 변환하여 전송 제어 정보에 해당하는 복소 제어 심볼 스트림(CS1)을 생성(S110)한다.

제1 패턴 검출 블록(210)은 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)로부터 제1 검출 기준에 따라 상기 제1 비트 스트림을 검출(S120)한다. 제1 패턴 검출 블록(210)은 상기 제1 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 제1 동기 신호(DT1)를 생성(S130)한다.

제2 패턴 검출 블록(220)은 상기 제1 검출 기준 및 제2 검출 기준을 단계적으로 이용하여 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)에 대하여 제2 비트 스트림을 검출(S140)한다. 제2 패턴 검출 블록(220)은 상기 제2 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 제2 동기 신호(DT2)를 생성(S150)한다.

동기 판별 블록(230)은 제1 및 제2 동기 신호들(DT1, DT2) 중 하나를 동기 인에이블 신호(FSV)로서 선택적으로 출력한다. 일 실시예에서, 제1 동기 신호(DT1)가 활성화된 경우, 즉, 상기 제1 비트 스트림이 상기 기준 동기 패턴과 일치하는 경우(S160=YES)에, 동기 판별 블록(230)은 제1 동기 신호(DT1)를 동기 인에이블 신호(FSV)로서 출력(S170)할 수 있다. 제1 동기 신호(DT1)가 비활성화된 경우, 즉, 상기 제1 비트 스트림이 상기 기준 동기 패턴과 일치하지 않는 경우(S160=NO), 동기 판별 블록(230)은 제2 동기 신호(DT2)를 동기 인에이블 신호(FSV)로서 출력(S180)할 수 있다.

다른 실시예에서, 동기 판별 블록(230)은, 제1 동기 검출 구간 동안에, 상기 제1 동기 신호를 상기 동기 인에이블 신호로서 출력할 수 있다. 이 경우에, 동기 판별 블록(230)은, 상기 제1 동기 검출 구간 동안에 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우, 제2 동기 검출 구간 동안에, 제2 동기 신호(DT2)를 동기 인에이블 신호(FSV)로서 출력할 수 있다. 상기 제1 동기 검출 구간은 M(M은 1이상 자연수) 프레임의 길이를 가지는 구간일 수 있다. 상기 제2 동기 검출 구간은 상기 제1 동기 검출 구간에 연속하는 구간이다.

도 16의 단계들(S110,...,S180)은 도 1, 도 6, 도 8, 도 11 및 도 13 의 제어 신호 수신 장치들(10, 11, 12, 13, 14)에 의하여 수행될 수 있으므로 중복되는 설명은 생략한다.

도 16은 복수의 검출 기준을 단계적으로 적용하여 복소 심볼 스트림으로부터 동기를 검출하는 방법을 나타내는 위한 흐름도이다.

도 2 및 도 16을 참조하면, 제1 서브 검출 블록(240)은 검출 대상 복소 심볼(CS2)에 대하여 상기 제1 검출 기준에 따라 검출 동작을 수행하여 제3 비트 스트림을 검출(S210)한다. 제1 서브 검출 블록(240)은 상기 제3 비트 스트림을 기준 동기 패턴(RSYN)을 비교하여 적어도 하나의 에러 복소 심볼(ER)을 판별(S220)한다.

제2 서브 검출 블록(250)은 상기 제1 검출 기준에 따라 기준 동기 패턴(RSYN)에 상응하지 않는다고 검출된 에러 복소 심볼(ER)에 대하여, 상기 제1 검출 기준 보다 완화된 상기 제2 검출 기준에 따라 에러 복소 심볼(ER)에 대하여 검출 동작을 수행할 수 있다. 에러 복소 심볼(ER)의 개수가 k(k는 자연수)개 이하인 경우(S230=YES)에, 제2 서브 검출 블록(250)은 에러 복소 심볼(ER)에 대해여 상기 제2 검출 기준에 따라 검출 동작을 수행하여 상기 제2 비트 스트림을 검출(S240)할 수 있다. 제2 서브 검출 블록(250)은 상기 제2 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 제2 동기 신호(DT2)를 생성(S250)할 수 있다. 제2 동기 신호(DT2)는, 상기 제2 비트 스트림이 기준 동기 패턴(RSYN)과 비트 단위로 일치하는 경우에 활성화 상태를 가지고, 상기 제2 비트 스트림이 기준 동기 패턴(RSYN)과 비트 단위로 일치하지 않는 경우에 활성화 상태를 가질 수 있다. 여기에서, 상기 판별된 에러 복소 심볼의 개수는 상기 제3 비트 스트림의 비트들 중 기준 동기 패턴(RSYN)의 상응하는 비트들과 일치하지 않는 비트들에 상응하는 복소 심볼들의 개수를 의미한다. 예를 들어, 기준 동기 패턴(RSYN)이 ISDB 표준에 따른 TMCC 신호의 16 비트의 동기 패턴일 경우에, 복소 제어 심볼 스트림(CS1)의 16개의 DBPSK 심볼들 중 14개의 DBPSK 심볼이 기준 동기 패턴(RSYN)과 상응하는 것으로 상기 제1 기준에 따라 판별된 경우에는 상기 에러 복소 심볼의 개수는 2개이다.

한편, 에러 복소 심볼(ER)의 개수가 k(k는 자연수)개 초과인 경우(S230=NO)에, 제2 서브 검출 블록(250)은 비활성화 상태를 가지는, 즉, 프레임 동기가 검출되지 않음을 나타내는, 제2 동기 신호(DT2)를 생성(S260)할 수 있다.

도 16의 단계들(S210,...,S260)은 도 2의 제2 패턴 검출 블록(220)에 의하여 수행될 수 있으므로 중복되는 설명은 생략한다.

도 17은 복소 심볼 스트림을 누적하여 동기를 검출하는 방법을 나타내는 위한 흐름도이다.

도 6및 도 17을 참조하면, 누적 블록(271)은 복소 제어 심볼 스트림(CS1)을 복수의 프레임들 동안 심볼 단위로 누적(S310)한다. 예를 들면, 누적 블록(271)은 복소 제어 심볼 스트림(CS1)의 프레임 단위로 반복되는 일정 위치의 복소 제어 심볼들의 값들을 개별적으로 누적하여, 도 7에 도시된 것과 같은 메모리 테이블을 생성 할 수 있다.

다중화 블록(281)은 누적된 복소 제어 심볼 스트림(ACS) 및 복소 제어 심볼 스트림(CS1) 중 하나를 선택 신호(ACNT)에 기초하여 제1 및 제2 패턴 검출 블록들(211, 221)에 선택적으로 출력할 수 있다. 선택 신호(ACNT)는 N(N은 1이상 자연수) 프레임 동안에 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우에 활성화될 수 있다. 다중화 블록(281)은, N(N은 1이상 자연수) 프레임 동안에 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하지 않는 경우(S320=YES)에, 복소 제어 심볼 스트림(CS2)을 제1 및 제2 패턴 검출 블록들(211, 221)에 출력할 수 있다. 제1 및 제2 패턴 검출 블록들(211, 221)은 복소 제어 심볼 스트림(CS2)에 기초하여 제1 및 제2 동기 신호들(DT1, DT2)을 생성(S330)할 수 있다. 다중화 블록(281)은, N(N은 1이상 자연수) 프레임 동안에 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우(S320=NO)에, 누적된 복소 제어 심볼 스트림(ACS)을 제1 및 제2 패턴 검출 블록들(211, 221)에 출력할 수 있다. 제1 및 제2 패턴 검출 블록들(211, 221)은 누적된 복소 제어 심볼 스트림(ACS)에 기초하여 제1 및 제2 동기 신호들(DT1, DT2)을 생성(S340)할 수 있다.

도 17의 단계들(S310,...,S340)은 도 6의 제어 신호 수신 장치(11)에 의하여 수행될 수 있으므로 중복되는 설명은 생략한다.

도 18은 본 발명의 다른 실시예에 따른 제어 신호를 수신하는 반송 주파수를 조절하는 방법을 나타내는 흐름도이다.

도 14 및 도 18을 참조하면, 무선 수신 블록(115)은 반송 주파수에 기초하여 수신 신호(R1)를 수신(S410)한다. 예를 들면, 상기 주파수는 ISDB-T 표준의 하나의 주파수 세그먼트에 해당하는 주파수 대역에 위치할 수 있다.

변환 블록(125)은 수신 신호(R1)에 대하여 고속 푸리에 변환(fast Fourier transform; FFT)을 수행 하여 제1 복소 심볼 스트림(DS)을 생성(S420)한다. 수신 신호(R1) OFDM 신호인 경우에, 제1 복소 심볼 스트림(DS)은 OFDM 심볼들을 포함할 수 있다. 변환 블록(125)은 제1 복소 심볼 스트림(DS)의 연속하는 두 복소 심볼들에 대하여 복소 공액 곱셈을 수행하여 제2 복소 심볼 스트림(R3)을 생성(S430)한다. 이 경우에, 제2 복소 심볼 스트림(R3)은 ISDB-T 표준에 따른 DBPSK 심볼들로 이루어 질 수 있다.

신호 추출 블록(135)은 제2 복소 심볼 스트림(R3)으로부터 복소 제어 심볼 스트림(CS1)을 추출(S440)한다. 예를 들면, 복소 제어 심볼 스트림(CS1)은 ISDB-T 표준의 TMCC 신호의 DBPSK 심볼들로 이루어 질 수 있다.

동기 검출부(205)는 복소 제어 심볼 스트림(CS1)에 기초하여 제1 검출 기준 및 제2 검출 기준을 이용하여 동기 인에이블 신호(FSV)를 생성(S450)한다. 패턴 검출 블록(215)은 상기 제1 검출 기준에 따라 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)로부터 상기 제1 비트 스트림을 검출하고, 상기 제1 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 동기 신호(DT)를 생성할 수 있다. 동기 판별 블록(235)은 동기 신호(DT)를 동기 인에이블 신호(FSV)로서 출력할 수 있다. 동기 인에이블 신호(FSV)는 프레임 동기가 확립된 경우 활성화 상태를 가질 수 있고, 프레임 동기가 확립되지 않은 경우 비활성화 상태를 가질 수 있다.

동기 실패 카운팅 블록(195)은 N(N은 1이상 자연수) 프레임 동안 동기 인에이블 신호(FSV)가 비활성화 상태를 유지하는 경우(S460=YES)에 제어 신호(FCNT)를 활성화 할 수 있다. 신호 크기 계산 블록(175)은 제1 복소 심볼 스트림(DS) 및 상기 전송 제어 정보의 반송 주파수 위치 정보에 기초하여 제1 복소 심볼 스트림(DS) 중 상기 전송 제어 정보를 포함하는 반송 주파수 신호들의 응답 크기 값들(FMAG)을 계산(S470)한다. 주파수 선택 블록(185)은 상기 응답 크기 값들(FMAG)에 기초하여 주파수 선택 신호(CSEL)를 생성(S480)한다. 주파수 선택 블록(185)은 동기 실패 카운팅 블록(195)에서 출력되는 제어 신호(FCNT)가 활성화 된 경우에, 주파수 선택 신호(CSEL)를 무선 수신 블록(115)으로 출력할 수 있다. 반면, 동기 실패 카운팅 블록(195)은 N(N은 1이상 자연수) 프레임 동안 동기 인에이블 신호(FSV)가 비활성화 상태를 유지지 않는 경우(S460=NO)에 제어 신호(FCNT)를 비활성화할 수 있다.

무선 수신 블록(115)은 주파수 선택 신호(CSEL)에 기초하여 상기 반송 주파수의 크기를 조절(S490)할 수 있다. 예를 들면, 무선 수신 블록(115)은 ISDB-T 표준의 하나의 주파수 세그먼트에서 다른 주파수 세그먼트에 해당하는 주파수 대역으로 상기 반송 주파수를 변경할 수 있다.

도 18의 단계들(S410,...,S490)은 도 14의 제어 신호 수신 장치(15)에 의하여 수행될 수 있으므로 중복되는 설명은 생략한다.

도 19는 본 발명의 실시예들에 따른 통신 장치를 나타내는 블록도이다.

도 19를 참조하면, 통신 장치(1000)는 제어 신호 수신 장치(10), 데이터 수신부(1100), 디코딩부(300) 및 전송 제어부(400)를 포함한다.

제어 신호 수신 장치(10)는 변환부(100) 및 동기 검출부(200)를 포함한다. 변환부(100)는 수신 신호(R1)를 변환하여 전송 제어 정보에 해당하는 복소 제어 심볼 스트림(CS1)을 생성한다. 변환부(100)는 상기 복소 심볼들이 포함된 복소 심볼 스트림에 대하여 제어 정보를 포함하는 반송파 영역의 제어 신호만을 추출함으로써, 복소 제어 심볼 스트림(CS1)을 생성하여 동기 검출부(200)에 제공한다. 상기 제어 신호는 ISDB 표준에 따른 전송 및 다중 구성 제어(transmission and multiplexing configuration control; TMCC) 신호 일 수 있다. 변환부(100)는 수신 신호(R1)를 변환하여 복소 심볼 스트림(DS)을 생성한다.

동기 검출부(200)는 제1 패턴 검출 블록(210), 제2 패턴 검출 블록(220) 및 동기 판별 블록(230)을 포함할 수 있다. 제1 패턴 검출 블록(210)은 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)로부터 상기 제1 검출 기준에 따라 상기 제1 비트 스트림을 검출하고, 상기 제1 비트 스트림을 기준 동기 패턴(RSYN)과 비교하여 제1 동기 신호(DT1)를 생성할 수 있다. 제2 패턴 검출 블록(220)은 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 검출 대상 복소 심볼(CS2)에 대하여 상기 제1 검출 기준 및 상기 제2 검출 기준을 단계적으로 이용하여 검출 동작을 수행함으로써, 제2 동기 신호(DT2)를 생성할 수 있다. 동기 판별 블록(230)은 제1 및 제2 동기 신호들(DT1, DT2) 중 하나를 동기 인에이블 신호(FSV)로서 선택적으로 출력할 수 있다. 동기 검출부(200)는 복소 제어 심볼 스트림(CS1)에 기초하여 검출 동작을 수행하여 제어 비트 스트림(BS)을 생성하여 디코딩부(300)에 출력할 수 있다. 실시예에 따라, 제1 패턴 검출 블록(214)이 상기 제1 검출 기준에 따라 제어 비트 스트림(BS)을 생성할 수도 있고, 제2 패턴 검출 블록(224)이 상기 제1 및 제2 검출 기준들에 따라 제어 비트 스트림(BS)을 생성할 수도 있다.

디코딩부(300)는 동기 인에이블 신호(FSV) 및 복소 제어 심볼 스트림(CS1)에 기초하여 생성된 제어 비트 스트림(BS)을 디코딩 하여 전송 제어 신호(CC)를 출력할 수 있다. 예를 들면, 동기 인에이블 신호(FSV)에 동기하여, 제어 비트 스트림(BS)에서 상기 전송 제어 정보, 예를 들면, TMCC 신호의 동기 패턴을 제외한 전송/다중 구성 제어 정보를 추출하여 전송 제어 신호(CC)를 출력 할 수 있다. 도 19의 디코딩부(300)는 도 13의 디코딩부(304)와 실질적으로 동일하므로 중복되는 설명은 생략한다.

전송 제어부(400)는 전송 제어 신호(CC)에 기초하여 통신 또는 방송을 위한 전송 및 다중 설정을 제어할 수 있다. 전송 제어부(400)는 전송 제어 신호(CC)에 포함된 전송/다중 구성 제어 정보를 이용하여 통신 및 방송 설정을 수행할 수 있다.

데이터 수신부(1100)는 복소 심볼 스트림(DS)을 변환부로부터 수신하고, 복소 심볼 스트림(DS)으로부터 멀티미디어 데이터에 해당하는 멀티미디어 신호를 추출하여 복소 데이터 심볼 스트림을 생성할 수 있다. 복소 심볼 스트림(DS)은 도 9의 고속 푸리에 변환기(122)가 OFDM 신호로부터 생성하는 복소 심볼 스트림(DS)에 상응할 수 있다. 데이터 수신부(1100)는 상기 복소 데이터 심볼 스트림으로부터 상기 멀티미디어 데이터를 생성하여 사용자에게 제공할 수 있다.

도 19의 제어 신호 수신 장치(10)는 도 1의 제어 신호 수신 장치(10)와 실질적으로 동일하므로 중복되는 설명은 생략한다.

따라서, 본 발명의 실시예들에 따른 통신 장치(1000)는 DBPSK 심볼과 같은 변조 심볼에 대하여 복수개의 검출 기준을 적용하여 검출 동작을 수행하고, 상기 검출 동작에 따른 복수개의 동기 신호들을 생성하여 선택적으로 출력함으로써, ISDB-T 표준의 TMCC 신호와 같은 제어 신호를 주파수 채널 응답이 낮은 페이딩 채널을 통하여 효과적으로 수신할 수 있다.

도 20은 본 발명의 실시예들에 따른 통신 시스템을 나타내는 블록도이다.

도 20을 참조하면, 통신 시스템(2000)은 프로세서(2010), 메모리 장치(2020) 및 통신 장치(1000)를 포함한다. 실시예에 따라, 컴퓨팅 시스템(2000)은 저장 장치(2030), 출력 장치(2040) 및 입력 장치(2050)를 더 포함할 수 있다.

프로세서(2010)는 특정 계산들 또는 태스크들을 실행하는 특정 소프트웨어를 실행하는 것과 같이 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(2010)는 마이크로프로세서 또는 중앙 처리 장치일 수 있다. 프로세서(2010)는 어드레스 버스, 제어 버스 및/또는 데이터 버스를 통하여 메모리 장치(2020)에 연결될 수 있다. 예를 들어, 메모리 장치(2020)는 동적 랜덤 액세스 메모리(dynamic random access memory, DRAM), 정적 랜덤 액세스 메모리(static random access memory, SRAM), 또는 이피롬(erasable programmable read-only memory, EPROM), 이이피롬(electrically erasable programmable read-only memory, EEPROM), 및 플래시 메모리 장치를 포함하는 모든 형태의 비휘발성 메모리일 수 있다. 또한, 프로세서(2010)는 주변 구성요소 상호연결(peripheral component interconnect, PCI) 버스와 같은 확장 버스에 연결될 수 있다. 이에 따라, 프로세서(2010)는 키보드 또는 마우스와 같은 하나 이상의 입력 장치(2050), 프린터 또는 디스플레이 장치와 같은 하나 이상의 출력 장치(2040), 또는 솔리드스테이트 드라이브(solid state drive), 하드 디스크 드라이브 또는 CD-ROM과 같은 하나 이상의 저장 장치(2030)를 제어할 수 있다.

본 발명의 실시예들에 따른 제어 신호 수신 장치 및 통신 장치는 임의의 컴퓨팅 시스템에 적용될 수 있다. 예를 들어, 통신 시스템(2000)은 휴대 통신 장치, 카메라, 이동통신 단말기, 게임기, 차량, 컴퓨터, 텔레비전 등일 수 있다.

도 20의 통신 장치(1000)는 도 19의 통신 장치(1000)와 실질적으로 동일하므로 중복되는 설명은 생략한다.

따라서, 본 발명의 실시예들에 따른 통신 시스템(2000)은 DBPSK 심볼과 같은 변조 심볼에 대하여 복수개의 검출 기준을 적용하여 검출 동작을 수행하고, 상기 검출 동작에 따른 복수개의 동기 신호들을 생성하여 선택적으로 출력함으로써, ISDB-T 표준의 TMCC 신호와 같은 제어 신호를 주파수 채널 응답이 낮은 페이딩 채널을 통하여 효과적으로 수신할 수 있다.

상기 블록도와 흐름도에 나타난 각각의 블록 또는 블록의 집합들의 동작이나 기능들은 하드웨어 또는 소프트웨어 기반으로 다양한 형태로 구현될 수 있음을 이해하여야 한다. 상기 블록도와 흐름도에 나타난 블록 또는 블록의 집합들의 동작이나 기능을 구현하기 위한 구조나 수단을 생성할 수 있도록, GPP(General Purpose Processor), SPP(Special Purpose Processor)를 탑재한 컴퓨터, 그 외 프로그램이 가능한 장치에 의해 소프트웨어 기반으로도 구현될 수 있음을 이해하여야 한다.

이상 본 발명의 실시예들에 따른 제어 신호 수신 장치에 대하여 설명의 편의를 위하여 정해진 수의 두 가지 검출 기준들을 적용하여 동기 신호들을 생성하는 것에 대하여 중점적으로 설명하였으나, 본 발명의 기술적 사상의 범위 내에서 더 많은 수의 검출 기준을 이용하여 동기 신호들을 생성할 수 있음을 이해하여야 한다. 또한, 설명의 편의를 위하여, DBPSK 심볼들로부터 비트 심볼들을 검출하는 과정에 대하여 중점적으로 설명하였으나, PSK, BPSK, QAM 등과 같은 다양한 변조 방식을 이용하여 변조된 심볼들로부터 비트 심볼들을 검출하는 경우에도 본 발명의 기술적 사상이 적용될 수 있음을 이해하여야 한다.

본 발명은 페이딩 채널을 통하여 제어 신호를 수신하는 통신 장치, 방송 장치, 복조 장치 및 이를 채용하는 각종 전자 장치 및 시스템 등에 더욱 유용하게 이용될 수 있다. 특히, ISDB-T 표준에 따른 방송 신호를 수신하는 수신 장치, 방송 수신 장치, 휴대 방송 수신 장치, 통신 장치 등에 더욱 유용하게 이용될 수 있을 것이다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

수신 신호를 변환하여 전송 제어 정보에 해당하는 복소 제어 심볼 스트림을 생성하는 변환부; 및
제1 검출 기준에 따라 상기 복소 제어 심볼 스트림에 기초하여 검출된 제1 비트 스트림을 기준 동기 패턴과 비교하여 제1 동기 신호를 생성하고, 상기 제1 검출 기준 및 제2 검출 기준에 따라 상기 복소 제어 심볼 스트림에 기초하여 단계적으로 검출된 제2 비트 스트림을 상기 기준 동기 패턴과 비교하여 제2 동기 신호를 생성하고, 상기 제1 및 제2 동기 신호들 중 하나를 동기 인에이블 신호로서 선택적으로 출력하는 동기 검출부를 포함하는 제어 신호 수신 장치.
제1항에 있어서, 상기 동기 검출부는
상기 제1 검출 기준에 따라 상기 복소 제어 심볼 스트림에 기초하여 상기 제1 비트 스트림을 검출하고, 상기 제1 비트 스트림을 상기 기준 동기 패턴과 비교하여 상기 제1 동기 신호를 생성하는 제1 패턴 검출 블록;
상기 제1 검출 기준에 따라 상기 복소 제어 심볼 스트림에 기초하여 검출된 제3 비트 스트림과 상기 기준 동기 패턴을 비교하여 적어도 하나의 에러 복소 심볼을 판별하고, 상기 에러 복소 심볼의 개수가 k(k는 자연수)개 이하인 경우에 상기 제2 검출 기준에 따라 상기 판별된 에러 복소 심볼에 기초하여 상기 제2 비트 스트림을 생성하고, 상기 제2 비트 스트림을 상기 기준 동기 패턴과 비교하여 상기 제2 동기 신호를 생성하는 제2 패턴 검출 블록; 및
상기 제1 및 제2 동기 신호들 중 하나를 상기 동기 인에이블 신호로서 선택적으로 출력하는 동기 판별 블록을 포함하는 것을 특징으로 하는 제어 신호 수신 장치.
제2항에 있어서, 상기 제2 패턴 검출 블록은,
상기 복소 제어 심볼 스트림에 대하여 상기 제1 검출 기준에 따라 제1 비트 검출 동작을 수행하여 상기 제3 비트 스트림을 생성하고, 상기 제3 비트 스트림과 상기 기준 동기 패턴을 비트 단위로 비교하여 서로 일치하지 않는 비트에 상응하는 상기 에러 복소 심볼을 판별하는 제1 서브 검출 블록;
상기 판별된 에러 복소 심볼에 대하여 상기 제2 검출 기준에 따라 제2 비트 검출 동작을 수행하여 상기 제2 비트 스트림을 생성하는 제2 서브 검출 블록; 및
상기 제2 비트 스트림을 상기 기준 동기 패턴 중 상기 적어도 하나의 에러 복소 심볼에 상응하는 적어도 하나의 비트와 비교하여 상기 제2 동기 신호를 생성하는 동기 신호 생성 블록을 포함하는 것을 특징으로 하는 제어 신호 수신 장치.
제2항에 있어서, 상기 동기 판별 블록은,
상기 제1 동기 신호가 활성화된 경우에, 상기 제1 동기 신호를 상기 동기 인에이블 신호로서 출력하고, 상기 제1 동기 신호가 비활성화된 경우에, 상기 제2 동기 신호를 상기 동기 인에이블 신호로서 출력하는 것을 특징으로 하는 제어 신호 수신 장치.
제2항에 있어서, 상기 동기 판별 블록은,
M(M은 1이상 자연수) 프레임의 길이를 가지는 제1 동기 검출 구간 동안에, 상기 제1 동기 신호를 상기 동기 인에이블 신호로서 출력하고,
상기 제1 동기 검출 구간 동안에 상기 동기 인에이블 신호가 비활성화 상태를 유지하는 경우, 상기 제1 동기 검출 구간에 연속하는 제2 동기 검출 구간 동안에, 상기 제2 동기 신호를 상기 동기 인에이블 신호로서 출력하는 것을 특징으로 하는 제어 신호 수신 장치.
제2항에 있어서, 상기 동기 검출부는
상기 복소 제어 심볼 스트림을 복수의 프레임들 동안 심볼 단위로 누적하는 누적 블록; 및
상기 누적된 복소 제어 심볼 스트림 또는 상기 복소 제어 심볼 스트림을 상기 제1 및 제2 패턴 검출 블록들에 선택 신호에 기초하여 선택적으로 출력하는 다중화 블록을 더 포함하고,
상기 선택 신호는 N(N은 1이상 자연수) 프레임 동안에 상기 동기 인에이블 신호가 비활성화 상태를 유지하는 경우에 활성화되고,
상기 다중화 블록은, 상기 선택 신호가 활성화 될 때, 상기 누적된 복소 제어 심볼 스트림을 상기 제1 및 제2 패턴 검출 블록들에 출력하는 것을 특징으로 하는 제어 신호 수신 장치.
제1항에 있어서, 상기 제1 검출 기준은, 복소 평면상에 배치된 하나의 복소 심볼에 상응하는 j(j는 자연수)개의 비트들이 나타내는 비트 심볼을 검출하기 위한 하나의 제1 경계 검출 조건을 포함하고,
상기 제2 검출 기준은 상기 비트 심볼에 대한 검출 후보 비트 심볼들에 따라 서로 다른 복수의 제2 경계 검출 조건들을 포함하고,
상기 제1 경계 검출 조건은 상기 복소평면을 상기 검출 후보 심볼들에 상응하는 복수의 검출 영역들로 균등하게 분할하고, 상기 제2 경계 검출 조건들 각각은 상기 복소평면을 상기 검출 후보 심볼들에 상응하는 복수의 검출 영역들로 불균등하게 분할하는 것을 특징으로 하는 제어 신호 수신 장치.
제1항에 있어서, 상기 변환부는
반송 주파수에 기초하여 상기 수신 신호를 수신하고, 주파수 선택 신호에 기초하여 상기 반송 주파수를 조절하는 무선 수신 블록;
상기 수신 신호에 대하여 푸리에 변환을 수행하여 제1 복소 심볼 스트림을 생성하고, 상기 제1 복소 심볼 스트림의 연속하는 두 복소 심볼들에 대하여 복소 공액 곱셈을 수행하여 제2 복소 심볼 스트림을 생성하는 변환 블록;
상기 제2 복소 심볼 스트림으로부터 상기 복소 제어 심볼 스트림을 추출하는 신호 추출 블록; 및
상기 제1 복소 심볼 스트림 및 상기 전송 제어 정보의 반송 주파수 위치 정보에 기초하여 상기 제1 복소 심볼 스트림 중 상기 전송 제어 정보를 포함하는 반송 주파수 신호들의 응답 크기 값들을 계산하고, 상기 응답 크기 값들에 기초하여 상기 주파수 선택 신호를 생성하여 상기 무선 수신 블록에 출력하는 주파수 적응 블록을 포함하는 것을 특징으로 하는 제어 신호 수신 장치.
제1항에 있어서, 상기 수신 신호는 직교 주파수 분할 다중 방법으로 변조된 신호이고, 상기 복소 제어 심볼 스트림의 각 복소 심볼은 차동이진 위상 편이 변조(differential binary shift keying; DBPSK) 심볼인 것을 특징으로 하는 제어 신호 수신 장치.
수신 신호를 변환하여 전송 제어 정보에 해당하는 복소 제어 심볼 스트림을 생성하는 변환부;
상기 복소 제어 심볼 스트림을 복수의 프레임들 동안 심볼 단위로 누적하는 누적 블록;
상기 누적된 복소 제어 심볼 스트림 및 상기 복소 제어 심볼 스트림 중 하나를 선택 신호에 기초하여 선택적으로 출력하는 다중화 블록; 및
제1 검출 기준에 따라 상기 다중화 블록의 출력에 기초하여 검출된 제1 비트 스트림을 기준 동기 패턴과 비교하여 제1 동기 신호를 생성하고, 상기 제1 검출 기준 및 제2 검출 기준에 따라 상기 복소 제어 심볼 스트림에 기초하여 단계적으로 검출된 제2 비트 스트림을 상기 기준 동기 패턴과 비교하여 제2 동기 신호를 생성하고, 상기 제1 및 제2 동기 신호들 중 하나를 동기 인에이블 신호로서 선택적으로 출력하는 동기 검출부를 포함하는 것을 특징으로 하는 제어 신호 수신 장치.