JPH0474046A - Ａｔｍセルの速度変換装置 - Google Patents
Ａｔｍセルの速度変換装置Info
- Publication number
- JPH0474046A JPH0474046A JP2186352A JP18635290A JPH0474046A JP H0474046 A JPH0474046 A JP H0474046A JP 2186352 A JP2186352 A JP 2186352A JP 18635290 A JP18635290 A JP 18635290A JP H0474046 A JPH0474046 A JP H0474046A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- fifo
- valid
- received
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 claims description 5
- 238000013523 data management Methods 0.000 abstract description 4
- 230000004044 response Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101001093690 Homo sapiens Protein pitchfork Proteins 0.000 description 1
- 102100036065 Protein pitchfork Human genes 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＡ、 Ｔ Ｍセルの速度変換装置に関し、特に
セル単位での交換処理を行なうＡＴＭ交換機内でセルデ
ータの周波数１位相変換を行なうＡＴＭセルの速度変換
装置に関する。
セル単位での交換処理を行なうＡＴＭ交換機内でセルデ
ータの周波数１位相変換を行なうＡＴＭセルの速度変換
装置に関する。
従来、セルデータの周波数７位相変換を行なう場合には
、すべての受信セルをＦＩＦＯｚ＜・ソファメモリ（以
下ＦＩＦＯと記す）に一時書き込み、下流の装置からの
読出し要求信号により順次セルデータの読出しを行なっ
ていた。また、ＦＩＦＯのアンダーフローが発生した場
合には、下流の装置に対してステータス表示のみを行な
い、セルデータの出力は不定であった。
、すべての受信セルをＦＩＦＯｚ＜・ソファメモリ（以
下ＦＩＦＯと記す）に一時書き込み、下流の装置からの
読出し要求信号により順次セルデータの読出しを行なっ
ていた。また、ＦＩＦＯのアンダーフローが発生した場
合には、下流の装置に対してステータス表示のみを行な
い、セルデータの出力は不定であった。
上述した従来のセルデータの周波数１位相変換では、受
信セルをすべてＦＩＦＯに書き込むので、大容畦のＦＩ
ＦＯが必要となり効率が悪いという欠点がある。また、
ＦＩＦＯのアンダーフロー発生時には、下流の装置に対
してステータス表示のみを行ない、不定のセルデータを
出力するので、有効セルが出力されているか否かに応じ
て下流の装置において処理が必要となるという欠点があ
る。
信セルをすべてＦＩＦＯに書き込むので、大容畦のＦＩ
ＦＯが必要となり効率が悪いという欠点がある。また、
ＦＩＦＯのアンダーフロー発生時には、下流の装置に対
してステータス表示のみを行ない、不定のセルデータを
出力するので、有効セルが出力されているか否かに応じ
て下流の装置において処理が必要となるという欠点があ
る。
本発明のＡＴＭセルの速度変換装置は、ルーティング情
報を含むヘッダ部とユーザ情報を含むペイロード部とか
ら成る固定長セルを単位として交換処理を行なうＡＴＭ
交換機内のクロック周波数、クロック位相、セル位相が
異なる機能ブロック間で送受信するセルデータの周波数
１位相変換を行なうＡＴＭセルの速度変換装置であって
、一時的に記憶した前記セルデータの書込み、読出しを
独立のタイミングで行う一時記憶部と、この一時記憶部
の使用状況の管理および前記セルデータの書込み、読出
し制御を行なう制御部と、受信セルに対して論理チャネ
ル識別子のチェックおよびヘッダエラーチェック部のＣ
ＲＣ演算を行なったとき、そのいずれかに誤りかあれば
前記受信セルを廃棄する有効セル検出部と、前記一時記
憶部のアンダーフロー発生時に前記制御部からのトリガ
信号により有効セルが出力されるべきタイミングで所定
の固定フォーマットの空きセルを出力する空きセル生成
部と、前記制御部からの切替え指示により前記一時記憶
部から読み出された前記有効セルおよび前記空きセル生
成部から出力された前記空きセルのいずれか一方を選択
して送信セルとするセル選択部とを備えており、前記一
時記憶部はファースト・イン・ファースト・アウト・ロ
ジックのバッファメモリであり、前記有効セル検出部は
前記論理チャネル識別子のチェックおよび前記ＣＲＣ演
算を行なったときそのいずれかに誤りがあれば前記制御
部から前記バッファメモリへの書込み指示信号をノンア
クティブにして前記受信セルを廃棄し、誤りがなければ
前記書込み指示信号をアクティブにして前記受信セルを
前記バ・ソファメモリに渡すことを特徴とする。
報を含むヘッダ部とユーザ情報を含むペイロード部とか
ら成る固定長セルを単位として交換処理を行なうＡＴＭ
交換機内のクロック周波数、クロック位相、セル位相が
異なる機能ブロック間で送受信するセルデータの周波数
１位相変換を行なうＡＴＭセルの速度変換装置であって
、一時的に記憶した前記セルデータの書込み、読出しを
独立のタイミングで行う一時記憶部と、この一時記憶部
の使用状況の管理および前記セルデータの書込み、読出
し制御を行なう制御部と、受信セルに対して論理チャネ
ル識別子のチェックおよびヘッダエラーチェック部のＣ
ＲＣ演算を行なったとき、そのいずれかに誤りかあれば
前記受信セルを廃棄する有効セル検出部と、前記一時記
憶部のアンダーフロー発生時に前記制御部からのトリガ
信号により有効セルが出力されるべきタイミングで所定
の固定フォーマットの空きセルを出力する空きセル生成
部と、前記制御部からの切替え指示により前記一時記憶
部から読み出された前記有効セルおよび前記空きセル生
成部から出力された前記空きセルのいずれか一方を選択
して送信セルとするセル選択部とを備えており、前記一
時記憶部はファースト・イン・ファースト・アウト・ロ
ジックのバッファメモリであり、前記有効セル検出部は
前記論理チャネル識別子のチェックおよび前記ＣＲＣ演
算を行なったときそのいずれかに誤りがあれば前記制御
部から前記バッファメモリへの書込み指示信号をノンア
クティブにして前記受信セルを廃棄し、誤りがなければ
前記書込み指示信号をアクティブにして前記受信セルを
前記バ・ソファメモリに渡すことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明のＡＴＭセルの速度変換装置の一実施例
を示すブロック図である。
を示すブロック図である。
本実施例のＡＴＭセルの速度変換装置はルーティング情
報を含むヘッダ部とユーザ情報を含むペイロード部とか
ら成る固定長セルを単位として交換処理を行なうＡＴＭ
交換機内のクロック周波数、クロック位相、セル位相が
異なる機能ブロック間で送受信するセルデータの周波数
１位相変換を行なうＡＴＭセルの速度変換装置であり、
一時的に記憶したセルデータの書込み、読出しを独立の
タイミングで行うＦＩＦＯ５と、ＦＩＦＯ５の使用状況
の管理およびセルデータの書込み、読出し制御を行なう
セルデータ管理部７および書込み制御部６．読出し制御
部８と、受信セルデータ１に対して論理チャネル識別子
のチェックおよびへラダエラーチェック部のＣＲＣ演算
を行なう有効セル検出部２と、Ｆ［ＦＯ５のアンダーフ
ロー発生時に読出し制御部１８がら空きセル生成トリガ
信号１８により有効セルが出力されるべきタイミングで
所定の固定フォーマットの空きセルデータ２０を出力す
る空きセル生成部１９と、読出し制御部８からの空きセ
ル出力指示信号２１によりＦＩＦＯ５から読み出された
有効セルデータ１７および空きセル生成部１つから出力
された空きセルデータ２０のいずれか一方を選択して送
信セルデータ２３とするセル選択部（以下５ＥＬ）２２
とを備えている。
報を含むヘッダ部とユーザ情報を含むペイロード部とか
ら成る固定長セルを単位として交換処理を行なうＡＴＭ
交換機内のクロック周波数、クロック位相、セル位相が
異なる機能ブロック間で送受信するセルデータの周波数
１位相変換を行なうＡＴＭセルの速度変換装置であり、
一時的に記憶したセルデータの書込み、読出しを独立の
タイミングで行うＦＩＦＯ５と、ＦＩＦＯ５の使用状況
の管理およびセルデータの書込み、読出し制御を行なう
セルデータ管理部７および書込み制御部６．読出し制御
部８と、受信セルデータ１に対して論理チャネル識別子
のチェックおよびへラダエラーチェック部のＣＲＣ演算
を行なう有効セル検出部２と、Ｆ［ＦＯ５のアンダーフ
ロー発生時に読出し制御部１８がら空きセル生成トリガ
信号１８により有効セルが出力されるべきタイミングで
所定の固定フォーマットの空きセルデータ２０を出力す
る空きセル生成部１９と、読出し制御部８からの空きセ
ル出力指示信号２１によりＦＩＦＯ５から読み出された
有効セルデータ１７および空きセル生成部１つから出力
された空きセルデータ２０のいずれか一方を選択して送
信セルデータ２３とするセル選択部（以下５ＥＬ）２２
とを備えている。
続いて本実施例の動作について説明する。
受信セルデータ１が入力されると、有効セル検出部２は
ヘッダ内の論理チャネル識別子のチェックおよびヘッダ
エラーチェック部のＣＲＣ演算を行なう。ＦＩＦＯ５は
書込み制御部６からの書込み指示信号９により書込きセ
ルデータ３を取りこみ、読出し制御部８からの読出し指
示信号１０により有効セルデータ１７を出力する。
ヘッダ内の論理チャネル識別子のチェックおよびヘッダ
エラーチェック部のＣＲＣ演算を行なう。ＦＩＦＯ５は
書込み制御部６からの書込み指示信号９により書込きセ
ルデータ３を取りこみ、読出し制御部８からの読出し指
示信号１０により有効セルデータ１７を出力する。
有効セル検出部２における論理チャネル識別子のチェッ
クあるいはへラダエラーチェック部のＣＲＣ演算でエラ
ーが発生した場合には、書込み許可信号４により書込み
制御部６に通知し、ＦＩＦＯ５への書込み指示信号９を
ノンアクティブとすることにより受信セルを廃棄する。
クあるいはへラダエラーチェック部のＣＲＣ演算でエラ
ーが発生した場合には、書込み許可信号４により書込み
制御部６に通知し、ＦＩＦＯ５への書込み指示信号９を
ノンアクティブとすることにより受信セルを廃棄する。
セルデータ管理部７はセルカウントアツプ信号１３およ
びセルカウントダウン信号１４によりＦＩＦＯ５内の収
容セル数を管理し、Ｐ Ｉ ＦＯ５の書込み可能セル数
がある一定値以下になったときは書込み停止指示信号１
５により書込み制御部６にその旨を通知し、またＦＩＦ
Ｏ５のアンダーフローが発生したときはＦＩＦＯアンダ
ーフロー通知信号１１を受け、読出し停止指示信号１６
により読出し制御部８にその旨を通知する。さらにＦＩ
ＦＯ５にＦＩＦＯリセット信号１２を送ってＦＩＦＯ５
をリセットさせることができる。
びセルカウントダウン信号１４によりＦＩＦＯ５内の収
容セル数を管理し、Ｐ Ｉ ＦＯ５の書込み可能セル数
がある一定値以下になったときは書込み停止指示信号１
５により書込み制御部６にその旨を通知し、またＦＩＦ
Ｏ５のアンダーフローが発生したときはＦＩＦＯアンダ
ーフロー通知信号１１を受け、読出し停止指示信号１６
により読出し制御部８にその旨を通知する。さらにＦＩ
ＦＯ５にＦＩＦＯリセット信号１２を送ってＦＩＦＯ５
をリセットさせることができる。
空きセル生成部１９は読出し制御部８からの空きセル生
成トリガ信号１８により所定の固定フォーマットの空き
セルを生成して空きセルデータ２０を出力する。
成トリガ信号１８により所定の固定フォーマットの空き
セルを生成して空きセルデータ２０を出力する。
読出し制御部８はＰ Ｉ ＦＯ５のアンダーフロー発生
時に読出し指示信号１０をノンアティブとし、空きセル
生成トリガ信号１８をアクティブとするか、空きセルが
有効セルと同じタイミングで生成されるように空きセル
生成部１つにトリガをかける。
時に読出し指示信号１０をノンアティブとし、空きセル
生成トリガ信号１８をアクティブとするか、空きセルが
有効セルと同じタイミングで生成されるように空きセル
生成部１つにトリガをかける。
Ｓ Ｅ Ｌ ２２は読出し制御部８からの空きセル出力
指示信号２１によりＰ Ｉ ＦＯ５から読み出された有
効セルデータ１７と空きセル生成部１９から出力された
空きセルデータ２０のいずれか一方を選択して送信セル
データ２３として出力する。
指示信号２１によりＰ Ｉ ＦＯ５から読み出された有
効セルデータ１７と空きセル生成部１９から出力された
空きセルデータ２０のいずれか一方を選択して送信セル
データ２３として出力する。
なお、空きセルのフォーマットの一例としては、ヘッダ
部分５バイトをＡＬＬ“０′°とじ、アダブチ−ジョン
およびユーザ情報部分４８バイトをＡＬＬ”１°′とじ
たものを挙げることができる。
部分５バイトをＡＬＬ“０′°とじ、アダブチ−ジョン
およびユーザ情報部分４８バイトをＡＬＬ”１°′とじ
たものを挙げることができる。
以上説明したように本発明は、受信セルをチェックして
有効セルのみＦＩＦＯに書き込み、ＦＩＦＯがアンダー
フローを起こしたときには適宜空きセルを挿入すること
により、ＦＩＦＯがオーバーフローを起こさないように
することができる効果がある。ここで一定の深さのＦＩ
ＦＯを考えた場合にはＦＩＦＯを有効に使用できる効果
がある。
有効セルのみＦＩＦＯに書き込み、ＦＩＦＯがアンダー
フローを起こしたときには適宜空きセルを挿入すること
により、ＦＩＦＯがオーバーフローを起こさないように
することができる効果がある。ここで一定の深さのＦＩ
ＦＯを考えた場合にはＦＩＦＯを有効に使用できる効果
がある。
また、空きセル生成部の構成によって任意のフォーマッ
トの空きセルを生成できるので、時間領域での空きを埋
めるという意味だけでなく、セルとして体裁の整った空
きセルを生成して出力することができるという効果があ
る。
トの空きセルを生成できるので、時間領域での空きを埋
めるという意味だけでなく、セルとして体裁の整った空
きセルを生成して出力することができるという効果があ
る。
第１図は本発明のＡＴＭセルの速度変換装置の一実施例
を示すブロック図である。 ｌ・・・受信セルデータ、２・・・有効セル検出部、３
・・・書込みセルデータ、４・・・書込み許可信号、５
・・・バッファメモリ（ＦＩＦＯ）、６・・・書込み制
御部、７・・・セルデータ管理部、８・・・読出し制御
部、９・・・書込み指示信号、１０・・・読出し指示信
号、１１・・・ＦＩＦ○アンダーフロー通知信号、１２
・ＦＩＦＯリセット信号、１３・・・セルカウントアツ
プ信号、１４・・・セルカウントダウン信号、１５・・
書込み停止指示信号、１６・・読出し停止指示信号、１
７・・・有効セルデータ、１８・・・空きセル生成トリ
ガ信号、１９・・・空きセル生成部、２０・・空きセル
データ、２１・・・空きセル出力指示信号、２２・・・
セル選択部（ＳＥＬ）、２３・・・送信セルデータ。
を示すブロック図である。 ｌ・・・受信セルデータ、２・・・有効セル検出部、３
・・・書込みセルデータ、４・・・書込み許可信号、５
・・・バッファメモリ（ＦＩＦＯ）、６・・・書込み制
御部、７・・・セルデータ管理部、８・・・読出し制御
部、９・・・書込み指示信号、１０・・・読出し指示信
号、１１・・・ＦＩＦ○アンダーフロー通知信号、１２
・ＦＩＦＯリセット信号、１３・・・セルカウントアツ
プ信号、１４・・・セルカウントダウン信号、１５・・
書込み停止指示信号、１６・・読出し停止指示信号、１
７・・・有効セルデータ、１８・・・空きセル生成トリ
ガ信号、１９・・・空きセル生成部、２０・・空きセル
データ、２１・・・空きセル出力指示信号、２２・・・
セル選択部（ＳＥＬ）、２３・・・送信セルデータ。
Claims (1)
- 【特許請求の範囲】 １、ルーティング情報を含むヘッダ部とユーザ情報を含
むペイロード部とから成る固定長セルを単位として交換
処理を行なうＡＴＭ交換機内のクロック周波数、クロッ
ク位相、セル位相が異なる機能ブロック間で送受信する
セルデータの周波数、位相変換を行なうＡＴＭセルの速
度変換装置であって、 一時的に記憶した前記セルデータの書込み、読出しを独
立のタイミングで行う一時記憶部と、この一時記憶部の
使用状況の管理および前記セルデータの書込み、読出し
制御を行なう制御部と、受信セルに対して論理チャネル
識別子のチェックおよびヘッダエラーチェック部のＣＲ
Ｃ演算を行なったときそのいずれかに誤りがあれば前記
受信セルを廃棄する有効セル検出部と、前記一時記憶部
のアンダーフロー発生時に前記制御部からのトリガ信号
により有効セルが出力されるべきタイミングで所定の固
定フォーマットの空きセルを出力する空きセル生成部と
、前記制御部からの切替え指示により前記一時記憶部か
ら読み出された前記有効セルおよび前記空きセル生成部
から出力された前記空きセルのいずれか一方を選択して
送信セルとするセル選択部とを備えることを特徴とする
ＡＴＭセルの速度変換装置。 ２、前記一時記憶部はファースト・イン・ファースト・
アウト・ロジックのバッファメモリであり、前記有効セ
ル検出部は前記論理チャネル識別子のチェックおよび前
記ＣＲＣ演算を行なつたときそのいずれかに誤りがあれ
ば前記制御部から前記バッファメモリへの書込み指示信
号をノンアクティブにして前記受信セルを廃棄し、誤り
がなければ前記書込み指示信号をアクティブにして前記
受信セルを前記バッファメモリに渡すことを特徴とする
請求項１記載のＡＴＭセルの速度変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186352A JPH0474046A (ja) | 1990-07-13 | 1990-07-13 | Ａｔｍセルの速度変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2186352A JPH0474046A (ja) | 1990-07-13 | 1990-07-13 | Ａｔｍセルの速度変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0474046A true JPH0474046A (ja) | 1992-03-09 |
Family
ID=16186859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2186352A Pending JPH0474046A (ja) | 1990-07-13 | 1990-07-13 | Ａｔｍセルの速度変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0474046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999039471A1 (en) * | 1998-01-29 | 1999-08-05 | Nippon Hoso Kyokai | Digital data receiver |
-
1990
- 1990-07-13 JP JP2186352A patent/JPH0474046A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999039471A1 (en) * | 1998-01-29 | 1999-08-05 | Nippon Hoso Kyokai | Digital data receiver |
| US6788654B1 (en) | 1998-01-29 | 2004-09-07 | Nippon Hoso Kyokai | Digital data receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6493818B2 (en) | Technique for pipelining synchronization to maintain throughput across two asynchronous clock domain boundaries | |
| US4945548A (en) | Method and apparatus for detecting impending overflow and/or underrun of elasticity buffer | |
| US6169745B1 (en) | System and method for multi-level context switching in an electronic network | |
| US6687255B1 (en) | Data communication circuit having FIFO buffer with frame-in-FIFO generator | |
| JPH1084358A (ja) | Ａｔｍ網における信号の同期および非同期回復 | |
| US6622183B1 (en) | Data transmission buffer having frame counter feedback for re-transmitting aborted data frames | |
| JP3429994B2 (ja) | セルバッファ回路 | |
| JPH0474046A (ja) | Ａｔｍセルの速度変換装置 | |
| EP0396669B1 (en) | Method and apparatus for detecting impending overflow and/or underrun of elasticity buffer | |
| JP2746284B2 (ja) | Ｏａｍセル挿入装置 | |
| JP3471515B2 (ja) | サイクリック通信制御方法およびサイクリック通信装置 | |
| JP2642652B2 (ja) | ゆらぎ吸収バッファ | |
| JPH04363940A (ja) | ヘッダ変換テーブルおよび前処理部 | |
| JP2006135379A (ja) | パケット処理装置及びパケット処理方法 | |
| JPH03230640A (ja) | セル組立装置 | |
| JP2956604B2 (ja) | Ａｔｍシステムにおけるバッファ配備装置 | |
| JP2736820B2 (ja) | データ通信機インタフェース回路 | |
| KR100248548B1 (ko) | 큐빗 칩과 알리25씨 칩을 이용한 비동기 전송 모드 데이터 셀의생성 및 캡쳐 회로 | |
| JP2765985B2 (ja) | Ａｔｍ網のバースト情報転送方式 | |
| JP3098056B2 (ja) | Ａｔｍ多重化伝送によるセルデータ転送方法 | |
| JPH0432922A (ja) | インタフェース制御回路 | |
| JPH05268267A (ja) | 伝送路バッファ量制御方式 | |
| JPH03216043A (ja) | 回線切換方式 | |
| JPH09102773A (ja) | Ａｔｍ／ｓｔｍ変換装置 | |
| WO2001095663A2 (en) | Method and apparatus for controlling atm streams |