WO1999000893A1 - Digitaler fm-demodulator - Google Patents

Digitaler fm-demodulator Download PDF

Info

Publication number
WO1999000893A1
WO1999000893A1 PCT/DE1998/000845 DE9800845W WO9900893A1 WO 1999000893 A1 WO1999000893 A1 WO 1999000893A1 DE 9800845 W DE9800845 W DE 9800845W WO 9900893 A1 WO9900893 A1 WO 9900893A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
demodulator
stage
shift register
digital
Prior art date
Application number
PCT/DE1998/000845
Other languages
English (en)
French (fr)
Inventor
Wilhelm Hegeler
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO1999000893A1 publication Critical patent/WO1999000893A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters

Definitions

  • the invention relates to a digital FM demodulator for processing a frequency-modulated signal for the purpose of evaluating a signal content, in particular for radio signals with a DARC coding.
  • Digital FM demodulators have been created based on various principles. It is known to process the FM signal with the aid of a non-recursive differentiating filter and to divide the output signal of this filter by the input signal adapted in the runtime. The principle of the edge demodulator is used, which was already known from analog technology (Schönfelder, digital filters in video technology, Berlin 1988, p. 141).
  • Another method for digital FM demodulation is based on the use of a Hilbert filter, with which a phase shift of 90 ° is achieved for all frequency components in the vicinity of the carrier frequency.
  • the FM signal on the input side and its runtime is matched and the filtered signal is fed to a division stage, in particular in order to reduce disturbing amplitude modulation influences.
  • An inverse tangent function is formed from a table and the argument of the trigonometric function is calculated, from which the modulation signal can be recovered with the help of a differentiating filter (Schönfelder loc. Cit.).
  • the present invention is based on the problem of creating an FM demodulator that enables the demodulation of FM signals easily and without great effort.
  • the FM demodulator according to the invention is intended to be particularly suitable for the demodulation of radio signals with which additional information is transmitted via SWIFT (DARC) coding. With this coding, the logical information is transmitted in a frequency change of + or -4 kHz around a center frequency of 76 kHz.
  • the FM demodulator has the task of recognizing whether and for how long the higher or the lower frequency has been received.
  • a time-constant signal is available, resulting in several zeros that can be used for FM deodulation.
  • the relative time constancy of the output signal results when the input frequency changes only slowly compared to the clock frequency, as is the case, for example, with the demodulation of radio signals if the sampling is carried out, for example, at a clock frequency of 228 kHz.
  • the structure of the FM de-odulator according to the invention with the shift registers connected in series can be used to great advantage at the same time as a bandpass filter, in which the shift registers have the same design and are connected as a recursive bandpass filter.
  • SWIFT DARC
  • the drawing shows a schematic circuit diagram with an input I for a multiplex signal, for example a
  • SWIFT-encoded broadcast signal can be.
  • An addition stage 1 is connected to input I, to which a shift register with four shift register elements 2, 3, 4, 5 connected in series are connected.
  • the outputs of the shift register elements 2, 3, 4, 5 are each connected to an addition stage 10, 11, 12 via multipliers 6, 7, 8, 9, which multiply fixed coefficients C1, C2, C3, C4 by the data content.
  • the respective feedback branch of the following shift register element 3, 4, 5 is also fed to the addition stages 10, 11, 12.
  • the addition stage 10 belonging to the first shift register element is connected with its output to a second input of addition stage 1.
  • the circuit arrangement described so far forms a bandpass.
  • Tapping points A, B, C, D are realized on the series connection of the shift register elements 2, 3, 4, 5, the tapping point A between the addition stage 1 and the first shift register element 2, the tap point B between the first shift register element 2 and the second shift register element 3, the tap C between the third shift register element 4 and the fourth shift register element 5 and the tap D at the output of the fourth shift register element 5.
  • the two outer tapping points A, D are connected to two inputs of a multiplication stage 13 and the two inner tapping points B, C are connected to the two inputs of a further multiplication stage 14.
  • the outputs of the two multiplication stages 13, 14 are connected to the inputs of a subtraction stage 15.
  • the signal is delayed by niT, at the third tap C by n 2 T and at the fourth tap D by nT.
  • the multiplex signal present at input I is present, for example, as a digitally sampled 16-bit signal, the 16-bit words characterizing the respectively sampled amplitude value . If the sampling rate is sufficient considering the cut-off frequency, the digital 16-bit samples behave like analog signal values.
  • the upper part of the circuit shown in the drawing with the shift register elements 2, 3, 4, 5, the multipliers 6, 7, 8, 9 and the addition stages 1, 10, 11, 12 form a band filter around the center frequency when clocked at 228 kHz of 76kHz, i.e. a band filter as required for filtering out the SWIFT coding.
  • the coefficients are determined in the usual way and can have the values given above.
  • An FM demodulator forms for the lower part of the circuit between the tapping points A and D, that is to say with the shift register elements 2, 3, 4, 5, the two multiplication stages 13, 14 and the subtraction stage 15, which is clear from the following view:
  • the signal cos ⁇ (tn 0 T) is present at the tap A. Accordingly, the signal cos ⁇ (tn x T) is present at the tap B, the signal cos ⁇ (t-n 2 T) at the tap C and the signal cos ⁇ (tn 3 T) at the tap D.
  • the signal is thus at the output of the multiplication stage 13 functioning as a mixer
  • the signal is accordingly at the output of the other multiplication stage 14, which also functions as a mixer
  • the zeros that can be used for FM demodulation are 38kHz and 76kHz.
  • the zero at 76kHz is suitable for SWIFT demodulation because the frequency 80kHz provides a positive signal at the output of subtraction level 15 and the frequency 72kHz provides a negative signal (the signals present at the output of subtraction level 15 are 16-bit data words, in which the most significant bit (MSB) acts as the sign bit).
  • MSB most significant bit
  • the limit of the lengthening of the shift register lies not only in the higher effort involved, but also in compliance with the condition that the frequency of the input signal at input I must be practically constant over the delay time.
  • the output signal is sent to a 16-bit register 17 on the one hand and directly to the other
  • the XOR gate 18 thus compares two successive data words at the output of the subtraction stage 15 for changes. As far as changes are present, these are passed to an input of an AND gate 19. The other input of the AND gate 19 is acted upon by a masking signal 20, in which only the MSB for the sign is set to 1 and the remaining bits are set to zero. In this way, a zero crossing edge can be recognized by the fact that the output of the AND gate is not equal to 0.
  • a phase correction stage 21 is connected to the output of the AND gate 19, in which the clock frequency used for clocking the SWIFT signal is recovered and synchronized with the detected edges.
  • the output signal of the AND stage 19 passes via a multiplication stage 22 and an addition stage 23 to a memory 24 which, together with the addition stage 23, forms a counter 23, 24.
  • the output signal of the memory 24 reaches a further memory 25 on the one hand and an addition stage 26 on the other hand, the other input of which can be supplied with a defined phase increment INC via a connection 27.
  • the output of the addition stage 26 is connected to the second input of the addition stage 23.
  • the output signal of the memory 24 also reaches an input of an XOR stage 28, the other input of which can be fed to the output signal of the further memory 25. With the output signal of the XOR stage 28, a bit boundary recognition on the one hand and a word boundary recognition on the other hand are possible in a comparison stage 29.
  • the output signal of the memory 24 is shifted five places to the left in a partial shift register 30 and fed to a multiplication stage 31.
  • a multiplication coefficient K is fed to the other input of the multiplication stage 31 via a connection 32.
  • the output signal of the multiplication stage 31 reaches a second input of the multiplication stage 22 and is multiplied there by the output signal of the AND stage 19.
  • the memory content of the memory 24 in the eleven least significant bits when an edge occurs is shifted five positions to the left by the partial shift register 30, that is to say made into a 16-bit word. This is multiplied by a coefficient K in the multiplication stage 31 and, due to the multiplication stage 22, is only added when an edge of the incrementation of the memory 24 occurs with the aid of the addition stage 23. In this way, the memory 24, which functions as a counter with the addition stage 26, is adjusted in proportion to the phase error provided with a sign. In this way, the phase error becomes smaller and smaller.
  • the comparison stage 29 detects a word limit when a bit change occurs in the MSB of the memory 24. Within the detected bit limits, the output signals of the subtraction stage 15 are fed via an addition stage 33 to a memory 34, the output of which arrives at the second input of the addition stage 33, so that summation takes place in order to achieve an improved detection of the demodulated data bit, that is to say the bit content . If a bit limit is reached, the memory 34 is read out to generate the data stream and is reset via a reset signal from the comparison stage 29.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

Ein digitaler FM-Demolulator zur Aufbereitung eines frequenzmodulierten Signals zum Zwecke der Auswertung eines Signalinhalts, insbesondere für Radiosignale mit einer DARC-Codierung, ist mit wenigstens drei Schieberegisterelementen (2, 3, 4, 5), die jeweils eine Signalverzögerung um eine Basis-Verzögerung T oder ein ganzzahliges Vielfaches davon bewirken und mit vier Anzapfstellen (A, B, C, D), denen unterschiedliche Signalverzögerungen n0T, n1T, n2T, n3T mit ganzzahligen Vielfachen n0, n1, n2, n3 größer oder gleich 0 der Basis-Verzögerung (T) bewirkt sind, wobei gilt n0 < n1 < n2 < n3 und n0+n3 = n1+n2, und mit zwei Multiplikatoren (13, 14) versehen, von denen der eine mit der ersten und letzten Anzapfstelle (A, D) und der andere mit den beiden mittleren Anzapfstellen (B, C) verbunden ist und an deren Ausgängen eine Subtraktionsschaltung (15) angeschlossen ist. Dieser Aufbau des Demodulators erlaubt eine Mehrfachausnutzung der Schieberegister (2, 3, 4, 5), die zugleich ein rekursives Bandfilter bilden können.

Description

Digitaler FM-Demodulator
Die Erfindung betrifft einen digitalen FM-Demodulator zur Aufbereitung eines frequenzmodulierten Signals zum Zwecke der Auswertung eines Signalinhalts, insbesondere für Radiosignale mit einer DARC-Codierung .
Digitale FM-Demodulatoren sind auf der Basis verschiedener Prinzipien erstellt worden. Es ist bekannt, das FM-Signal mit Hilfe eines nicht rekursiven differenzierenden Filters zu verarbeiten und das Ausgangssignal dieses Filters durch das in der Laufzeit angepaßte Eingangssignal zu dividieren. Dabei wird das Prinzip des Flankendemodulators verwendet, das bereits aus der Analogtechnik bekannt war (Schönfelder, Digitale Filter in der Videotechnik, Berlin 1988, S. 141).
Ein anderes Verfahren zur digitalen FM-Demodulation basiert auf der Verwendung eines Hilbert-Filters , mit dem für alle Frequenzkomponenten in der Nähe der Trägerfrequenz eine Phasendrehung von 90° erreicht wird. Auch hier wird das eingangs- seitige und in der Laufzeit angepaßte FM-Signal und das gefil- terte Signal einer Divisionsstufe zugeführt, insbesondere um störende Amplitudenmodulationseinflüsse zu reduzieren. Über eine Tabelle wird eine inverse Tangens funktion gebildet und das Argument der trigonometrischen Funktion berechnet, aus dem mit Hilfe eines differenzierenden Filters das Modulations- signal zurückgewonnen werden kann (Schönfelder a.a.O.).
Es ist auch bekannt, das Eingangssignal mit Hilfe arithmetischer Berechnungen auf Nulldurchgänge zu detektieren. Da hierbei frequenzabhängige Fehler auftreten, ist eine zusätzliche Korrektur anhand einer Tabellenfunktion erforderlich. Anhand der gezählten Abtastwerte und der Nulldurchgangspositionen zwischen zwei Abtastungen kann eine Berechnung der hal- ben Periodenlänge der FM-Schwingung durchgeführt werden. Um die Mehrdeutigkeit bezüglich der absoluten Phasenlage der Signalperiode zu eliminieren, muß eine anschließende Jitterbe- seitigung stattfinden. Aufgrund der Zeit- und Amplitudenauflösung ist die Genauigkeit der Nulldurchgangsbestimmung begrenzt (Schönfelder, a.a.O., S. 141, 142).
Die vorliegende Erfindung geht von der Problemstellung aus, einen FM-Demodulator zu erstellen, der einfach und ohne großen Aufwand die Demodulation von FM-Signalen ermöglicht. Der er- findungsgemäße FM-Demodulator soll insbesondere für die Demodulation von Rundfunksignalen geeignet sein, mit denen zusätzliche Informationen über eine SWIFT( DARC) -Codierung übertragen werden. Bei dieser Codierung wird die logische Information in einem Frequenzwechsel von + oder -4kHz um eine Mittenfrequenz von 76kHz übertragen. Der FM-Demodulator hat dabei die Aufgabe zu erkennen, ob und wie lange die höhere oder die niedrige Frequenz empfangen worden ist.
Ausgehend von dieser Problemstellung ist erfindungsgemäß ein digitaler FM-Demodulator der eingangs erwähnten Art ausgestattet mit wenigstens drei Schieberegisterelementen, die jeweils eine Signalverzögerung um eine Basis-Verzögerung oder ein ganzzahliges Vielfaches davon bewirken, und mit vier Anzapfstellen, deren unterschiedliche Signalverzögerungen mit ganzzahligen Vielfachen größer oder gleich Null der Basis-Verzögerung bewirkt sind, wobei gilt n0 < nx < n2 < n3 und n0 + n3 = nx + n2, und mit zwei Multiplikatoren, die mit der ersten und letzten Anzapfstelle einerseits und den beiden mittleren Anzapfstellen andererseits verbunden sind und an deren Ausgänge eine Subtraktionsschaltung angeschlossen ist.
Am Ausgang des erfindungsgemäßen FM-Demodulators steht bei konstanter Signalfrequenz ein zeitkonstantes Signal zur Verfügung, wobei sich mehrere für die FM-De odulation nutzbare Nullstellen ergeben. Die relative Zeitkonstanz des Ausgangssignals ergibt sich, wenn sich die Eingangsfrequenz gegenüber der Taktfrequenz nur langsam verändert, wie dies beispielsweise bei der Demodulatiσn von Radiosignalen der Fall ist, wenn die Abtastung beispielsweise mit einer Taktfrequenz von 228kHz erfolgt.
Die Struktur des erfindungsgemäßen FM-De odulators mit den hintereinander geschalteten Schieberegistern läßt sich mit großem Vorteil zugleich als Bandfilter ausnutzen, in dem die Schieberegister gleich ausgebildet und als rekursives Bandfilter beschaltet sind.
In der bevorzugten Anwendung als SWIFT ( DARC) -Demodulator ergibt sich somit die Möglichkeit, mit derselben Baugruppe sowohl die SWIFT-Demodulation als auch die hierfür erforderliche Bandfilterung des Bereichs um 76kHz zu bewerkstelligen.
Die Erfindung soll im folgenden anhand eines in der Zeichnung dargestellten Aus führungsbeispiels näher erläutert werden.
Die Zeichnung zeigt ein schematisches Schaltbild mit einem Eingang I für ein Multiplexsignal , das beispielsweise ein
SWIFT-codiertes Rundfunksignal sein kann. Mit dem Eingang I ist eine Additionsstufe 1 verbunden, an die sich ein Schieberegister mit vier in Serie geschalteten Schieberegisterelementen 2, 3, 4, 5 anschließen.
Die Ausgänge der Schieberegisterelemente 2, 3, 4, 5 sind jeweils über Multiplikatoren 6, 7, 8, 9, die feste Koeffizienten Cl, C2, C3, C4 mit dem Dateninhalt multiplizieren, mit einer Additionsstufe 10, 11, 12 verbunden. Den Additionsstufen 10, 11, 12 wird ferner der jeweilige Rückkopplungszweig des folgenden Schieberegisterelements 3, 4, 5 zugeführt. Die zum ersten Schieberegisterelement gehörende Additionsstufe 10 ist mit ihrem Ausgang an einen zweiten Eingang der Additionsstufe 1 angeschlossen.
Die bisher beschriebene Schaltungsanordnung bildet einen Band- paß. Die Taktfrequenz des Schieberegisterelements liegt beispielsweise bei 228kHz, so daß der Bandpaß eine Mittenfrequenz von 76kHz aufweist, wobei die Koeffizienten cl = 1,6897, c2 = 2,1325, c3 = 1,2208 und c4 = 0,522 sein können.
An der Reihenschaltung der Schieberegisterelemente 2, 3, 4, 5 sind Anzapfstellen A, B, C, D realisiert, wobei sich die Anzapfstelle A zwischen der Additionsstufe 1 und dem ersten Schieberegisterelement 2, die Anzapfstelle B zwischen dem ersten Schieberegisterelement 2 und dem zweiten Schieberegister- element 3, die Anzapfstelle C zwischen dem dritten Schieberegisterelement 4 und dem vierten Schieberegisterelement 5 und die Anzapfstelle D am Ausgang des vierten Schieberegisterele- ments 5 befindet.
Die beiden äußeren Anzapfstellen A, D sind mit zwei Eingängen einer Multiplikationsstufe 13 und die beiden inneren Anzapfstellen B, C mit den beiden Eingängen einer weiteren Multiplikationsstufe 14 verbunden. Die Ausgänge der beiden Multiplikationsstufen 13, 14 sind an die Eingänge einer Subtraktionsstu- fe 15 angeschlossen.
Die Schieberegisterelemente 2, 3, 4, 5 bilden durch ihre Anzapfstellen A, B, C, D, die Multiplikationsstufen 13, 14 und die Subtraktionsstufe 15 einen FM-Demodulator. Das Signal an der ersten Anzapfstelle A ist im allgemeinen Fall um n0T verzögert, wobei in dem dargestellten Ausführungsbeispiel (und ohne Einschränkung der Allgemeinheit) n0 = 0 ist. An der zweiten Anzapfstelle B ist das Signal um niT verzögert, an der dritten Anzapfstelle C um n2T und an der vierten Anzapfstelle D um nT. In dem dargestellten Ausführungsbeispiel ist nx = 1, n2 = 3 und n3 = 4. Das am Eingang I anstehende Multiplexsignal liegt beispielsweise als digital abgetastetes 16-bit-Signal vor, wobei die 16-bit-Worte den jeweils abgetasteten Amplitudenwert charakterisieren. Bei einer unter Berücksichtigung der Grenzfrequenz ausreichenden Abtastrate verhalten sich die digitalen 16-bit-Abtastwerte wie analoge Signalwerte.
Der in der Zeichnung dargestellte obere Teil der Schaltung mit den Schieberegisterelementen 2, 3, 4, 5, den Multiplikatoren 6, 7, 8, 9 und den Additionsstufen 1, 10, 11, 12 bilden bei einer Taktung mit 228kHz ein Bandfilter um die Mittenfrequenz von 76kHz, also ein Bandfilter wie es für die Ausfilterung der SWIFT-Codierung benötigt wird. Die Koeffizienten werden dabei in üblicher Weise bestimmt und können die oben angegebenen Werte aufweisen.
Für den unteren Teil der Schaltung zwischen den Anzapfstellen A und D, also mit den Schieberegisterelementen 2, 3, 4, 5, den beiden Multiplikationsstufen 13, 14 und der Subtraktionsstufe 15 bildet einen FM-Demodulator, was aus folgender Betrachtungsweise deutlich wird:
Das Eingangssignal am Eingang des Schieberegisters sei cos ωt mit ω = 2πf (f = Frequenz).
An der Anzapfstelle A steht im allgemeinen Fall das Signal cos ω(t-n0T) an. Dementsprechend steht an der Anzapfstelle B das Signal cos ω(t-nxT), an der Anzapfstelle C das Signal cos ω(t- n2T) und an der Anzapfstelle D das Signal cos ω (t-n3T) an. Am Ausgang der als Mischer fungierenden Multiplikationsstufe 13 steht somit das Signal
cos (ω(t-n0T)) x cos (ω(t-n3T))
an Durch Umformung ergibt s ich hieraus
cos ( ω ( 2 t- ( n0+n3 ) T ) ) / 2 + cos ( ωT ( n3-n0 ) ) / 2
An dem Ausgang der ebenfalls als Mischer fungierenden anderen Multiplikationsstufe 14 steht dementsprechend das Signal
cos (ω(t-n, x T) ) x cos (ω(t-n2T))
an,
Durch Umformung ergibt sich
cos (ω/2t-(n!+n2T) )/2 + cos ( ωT(n2-n1) ) /2
Unter der Voraussetzung n0+n3 = j_+n2 ergibt sich bei der Subtraktion der beiden Ausgangssignale der Multiplikationsstufen 13, 14 in der Subtraktionsstufe 15 das Signal
cos (ωT(n2-n1) )/2 - cos (ωT(n3-n0) ) /2 = sin ( ωT( n3-n2+n1-n0) /2 ) x sin ( ωT( n3+n2-nι-n0) /2 )
Unter der oben genannten Vorraussetzung, daß ω im wesentlichen als konstant angenommen werden kann, ist der sich ergebende Term von t unabhängig.
In einer bevorzugten Aus führungs form der Erfindung wird das Argument des ersten Sinusterms, das kleiner ist als das des zweiten Sinusterms, zweckmäßigerweise = ωT gewählt. Dies ge- lingt, wenn n3 = n2+l und n^ = n0+l ist. Mit diesem Sinusterm wird eine Nullstelle bei der halben Taktfrequenz und bei Null erzeugt .
Der andere Sinusterm erzeugt weitere Nullstellen, die für die FM-Demodulation nutzbar sind, und zwar bei den Frequenzen f= i/(T x(n3+n2-n1-n0) ) mit i = 1... ( n3+n2-n1-n0) /2-1. Für das oben genannte Beispiel (n0 = 0 , n1 - 1 , n2 = 3 , n3 = 4 ) ergibt sich am Ausgang der Subtraktionsstufe 15 die
Funktion
sin ωT x sin 3ωT.
Die für die FM-Demodulation nutzbaren Nullstellen liegen bei 38kHz und bei 76kHz.
Die Nullstelle bei 76kHz ist für die SWIFT-Demodulation geeignet, da die Frequenz 80kHz ein positives Signal am Ausgang der Subtraktionsstufe 15 und die Frequenz 72kHz ein negatives Signal liefert (die am Ausgang der Subtraktionsstufe 15 anstehenden Signale sind 16-bit-Datenwörter, bei denen das höchst- wertige Bit (MSB) als Vorzeichen-Bit fungiert) .
Aus den obigen Betrachtungen ist ohne weiteres erkennbar, daß ein längeres Schieberegister (z.B. n0 = 0, nx = 1, n2 = 6, n3 = 7 ) eine Funktion erzeugt (für das Beispiel sin ωT x sin 6ωT) , die nicht nur mehrere Nullstellen aufweist, sondern bei 76kHz auch eine größere Steigung (im Beispiel: eine doppelt so hohe Steigung) hat und so eine höhere Demodulatorausbeute bewirkt .
Die Grenze der Verlängerung des Schieberegisters liegt nicht nur in dem damit verbundenen höheren Aufwand sondern auch in der Einhaltung der Bedingung, daß über die Verzögerungszeit die Frequenz des Eingangssignals am Eingang I praktisch konstant sein muß.
Das am Ausgang der Subtraktionsstufe 15, also am Ausgang des FM-Demodulators , anstehende Signal wird in einer Auswertungsstufe 16 weiter verarbeitet, um beispielsweise die SWIFT-De- codierung vorzunehmen. Das Ausgangssignal gelangt einerseits auf ein 16-bit-Register 17 und andererseits direkt auf ein
XOR-Glied 18. Das XOR-Glied 18 vergleicht somit zwei aufeinander folgende Datenwörter am Ausgang der Subtraktionsstufe 15 auf Änderungen. Soweit Änderungen vorhanden sind, werden diese auf einen Eingang eines AND-Gliedes 19 geleitet. Der andere Eingang des AND-Gliedes 19 wird mit einem Maskierungssignal 20 beaufschlagt, in dem lediglich das MSB für das Vorzeichen auf 1, die übrigen Bits auf Null gesetzt sind. Auf diese Weise läßt sich eine Nulldurchgangs flanke dadurch erkennen, daß der Ausgang des AND-Gliedes ungleich 0 wird. An den Ausgang des AND-Gliedes 19 schließt sich eine Phasenkorrekturstufe 21 an, in der die für die Taktung des SWIFT-Signals verwendete Takt- frequenz zurückgewonnen und mit den detektierten Flanken synchronisiert wird. Hierzu gelangt das Ausgangssignal der AND- Stufe 19 über eine Multiplikationsstufe 22 und eine Additionsstufe 23 auf einen Speicher 24 der zusammen mit der Additionsstufe 23 einen Zähler 23, 24 bildet. Das Ausgangssignal des Speichers 24 gelangt auf einen weiteren Speicher 25 einerseits und auf eine Additionsstufe 26 andererseits, deren anderem Eingang ein definiertes Phaseninkrement INC über einen Anschluß 27 zuführbar ist. Der Ausgang der Additionsstufe 26 ist mit dem zweiten Eingang der Additiσnsstufe 23 verbunden. Das Ausgangssignal des Speichers 24 gelangt ferner auf einen Eingang einer XOR-Stufe 28, deren anderem Eingang das Ausgangssignal des weiteren Speichers 25 zuführbar ist. Mit dem Ausgangssignal der XOR-Stufe 28 ist in einer Vergleichsstufe 29 eine Bitgrenzenerkennung einerseits und eine Wortgrenzen- erkennung andererseits möglich.
In einem Phasenkorrekturzweig wird das Ausgangssignal des Speichers 24 in einem Teil-Schieberegister 30 um fünf Stellen nach links verschoben und einer Multiplikationsstufe 31 zuge- führt. Dem anderen Eingang der Multiplikationsstufe 31 wird ein Multiplikationskoeffizient K über einen Anschluß 32 zugeführt. Das Ausgangssignal der Multiplikationsstufe 31 gelangt auf einen zweiten Eingang der Multiplikationsstufe 22 und wird dort mit dem Ausgangssignal der AND-Stufe 19 multipliziert.
Bei einer SWIFT-Codierung f indet ein Vorzeichenwechsel ( = Auf treten von Flanken) des demodulierten Signals nur zu Zeiten n x T statt, wobei T = l/16kHz und n ganzzahlig ist. Der Vorzeichenwechsel findet jedoch nicht für jedes n statt sondern in Abhängigkeit von dem Inhalt des Datensignals, das über den SWIFT-Code übertragen wird. Aufgrund von Zeilensteuerworten ist eine Mindesthäufigkeit der Flanken gewährleistet.
Zur Wiederherstellung des 16kHz-Taktes wird dem Speicher 24 mit einer hohen Frequenz von 228kHz jeweils ein Inkrement zugeführt, das einem Dateninhalt multipliziert mit der Bitfre- quenz (16kHz) und dividiert durch die Abtastfrequenz (228kHz) entspricht und daher etwa 144 beträgt. Wird dieses Inkrement mit der Abtastfrequenz von 228kHz zugeführt, läuft der Speicher 24 mit der Frequenz von 16kHz über und erzeugt einen entsprechenden Überlaufimpuls . Als Überlauf wird dabei ein Bit- Wechsel 0 =» 1 oder 1 =» 0 an der zwölften Position des 16-bit- Wortes angesehen. Durch Vergleich des Inhalts des Speichers 24 mit dem vorherigen Wert im weiteren Speicher 25 wird der Überlauf in der XOR-Stufe 28 detektiert und in der Vergleichsstufe 29 als Bitgrenze erkannt.
Der Speicherinhalt des Speichers 24 in den elf geringwertigsten Bits beim Auftreten einer Flanke wird durch das Teil- Schieberegister 30 um fünf Stellen nach links verschoben, also zu einem 16-bit-Wort gemacht. Dieses wird mit einem Koeffi- zienten K in der Multiplikationsstufe 31 multipliziert und aufgrund der Multiplikationsstufe 22 nur beim Auftreten einer Flanke der Inkrementierung des Speichers 24 mit Hilfe der Additionsstufe 23 hinzugefügt. Auf diese Weise wird der mit der Additionsstufe 26 als Zähler fungierende Speicher 24 pro- portional zu dem mit einem Vorzeichen versehenen Phasenfehler verstellt. Auf diese Weise wird der Phasenfehler immer geringer.
Die Vergleichsstufe 29 erkennt beim Auftreten einer Bitände- rung im MSB des Speichers 24 eine Wortgrenze. Innerhalb der erkannten Bitgrenzen werden die Ausgangssignale der Subtraktionsstufe 15 über eine Additionsstufe 33 einem Speicher 34 zugeführt, dessen Ausgang auf den zweiten Eingang der Additionsstufe 33 gelangt, so daß eine Aufsummierung stattfindet, um eine verbesserte Erkennung des demodulierten Datenbits, also des Bitinhalts, zu erzielen. Ist eine Bitgrenze erreicht, wird der Speicher 34 zur Erzeugung des Daten- εtroms ausgelesen und über ein Reset-Signal der Vergleichsstufe 29 zurückgesetzt.

Claims

Ansprüche
1. Digitaler FM-Demodulator zur Aufbereitung eines frequenzmodulierten Signals zum Zwecke der Auswertung eines Signalinhalts, insbesondere für Radiosignale mit einer DARC-Codierung, mit wenigstens drei Schieberegisterele- menten (2, 3, 4, 5), die jeweils eine Signalverzögerung um eine Basis-Verzögerung T oder ein ganzzahliges Vielfaches davon bewirken und mit vier Anzapfstellen (A, B, C, D) , denen unterschiedliche Signalverzögerungen n0T; ntT; n2T; n3T mit ganzzahligen Vielfachen n0, nw n2, n3 größer oder gleich 0 der Basis-Verzögerung (T) bewirkt sind, wobei gilt n0<n1<n2<n3 und n0+n3 = n!+n2, und mit zwei Multiplikatoren (13, 14), von denen der eine mit der ersten und letzten Anzapfstelle (A, D) und der andere mit den beiden mittleren Anzapfstellen (B, C) verbunden ist und an deren Ausgängen eine Subtraktionsschaltung (15) angeschlossen ist.
2. Digitaler FM-Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß der Abstand zwischen der ersten und zweiten Anzapfstelle (A, B) und der vorletzten und letzten An- Zapfstelle (C, D) jeweils genau einer Basis-Verzögerung (T) entspricht.
3. Digitaler FM-Demodulator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schieberegisterelemente (2, 3, 4, 5) gleich ausgebildet und zugleich Teil eines rekursiven Bandfilters sind.
PCT/DE1998/000845 1997-06-28 1998-03-24 Digitaler fm-demodulator WO1999000893A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19727581.8 1997-06-28
DE1997127581 DE19727581A1 (de) 1997-06-28 1997-06-28 Digitaler FM-Demodulator

Publications (1)

Publication Number Publication Date
WO1999000893A1 true WO1999000893A1 (de) 1999-01-07

Family

ID=7833969

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/000845 WO1999000893A1 (de) 1997-06-28 1998-03-24 Digitaler fm-demodulator

Country Status (2)

Country Link
DE (1) DE19727581A1 (de)
WO (1) WO1999000893A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971998A (en) * 1975-05-02 1976-07-27 Bell Telephone Laboratories, Incorporated Recursive detector-oscillator circuit
US4547737A (en) * 1983-07-29 1985-10-15 Rca Corporation Demodulator of sampled data FM signals from sets of four successive samples
EP0760553A1 (de) * 1995-08-30 1997-03-05 CSEM Centre Suisse d'Electronique et de Microtechnique S.A. Demodulator für frequenzmoduliertes Signal
EP0769846A2 (de) * 1995-10-19 1997-04-23 Kabushiki Kaisha Toshiba Schaltung zur Verzögerungsdemodulation von FM-Signalen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971998A (en) * 1975-05-02 1976-07-27 Bell Telephone Laboratories, Incorporated Recursive detector-oscillator circuit
US4547737A (en) * 1983-07-29 1985-10-15 Rca Corporation Demodulator of sampled data FM signals from sets of four successive samples
EP0760553A1 (de) * 1995-08-30 1997-03-05 CSEM Centre Suisse d'Electronique et de Microtechnique S.A. Demodulator für frequenzmoduliertes Signal
EP0769846A2 (de) * 1995-10-19 1997-04-23 Kabushiki Kaisha Toshiba Schaltung zur Verzögerungsdemodulation von FM-Signalen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IVANOVA V G: "A FREQUENCY DETECTOR BASED ON A DIGITAL DELAY LINE", TELECOMMUNICATIONS AND RADIO ENGINEERING, vol. 43, no. 6, 1 June 1988 (1988-06-01), pages 90/91, XP000113194 *

Also Published As

Publication number Publication date
DE19727581A1 (de) 1999-01-07

Similar Documents

Publication Publication Date Title
DE102006014858B4 (de) Quadraturerfassungsverfahren; Quadraturerfassungsvorrichtung und Funkwellenchronometer
EP0308520B1 (de) Digitaler Demodulator
DE2045794A1 (de) Datendemodulator mit Verwendung von Vergleichen
DE2831059C2 (de) Integrierender Kodeumsetzer
DE3335024A1 (de) Schaltungsanordnung fuer einen empfaenger mit zwei phasenregelkreisen
EP0099142A2 (de) Verfahren und Anordnung zum Demodulieren eines frequenzmodulierten Eingangssignals
EP0080157A2 (de) Verfahren und Anordnung zum Demodulieren zeitdiskreter frequenzmodulierter Signale
DE3533467C2 (de) Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten
DE3125825C2 (de) Schaltungsanordnung zur Demodulation von FM-Signalen
EP0146652B1 (de) Digitaler FM-Demodulator für digitalisierte FM-Signale
DE3433592C2 (de)
WO1999000893A1 (de) Digitaler fm-demodulator
EP0068579B1 (de) Anordnung zur Demodulation eines frequenzmodulierten Eingangssignals
EP0627832B1 (de) Demodulator für Radio-Daten-Signale
DE3233829C2 (de)
DE3843261A1 (de) Schaltungsanordnung zur steuerung der phase eines taktsignals
WO1999000901A1 (de) Verfahren und schaltungsanordnung zur synchronisation eines zeittaktes mit in einem zeitraster auftretenden ereignissen
EP0161325A1 (de) Digitaler Frequenz-Demodulator für ein Digitalsignal
EP0193235B1 (de) Korrelator
EP0445664B1 (de) Schaltungsanordnung zum Detektieren von Kennschwingungen
EP0218913A1 (de) Digitaler Differenzfrequenzmischer
DE4311933A1 (de) Schaltungsanordnung zur Erzeugung eines Stopp-Signals für einen Sendersuchlauf
DE4205014C2 (de) Demodulator für Radio-Daten-Signale
DE3246211A1 (de) Schaltungsanordnung zur detektion von folgen identischer binaerwerte
DE2623749C2 (de) Schaltungsanordnung zum Korrigieren von demodulierten Signalen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: JP

Ref document number: 1999505191

Format of ref document f/p: F

122 Ep: pct application non-entry in european phase