WO1998027795A1 - Carte de circuit possedant un composant electrique et son procede de fabrication - Google Patents

Description

W 9 5 5

明 細 書 電気部品を備えた回路基板及びその製造方法 技術分野

本発明は、 基板の表面に抵抗体、 インダクタ、 コンデンサ等の電気部品が形成され た電気部品を備えた回路基板及びその製造方法に関するものであり、 特に電気部品の 高密度実装化を可能にした電気部品を備えた回路基板及びその製造方法に関するもの である。 背景技術

基板の上に、 印刷技術を用いて抵抗体、 インダク夕及びコンデンサ等の電気部品を 形成した電気部品を備えた回路基板が広く用いられている。 この電気部品は電極と抵 抗体や誘電体などの電気素子とから構成されている。 また絶縁層と導電層とを ¾sに 重ねて （ビルドアップして） 複層化した複層回路基板も知られている。 これらの回路 基板において、 従来は電気部品を印刷により形成する場合に、 スクリーン印刷により 電気素子を形成している。 スクリーン印刷では、 所定のメッシュのマスクを用いる。 そして、 このマスクの上に抵抗体べ一ストなどの電気素子形成用ペースト材料を載せ、 スキージでペースト材料をマスクの上で広げて電気素子を形成する。 ペースト材料は マスクのメッシュの孔を通って基板の表面または基板の表面の回路パターンの電極の 上に付着する。 メッシュの孔の大きさを小さくすると即ちメッシュを細かくすると、 微細な印刷ができるため、 電気素子の小形化を図ることができる。 しかしながらメッ シュの孔の大きさを小さくすることができても、 電気素子形成用ペースト材料の中に 含まれる各種の粒子の粒径を小さくすることには限界がある。 そのため現状では、 メ ッシュの孔の大きさを小さく して、 微細印刷をすることにより電気素子を小形化する ことには限界がある。 またスクリーン印刷で形成した電気素子の表面には、 マスクの 5 55 メッシュが原因になって発生する凹凸カ<形成される。 電気素子が小さくなればなるほ ど、 この凹凸のバラツキが各電気素子の電気的な値にバラツキを生じさせる原因とな 本発明の目的は、 従来よりも小形の電気素子を有する電気部品を備えた回路基板及 びその製造方法を提供することにある。

本発明の他の目的は、 トリミングが可能でしかも従来よりも小形の電気素子を有す る電気部品を備えた回路基板及びその製造方法を提供することにある。 発明の開示

本発明の電気部品を備えた回路基板は、 絶縁材料によって形成された基板の表面に

1以上の接続用電極を含む回路パターンを備えている。 また 1以上の接続用電極の少 なくとも一部を露出させるようにリソグラフィ技術により形成された 1以上の電気素 子形成用孔部を備えたフォ卜レジスト膜カ〈基板の表面に形成されている。 そして電気 素子形成用孔部に電気素子形成用ペースト材料が充填されて電気素子が形成されてい る。 電気素子が抵抗体やインダクタであれば、 電気素子形成用孔部内には通常一対の 接続用電極の少なくとも一部が位置する。 電気部品がコンデンサの場合には、 電気素 子形成用孔部内には 1つの接続用電極 （下側電極） 力《形成される。 そしてこの場合、 他方の電極 （上側電極） は電気素子形成用孔部内に電気素子形成用ペースト材料が充 填されて形成された電気素子の露出面上に形成されることになる。

ここでリソグラフィ技術とは、 半導体製造プロセス等における微細加工において用 いられている技術である。 この技術では、 フォトレジスト膜に所定のパターン力く描か れたマスクを通して露光したり （フォ トリソグラフィ） 、 露光の代わりに電子線をフ オトレジストに照射する （電子線リソグラフィ） 。 そして光または電子線が当たった フォトレジスト膜の部分の現像液に対する溶解性を他の部分の現像液に対する溶解性 と異ならせる。 露光した部分が現像液に対して溶解しやすくなるものがポジ型と呼ば れ、 溶解し難くなるものがネガ型と呼ばれる。 そして最後に、 エッチング （ゥエツ ト エッチングまたはドライエッチング） を行って、 溶解しやすい部分を除去することに より、 所望のレジスト膜を得る。 本発明では、 このようなリソグラフィ技術を用いて、 フォトレジスト膜に電気素子形成用孔部を形成する。 このようにして形成した電気素 子形成用孔部の寸法は、 非常に小さく、 直径 0. 1 mmの孔も正確に形成することが できる。 そのため例えば 0. 6 mm x 0. 3 mmの形状寸法の電気素子を形成するこ とも可能である。 ちなみにスクリーン印刷では、 1. 6 mm x 0. 8 mmの形状寸法 の電気素子を形成するのが限界である。

よって本発明によれば、 基板の上に形成する電気素子を従来よりも大幅に小さくす ることができる。 そのため回路基板の回路パターンの高密度ィ匕に対応できる。 また本 発明の回路基板を複層回路基板のコア基板等に用いると複層回路基板を従来よりも更 に高密度ィヒすることができる。

なお電気素子形成用べ一スト材料が充填された電気素子形成用孔部を塞ぐ合成樹脂 ペースト材料からなる保護膜を更に設けると、 電気素子の特性の変化を抑制できる。 また複層回路基板を形成する場合においても、 保護膜を更に設けると、 電気素子の特 性の変化を抑制できる。 複層回路基板を形成する場合には、 フォ トレジスト膜の上に 合成樹脂材料からなる 1層構造以上の絶縁層を更に形成し、 この絶縁層の上に回路パ ターンを更に形成する。 電気素子がコンデンサの場合には、 この絶縁層の上に形成さ れる回路パターンの形成と同時にコンデンサの上側電極を形成すればよい。

このようにして形成された電気素子の電気的な値の調整即ちトリ ミングが必要な場 合には、 レーザートリ ミング法のような公知のトリミング法を用いればよい。 但し複 層回路基板を形成する場合、 絶縁層には、 電気素子に対応した部分に保護膜の少なく とも一部を露出させるトリ ミング用孔部を形成しておく。 トリミング用孔部の形成は、 エッチングでもよいし、 機械加工でもよい。 このようにすれば複層回路基板を形成し た後に、 最終的に電気素子のトリ ミングを行うことができる。

本発明の回路基板を製造する場合には、 絶縁材料によつて形成された基板の表面に 1以上の接続用電極を含む回路パターンを形成する工程と、 基板の表面にフォトレジ スト膜を形成する工程と、 1以上の接続用電極の少なくとも一部を露出させるように リソグラフィ技術を用いて 1以上の電気素子形成用孔部をフォトレジスト膜に形成す る工程と、 電気素子形成用孔部に電気素子形成用ペースト材料を充填して電気素子を 形成する工程とを実施する。 図面の簡単な説明

図 1は、 本発明の電気部品を備えた回路基板の一例の要部の断面図である。 図 2は、 図 1の Π— Π線断面図であり、 図 3ないし図 9は、 それぞれ図 1の例を製造する過程 の状態をそれぞれ示す図である。 図 1 0は、 本発明の電気部品を備えた回路基板の他 の例の要部の断面図である。 図 1 1は、 コンデンサを電気部品として備えた回路基板 の一例の要部の断面図である。 図 1 2は、 本発明の回路基板を内層回路基板として構 成した複層回路基板の一例の断面斜視図である。 発明を実施するための最良の形態

以下図面を参照して、 本発明の最良の形態の一例を説明する。 図 1は、 本発明の電 気部品を備えた回路基板の一例の要部の断面図である。 図 2は、 図 1の Π— Π線断面 図であり、 図 3ないし図 9は、 図 1の例を製造する過程の状態をそれぞれ示す図であ る。 この回路基板は、 いわゆるビルドアップ技術で形成した複層回路基板と呼ばれる ものである。 図 1において、 1はガラスエポキシ基板、 フエノール樹脂基板等のよう にある程度硬質の絶縁性材料からなる基板である。 この基板 1の表面には、 一対の接 続用電極 3， 3を含む回路パターン 5力く形成されており、 またこの基板 1の裏面にも 別の回路パターン 6力形成されている。 回路パターン 5及び 6は、 銅箔をエッチング して形成してもよいし、 導電性ペーストを用いて形成してもよい。 導電性ペーストと しては、 例えば銀、 銅、 銀ーパラジュ一ム等の導電性を有する粒子とフヱノール系ま たはェポキシ系の樹脂ノくインダとを «してなる導電性べ一ストを用いることができ る。 なお銅箔によって回路パターン 5を形成する場合には、 接続用電極 3 , 3の表面 を前述の導電性ペーストと同様の導電性ペーストにより覆うようにするのが好ましい _c 図 3は基板 1の両面に回路パターン 5及び 6を形成した状態を示している。

基板 1の表面にはフエノ一ル樹脂系のノボラック樹脂やェポキシ樹脂系の感光性樹 脂からなるフォ トレジスト膜 7力く形成されている。 このフォ トレジスト膜 7には、 リ ソグラフィ技術を用いて一対の接続用電極 3 , 3を露出させる電気素子形成用孔部 9 及び後にスルーホール導電部を形成するための孔部 1 1力く形成されている。 フォトレ ジスト膜 7を形成する場合には、 図 4に示すように基板 1の表面に全体に感光性樹脂 を塗布し、 これを乾燥させて露光前の未露光フォトレジスト膜 7 'を形成する。 そし てこの未露光フォ トレジスト膜 7 'に電気素子形成用孔部 9及びスルーホール導電部 を形成するための孔部 1 1を含む所定のパターンカ描かれたマスクを通して露光する 力、 （フォ トリソグラフィ）、 または露光の代わりに電子線をフオトレジストに照射す る （電子線リソグラフィ） 。 この例では、 例えば光または電子線が当たつた部分の溶 解性が増して現像液に対して溶解しゃすくなるポジ型の感光性樹脂が用いられている。 そしてこの例では、 現像液を用いるゥエツ トエッチングにより、 光または電子線が当 たった部分を溶解する。 図 5は、 ウエッ トエッチング力終了した状態を示しており、 この状態でフォトレジスト膜 7には、 電気素子形成用孔部 9及びスルーホール導電部 を形成するための孔部 1 1力《形成されている。 図 5に示されるように、 電気素子形成 用孔部 9の内部には、 一対の接続用電極 3 , 3が露出している。 電気素子形成用孔部 9の形状は、 この例では図 2に示されるように矩形である。 なお実際には、 基板の上 に多数の電気素子形成用孔部 9およびスルーホール導電部を形成するための孔部 1 1 が形成されている。 また基板 1上にイングクタゃコンデンサ等の他の電気素子を形成 する場合には、 これらのための電気素子形成用孔部 9力〈形成される場合もある。

電気素子形成用孔部 9の内部には、 電気素子形成用ペースト材料が充填されて電気 素子 1 3力形成されている （図 1及び図 6参照）。 この例では、 電気素子 1 3は抵抗 体である。 したがって電気素子形成用ペースト材料としては、 エポキシ系ゃフヱノー ル系の熱硬化性樹脂にカーボン粉末が M されてなる抵抗体べ一ストが用いられる。 なおこの例ではエポキシ系の熱硬化性樹脂を用いた抵抗体ペーストを用いている。 抵 抗体ペーストを電気素子形成用孔部 9に充填する場合には、 マスク等により抵抗体べ ース卜が入ってはならない孔部 1 1を塞ぎ、 抵抗体ペーストを電気素子形成用孔部 9 に充填する。 そしてその後、 低温焼成炉で加熱して抵抗体ペーストを' «して抵抗体 としての電気素子 1 3を形成する。

電気素子 1 3の上には、 保護膜 1 5力〈形成されている （図 1及び図 7 ) 。 この保護 膜 1 5は、 電気素子形成用ペースト材料が充填されて電気素子 1 3が形成された電気 素子形成用孔部 9の開口部を塞ぐように合成樹脂材料によって形成されている。 具体 的には、 エポキシ系の保護コート用塗料を電気素子 1 3の露出面を覆うように塗布し て、 その後焼成して保護膜 1 5を形成する。 この保護膜 1 5の厚みは 1 0 ^ m〜l 0 0 m程度である。 実用的には 2 0 11！〜 3 0〃mが良い。

フォトレジスト膜 7及び保護膜 1 5の上には、 フォトレジスト膜 7と同様に感光性 樹脂によって形成された絶縁層 1 7力形成されている （図 1及び図 8 ) 。 この絶縁層 1 7にもリソグラフィ技術によってスルーホール導電部を形成するための孔部 1 9が 形成されている。 孔部 1 9と孔部 1 1とは重なって 1つのスルーホール 2 1を形成し ている。 なおこの絶縁層 1 7は、 1層に限定されるものではなく、 必要に応じて多層 構造にしてもよい。

図 1及び図 9に示すように、 絶縁層 1 7の上には所定の回路パターン 2 3が形成さ れ、 スルーホール 2 1の内部には、 回路パターン 2 3と回路パターン 5とを電気的に 接続するスルーホール導電部 2 5力形成されている。 回路パターン 2 3及びスルーホ —ル導電部 2 5は、 例えば銀ペースト、 銀一パラジウム ·ペースト等の導電性ペース トを用いて形成することができる。

電気素子 （この例では抵抗体） 1 3についてトリ ミングカ必要な場合には、 図 1 0 に示すように、 絶縁層 1 7を形成するときに、 保護膜 1 5の上に保護膜 1 5の少なく とも一部を露出させるトリ ミング用孔部 2 7を形成しておけばよい。 この例のように、 絶縁層 1 7をフォ トレジスト膜 7と同じ感光性樹脂により形成する場合には、 絶縁層 1 7に必要な孔部 （図 1の孔部 1 9 ) を形成する際に一緒にトリ ミング用孔部 2 7を リソグラフィ技術により形成すればよい。 もし絶縁層をェポキシ樹脂などにより形成 する場合には、 スクリーン印刷でトリ ミ ング用孔部 2 7を形成してもよく、 また絶縁 層 1 8を形成した後に、 ドリル等の加工器具を用いて «的にトリ ミング用孔部 2 7 を形成してもよい。

トリミングを行う場合には、 トリ ミング用孔部 2 7にレーザ^ mを照射してレーザ トリミングを行えばよい。 なおトリ ミングを実施すると、 保護膜 1 5が部分的に無く なる上、 トリ ミング溝が露出することになる。 その場合には、 トリ ミング後にトリ ミ ング用孔部 2 7に合成樹脂を充填してトリ ミング用孔部 2 7を封止すればよい。

電気素子としてィンダクタを形成する場合には、 電気素子形成用孔部の形状を所定 のインダクタンスが得られる形状にし、 さらに電気素子形成用ペースト材料としてフ ヱライトーレジン系のようなイングクタ形成材料を用いればよ 、。

電気素子としてコンデンサを形成する場合には、 図 1 1に示すような構造を採用す る。 すなわち基板 1 0 1の上にコンデンサの下側電極となる接続用電極 1 0 3を備え た回路パターン 1 0 5を形成する。 そして基板 1 0 1の上に、 この接続用電極 1 0 3 を露出させる電気素子形成用孔部 1 0 9を備えたフォ トレジスト膜 1 0 7を形成する。 そして電気素子形成用孔部 1 0 9の内部に誘電材料ペーストを充填し、 これを焼成し て誘電体を形成する。 その後フォトレジスト膜 1 0 7の上に導電ペーストを用いて上 側電極 1 2 2を含む回路パターン 1 2 3を形成する。 このようにすれば従来よりも小 さい印刷コンデンサを基板 1 0 1の上に簡単に形成することができる。

図 1 2は、 本発明の回路基板を内層回路基板として構成した複層回路基板の一例の 断面斜視図である。 この例では、 図 1に示した構造と同様の部分には、 図 1に示した 部材に付した符号に 2 0 0の数を付してある。 なおこの例では、 特に電気素子の上に 保護膜は設けていない。 産業上の利用可能性 本発明によれば、 基板の上に形成する電気素子を従来よりも大幅に小さくすること ができる。 そのため回路基板の回路パターンの高密度化に対応できる上、 本発明の回 路基板を複層回路基板のコア基板等に用いると複層回路基板を従来よりも更に高密度 化することができる。

Claims

請 求 の 範 囲

1. 絶縁材料によって形成された基板と、

前記基板の表面に形成されて 1以上の接続用電極を含む回路パターンと、 前記 1以上の接続用電極の少なくとも一部を露出させるようにリソグラフィ技術に より形成された 1以上の電気素子形成用孔部を備えて前記基板の前記表面に形成され たフォ トレジスト膜と、

前記電気素子形成用孔部に電気素子形成用べ一スト材料が充填されて形成された電 気素子とを具備してなる電気部品を備えた回路基板。

2. 絶縁材料によって形成された基板と、

前記基板の表面に形成されて 1セッ ト以上の一対の接続用電極を含む回路パターン と、

前記一対の接続用電極の少なくとも一部をそれぞれ露出させるようにリソグラフィ 技術により形成された 1以上の電気素子形成用孔部を備えて前記基板の前記表面に形 成されたフォ トレジスト膜と、

前記電気素子形成用孔部に導電性を有する電気素子形成用ペースト材料が充填され て形成された電気素子とを具備してなる電気部品を備えた回路基板。

3. 前記電気素子形成用ペースト材料が充填された前記電気素子形成用孔部の開口 部を塞ぐ合成樹脂材料からなる保護膜を更に備えている特許請求の範囲第 2項に記載 の電気部品を備えた回路基板。

4. 前記フォトレジスト膜の上に合成樹脂材料からなる 1層構造以上の絶縁層が更 に形成されて、 前記絶縁層の上に回路パターンが更に形成されている特許請求の範囲 第 3項に記載の電気部品を備えた回路基板。

5. 前記絶縁層には、 前記電気素子に対応した部分に前記保護膜の少なくとも一部 を露出させる卜リ ミング用孔部カ〈形成されている請求項 4に記載の電気部品を備えた 回路基板。

6. 絶縁材料によ て形成された基板の表面に 1以上の接続用電極を含む回路バタ —ンを形成する工程と、

前言 5¾板の前記表面にフォトレジスト膜を形成する工程と、

前記 1以上の接続用電極の少なくとも一部を露出させるようにリソダラフィ技術を 用いて 1以上の電気素子形成用孔部を前記フォトレジス卜膜に形成する工程と、 前記電気素子形成用孔部に電気素子形成用ペースト材料を充填して電気素子を形成 する工程とからなる電気部品を備えた回路基板の製造方法。

7. 絶縁材料によって形成された基板の表面に 1セッ ト以上の一対の接続用電極を 含む回路 ターンを形成する工程と、

前記基板の前記表面にフォトレジスト膜を形成する工程と、

前記一対の接続用電極の少なくとも一部を露出させるようにリソグラフィ技術を用 いて 1以上の電気素子形成用孔部を前記フオ トレジスト膜に形成する工程と、 前記電気素子形成用孔部に電気素子形成用ペースト材料を充填して電気素子を形成 する工程とからなる電気部品を備えた回路基板の製造方法。

8. 前記電気素子形成用ペース卜材料が充填された前記電気素子形成用孔部を塞ぐ ように合成樹脂材料を用いて保護膜を形成する工程を更に備えた特許請求の範囲第 7 項に記載の電気部品を備えた回路基板の製造方法。

9. 前記保護膜を形成した後に、 前記フォ トレジスト膜の上に合成樹脂材料を用い て 1層構造以上の絶縁層を形成する工程と、 前記絶縁層の上に回路 °ターンを形成す る工程とを更に備えた特許請求の範囲第 8項に記載の電気部品を備えた回路基板の製 法。

1 0. 絶縁材料によつて形成された基板の表面に 1セッ ト以上の一対の接続用電極 を含む回路 ターンを形成する工程と、

前記基板の前記表面にフォトレジスト膜を形成する工程と、

前記一対の接続用電極の少なくとも一部を露出させるようにリソグラフィ技術を用 いて 1以上の電気素子形成用孔部を前記フオトレジス卜膜に形成する工程と、 前記電気素子形成用孔部に抵抗べ一スト材料を充填して抵抗体を形成する工程とか らなる電気部品を備えた回路基板の製造方法。

1 1. 絶縁材料によつて形成された基板の表面に 1セッ ト以上の一対の接続用電極 を含む回路パターンを形成する工程と、

前記基板の前記表面にフォトレジスト膜を形成する工程と、

前記一対の接続用電極の少なくとも一部を露出させるようにリソグラフィ技術を用 いて 1以上の電気素子形成用孔部を前記フオトレジスト膜に形成する工程と、

前記電気素子形成用孔部に電気素子形成用ペースト材料を充填して電気素子を形成 する工程と、

前記電気素子形成用べ一スト材料が充填された前記電気素子形成用孔部を塞ぐよう に合成樹脂材料を用 、て保護膜を形成する工程と、

前記フォトレジスト膜の上に合成棚旨材料を用いて 1層構造以上の絶縁層を形成す る工程と、

前記絶縁層の上に回路パターンを形成する工程と、

トリ ミングが必要な電気素子に対応する前記絶縁層の部分にトリ ミング用孔を形成 して前記保護膜の少なくとも一部を露出させる工程と、

前記トリ ミング用孔を通して前記トリミングが必要な電気素子に卜リ ミングを施す 工程とからなる電気部品を備えた回路基板の製造方法。

1 2. トリ ミングが終了した後に、 前記トリミング用孔に合成樹脂を充填すること を特徴とする特許請求の範囲第 1 1項に記載の電気部品を備えた回路基板の製造方法。

1 3. 絶縁材料によって形成された基板の表面に 1セッ ト以上の一対の接続用電極 を含む回路ノ、°ターンを形成する工程と、

前記基板の前記表面にフォトレジスト膜を形成する工程と、

前記一対の接続用電極の少なくとも一部を露出させるようにリソグラフィ技術を用 いて 1以上の電気素子形成用孔部を前記フォトレジスト膜に形成する工程と、

前記電気素子形成用孔部に抵抗べ一スト材料を充填して抵抗体を形成する工程と、 前記抵抗べ一スト材料が充填された前記電気素子形成用孔部を塞ぐように合成樹脂 ペースト材料を用いて保護膜を形成する工程と、

前記フォトレジスト膜の上に合成樹脂ペースト材料を用いて 1層構造以上の絶縁層 を形成する工程と、

前記絶縁層の上に回路ノヽ。ターンを形成する工程と、

トリミングが必要な前記抵抗体に対応する前記絶縁層の部分にトリ ミング用孔を形 成して前記保護膜の少なくとも一部を露出させる工程と、

前記トリミング用孔を通して前記トリ ミングが必要な抵抗体にレーザ一トリ ミング を施す工程とからなる電気部品を備えた回路基板の製造方法。