KR100601477B1 - 인쇄회로기판 내장형 커패시터 및 그 제조 방법 - Google Patents

인쇄회로기판 내장형 커패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR100601477B1
KR100601477B1 KR1020040021698A KR20040021698A KR100601477B1 KR 100601477 B1 KR100601477 B1 KR 100601477B1 KR 1020040021698 A KR1020040021698 A KR 1020040021698A KR 20040021698 A KR20040021698 A KR 20040021698A KR 100601477 B1 KR100601477 B1 KR 100601477B1
Authority
KR
South Korea
Prior art keywords
capacitor
layer
circuit board
printed circuit
copper foil
Prior art date
Application number
KR1020040021698A
Other languages
English (en)
Other versions
KR20050096990A (ko
Inventor
류창명
김남열
이준환
최동수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040021698A priority Critical patent/KR100601477B1/ko
Publication of KR20050096990A publication Critical patent/KR20050096990A/ko
Application granted granted Critical
Publication of KR100601477B1 publication Critical patent/KR100601477B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 내장형 커패시터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 내장형 커패시터를 제작하는데 있어 커패시터를 구성하는 상부전극의 표면을 굴곡지게 형성하여 정전용량이 향상된 인쇄회로기판 내장형 커패시터 및 그 제조 방법에 관한 것이다.
또한, 본 발명은 다층 인쇄회로기판에 내장되며 커패시터의 하부전극을 형성하는 전도성 물질의 하부전극층; 다층 인쇄회로기판에 내장되며 상부 하부전극층에 적층되며 상부면에 굴곡이 형성되어 있는 세라믹 물질이 함유된 유전물질의 유전체층; 및 다층 인쇄회로기판에 내장되며 상기 유전체층에 적층되며 하부면이 상기 유전체층의 상부면에 대응되어 굴곡이 형성되어 있는 상부 전극층을 포함하여 이루어진 내장형 커패시터가 제공된다.
내장형 커패시터, 유전체층, 굴곡, 정전용량

Description

인쇄회로기판 내장형 커패시터 및 그 제조 방법 {Manufacturing process of a capacitor embedded in PCB}
도 1은 본 발명의 일실시예에 따른 인쇄회로기판 내장형 커패시터의 구조도이다.
도 2a 내지 도 2g는 본 발명에 따른 중합체 후막형 커패시터를 내장한 인쇄회로기판의 제조 방법을 나타내는 도면들이다.
도 3a 내지 도 3g는 본 발명에 따른 감광성 수지를 코팅하여 형성된 개별 커패시터를 내장한 인쇄회로기판의 제조 방법을 나타내는 도면들이다.
도 4a 내지 4j는 본 발명의 다른 실시예에 따른 중합체 커패시터를 내장한 인쇄회로기판의 제조 방법을 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
11 : 하부전극층 13 : 유전체층
14 : 상부전극층 22 : 동박적층판
23 : 하부전극층 24 : 상부전극층
25 : 유전체층 26 : 드라이필름
27 : 글래스 마스크 28 : 상부 전극층
42 : 하부전극층 44 : 유전체층
45 : 글래스 마스크 50 : 상부전극층
72 : 유전성 페이스트 75 : 전극층
본 발명은 인쇄회로기판 내장형 커패시터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 내장형 커패시터를 제작하는데 있어 커패시터를 구성하는 상부전극의 표면을 굴곡지게 형성하여 정전용량이 향상된 인쇄회로기판 내장형 커패시터 및 그 제조 방법에 관한 것이다.
현재까지 대부분의 인쇄회로기판(PCB)의 표면에는 일반적인 개별 칩 저항(Discrete Chip Resistor) 또는 일반적인 개별 칩 커패시터(Discrete Chip Capacitor)를 실장하고 있으나, 최근 저항 또는 커패시터 등의 수동소자를 내장한 인쇄회로기판이 개발되고 있다.
이러한 수동소자 내장형 인쇄회로기판 기술은 새로운 재료(물질)와 공정을 이용하여 기판의 외부 혹은 내부에 저항 또는 커패시터 등의 수동소자를 삽입하여 기존의 칩 저항 및 칩 커패시터의 역할을 대체하는 기술을 말한다. 다시 말하면, 수동소자 내장형 인쇄회로기판은 기판 자체의 내부 혹은 외부에 수동소자, 예를 들 어, 커패시터가 묻혀 있는 형태로서, 기판 자체의 크기에 관계없이 수동소자인 커패시터가 인쇄회로기판의 일부분으로 통합되어 있다면, 이것을 "내장형 커패시터"라고 하며, 이러한 기판을 커패시터 내장형 인쇄회로기판(Embedded Capacitor PCB)이라고 한다. 이러한 커패시터 내장형 인쇄회로기판의 가장 중요한 특징은 커패시터가 인쇄회로기판의 일부분으로 본래 갖추어져 있기 때문에 기판 표면에 실장할 필요가 없다는 것이다.
한편, 현재까지의 커패시터 내장형 인쇄회로기판 기술은 크게 3가지 방법으로 분류될 수 있으며, 이하 상세히 설명한다.
첫째로, 중합체 커패시터 페이스트를 도포하고, 열 경화, 즉 건조시켜 커패시터를 구현하는 중합체 후막형(Polymer Thick Film Type) 커패시터를 구현하는 방법이 있다. 이 방법은 인쇄회로기판의 내층에 중합체 커패시터 페이스트를 도포하고, 다음에 이를 건조시킨 후에 전극을 형성하도록 동 페이스트(Copper paste)를 인쇄 및 건조시킴으로써 내장형 커패시터를 제조하게 된다.
둘째로, 세라믹 충진 감광성 수지(Ceramic filled photo-dielectric resin)를 인쇄회로기판에 코팅(coating)하여 개별 내장형 커패시터(embedded discrete type capacitor)를 구현하는 방법으로서, 미국 모토롤라(Motorola)사가 관련 특허 기술을 보유하고 있다. 이 방법은 세라믹 분말(Ceramic powder)이 함유된 감광성 수지를 기판에 코팅한 후에 동박(copper foil)을 적층시켜서 각각의 상부전극 및 하부전극을 형성하며, 이후에 회로 패턴을 형성하고 감광성 수지를 식각하여 개별 커패시터를 구현하게 된다.
셋째로, 인쇄회로기판의 표면에 실장되던 디커플링 커패시터(Decoupling capacitor)를 대체할 수 있도록 인쇄회로기판 내부에 커패시턴스 특성을 갖는 별도의 유전층을 삽입하여 커패시터를 구현하는 방법으로서, 미국 산미나(Sanmina)사가 관련 특허 기술을 보유하고 있다. 이 방법은 인쇄회로기판의 내층에 전원전극 및 접지전극으로 이루어진 유전층을 삽입하여 전원 분산형 디커플링 커패시터(Power distributed decoupling capacitor)를 구현하고 있다.
전술한 3가지 기술별로 각각 여러 공정이 개발되고 있고, 각각의 공정에 따라 구현 방법에 차이가 있지만, 현재의 커패시터 내장형 인쇄회로기판 시장은 크게 형성되어 있지 않다. 따라서 전 세계적으로 이들 기술에 대한 표준화는 아직 이루어지지 않고 있으며, 상용화에 사용될 정도의 공정 기술은 아직 개발 중에 있는 실정이다.
한편, 상기와 같이 인쇄회로기판에 내장되는 커패시터는 외장형에 비하여 충분한 용량이 확보하기 어렵다는 문제점이 있다. 일반적으로 커패시터의 용량은 상부전극과 하부전극의 면적에 비례하고 상부전극과 하부전극의 거리에 반비례하게 되는데 이때 커패시터의 용량을 확보하기 위하여 상부전극과 하부전극의 거리를 가깝게 하면 신뢰성이 약화되는 즉 절연물질의 절연파괴가 일어나는 문제점이 있었다.
상기 문제점을 해결하기 위한 본 발명의 목적은 내장형 커패시터의 상부전극 의 표면을 굴곡지게 형성함으로써 정전용량을 향상시킬 수 있도록 한 인쇄회로기판 내장형 커패시터 및 그 제조 방법을 제공하기 위한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은 다층 인쇄회로기판에 내장되며 커패시터의 하부전극을 형성하는 전도성 물질의 하부전극층; 다층 인쇄회로기판에 내장되며 상부 하부전극층에 적층되며 상부면에 굴곡이 형성되어 있는 세라믹 분말이 함유된 유전물질의 유전체층; 및 다층 인쇄회로기판에 내장되며 상기 유전체층에 적층되며 하부면이 상기 유전체층의 상부면에 대응되어 굴곡이 형성되어 있는 상부 전극층을 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 인쇄회로기판 내장형 커패시터 및 그 제조 방법에 대하여 구체적으로 설명한다.
도 1 은 본 발명의 일실시예에 따른 인쇄회로기판 내장형 커패시터의 단면도이다.
도면을 참조하면, 인쇄회로기판을 구성하는 동박적층판의 상부 동박(11)은 내장형 커패시터의 하부 전극을 구성하며, 하부전극의 상부에 유전체(13)가 적층되어 있다.
이때, 유전체(13)의 상부는 연속적으로 볼록한 모양을 형성하고 있으며, 그 결과 적층되는 상부 전극(14)의 표면적이 증가되게 되어 정전용량을 증가시키게 된다.
유전체(13)의 상부에는 상부전극(14)이 적층되어 있으며, 위에서 설명한 바와 같이 상부전극(14)은 물결모양으로 굴곡이 형성되어 있어 표면적이 증가되며 그 결과 정전용량이 증가된다. 왜냐하면 정전용량은 다음 (수학식 1)과 같이 면적에 비례하기 때문이며, 본 발명에서는 거리를 조정하게 되면 절연파괴가 발생하기 때문에 면적만을 증가시킨 것이다.
C=εA/d
여기에서 C는 정전용량을, ε은 유전상수이며, A는 면적을 나타내고, d는 상부전극과 하부전극의 거리를 나타낸다.
도 2a 내지 도 2g는 본 발명의 일실시예에 따른 중합체 후막형 커패시터를 내장한 인쇄회로기판의 제조 방법을 나타내는 도면들로서, 중합체 커패시터 페이스트를 도포하고 열 건조(경화)시켜 중합체 후막형 커패시터가 내장된 인쇄회로기판을 구현하게 된다.
제1 단계로서, FR-4로 이루어지는 PCB 내층(22)의 동박에 드라이 필름(dry film)을 입혀 노광 및 현상 공정을 거친 후에, 상기 동박을 식각하여 +전극 연결용 동박 (24a, 24b) 및 -전극용 동박(23a, 23b)과 그 틈새(Clearance)를 형성하게 된다(도 2a 참조).
제2 단계로서, 상기와 같이 형성된 -전극용 동박(23a, 23b)에 높은 유전상수 의 세라믹 분말을 함유한 중합체로 이루어진 커패시터 페이스트(25a, 25b)를 스크린 인쇄 기술을 이용하여 도포하고, 이후 이를 건조 또는 경화시킨다(도 2b 참조).
제 3 단계로서, 드라이필름(26a, 26b)을 도포하고, 이후 글래스 마스크(27a, 27b)를 적층한다.(도 2c 참조). 이때, 글래스 마스크(27a, 27b)의 틈새가 일반적으로 요구되는 폭보다 좁은 폭(쏘이는 자외선의 파장을 λ라 할 때 노출된 드라이필름의 완전한 경화를 가져올 수 있는 틈새는 즉 해상도는 λ/4이상이어야 한다)을 가지게 되면 그 결과 틈새를 통과한 자외선에 의한 드라이필름(26a, 26b)의 경화는 노출된 부위 모두가 경화되는 것이 아니라 표면으로부터 소정 깊이만 경화되는 불완전한 경화를 일으킨다.
일예로 드라이 필름(26a, 26b)에 쏘이는 자외선의 파장이 400nm일 때 드라이 필름(26a, 26b)을 완전히 경화시킬 수 있는 틈새의 폭은 적어도 100nm이상이어야 하는데 80nm의 폭을 갖도록 제작된다면, 드라이 필름(26a, 26b)의 노출부위에 자외선을 쏘일 때 불완전한 경화가 일어나 표면으로부터 소정 깊이까지 오목하게 경화되게 된다.
제4 단계로서, 글래스 마스크(27a, 27b)를 제거하고, 에칭액에 드라이필름(26a, 26b)을 담그게 되면 경화된 부위만이 에칭된다. 그리고, 노광 및 현상 공정을 거쳐 드라이필름(26a, 26b)을 제거하면 도 2d에 도시된 바와 같이 드라이필름(26a, 26b)의 표면의 연속하여 굴곡진 모양이 커패시터 페이스트(25a, 25b)이 그대로 반영되어 표면이 연속하여 굴곡지게 된다.
제5 단계로서, 은(Silver) 및 동(Copper)과 같은 도체 페이스트(Conductive Paste)를 스크린 인쇄 기술 등을 이용하여 +전극(28a, 28b)을 형성시킨 후 건조 또는 경화시킨다. (도 2e 참조).
제6 단계로서, 상기 PCB의 내층(21)에 전술한 제1 단계 내지 제5 단계까지 진행된 커패시터층을 절연체(29a, 29b) 사이에 삽입시킨 후 적층(Lamination)한다(도 2f 참조).
다음에, 제7 단계로서, 상기 적층된 제품에 도통홀(Through Hole; TH) 및 레이저 블라인드 비아홀(Laser Blinded Via Hole; LBVH)(31a, 31b)을 이용하여 기판의 내부에 있는 커패시터를 기판 외부에 실장되어 있는 집적회로 칩(IC Chip; 34a, 34b)의 +단자(33a, 33b)와 -단자(32a, 32b)를 연결시켜 내장형 커패시터 역할을 하게 한다(도 2g 참조).
도 3a 내지 도 3g는 본 발명의 다른 실시예에 따른 감광성 수지를 코팅하여 형성된 개별 커패시터를 내장한 인쇄회로기판의 제조 방법을 나타내는 도면들로서, 세라믹 충진 감광성 수지(Ceramic filled photo-dielectric resin)를 인쇄회로기판에 코팅하여 개별 내장형 커패시터를 구현하게 된다.
제1 단계로서, 상부에 도체층(42)이 형성된 인쇄회로기판(40)에 세라믹 분말(Ceramic powder)이 함유된 감광성 유전체 수지(44)를 코팅한 후 글래스 마스크(45)를 적층한다.(도 3a 참조). 이때, 글래스 마스크(45)의 틈새가 일반적으로 요구되는 폭보다 좁은 폭(쏘이는 자외선의 파장을 λ라 할 때 노출된 감광성 유전체 수지(44)가 완전한 경화를 가져올 수 있는 틈새는 즉 해상도는 λ/4이상이어야 한다)을 가지게 되면 그 결과 틈새를 통과한 자외선에 의한 감광성 유전체 수지(44)가 노출된 부위 모두가 경화되는 것이 아니라 표면으로부터 소정 깊이만 경화되는 불완전한 경화를 일으킨다.
일예로 감광성 유전체 수지(44)에 쏘이는 자외선의 파장이 400nm일 때 감광성 유전체 수지(44)를 완전히 경화시킬 수 있는 틈새의 폭은 적어도 100nm이상이어야 하는데 80nm의 폭을 갖도록 제작된다면, 감광성 유전체 수지(44)의 노출부위에 자외선을 쏘일 때 불완전한 경화가 일어나 표면으로부터 소정 깊이까지 오목하게 경화되게 된다.
제2 단계로서, 글래스 마스크(45)를 제거하고, 에칭액에 감광성 유전체 수지(44)를 담그게 되면 경화된 부위만이 에칭되며, 그 결과 표면이 연속하여 굴곡지게 된다. 이후, 노광(Electromagnetic radiation), 열 건조하게 된다(도 3b 참조).
제3 단계로서, 상기와 같이 건조된 감광성 유전체 수지(44) 위에 동박(copper foil; 46)을 적층하게 된다(도 3c 참조). 여기서, 도면부호 48은 동박 에칭 레지스트(copper etching resist)로 사용되기 위해 동박(46) 상부에 주석(Tin)이 도금된 희생층(sacrificial layer)을 나타낸다.
제4 단계로서, 드라이 필름을 상기와 같이 희생층(48) 상부에 적층하고, 이후 노광 및 현상을 하여 희생층(48)과 동박(46)상부를 에칭하여 전극(top electrode; 50)을 형성하게 된다(도 3d 참조).
제5 단계로서, 상기 상부 전극(50) 아래의 감광성 유전체 수지(44)를 노광(electromagnetic radiation)시킨 뒤에 상기 감광성 유전체 수지(42)를 식각한 다. 이때 형성된 상부 구리 전극(40)은 감광성 유전체 수지(44)의 감광 레지스트(photomask)로 이용된다(도 3e 참조).
제6 단계로서, 상기 식각된 감광성 유전체 수지(52) 아래쪽의 동박(42)을 식각하여 하부 전극(bottom electrode; 54)을 형성한다(도 3f 참조).
마지막, 제7 단계로서, 인쇄회로기판의 내층(40)에서 상기 제1 단계 내지 제6 단계까지 진행된 커패시터층(62)을 절연체(56) 사이에 삽입시킨 후에 금속층(60)을 적층하게 된다(도 3g 참조).
이후에 상기와 같이 적층된 제품에 도통홀(TH) 및 레이저 블라인드 비아홀(LBVH)을 이용하여 인쇄회로기판의 내부에 있는 커패시터(62)를 인쇄회로기판 외부에 실장되어 있는 집적회로 칩의 전원단자 및 접지단자와 연결시켜 개별 내장형 커패시터를 구비하는 인쇄회로기판을 제조하게 된다.
도 4a 내지 도 4j 는 각각 본 발명의 다른 실시예에 따른 중합체 커패시터 내장형 인쇄회로기판의 제조 방법을 나타내는 도면들이다.
먼저, 제1 단계로, 일반적인 FR-4 절연체로 구성된 무동박 적층판(70)에 호 A로 도시되는 IVH(Inner Via Hole)(71) 가공을 한다(도 4a 참조).
제2 단계로, 각 비아홀(A)(71)에 커패시터 페이스트(72)를 스크린 인쇄(screen printing) 방식을 사용하여 충진한 후에, 일반 오븐(Oven) 건조기에서 150∼170℃, 30분에서 1시간 가량 커패시터 페이스트를 건조 또는 경화시킨다(도 4b 참조).
제3 단계로, 무동박 적층판의 두께와 경화된 커패시터 페이스트 두께를 균일 한 높이로 맞추기 위해 세라믹 천(ceramic buff)을 이용하여 과다 충진된 커패시터 페이스트를 2∼3㎛ 깎아서 균일한 높이로 맞추게 된다(도 4c 참조).
제 4 단계로, 드라이필름(73)을 도포하고, 이후 글래스 마스크(74)를 적층한다.(도 4d 참조). 이때, 글래스 마스크(74)의 틈새가 일반적으로 요구되는 폭보다 좁은 폭(쏘이는 자외선의 파장을 λ라 할 때 노출된 드라이필름의 완전한 경화를 가져올 수 있는 틈새는 즉 해상도는 λ/4이상이어야 한다)을 가지게 되면 그 결과 틈새를 통과한 자외선에 의한 드라이필름(73)의 경화는 노출된 부위 모두가 경화되는 것이 아니라 표면으로부터 소정 깊이만 경화되는 불완전한 경화를 일으킨다.
일예로 드라이 필름(73)에 쏘이는 자외선의 파장이 400nm일 때 드라이 필름(73)을 완전히 경화시킬 수 있는 틈새의 폭은 적어도 100nm이상이어야 하는데 80nm의 폭을 갖도록 제작된다면, 드라이 필름(73)의 노출부위에 자외선을 쏘일 때 불완전한 경화가 일어나 표면으로부터 소정 깊이까지 오목하게 경화되게 된다.
제5 단계로서, 글래스 마스크(74)를 제거하고, 에칭액에 드라이필름(73)을 담그게 되면 경화된 부위만이 에칭된다. 그리고, 노광 및 현상 공정을 거쳐 드라이필름(73)을 제거하면 도 4e에 도시된 바와 같이 드라이필름(73)의 표면의 연속하여 굴곡진 모양이 커패시터 페이스트(72)이 그대로 반영되어 표면이 연속하여 굴곡지게 된다.
제6 단계로, 커패시터 페이스트가 충진되어 있는 무동박 FR-4 적층판의 상부면과 하부면을 도금하게 된다. 즉, 무전해 도금(Electroless plating)을 하여 양면에 1∼2㎛의 동박층을 형성시킨 후 전해 도금으로 15㎛ 정도의 동박층을(75) 형성 하게 된다(도 4f 참조).
제7 단계로, 상부 및 하부 전극층 동박 상부에 드라이 필름(photo resist dry film)(76)을 적층하고 노광, 현상하여 커페시터 상부 및 하부 전극 동박을 제외한 부분의 드라이 필름을 식각하게 된다(도 4g 참조).
제8 단계로, 커패시터 상부 및 하부 전극이외의 동박(75)을 식각하고 커페시터 전극 상부 및 하부의 드라이 필름(76)을 제거하여 상부 전극과 하부 전극사이에 커패시터 페이스트가 개별적으로 충진되어 커패시터 내장형 인쇄회로기판을 형성하게 된다(도 4h 참조).
제9 단계로, 형성된 커패시터 상부 및 하부 전극 부분을 포함하는 전면에 빌드-업(Build-up) 공정을 이용하여 수지 코팅된 동박(Resin Coated Copper; RCC)(77)을 적층하게 된다(도 4i 참조).
제10 단계로, 상기 적층된 RCC 박막을 레이저 드릴(Laser drill)을 이용하여 마이크로 비아홀(micro-via hole)(78)을 형성하고 기계식 드릴(Mechanical drill)을 사용하여 도통홀(through hole)(79)을 형성한 후 무전해 도금을 하여 상기 비아홀 및 도통홀에 도금하여 커패시터를 내장한 형태의 커패시터 내장형 인쇄회로 기판을 형성하게 된다(도 4j 참조).
상기와 같은 본 발명에 따르면, 내장형 커패시터의 상부전극의 표면적을 증가시키게 되어 정전용량이 증대되는 효과가 있다.
또한, 본 발명에 따르면, 상부전극의 표면적의 증가에 따른 정전용량이 증대되어 고밀도 고집적의 패키지 기판의 형성이 가능하도록 하는 효과가 있다.
본 발명에 따른 커패시터 내장형 인쇄회로기판 및 그 제조 방법은 단지 상기한 실시예들에 한정되는 것이 아니고, 그 기술적 요지를 벗어나지 않는 범위에서 다양하게 변형 및 변경 실시할 수 있다.

Claims (7)

  1. 다층 인쇄회로기판에 내장되며 커패시터의 하부전극을 형성하는 전도성 물질의 하부전극층;
    다층 인쇄회로기판에 내장되며 상부 하부전극층에 적층되며 상부면에 굴곡이 형성되어 있는 세라믹 분말이 함유된 유전물질의 유전체층; 및
    다층 인쇄회로기판에 내장되며 상기 유전체층에 적층되며 하부면이 상기 유전체층의 상부면에 대응되어 굴곡이 형성되어 있는 상부 전극층을 포함하여 이루어진 내장형 커패시터.
  2. 제 1 항에 있어서,
    상기 유전체층은,
    세라믹 분말을 함유한 중합체로 이루어진 커패시터 페이스트인 것을 특징으로 하는 내장형 커패시터.
  3. 제 1 항에 있어서,
    상기 유전체층은,
    세라믹 분말(Ceramic powder)이 함유된 감광성 유전체 수지인 것을 특징으 로 하는 내장형 커패시터.
  4. PCB 내층의 동박에 드라이 필름을 입혀 노광 및 현상 공정을 거친 후에, 상기 동박을 식각하여 상부 전극 연결용 동박 및 하부전극용 동박과 그 틈새를 형성하는 제 1 단계;
    상기 하부전극용 동박에 세라믹 분말을 함유한 중합체로 이루어진 커패시터 페이스트를 도포하고, 건조 또는 경화시키는 제 2 단계;
    드라이필름을 도포하고, 한계 해상도보다 적은 틈새를 갖는 글래스 마스크를 적층하여, 노광 및 현상후 드라이필름을 제거하는 제 3 단계; 및
    상부전극을 형성시킨 후 건조 또는 경화하고, 상기 제1 단계부터 제 3 단계까지 진행된 커패시터층을 절연체 사이에 삽입시킨 후 적층하고 외부 회로와 전기적 접속을 설정하는 제 4 단계를 포함하여 이루어진 인쇄회로기판 내장형 커패시터의 제조 방법.
  5. 상기 제 3 단계는,
    드라이필름을 도포하고, 한계 해상도보다 적은 틈새를 갖는 글래스 마스크를 적층하는 제 3-1 단계; 및
    상기 글래스 마스크를 제거하고, 에칭액에 드라이필름을 담가 에칭하는 제 3-2 단계를 포함하여 이루어진 인쇄회로기판 내장형 커패시터의 제조방법.
  6. 인쇄회로기판의 상부동박에 감광성 유전체 수지를 코팅한 후 한계 해상도보다 작은 틈새를 갖는 글래스 마스크를 적층하는 제 1 단계;
    노광 후에, 상기 글래스 마스크를 제거하고, 에칭액에 감광성 유전체 수지를 담가 에칭후 건조하는 제 2 단계;
    상기 감광성 유전체 수지 위에 동박을 적층하고, 노광 및 현상을 하여 동박상부를 에칭하여 상부전극을 형성하는 제 3 단계;
    상기 감광성 유전체 수지를 식각하고, 아래쪽 동박을 식각하여 하부전극을 형성하는 제 4 단계; 및
    상기 제 1 단계 내지 제 4 단계를 통하여 형성된 커패시터층을 절연체 사이에 삽입시킨 후에 금속층을 적층하는 제 5 단계를 포함하여 이루어진 인쇄회로기판의 내장형 커패시터의 제조방법.
  7. 무동박 적층판 인너 비아홀(Inner Via Hole; IVH)을 가공하고, 상기 인너 비아홀에 커패시터 페이스트를 충진하고 건조 또는 경화시키는 제 1 단계;
    상기 커패시터 페이스트를 균일하게 한 후에, 드라이필름을 도포하고, 한계 해상도보다 작은 틈새를 갖는 글래스 마스크를 적층하는 제 2 단계;
    상기 글래스 마스크를 제거하고, 에칭액에 드라이필름을 담가 에칭한 후에, 드라이필름을 제거하는 제 3 단계;
    상기 무동박 적층판의 상부면과 하부면을 도금하여 동박층을 형성한 후에 상기 동박층을 식가하여 상부전극과 하부전극을 형성하는 제 4 단계; 및
    형성된 커패시터 상부 및 하부 전극 부분을 포함하는 전면에 빌드-업(Build-up) 공정을 수행하는 제 5 단계를 포함하여 이루어진 인쇄회로기판 내장형 커패시터의 제조방법.
KR1020040021698A 2004-03-30 2004-03-30 인쇄회로기판 내장형 커패시터 및 그 제조 방법 KR100601477B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040021698A KR100601477B1 (ko) 2004-03-30 2004-03-30 인쇄회로기판 내장형 커패시터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040021698A KR100601477B1 (ko) 2004-03-30 2004-03-30 인쇄회로기판 내장형 커패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050096990A KR20050096990A (ko) 2005-10-07
KR100601477B1 true KR100601477B1 (ko) 2006-07-14

Family

ID=37276863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040021698A KR100601477B1 (ko) 2004-03-30 2004-03-30 인쇄회로기판 내장형 커패시터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100601477B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835660B1 (ko) * 2006-10-17 2008-06-09 삼성전기주식회사 커패시터, 그 제조방법 및 커패시터가 내장된 인쇄회로기판

Also Published As

Publication number Publication date
KR20050096990A (ko) 2005-10-07

Similar Documents

Publication Publication Date Title
US7282394B2 (en) Printed circuit board including embedded chips and method of fabricating the same using plating
US6910266B2 (en) Printed circuit board with embedded capacitors therein, and process for manufacturing the same
US7570491B2 (en) Printed circuit board with embedded capacitors therein, and process for manufacturing the same
US7326858B2 (en) Printed circuit board with embedded capacitors and manufacturing method thereof
US7351915B2 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
KR100688768B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100716815B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100716810B1 (ko) 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
KR100898451B1 (ko) 회로 기판 제조 방법 및 통신 기기
WO1998027795A1 (fr) Carte de circuit possedant un composant electrique et son procede de fabrication
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR101018281B1 (ko) 수동소자 내장형 인쇄회로기판 제조 방법
KR100601477B1 (ko) 인쇄회로기판 내장형 커패시터 및 그 제조 방법
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
JP2011061010A (ja) 部品内蔵モジュールの製造方法
EP1282343B1 (en) Method of producing multilayer circuit boards
KR100302631B1 (ko) 다층 인쇄회로기판 제조방법
JP3846209B2 (ja) 多層印刷配線基板の製造方法及び多層印刷配線基板
JP2003324027A (ja) 積層型電子部品の製造方法
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법
KR100525244B1 (ko) 인쇄회로기판에 내장된 커패시터의 접착 강도 측정 방법
KR100972051B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
JPH10233565A (ja) 電気部品を備えた回路基板及びその製造方法
JPH1027962A (ja) 多層配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee