JPH10233565A - 電気部品を備えた回路基板及びその製造方法 - Google Patents
電気部品を備えた回路基板及びその製造方法Info
- Publication number
- JPH10233565A JPH10233565A JP9347744A JP34774497A JPH10233565A JP H10233565 A JPH10233565 A JP H10233565A JP 9347744 A JP9347744 A JP 9347744A JP 34774497 A JP34774497 A JP 34774497A JP H10233565 A JPH10233565 A JP H10233565A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- electric element
- hole
- substrate
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 従来よりも小形の電気素子を有する電気部品
を備えた回路基板を提供する。 【解決手段】 絶縁材料によって形成された基板１の表
面に一対の接続用電極３，３を含む回路パターン５を形
成する。基板１の表面にフォトレジスト膜７を形成す
る。一対の接続用電極３，３の少なくとも一部を露出さ
せるようにリソグラフィ技術を用いて１以上の電気素子
形成用孔部９をフォトレジスト膜７に形成する。電気素
子形成用孔部９に電気素子形成用ペースト材料を充填し
て電気素子１３を形成する。電気素子形成用孔部９を塞
ぐように合成樹脂材料を用いて保護膜１５を形成する。
を備えた回路基板を提供する。 【解決手段】 絶縁材料によって形成された基板１の表
面に一対の接続用電極３，３を含む回路パターン５を形
成する。基板１の表面にフォトレジスト膜７を形成す
る。一対の接続用電極３，３の少なくとも一部を露出さ
せるようにリソグラフィ技術を用いて１以上の電気素子
形成用孔部９をフォトレジスト膜７に形成する。電気素
子形成用孔部９に電気素子形成用ペースト材料を充填し
て電気素子１３を形成する。電気素子形成用孔部９を塞
ぐように合成樹脂材料を用いて保護膜１５を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板の表面に抵抗
体、インダクタ、コンデンサ等の電気部品が形成された
電気部品を備えた回路基板及びその製造方法に関するも
のであり、特に電気部品の高密度実装化を可能にした電
気部品を備えた回路基板及びその製造方法に関するもの
である。
体、インダクタ、コンデンサ等の電気部品が形成された
電気部品を備えた回路基板及びその製造方法に関するも
のであり、特に電気部品の高密度実装化を可能にした電
気部品を備えた回路基板及びその製造方法に関するもの
である。
【０００２】
【従来の技術】基板の上に、印刷技術を用いて抵抗体、
インダクタ及びコンデンサ等の電気部品を形成した電気
部品を備えた回路基板が広く用いられている。この電気
部品は電極と抵抗体や誘電体などの電気素子とから構成
されている。また絶縁層と導電層とを交互に重ねて（ビ
ルドアップして）複層化した複層回路基板も知られてい
る。これらの回路基板において、従来は電気部品を印刷
により形成する場合に、スクリーン印刷により電気素子
を形成している。スクリーン印刷では、所定のメッシュ
のマスクを用いる。そして、このマスクの上に抵抗体ペ
ーストなどの電気素子形成用ペースト材料を載せ、スキ
ージでペースト材料をマスクの上で広げて電気素子を形
成する。ペースト材料はマスクのメッシュの孔を通って
基板の表面または基板の表面の回路パターンの電極の上
に付着する。メッシュの孔の大きさを小さくすると即ち
メッシュを細かくすると、微細な印刷ができるため、電
気素子の小形化を図ることができる。
インダクタ及びコンデンサ等の電気部品を形成した電気
部品を備えた回路基板が広く用いられている。この電気
部品は電極と抵抗体や誘電体などの電気素子とから構成
されている。また絶縁層と導電層とを交互に重ねて（ビ
ルドアップして）複層化した複層回路基板も知られてい
る。これらの回路基板において、従来は電気部品を印刷
により形成する場合に、スクリーン印刷により電気素子
を形成している。スクリーン印刷では、所定のメッシュ
のマスクを用いる。そして、このマスクの上に抵抗体ペ
ーストなどの電気素子形成用ペースト材料を載せ、スキ
ージでペースト材料をマスクの上で広げて電気素子を形
成する。ペースト材料はマスクのメッシュの孔を通って
基板の表面または基板の表面の回路パターンの電極の上
に付着する。メッシュの孔の大きさを小さくすると即ち
メッシュを細かくすると、微細な印刷ができるため、電
気素子の小形化を図ることができる。
【０００３】
【発明が解決しようとする課題】しかしながらメッシュ
の孔の大きさを小さくすることができても、電気素子形
成用ペースト材料の中に含まれる各種の粒子の粒径を小
さくすることには限界がある。そのため現状では、メッ
シュの孔の大きさを小さくして、微細印刷をすることに
より電気素子を小形化することには限界がある。またス
クリーン印刷で形成した電気素子の表面には、マスクの
メッシュが原因になって発生する凹凸が形成される。電
気素子が小さくなればなるほど、この凹凸のバラツキが
各電気素子の電気的な値にバラツキを生じさせる原因と
なる。
の孔の大きさを小さくすることができても、電気素子形
成用ペースト材料の中に含まれる各種の粒子の粒径を小
さくすることには限界がある。そのため現状では、メッ
シュの孔の大きさを小さくして、微細印刷をすることに
より電気素子を小形化することには限界がある。またス
クリーン印刷で形成した電気素子の表面には、マスクの
メッシュが原因になって発生する凹凸が形成される。電
気素子が小さくなればなるほど、この凹凸のバラツキが
各電気素子の電気的な値にバラツキを生じさせる原因と
なる。
【０００４】本発明の目的は、従来よりも小形の電気素
子を有する電気部品を備えた回路基板及びその製造方法
を提供することにある。
子を有する電気部品を備えた回路基板及びその製造方法
を提供することにある。
【０００５】本発明の他の目的は、トリミングが可能で
しかも従来よりも小形の電気素子を有する電気部品を備
えた回路基板及びその製造方法を提供することにある。
しかも従来よりも小形の電気素子を有する電気部品を備
えた回路基板及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の電気部品を備え
た回路基板は、絶縁材料によって形成された基板の表面
に１以上の接続用電極を含む回路パターンを備えてい
る。また１以上の接続用電極の少なくとも一部を露出さ
せるようにリソグラフィ技術により形成された１以上の
電気素子形成用孔部を備えたフォトレジスト膜が基板の
表面に形成されている。そして電気素子形成用孔部に電
気素子形成用ペースト材料が充填されて電気素子が形成
されている。電気素子が抵抗体やインダクタであれば、
電気素子形成用孔部内には通常一対の接続用電極の少な
くとも一部が位置する。電気部品がコンデンサの場合に
は、電気素子形成用孔部内には１つの接続用電極（下側
電極）が形成される。そしてこの場合、他方の電極（上
側電極）は電気素子形成用孔部内に電気素子形成用ペー
スト材料が充填されて形成された電気素子の露出面上に
形成されることになる。
た回路基板は、絶縁材料によって形成された基板の表面
に１以上の接続用電極を含む回路パターンを備えてい
る。また１以上の接続用電極の少なくとも一部を露出さ
せるようにリソグラフィ技術により形成された１以上の
電気素子形成用孔部を備えたフォトレジスト膜が基板の
表面に形成されている。そして電気素子形成用孔部に電
気素子形成用ペースト材料が充填されて電気素子が形成
されている。電気素子が抵抗体やインダクタであれば、
電気素子形成用孔部内には通常一対の接続用電極の少な
くとも一部が位置する。電気部品がコンデンサの場合に
は、電気素子形成用孔部内には１つの接続用電極（下側
電極）が形成される。そしてこの場合、他方の電極（上
側電極）は電気素子形成用孔部内に電気素子形成用ペー
スト材料が充填されて形成された電気素子の露出面上に
形成されることになる。
【０００７】ここでリソグラフィ技術とは、半導体製造
プロセス等における微細加工において用いられている技
術である。この技術では、フォトレジスト膜に所定のパ
ターンが描かれたマスクを通して露光したり（フォトリ
ソグラフィ）、露光の代わりに電子線をフォトレジスト
に照射する（電子線リソグラフィ）。そして光または電
子線が当たったフォトレジスト膜の部分の現像液に対す
る溶解性を他の部分の現像液に対する溶解性と異ならせ
る。露光した部分が現像液に対して溶解しやすくなるも
のがポジ型と呼ばれ、溶解し難くなるものがネガ型と呼
ばれる。そして最後に、エッチング（ウエットエッチン
グまたはドライエッチング）を行って、溶解しやすい部
分を除去することにより、所望のレジスト膜を得る。本
発明では、このようなリソグラフィ技術を用いて、フォ
トレジスト膜に電気素子形成用孔部を形成する。このよ
うにして形成した電気素子形成用孔部の寸法は、非常に
小さく、直径０．１ｍｍの孔も正確に形成することがで
きる。そのため例えば０．６ｍｍ×０．３ｍｍの形状寸
法の電気素子を形成することも可能である。ちなみにス
クリーン印刷では、１．６ｍｍ×０．８ｍｍの形状寸法
の電気素子を形成するのが限界である。
プロセス等における微細加工において用いられている技
術である。この技術では、フォトレジスト膜に所定のパ
ターンが描かれたマスクを通して露光したり（フォトリ
ソグラフィ）、露光の代わりに電子線をフォトレジスト
に照射する（電子線リソグラフィ）。そして光または電
子線が当たったフォトレジスト膜の部分の現像液に対す
る溶解性を他の部分の現像液に対する溶解性と異ならせ
る。露光した部分が現像液に対して溶解しやすくなるも
のがポジ型と呼ばれ、溶解し難くなるものがネガ型と呼
ばれる。そして最後に、エッチング（ウエットエッチン
グまたはドライエッチング）を行って、溶解しやすい部
分を除去することにより、所望のレジスト膜を得る。本
発明では、このようなリソグラフィ技術を用いて、フォ
トレジスト膜に電気素子形成用孔部を形成する。このよ
うにして形成した電気素子形成用孔部の寸法は、非常に
小さく、直径０．１ｍｍの孔も正確に形成することがで
きる。そのため例えば０．６ｍｍ×０．３ｍｍの形状寸
法の電気素子を形成することも可能である。ちなみにス
クリーン印刷では、１．６ｍｍ×０．８ｍｍの形状寸法
の電気素子を形成するのが限界である。
【０００８】よって本発明によれば、基板の上に形成す
る電気素子を従来よりも大幅に小さくすることができ
る。そのため回路基板の回路パターンの高密度化に対応
できる。また本発明の回路基板を複層回路基板のコア基
板等に用いると複層回路基板を従来よりも更に高密度化
することができる。
る電気素子を従来よりも大幅に小さくすることができ
る。そのため回路基板の回路パターンの高密度化に対応
できる。また本発明の回路基板を複層回路基板のコア基
板等に用いると複層回路基板を従来よりも更に高密度化
することができる。
【０００９】なお電気素子形成用ペースト材料が充填さ
れた電気素子形成用孔部を塞ぐ合成樹脂ペースト材料か
らなる保護膜を更に設けると、電気素子の特性の変化を
抑制できる。また複層回路基板を形成する場合において
も、保護膜を更に設けると、電気素子の特性の変化を抑
制できる。複層回路基板を形成する場合には、フォトレ
ジスト膜の上に合成樹脂材料からなる１層構造以上の絶
縁層を更に形成し、この絶縁層の上に回路パターンを更
に形成する。電気素子がコンデンサの場合には、この絶
縁層の上に形成される回路パターンの形成と同時にコン
デンサの上側電極を形成すればよい。
れた電気素子形成用孔部を塞ぐ合成樹脂ペースト材料か
らなる保護膜を更に設けると、電気素子の特性の変化を
抑制できる。また複層回路基板を形成する場合において
も、保護膜を更に設けると、電気素子の特性の変化を抑
制できる。複層回路基板を形成する場合には、フォトレ
ジスト膜の上に合成樹脂材料からなる１層構造以上の絶
縁層を更に形成し、この絶縁層の上に回路パターンを更
に形成する。電気素子がコンデンサの場合には、この絶
縁層の上に形成される回路パターンの形成と同時にコン
デンサの上側電極を形成すればよい。
【００１０】このようにして形成された電気素子の電気
的な値の調整即ちトリミングが必要な場合には、レーザ
ートリミング法のような公知のトリミング法を用いれば
よい。但し複層回路基板を形成する場合、絶縁層には、
電気素子に対応した部分に保護膜の少なくとも一部を露
出させるトリミング用孔部を形成しておく。トリミング
用孔部の形成は、エッチングでもよいし、機械加工でも
よい。このようにすれば複層回路基板を形成した後に、
最終的に電気素子のトリミングを行うことができる。
的な値の調整即ちトリミングが必要な場合には、レーザ
ートリミング法のような公知のトリミング法を用いれば
よい。但し複層回路基板を形成する場合、絶縁層には、
電気素子に対応した部分に保護膜の少なくとも一部を露
出させるトリミング用孔部を形成しておく。トリミング
用孔部の形成は、エッチングでもよいし、機械加工でも
よい。このようにすれば複層回路基板を形成した後に、
最終的に電気素子のトリミングを行うことができる。
【００１１】本発明の回路基板を製造する方法の一例で
は、絶縁材料によって形成された基板の表面に１以上の
接続用電極を含む回路パターンを形成する工程と、基板
の表面にフォトレジスト膜を形成する工程と、１以上の
接続用電極の少なくとも一部を露出させるようにリソグ
ラフィ技術を用いて１以上の電気素子形成用孔部をフォ
トレジスト膜に形成する工程と、電気素子形成用孔部に
電気素子形成用ペースト材料を充填して電気素子を形成
する工程とを実施する。
は、絶縁材料によって形成された基板の表面に１以上の
接続用電極を含む回路パターンを形成する工程と、基板
の表面にフォトレジスト膜を形成する工程と、１以上の
接続用電極の少なくとも一部を露出させるようにリソグ
ラフィ技術を用いて１以上の電気素子形成用孔部をフォ
トレジスト膜に形成する工程と、電気素子形成用孔部に
電気素子形成用ペースト材料を充填して電気素子を形成
する工程とを実施する。
【００１２】また本発明の回路基板を製造する方法の他
の例では、絶縁材料によって形成された基板の表面に１
セット以上の一対の接続用電極を含む回路パターンを形
成する工程と、基板の表面にフォトレジスト膜を形成す
る工程と、一対の接続用電極の少なくとも一部を露出さ
せるようにリソグラフィ技術を用いて１以上の電気素子
形成用孔部をフォトレジスト膜に形成する工程と、電気
素子形成用孔部に電気素子形成用ペースト材料を充填し
て電気素子を形成する工程とを実施する。この方法で
は、電気素子形成用ペースト材料が充填された電気素子
形成用孔部を塞ぐように合成樹脂材料を用いて保護膜を
形成する工程を更に実施してもよい。また保護膜を形成
した後に、フォトレジスト膜の上に合成樹脂材料を用い
て１層構造以上の絶縁層を形成する工程と、絶縁層の上
に回路パターンを形成してもよい。本発明で、複層回路
基板を製造し、かつ電気素子のトリミングを行う場合に
は、次のようにする。この方法では、絶縁材料によって
形成された基板の表面に１セット以上の一対の接続用電
極を含む回路パターンを形成する工程と、記基板の表面
にフォトレジスト膜を形成する工程と、一対の接続用電
極の少なくとも一部を露出させるようにリソグラフィ技
術を用いて１以上の電気素子形成用孔部を前記フォトレ
ジスト膜に形成する工程と、電気素子形成用孔部に電気
素子形成用ペースト材料を充填して電気素子（例えば抵
抗体）を形成する工程と、電気素子形成用ペースト材料
が充填された電気素子形成用孔部を塞ぐように合成樹脂
材料を用いて保護膜を形成する工程と、フォトレジスト
膜の上に合成樹脂材料を用いて１層構造以上の絶縁層を
形成する工程と、絶縁層の上に回路パターンを形成する
工程と、トリミングが必要な電気素子に対応する絶縁層
の部分にトリミング用孔を形成して保護膜の少なくとも
一部を露出させる工程と、トリミング用孔を通してトリ
ミングが必要な電気素子にトリミングを施す工程とを実
施する。この方法を実施する場合に、トリミングが終了
した後に、トリミング用孔に合成樹脂を充填してもよ
い。
の例では、絶縁材料によって形成された基板の表面に１
セット以上の一対の接続用電極を含む回路パターンを形
成する工程と、基板の表面にフォトレジスト膜を形成す
る工程と、一対の接続用電極の少なくとも一部を露出さ
せるようにリソグラフィ技術を用いて１以上の電気素子
形成用孔部をフォトレジスト膜に形成する工程と、電気
素子形成用孔部に電気素子形成用ペースト材料を充填し
て電気素子を形成する工程とを実施する。この方法で
は、電気素子形成用ペースト材料が充填された電気素子
形成用孔部を塞ぐように合成樹脂材料を用いて保護膜を
形成する工程を更に実施してもよい。また保護膜を形成
した後に、フォトレジスト膜の上に合成樹脂材料を用い
て１層構造以上の絶縁層を形成する工程と、絶縁層の上
に回路パターンを形成してもよい。本発明で、複層回路
基板を製造し、かつ電気素子のトリミングを行う場合に
は、次のようにする。この方法では、絶縁材料によって
形成された基板の表面に１セット以上の一対の接続用電
極を含む回路パターンを形成する工程と、記基板の表面
にフォトレジスト膜を形成する工程と、一対の接続用電
極の少なくとも一部を露出させるようにリソグラフィ技
術を用いて１以上の電気素子形成用孔部を前記フォトレ
ジスト膜に形成する工程と、電気素子形成用孔部に電気
素子形成用ペースト材料を充填して電気素子（例えば抵
抗体）を形成する工程と、電気素子形成用ペースト材料
が充填された電気素子形成用孔部を塞ぐように合成樹脂
材料を用いて保護膜を形成する工程と、フォトレジスト
膜の上に合成樹脂材料を用いて１層構造以上の絶縁層を
形成する工程と、絶縁層の上に回路パターンを形成する
工程と、トリミングが必要な電気素子に対応する絶縁層
の部分にトリミング用孔を形成して保護膜の少なくとも
一部を露出させる工程と、トリミング用孔を通してトリ
ミングが必要な電気素子にトリミングを施す工程とを実
施する。この方法を実施する場合に、トリミングが終了
した後に、トリミング用孔に合成樹脂を充填してもよ
い。
【００１３】
【発明の実施の形態】以下図面を参照して、本発明の最
良の形態の一例を説明する。図１は、本発明の電気部品
を備えた回路基板の一例の要部の断面図である。図２
は、図１のII−II線断面図であり、図３ないし図９は、
図１の例を製造する過程の状態をそれぞれ示す図であ
る。この回路基板は、いわゆるビルドアップ技術で形成
した複層回路基板と呼ばれるものである。図１におい
て、１はガラスエポキシ基板、フェノール樹脂基板等の
ようにある程度硬質の絶縁性材料からなる基板である。
この基板１の表面には、一対の接続用電極３，３を含む
回路パターン５が形成されており、またこの基板１の裏
面にも別の回路パターン６が形成されている。回路パタ
ーン５及び６は、銅箔をエッチングして形成してもよい
し、導電性ペーストを用いて形成してもよい。導電性ペ
ーストとしては、例えば銀、銅、銀−パラジューム等の
導電性を有する粒子とフェノール系またはエポキシ系の
樹脂バインダとを混練してなる導電性ペーストを用いる
ことができる。なお銅箔によって回路パターン５を形成
する場合には、接続用電極３，３の表面を前述の導電性
ペーストと同様の導電性ペーストにより覆うようにする
のが好ましい。図３は基板１の両面に回路パターン５及
び６を形成した状態を示している。
良の形態の一例を説明する。図１は、本発明の電気部品
を備えた回路基板の一例の要部の断面図である。図２
は、図１のII−II線断面図であり、図３ないし図９は、
図１の例を製造する過程の状態をそれぞれ示す図であ
る。この回路基板は、いわゆるビルドアップ技術で形成
した複層回路基板と呼ばれるものである。図１におい
て、１はガラスエポキシ基板、フェノール樹脂基板等の
ようにある程度硬質の絶縁性材料からなる基板である。
この基板１の表面には、一対の接続用電極３，３を含む
回路パターン５が形成されており、またこの基板１の裏
面にも別の回路パターン６が形成されている。回路パタ
ーン５及び６は、銅箔をエッチングして形成してもよい
し、導電性ペーストを用いて形成してもよい。導電性ペ
ーストとしては、例えば銀、銅、銀−パラジューム等の
導電性を有する粒子とフェノール系またはエポキシ系の
樹脂バインダとを混練してなる導電性ペーストを用いる
ことができる。なお銅箔によって回路パターン５を形成
する場合には、接続用電極３，３の表面を前述の導電性
ペーストと同様の導電性ペーストにより覆うようにする
のが好ましい。図３は基板１の両面に回路パターン５及
び６を形成した状態を示している。
【００１４】基板１の表面にはフェノール樹脂系のノボ
ラック樹脂やエポキシ樹脂系の感光性樹脂からなるフォ
トレジスト膜７が形成されている。このフォトレジスト
膜７には、リソグラフィ技術を用いて一対の接続用電極
３，３を露出させる電気素子形成用孔部９及び後にスル
ーホール導電部を形成するための孔部１１が形成されて
いる。フォトレジスト膜７を形成する場合には、図４に
示すように基板１の表面に全体に感光性樹脂を塗布し、
これを乾燥させて露光前の未露光フォトレジスト膜７´
を形成する。そしてこの未露光フォトレジスト膜７´に
電気素子形成用孔部９及びスルーホール導電部を形成す
るための孔部１１を含む所定のパターンが描かれたマス
クを通して露光するか（フォトリソグラフィ）、または
露光の代わりに電子線をフォトレジストに照射する（電
子線リソグラフィ）。この例では、例えば光または電子
線が当たった部分の溶解性が増して現像液に対して溶解
しやすくなるポジ型の感光性樹脂が用いられている。そ
してこの例では、現像液を用いるウエットエッチングに
より、光または電子線が当たった部分を溶解する。図５
は、ウエットエッチングが終了した状態を示しており、
この状態でフォトレジスト膜７には、電気素子形成用孔
部９及びスルーホール導電部を形成するための孔部１１
が形成されている。図５に示されるように、電気素子形
成用孔部９の内部には、一対の接続用電極３，３が露出
している。電気素子形成用孔部９の形状は、この例では
図２に示されるように矩形である。なお実際には、基板
の上に多数の電気素子形成用孔部９およびスルーホール
導電部を形成するための孔部１１が形成されている。ま
た基板１上にインダクタやコンデンサ等の他の電気素子
を形成する場合には、これらのための電気素子形成用孔
部９が形成される場合もある。
ラック樹脂やエポキシ樹脂系の感光性樹脂からなるフォ
トレジスト膜７が形成されている。このフォトレジスト
膜７には、リソグラフィ技術を用いて一対の接続用電極
３，３を露出させる電気素子形成用孔部９及び後にスル
ーホール導電部を形成するための孔部１１が形成されて
いる。フォトレジスト膜７を形成する場合には、図４に
示すように基板１の表面に全体に感光性樹脂を塗布し、
これを乾燥させて露光前の未露光フォトレジスト膜７´
を形成する。そしてこの未露光フォトレジスト膜７´に
電気素子形成用孔部９及びスルーホール導電部を形成す
るための孔部１１を含む所定のパターンが描かれたマス
クを通して露光するか（フォトリソグラフィ）、または
露光の代わりに電子線をフォトレジストに照射する（電
子線リソグラフィ）。この例では、例えば光または電子
線が当たった部分の溶解性が増して現像液に対して溶解
しやすくなるポジ型の感光性樹脂が用いられている。そ
してこの例では、現像液を用いるウエットエッチングに
より、光または電子線が当たった部分を溶解する。図５
は、ウエットエッチングが終了した状態を示しており、
この状態でフォトレジスト膜７には、電気素子形成用孔
部９及びスルーホール導電部を形成するための孔部１１
が形成されている。図５に示されるように、電気素子形
成用孔部９の内部には、一対の接続用電極３，３が露出
している。電気素子形成用孔部９の形状は、この例では
図２に示されるように矩形である。なお実際には、基板
の上に多数の電気素子形成用孔部９およびスルーホール
導電部を形成するための孔部１１が形成されている。ま
た基板１上にインダクタやコンデンサ等の他の電気素子
を形成する場合には、これらのための電気素子形成用孔
部９が形成される場合もある。
【００１５】電気素子形成用孔部９の内部には、電気素
子形成用ペースト材料が充填されて電気素子１３が形成
されている（図１及び図６参照）。この例では、電気素
子１３は抵抗体である。したがって電気素子形成用ペー
スト材料としては、エポキシ系やフェノール系の熱硬化
性樹脂にカーボン粉末が混練されてなる抵抗体ペースト
が用いられる。なおこの例ではエポキシ系の熱硬化性樹
脂を用いた抵抗体ペーストを用いている。抵抗体ペース
トを電気素子形成用孔部９に充填する場合には、マスク
等により抵抗体ペーストが入ってはならない孔部１１を
塞ぎ、抵抗体ペーストを電気素子形成用孔部９に充填す
る。そしてその後、低温焼成炉で加熱して抵抗体ペース
トを焼成して抵抗体としての電気素子１３を形成する。
子形成用ペースト材料が充填されて電気素子１３が形成
されている（図１及び図６参照）。この例では、電気素
子１３は抵抗体である。したがって電気素子形成用ペー
スト材料としては、エポキシ系やフェノール系の熱硬化
性樹脂にカーボン粉末が混練されてなる抵抗体ペースト
が用いられる。なおこの例ではエポキシ系の熱硬化性樹
脂を用いた抵抗体ペーストを用いている。抵抗体ペース
トを電気素子形成用孔部９に充填する場合には、マスク
等により抵抗体ペーストが入ってはならない孔部１１を
塞ぎ、抵抗体ペーストを電気素子形成用孔部９に充填す
る。そしてその後、低温焼成炉で加熱して抵抗体ペース
トを焼成して抵抗体としての電気素子１３を形成する。
【００１６】電気素子１３の上には、保護膜１５が形成
されている（図１及び図７）。この保護膜１５は、電気
素子形成用ペースト材料が充填されて電気素子１３が形
成された電気素子形成用孔部９の開口部を塞ぐように合
成樹脂材料によって形成されている。具体的には、エポ
キシ系の保護コート用塗料を電気素子１３の露出面を覆
うように塗布して、その後焼成して保護膜１５を形成す
る。この保護膜１５の厚みは１０μｍ〜１００μｍ程度
である。実用的には２０μｍ〜３０μｍが良い。
されている（図１及び図７）。この保護膜１５は、電気
素子形成用ペースト材料が充填されて電気素子１３が形
成された電気素子形成用孔部９の開口部を塞ぐように合
成樹脂材料によって形成されている。具体的には、エポ
キシ系の保護コート用塗料を電気素子１３の露出面を覆
うように塗布して、その後焼成して保護膜１５を形成す
る。この保護膜１５の厚みは１０μｍ〜１００μｍ程度
である。実用的には２０μｍ〜３０μｍが良い。
【００１７】フォトレジスト膜７及び保護膜１５の上に
は、フォトレジスト膜７と同様に感光性樹脂によって形
成された絶縁層１７が形成されている（図１及び図
８）。この絶縁層１７にもリソグラフィ技術によってス
ルーホール導電部を形成するための孔部１９が形成され
ている。孔部１９と孔部１１とは重なって１つのスルー
ホール２１を形成している。なおこの絶縁層１７は、１
層に限定されるものではなく、必要に応じて多層構造に
してもよい。
は、フォトレジスト膜７と同様に感光性樹脂によって形
成された絶縁層１７が形成されている（図１及び図
８）。この絶縁層１７にもリソグラフィ技術によってス
ルーホール導電部を形成するための孔部１９が形成され
ている。孔部１９と孔部１１とは重なって１つのスルー
ホール２１を形成している。なおこの絶縁層１７は、１
層に限定されるものではなく、必要に応じて多層構造に
してもよい。
【００１８】図１及び図９に示すように、絶縁層１７の
上には所定の回路パターン２３が形成され、スルーホー
ル２１の内部には、回路パターン２３と回路パターン５
とを電気的に接続するスルーホール導電部２５が形成さ
れている。回路パターン２３及びスルーホール導電部２
５は、例えば銀ペースト、銀−パラジウム・ペースト等
の導電性ペーストを用いて形成することができる。
上には所定の回路パターン２３が形成され、スルーホー
ル２１の内部には、回路パターン２３と回路パターン５
とを電気的に接続するスルーホール導電部２５が形成さ
れている。回路パターン２３及びスルーホール導電部２
５は、例えば銀ペースト、銀−パラジウム・ペースト等
の導電性ペーストを用いて形成することができる。
【００１９】電気素子（この例では抵抗体）１３につい
てトリミングが必要な場合には、図１０に示すように、
絶縁層１７を形成するときに、保護膜１５の上に保護膜
１５の少なくとも一部を露出させるトリミング用孔部２
７を形成しておけばよい。この例のように、絶縁層１７
をフォトレジスト膜７と同じ感光性樹脂により形成する
場合には、絶縁層１７に必要な孔部（図１の孔部１９）
を形成する際に一緒にトリミング用孔部２７をリソグラ
フィ技術により形成すればよい。もし絶縁層をエポキシ
樹脂などにより形成する場合には、スクリーン印刷でト
リミング用孔部２７を形成してもよく、また絶縁層１８
を形成した後に、ドリル等の加工器具を用いて機械的に
トリミング用孔部２７を形成してもよい。
てトリミングが必要な場合には、図１０に示すように、
絶縁層１７を形成するときに、保護膜１５の上に保護膜
１５の少なくとも一部を露出させるトリミング用孔部２
７を形成しておけばよい。この例のように、絶縁層１７
をフォトレジスト膜７と同じ感光性樹脂により形成する
場合には、絶縁層１７に必要な孔部（図１の孔部１９）
を形成する際に一緒にトリミング用孔部２７をリソグラ
フィ技術により形成すればよい。もし絶縁層をエポキシ
樹脂などにより形成する場合には、スクリーン印刷でト
リミング用孔部２７を形成してもよく、また絶縁層１８
を形成した後に、ドリル等の加工器具を用いて機械的に
トリミング用孔部２７を形成してもよい。
【００２０】トリミングを行う場合には、トリミング用
孔部２７にレーザ光線を照射してレーザトリミングを行
えばよい。なおトリミングを実施すると、保護膜１５が
部分的に無くなる上、トリミング溝が露出することにな
る。その場合には、トリミング後にトリミング用孔部２
７に合成樹脂を充填してトリミング用孔部２７を封止す
ればよい。
孔部２７にレーザ光線を照射してレーザトリミングを行
えばよい。なおトリミングを実施すると、保護膜１５が
部分的に無くなる上、トリミング溝が露出することにな
る。その場合には、トリミング後にトリミング用孔部２
７に合成樹脂を充填してトリミング用孔部２７を封止す
ればよい。
【００２１】電気素子としてインダクタを形成する場合
には、電気素子形成用孔部の形状を所定のインダクタン
スが得られる形状にし、さらに電気素子形成用ペースト
材料としてフェライト−レジン系のようなインダクタ形
成材料を用いればよい。
には、電気素子形成用孔部の形状を所定のインダクタン
スが得られる形状にし、さらに電気素子形成用ペースト
材料としてフェライト−レジン系のようなインダクタ形
成材料を用いればよい。
【００２２】電気素子としてコンデンサを形成する場合
には、図１１に示すような構造を採用する。すなわち基
板１０１の上にコンデンサの下側電極となる接続用電極
１０３を備えた回路パターン１０５を形成する。そして
基板１０１の上に、この接続用電極１０３を露出させる
電気素子形成用孔部１０９を備えたフォトレジスト膜１
０７を形成する。そして電気素子形成用孔部１０９の内
部に誘電材料ペーストを充填し、これを焼成して誘電体
を形成する。その後フォトレジスト膜１０７の上に導電
ペーストを用いて上側電極１２２を含む回路パターン１
２３を形成する。このようにすれば従来よりも小さい印
刷コンデンサを基板１０１の上に簡単に形成することが
できる。
には、図１１に示すような構造を採用する。すなわち基
板１０１の上にコンデンサの下側電極となる接続用電極
１０３を備えた回路パターン１０５を形成する。そして
基板１０１の上に、この接続用電極１０３を露出させる
電気素子形成用孔部１０９を備えたフォトレジスト膜１
０７を形成する。そして電気素子形成用孔部１０９の内
部に誘電材料ペーストを充填し、これを焼成して誘電体
を形成する。その後フォトレジスト膜１０７の上に導電
ペーストを用いて上側電極１２２を含む回路パターン１
２３を形成する。このようにすれば従来よりも小さい印
刷コンデンサを基板１０１の上に簡単に形成することが
できる。
【００２３】図１２は、本発明の回路基板を内層回路基
板として構成した複層回路基板の一例の断面斜視図であ
る。この例では、図１に示した構造と同様の部分には、
図１に示した部材に付した符号に２００の数を付してあ
る。なおこの例では、特に電気素子の上に保護膜は設け
ていない。
板として構成した複層回路基板の一例の断面斜視図であ
る。この例では、図１に示した構造と同様の部分には、
図１に示した部材に付した符号に２００の数を付してあ
る。なおこの例では、特に電気素子の上に保護膜は設け
ていない。
【００２４】
【発明の効果】本発明によれば、基板の上に形成する電
気素子を従来よりも大幅に小さくすることができる。そ
のため回路基板の回路パターンの高密度化に対応できる
上、本発明の回路基板を複層回路基板のコア基板等に用
いると複層回路基板を従来よりも更に高密度化すること
ができる。
気素子を従来よりも大幅に小さくすることができる。そ
のため回路基板の回路パターンの高密度化に対応できる
上、本発明の回路基板を複層回路基板のコア基板等に用
いると複層回路基板を従来よりも更に高密度化すること
ができる。
【図１】 本発明の電気部品を備えた回路基板の一例の
要部の断面図である。
要部の断面図である。
【図２】 図１のII−II線断面図である。
【図３】 図１の例を製造する過程の状態をそれぞれ示
す図である。
す図である。
【図４】 図１の例を製造する過程の状態をそれぞれ示
す図である。
す図である。
【図５】 図１の例を製造する過程の状態をそれぞれ示
す図である。
す図である。
【図６】 図１の例を製造する過程の状態をそれぞれ示
す図である。
す図である。
【図７】 図１の例を製造する過程の状態をそれぞれ示
す図である。
す図である。
【図８】 図１の例を製造する過程の状態をそれぞれ示
す図である。
す図である。
【図９】 図１の例を製造する過程の状態をそれぞれ示
す図である。
す図である。
【図１０】 本発明の電気部品を備えた回路基板の他の
例の要部の断面図である。
例の要部の断面図である。
【図１１】 コンデンサを電気部品として備えた回路基
板の一例の要部の断面図である。
板の一例の要部の断面図である。
【図１２】 本発明の回路基板を内層回路基板として構
成した複層回路基板の一例の断面斜視図である。
成した複層回路基板の一例の断面斜視図である。
１ 基板 ３ 接続用電極 ５，６ 回路パターン ７ フォロレジスト膜 ９ 電気素子形成用孔部 １１ 孔部 １３ 電気素子 １５ 保護膜 １７ 絶縁層 １９ 孔部 ２１ スルーホール ２３ 回路パターン ２５ スルーホール導電部 ２７ トリミング用孔部
Claims (13)
- 【請求項１】 絶縁材料によって形成された基板と、 前記基板の表面に形成されて１以上の接続用電極を含む
回路パターンと、 前記１以上の接続用電極の少なくとも一部を露出させる
ようにリソグラフィ技術により形成された１以上の電気
素子形成用孔部を備えて前記基板の前記表面に形成され
たフォトレジスト膜と、 前記電気素子形成用孔部に電気素子形成用ペースト材料
が充填されて形成された電気素子とを具備してなる電気
部品を備えた回路基板。 - 【請求項２】 絶縁材料によって形成された基板と、 前記基板の表面に形成されて１セット以上の一対の接続
用電極を含む回路パターンと、 前記一対の接続用電極の少なくとも一部をそれぞれ露出
させるようにリソグラフィ技術により形成された１以上
の電気素子形成用孔部を備えて前記基板の前記表面に形
成されたフォトレジスト膜と、 前記電気素子形成用孔部に導電性を有する電気素子形成
用ペースト材料が充填されて形成された電気素子とを具
備してなる電気部品を備えた回路基板。 - 【請求項３】 前記電気素子形成用ペースト材料が充填
された前記電気素子形成用孔部の開口部を塞ぐ合成樹脂
材料からなる保護膜を更に備えている請求項２に記載の
電気部品を備えた回路基板。 - 【請求項４】 前記フォトレジスト膜の上に合成樹脂材
料からなる１層構造以上の絶縁層が更に形成されて、前
記絶縁層の上に回路パターンが更に形成されている請求
項３に記載の電気部品を備えた回路基板。 - 【請求項５】 前記絶縁層には、前記電気素子に対応し
た部分に前記保護膜の少なくとも一部を露出させるトリ
ミング用孔部が形成されている請求項４に記載の電気部
品を備えた回路基板。 - 【請求項６】 絶縁材料によって形成された基板の表面
に１以上の接続用電極を含む回路パターンを形成する工
程と、 前記基板の前記表面にフォトレジスト膜を形成する工程
と、 前記１以上の接続用電極の少なくとも一部を露出させる
ようにリソグラフィ技術を用いて１以上の電気素子形成
用孔部を前記フォトレジスト膜に形成する工程と、 前記電気素子形成用孔部に電気素子形成用ペースト材料
を充填して電気素子を形成する工程とからなる電気部品
を備えた回路基板の製造方法。 - 【請求項７】 絶縁材料によって形成された基板の表面
に１セット以上の一対の接続用電極を含む回路パターン
を形成する工程と、 前記基板の前記表面にフォトレジスト膜を形成する工程
と、 前記一対の接続用電極の少なくとも一部を露出させるよ
うにリソグラフィ技術を用いて１以上の電気素子形成用
孔部を前記フォトレジスト膜に形成する工程と、 前記電気素子形成用孔部に電気素子形成用ペースト材料
を充填して電気素子を形成する工程とからなる電気部品
を備えた回路基板の製造方法。 - 【請求項８】 前記電気素子形成用ペースト材料が充填
された前記電気素子形成用孔部を塞ぐように合成樹脂材
料を用いて保護膜を形成する工程を更に備えた請求項７
に記載の電気部品を備えた回路基板の製造方法。 - 【請求項９】 前記保護膜を形成した後に、前記フォト
レジスト膜の上に合成樹脂材料を用いて１層構造以上の
絶縁層を形成する工程と、前記絶縁層の上に回路パター
ンを形成する工程とを更に備えた請求項８に記載の電気
部品を備えた回路基板の製造方法。 - 【請求項１０】 絶縁材料によって形成された基板の表
面に１セット以上の一対の接続用電極を含む回路パター
ンを形成する工程と、 前記基板の前記表面にフォトレジスト膜を形成する工程
と、 前記一対の接続用電極の少なくとも一部を露出させるよ
うにリソグラフィ技術を用いて１以上の電気素子形成用
孔部を前記フォトレジスト膜に形成する工程と、 前記電気素子形成用孔部に抵抗ペースト材料を充填して
抵抗体を形成する工程とからなる電気部品を備えた回路
基板の製造方法。 - 【請求項１１】 絶縁材料によって形成された基板の表
面に１セット以上の一対の接続用電極を含む回路パター
ンを形成する工程と、 前記基板の前記表面にフォトレジスト膜を形成する工程
と、 前記一対の接続用電極の少なくとも一部を露出させるよ
うにリソグラフィ技術を用いて１以上の電気素子形成用
孔部を前記フォトレジスト膜に形成する工程と、 前記電気素子形成用孔部に電気素子形成用ペースト材料
を充填して電気素子を形成する工程と、 前記電気素子形成用ペースト材料が充填された前記電気
素子形成用孔部を塞ぐように合成樹脂材料を用いて保護
膜を形成する工程と、 前記フォトレジスト膜の上に合成樹脂材料を用いて１層
構造以上の絶縁層を形成する工程と、 前記絶縁層の上に回路パターンを形成する工程と、 トリミングが必要な電気素子に対応する前記絶縁層の部
分にトリミング用孔を形成して前記保護膜の少なくとも
一部を露出させる工程と、 前記トリミング用孔を通して前記トリミングが必要な電
気素子にトリミングを施す工程とからなる電気部品を備
えた回路基板の製造方法。 - 【請求項１２】 トリミングが終了した後に、前記トリ
ミング用孔に合成樹脂を充填することを特徴とする請求
項１１に記載の電気部品を備えた回路基板の製造方法。 - 【請求項１３】 絶縁材料によって形成された基板の表
面に１セット以上の一対の接続用電極を含む回路パター
ンを形成する工程と、 前記基板の前記表面にフォトレジスト膜を形成する工程
と、 前記一対の接続用電極の少なくとも一部を露出させるよ
うにリソグラフィ技術を用いて１以上の電気素子形成用
孔部を前記フォトレジスト膜に形成する工程と、 前記電気素子形成用孔部に抵抗ペースト材料を充填して
抵抗体を形成する工程と、 前記抵抗ペースト材料が充填された前記電気素子形成用
孔部を塞ぐように合成樹脂ペースト材料を用いて保護膜
を形成する工程と、 前記フォトレジスト膜の上に合成樹脂ペースト材料を用
いて１層構造以上の絶縁層を形成する工程と、 前記絶縁層の上に回路パターンを形成する工程と、 トリミングが必要な前記抵抗体に対応する前記絶縁層の
部分にトリミング用孔を形成して前記保護膜の少なくと
も一部を露出させる工程と、 前記トリミング用孔を通して前記トリミングが必要な抵
抗体にレーザートリミングを施す工程とからなる電気部
品を備えた回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34774497A JP3816223B2 (ja) | 1996-12-17 | 1997-12-17 | 電気部品を備えた回路基板及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33704796 | 1996-12-17 | ||
| JP8-337047 | 1996-12-17 | ||
| JP34774497A JP3816223B2 (ja) | 1996-12-17 | 1997-12-17 | 電気部品を備えた回路基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10233565A true JPH10233565A (ja) | 1998-09-02 |
| JP3816223B2 JP3816223B2 (ja) | 2006-08-30 |
Family
ID=26575660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34774497A Expired - Fee Related JP3816223B2 (ja) | 1996-12-17 | 1997-12-17 | 電気部品を備えた回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3816223B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130748A (ja) * | 2006-11-20 | 2008-06-05 | Nippon Mektron Ltd | 抵抗素子を内蔵するプリント配線板の製造法 |
-
1997
- 1997-12-17 JP JP34774497A patent/JP3816223B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130748A (ja) * | 2006-11-20 | 2008-06-05 | Nippon Mektron Ltd | 抵抗素子を内蔵するプリント配線板の製造法 |
| US8484832B2 (en) | 2006-11-20 | 2013-07-16 | Nippon Mektron, Ltd. | Method of producing printed circuit board incorporating resistance element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3816223B2 (ja) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225570B1 (en) | Circuit board having electric component and its manufacturing method | |
| US6542379B1 (en) | Circuitry with integrated passive components and method for producing | |
| KR100467834B1 (ko) | 커패시터 내장형 인쇄회로기판 및 그 제조 방법 | |
| JP4242416B2 (ja) | ランドレスビアホールを備えたプリント基板の製造方法 | |
| US6256866B1 (en) | Polymer thick-film resistor printed on planar circuit board surface | |
| JP3442200B2 (ja) | プリント回路基板、プリント回路基板の製造方法 | |
| US6225035B1 (en) | Method for forming a thick-film resistor | |
| JP3816223B2 (ja) | 電気部品を備えた回路基板及びその製造方法 | |
| KR100688702B1 (ko) | 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법 | |
| JP2000232019A (ja) | インダクタ、およびインダクタの製造方法 | |
| JP2003324026A (ja) | 積層型電子部品の製造方法 | |
| JP2001196746A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| JP3849170B2 (ja) | 印刷用版およびそれを用いたプリント配線板の製造方法 | |
| KR100932535B1 (ko) | 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법 | |
| KR100601477B1 (ko) | 인쇄회로기판 내장형 커패시터 및 그 제조 방법 | |
| JP2003324027A (ja) | 積層型電子部品の製造方法 | |
| KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP4661351B2 (ja) | 受動素子内蔵配線板およびその製造方法 | |
| JPS6155796B2 (ja) | ||
| JP2891938B2 (ja) | 電気部品の接続方法 | |
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JP2004079605A (ja) | 部品内蔵多層配線回路基板及びその製造方法 | |
| JP2002164637A (ja) | フレキシブル配線基板の製造方法 | |
| JP2004349526A (ja) | スパイラル型キャパシタ及びそのスパイラル型キャパシタ内蔵配線回路基板及びその製造方法 | |
| JPS60211898A (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060607 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |