WO1997036328A1 - Bipolartransistor mit hochenergie-implantiertem kollektor und herstellverfahren - Google Patents

Bipolartransistor mit hochenergie-implantiertem kollektor und herstellverfahren Download PDF

Info

Publication number
WO1997036328A1
WO1997036328A1 PCT/DE1997/000604 DE9700604W WO9736328A1 WO 1997036328 A1 WO1997036328 A1 WO 1997036328A1 DE 9700604 W DE9700604 W DE 9700604W WO 9736328 A1 WO9736328 A1 WO 9736328A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
collector
zone
area
semiconductor substrate
Prior art date
Application number
PCT/DE1997/000604
Other languages
English (en)
French (fr)
Inventor
Martin Kerber
Rudolf Lachner
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO1997036328A1 publication Critical patent/WO1997036328A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Definitions

  • the invention relates to a bipolar transistor with a buried collector and a manufacturing method for a bipolar transistor.
  • Integrated bipolar transistors with high switching speed require a complex manufacturing process. They usually have a buried collector with a collector connection area in order to keep the collector resistance of the transistor as small as possible.
  • the buried collector is produced by a process sequence in which a dopant with low energy is first implanted in a semiconductor substrate surface and healed and driven in with a subsequent tempering step.
  • a further implantation is required to connect the buried collector with which a low-resistance path to the surface is created. This requires additional photo technology and increases the lateral dimensions of the transistor. A large space requirement on the one hand increases the chip costs and on the other hand reduces the switching speed due to the larger collector capacity.
  • the parasitic complementary transistor which is formed by the base, collector and substrate, has a sufficiently small current gain. This one reaches through a correspondingly large overlap of the buried collector zone beyond the edge of the base zone or through an annular collector connection area which surrounds the entire transistor. Obviously, this significantly increases the space requirement.
  • the object of the invention is therefore to specify a bipolar transistor with a small footprint, which is produced using a simple method which is compatible with CMOS technology. This object is solved by the features of claims 1 and 5. Further developments are the subject of subclaims.
  • the invention is based on the use of a high-energy implantation for the production of the buried collector.
  • This implantation creates a retrograde doping profile, ie the dopant distribution has a pronounced maximum, the depth of which depends on energy and dopant.
  • the profile drops very sharply towards the substrate surface. For example, a maximum concentration of 10 18 cm “3 at a depth of 1 - 2.5 ⁇ and a surface concentration of 10 16 cm “ 3 can be achieved.
  • the energy is now chosen so that a sufficiently low dopant concentration remains in the active region close to the surface, ie the emitter / base region, in order to form the vertical emitter / base structure with sufficient dielectric strength.
  • the bipolar transistor can therefore be arranged in a one-piece semiconductor substrate, ie there is no epitaxial layer to be applied in which the base and emitter are arranged. Dispensing with the epitaxial layer greatly simplifies production (reduction of production costs, acceleration of the physical sical lead time) and makes the process fully compatible with conventional CMOS manufacturing processes.
  • the high-energy implantation takes place after the production of an insulation region on the surface of the semiconductor substrate, with which the active region of the transistor is defined.
  • a so-called “shallow-trench" isolation area can be used as the isolation area, the upper edge of which lies in a plane with the upper edge of the semiconductor substrate, or a field oxide area, the upper edge of which is higher than the upper edge of the substrate.
  • Dopant concentration has a substantially constant distance from the upper edge of the present structure, that is to say from the upper edge of the insulation region or the semiconductor substrate.
  • the implantation conditions are preferably chosen such that the dopant concentration in the area directly below the isolation region rises at least significantly above the basic doping of the substrate, so that the collector zone can later be connected there directly via a contact hole in the isolation area.
  • a collector ring is formed under the insulation area, which effectively suppresses the parasitic complementary transistor without taking up additional areas.
  • the formation of the buried collector areas according to the isolation area substantially reduces the thermal load on the dopant distributions, which in particular simplifies the formation of a vertical PNP transistor.
  • the first two advantages are also achieved if a shallow trench insulation is produced not before but after the high-energy implantation, since the same structure results.
  • FIG. 1 to 3 show a cross section through a semiconductor substrate, on which the essential steps of the manufacturing process are explained, FIG. 4 shows another embodiment of the bipolar transistor, FIG. 5 shows a concentration profile obtained by high-energy implantation.
  • Figure 1 On a p-doped silicon substrate 1, a field oxide 2 is generated as an isolation region, which leaves the later active region 3 of the transistor free. The upper edge of the field oxide is higher than the upper edge of the semiconductor substrate in the active region 3. A mask 4 is applied, which defines the position of the collector zone. The mask 4 has an opening which extends over the active area and over an edge area of the field oxide 2. A high-energy implantation is now carried out, in which phosphorus is implanted into the substrate within the mask opening. Exemplary values for implantation energy and dose are 800 keV and 1 E 14 / cm 2 , the resulting concentration profile is shown in FIG. 5.
  • the high-energy implantation maps the topography of the present surface into the substrate, so that a collector zone 5 is formed of the shape shown with the position of the dopant maximum 5 shown, that is approximately 10 18 cm "3.
  • the dopant penetrates into the substrate 1 to such an extent that an area with a comparative wise low dopant concentration of 10 u cm "3 and ranges about 0.2-0.3 .mu.m deep.
  • the range of high dopant concentration extends with suitable parameters right up to directly below the field oxide.
  • a further lacquer mask can now be used to open other areas into which a buried collector layer of the opposite doping (p) for the complementary transistor is introduced by means of high-energy implantation.
  • the complementary collector area may have to be isolated from the substrate by an implant which has already been produced and extends deeper. For example, a concentration maximum of 3 x 10 17 cm "3 at a depth of 2 ⁇ can be achieved by a phosphor implantation with the energy 2 MeV and with the dose 1 E 13.
  • the implantation defects of the high-energy implantations can now preferably be remedied by brief tempering at a high temperature.
  • the wells of MOS transistors can now be formed with further paint masks.
  • the order of the collector and tub implantation is generally irrelevant if the conditions for the healing steps are selected appropriately; the implantations can also take place at the same time.
  • FIG. 2 The bipolar transistor can now be completed using a conventional method, for example as in H. Klose et al, Proc. IEEE 1993 BCT M, Minneapolis, Oct. 1993, pages 125-127.
  • a p + -doped polysilicon layer is applied and structured as the base connection 6. Boron ions are now implanted for a p-conducting base 7.
  • the base connection 6 is covered with an insulation layer 8, which has spacers on its side walls. points.
  • an emitter connection 9 is produced in a self-adjusted manner by depositing and structuring an n * -doped polysilicon layer 9 so that it covers the active area between the spacers 8 formed on the base connection 6.
  • An emitter 10 is self-aligned by diffusion out of the emitter connection 9.
  • FIG. 3 Finally, an insulation layer 11 is applied over the entire surface, and contact holes 12, 13, 14 to the base connection 6, to the emitter connection 9 and to the collector zone are etched under the field oxide at predetermined locations. So it is etched everywhere down to the underlying silicon, so that the connections are made at the same time, a further collector connection implantation is not necessary.
  • the contact holes can be made completely with a conformal metal deposition, preferably with tungsten, regardless of their depth.
  • the bipolar transistor has a shallow trench isolation 2 instead of a field oxide isolation area to define the active area 3. Because of the flat surface of the active area 3 and isolation area 2, one is used in the high-energy implantation essentially flat collector zone 5 formed. In this case, the implantation conditions are selected such that the collector zone 5 below the isolation area 2 does not reach the lower edge of the isolation area 2.
  • Base 7 and emitter 10 are arranged in the active area as in the previous example.
  • the contact hole to the collector zone 5 is made separately from the contact holes to the base and emitter and is etched into the substrate 1 to such an extent that the collector zone 5 can be connected. The contact holes can then be filled with tungsten at the same time as before. Alternatively, instead of the more deeply etched collector contact hole, it is also possible to connect the collector zone 5 via an implantation. Then all accounts clock holes for the base, emitter and collector are produced simultaneously.
  • the implantation conditions are selected such that the collector zone 5 (as in FIG. 1) borders on the lower edge of the isolation area and the further method, in particular the production of the contact hole 14 to the collector zone, as described there , is carried out.

Abstract

Der Kollektor (5) eines Bipolartransistors wird vorzugsweise nach Herstellen von Isolationsgebieten (2) an der Halbleitersubstratoberfläche mittels einer Hochenergie-Implantation erzeugt, die ein retrogrades Dotierprofil liefert, und weist einen im wesentlichen gleichmäßigen Abstand von der Oberkante des Halbleitersubstrats bzw. des Isolationsgebietes (2) auf. Auf eine Epitaxieschicht wird verzichtet. Das Herstellverfahren ist kompatibel mit konventionellen CMOS-Verfahren.

Description

Beschreibung
Bipolartransistor mit Hochenergie-implantiertem Kollektor und Herstellverfahren
Die Erfindung betrifft einen Bipolartransistor mit einem ver¬ grabenen Kollektor sowie ein Herstellverfahren für einen Bi¬ polartransistor.
Integrierte Bipolartransistoren mit hoher Schaltgeschwindig¬ keit erfordern ein aufwendiges Herstellungsverfahren. Übli¬ cherweise besitzen sie einen vergrabenen Kollektor mit einem Kollektoranschlußbereich, um den Kollektorwiderstand des Transistors so klein wie möglich zu halten. Der vergrabene Kollektor wird dabei durch eine Prozeßfolge hergestellt, bei der zunächst ein Dotierstoff mit niedriger Energie in einer Halbleitersubstratoberfläche implantiert und mit einem nach¬ folgenden Temperschritt ausgeheilt und eingetrieben wird. Auf die Substratoberfläche bringt man dann mittels Epitaxie eine vorzugsweise niedrig dotierte Halbleiterschicht auf, dessen Dicke die Anforderungen bezüglich Schaltgeschwindigkeit und Spannungsfestigkeit gleichzeitig erfüllt. Für eine Spannungs¬ festigkeit von V"CEO = 4 V beträgt die Dicke der epitaktischen Schicht etwa 0,8 um.
Für den Anschluß des vergrabenen Kollektors ist eine weitere Implantation erforderlich, mit der ein niederohmiger Pfad zur Oberfläche hergestellt wird. Dies erfordert eine zusätzliche Fototechnik und vergrößert die lateralen Abmessungen des Transistors. Ein großer Flächenbedarf erhöht einerseits die Chipkosten und reduziert andererseits die Schaltgeschwindig¬ keit durch die größere Kollektorkapazität.
Ferner ist eine ausreichende elektrische Zuverlässigkeit nur dann sichergestellt, wenn der parasitäre Komplimentärtransi- stor, der von Basis, Kollektor und Substrat gebildet wird, eine ausreichend kleine Stromverstärkung aufweist. Dies er- reicht man durch einen entsprechend großen Überlapp der ver¬ grabenen Kollektorzone über den Rand der Basiszone hinaus oder durch einen ringförmig ausgebildeten Kollektoranschlu߬ bereich, der den gesamten Transistor umschließt. Offensicht- lieh wird dadurch der Platzbedarf erheblich vergrößert.
Die Integration eines solchen Bipolartransistors mit in CMOS- Technologie hergestellten Bauelementen ist aufwendig, da bei¬ spielsweise die für CMOS-Transistoren benötigten Wannen erst nach der Epitaxieschicht hergestellt werden kόnnen.
Aufgabe der Erfindung ist daher die Angabe eines Bipolartran¬ sistors mit geringem Platzbedarf, der mit einem einfachen und mit CMOS-Technologie kompatiblen Verfahren hergestellt wird. Diese Aufgabe wird durch die Merkmale der Patentansprüche 1 und 5 gelöst. Weiterbildungen sind Gegenstand von Unteran¬ sprüchen.
Die Erfindung beruht auf dem Einsatz einer Hochenergie-Im- plantation zur Herstellung des vergrabenen Kollektors. Diese Implantation erzeugt ein retrogrades Dotierprofil, d.h. die Dotierstoffverteilung hat ein ausgeprägtes Maximum, dessen Tiefe von Energie und Dotierstoff abhängt. Zur Substratober¬ fläche hin fällt das Profil sehr stark ab. Es ist beispiels- weise ein Konzentrationsmaximum von 1018 cm"3 in einer tiefe von 1 - 2,5 μ und eine Oberflächenkonzentration von 1016 cm"3 erzielbar. Die Energie wird nun so gewählt, daß im oberflä¬ chennahen aktiven Bereich, d.h. dem Emitter/Basisbereich eine ausreichend geringe Dotierstoffkonzentration verbleibt, um die vertikale Emitter/Basis-Struktur mit ausreichender Span¬ nungsfestigkeit auszubilden. Der Bipolartransistor kann daher in einem einteiligen Halbleitersubstrat angeordnet sein, d.h. es ist keine epitaktische Schicht aufzubringen, in der Basis und Emitter angeordnet sind. Der Verzicht auf die epi- taktische Schicht vereinfacht die Herstellung in hohem Maße (Reduzierung von Herstellungskosten, Beschleunigung der phy- sikalischen Durchlaufzeit) und macht den Prozeß voll kompati¬ bel mit konventionellen CMOS-Herstellprozessen.
In einer bevorzugten Ausführungsform erfolgt die Hochenergie- Implantation nach der Herstellung eines Iεolationsgebietes an der Oberfläche des Halbleitersubstrats, mit ,dem der aktive Bereich des Transistors definiert wird. Als Isolationsgebiet kann ein sogenanntes „shallow-trench"-Isolationsgebiet einge¬ setzt werden, dessen Oberkante in einer Ebene mit der Halb- leitersubstrat-Oberkante liegt, oder ein Feldoxidgebiet, des¬ sen Oberkante höher als die Substratoberkante liegt. Mit ei¬ ner Maske wird der nicht zu implantierende Bereich abgedeckt, diese Maske besitzt eine Öffnung über dem aktiven Gebiet und einem benachbarten Randbereich des Isolationsgebietes. Die Hochenergie-Implantation hat zur Folge, daß das Maximum der
Dotierstoffkonzentration einen im wesentlichen konstanten Ab¬ stand zur darüberliegenden Oberkante der vorliegenden Struk¬ tur hat, also zur Oberkante des Isolationsgebieteε oder des Halbleitersubstrats. Die Implantationsbedingungen werden be- vorzugt so gewählt, daß im Bereich direkt unter dem Isolati¬ onsgebiet die Dotierstoffkonzentration zumindest deutlich über die Grunddotierung des Substrats ansteigt, so daß dort die Kollektorzone später direkt über ein Kontaktloch im Iso¬ lationsgebiet angeschlossen werden kann. Damit ergeben sich als weitere Vorteile:
- Es entfällt die Kollektoranschlußimplantierung und damit ein Fototechnikschritt.
- Durch die annähernd konforme Abbildung der Topographie durch das Implantationsprofil bildet sich unter dem Isola- tionsgebiet ein Kollektorring, der den parasitären Komple¬ mentärtransistor wirksam unterdrückt, ohne zusätzliche Flä¬ chen zu beanspruchen.
- Durch die Ausbildung der vergrabenen Kollektorbereiche nach dem Isolationsgebiet, insbesondere nach Feldoxid, wird die thermische Belastung der Dotierstoffverteilungen wesentlich reduziert, was insbesondere die Ausbildung eines vertikalen PNP-Transistors vereinfacht. Die ersten beiden Vorteile werden auch erzielt, wenn eine Shallow-trench-Isolation nicht vor, sondern nach der Durch¬ führung der Hochenergie-Implantation hergestellt wird, da sich die gleiche Struktur ergibt.
Die Erfindung wird im folgenden anhand von Ausführungsbei- spielen, die in den Zeichnungen dargestellt sind, näher er¬ läutert. Es zeigen die Figuren 1 bis 3 einen Querschnitt durch ein Halbleiter¬ substrat, an dem die wesentlichen Schritte des Her- stellverfahrens erläutert werden, Figur 4 eine weitere Ausführungsform des Bipolartransistors, Figur 5 ein durch Hochenergie-Implantation erhaltenes Konzen¬ trationsprofil.
Figur 1: Auf einem p-dotierten Siliziumsubstrat 1 wird als Isolationsgebiet ein Feldoxid 2 erzeugt, welches den späteren aktiven Bereich 3 des Transistors frei läßt. Die Oberkante des Feldoxides liegt dabei höher als die Oberkante des Halb- leitersubεtratε im aktiven Gebiet 3. Es wird eine Maske 4 aufgebracht, die die Lage der Kollektorzone definiert. Die Maske 4 besitzt eine Öffnung, die sich über den aktiven Be¬ reich und über einen Randbereich des Feldoxids 2 erstreckt. Nun wird eine Hochenergie-Implantation durchgeführt, bei der Phosphor in das Substrat innerhalb der Maskenöffnung implan¬ tiert wird. Beispielhafte Werte für Implantationsenergie und -dosiε sind 800 keV und 1 E 14/cm2, das sich ergebende Kon¬ zentrationsprofil zeigt Figur 5. Die Hochenergie-Implantation bildet dabei die Topographie der vorliegenden Oberfläche in das Substrat ab, so daß sich eine Kollektorzone 5 der dargestellten Form mit der gezeigten Lage des Dotierstoffma- ximums 5, daε etwa 1018 cm"3 beträgt, ergibt. In dem aktiven Bereich dringt der Dotierstoff εoweit in das Substrat 1 ein, daß sich an der Oberfläche ein Bereich mit einer Vergleichs- weise geringen Dotierstoffkonzentration von 10u cm"3 ausbil¬ det und etwa 0,2 - 0,3 μ tief reicht. Unter dem Feldoxid 2 reicht der Bereich hoher Dotierstoffkonzentration bei geeig¬ net gewählten Parametern bis direkt unter das Feldoxid.
Sollen auch komplementäre Bipolartransistoren hergestellt werden, können nun mit einer weiteren Lackmaske andere Berei¬ che geöffnet werden, in die mittels Hochenergie-Implantation eine vergrabene Kollektorschicht der entgegengesetzten Dotie- rung (p) für den Komplementärtransistor eingebracht wird. Da¬ bei ist jedoch zu beachten, daß der komplementäre Kollektor¬ bereich ggf. durch eine bereits vorher hergestellte, noch tiefer reichende Implantation gegen daε Substrat isoliert werden muß. Beispielsweise kann ein Konzentrationsmaximum von 3 x 1017 cm"3 in einer Tiefe von 2 μdurch eine Phosphor-Im¬ plantation mit der Energie 2 MeV und mit der Dosis 1 E 13 er¬ zielt werden.
Die Implantationsdefekte der Hochenergie-Implantationen kön- nen jetzt vorzugsweise durch eine kurzzeitige Temperung bei hoher Temperatur ausgeheilt werden.
Gegebenfalls können nun mit weiteren Lackmasken die Wannen von MOS-Transistoren ausgebildet werden. Die Reihenfolge der Kollektor- und Wannen-Implantierung ist im allgemeinen uner¬ heblich, wenn die Bedingungen bei den Ausheilschritten geeig¬ net gewählt werden; die Implantierungen können auch gleich¬ zeitig erfolgen.
Figur 2: Der Bipolartransistor kann nun mit einem üblichen Verfahren fertiggestellt werden, beiεpielsweise wie eε in H. Klose et al, Proc. IEEE 1993 BCT M, Minneapolis, Oct. 1993, Seite 125 -127 beschrieben ist. Es wird eine p+-dotierte Po- lysiliziumschicht aufgebracht und als Basisanschluß 6 struk- turiert. Für eine p-leitende Basiε 7 werden nun Bor-Ionen im¬ plantiert. Der Basiεanschluß 6 wird mit einer Iεolationε- εchicht 8 abgedeckt, die an dessen Seitenwänden Spacer auf- weist. Dann wird selbstjustiert ein Emitteranschluß 9 herge¬ stellt, indem eine n*-dotierte Polysiliziumschicht 9 abge¬ schieden und strukturiert wird, so daß sie den aktiven Be¬ reich zwischen den an dem Basisanschluß 6 gebildeten Spacern 8 bedeckt. Ein Ermitter 10 wird durch Ausdiffusion aus dem Ermitteranschluß 9 selbstjustiert hergestellt.
Figur 3 : Schließlich wird ganzflächig eine Isolationsschicht 11 aufgebracht, und an vorgegebenen Stellen werden Kontaktlö- eher 12, 13, 14 zum Basisanschluß 6, zum Emitteranεchluß 9 und zur Kollektorzone unter dem Feldoxid geätzt. Es wird also überall bis auf das darunterliegende Silizium geätzt, so daß gleichzeitig die Anschlüsse hergestellt werden, eine weitere Kollektoranschluß-Implantation ist nicht notwendig. Die Kon- taktlöcher können mit einer konformen Metallabscheidung, vor¬ zugsweise mit Wolfram, unabhängig von ihrer Tiefe vollständig aufgeführt werden.
Figur 4: In dieser Ausführungsform besitzt der Bipolartransi- stör anstelle eines Feldoxid-Isolationsgebietes eine Shallow- trench-Isolation 2 zur Definition des aktiven Bereiches 3. Aufgrund der planen Oberfläche von aktivem Gebiet 3 und Iso¬ lationsgebiet 2 wird bei der Hochenergie-Implantation eine im wesentlichen ebene Kollektorzone 5 gebildet. Die Implantati- onsbedingungen sind in diesem Fall so gewählt, daß die Kol¬ lektorzone 5 unterhalb des Isolationsgebietes 2 nicht bis an die Unterkante deε Isolationsgebietes 2 heranreicht. Im akti¬ ven Gebiet sind wie im vorigen Beispiel Basis 7 und Emitter 10 angeordnet. Das Kontaktloch zur Kollektorzone 5 ist ge- trennt von den Kontaktlöchern zu Basiε und Emitter herge- εtellt und soweit in das Substrat 1 geätzt, daß die Kollek¬ torzone 5 angeschlossen werden kann. Die Kontaktlöcher können dann gleichzeitig wie vorher mit Wolfram aufgefüllt werden. Alternativ ist es anstelle des tiefer geätzten Kollektor- Kontaktloches auch möglich, den Anschluß der Kollektorzone 5 über eine Implantation herzustellen. Dann können alle Kon- taktlöcher zu Basis, Emitter und Kollektor gleichzeitig her¬ gestellt werden.
Bei einer weiteren bevorzugten Ausführungsform werden die Im¬ plantationsbedingungen so gewählt, daß die Kollektorzone 5 (wie in Figur 1) an die Unterkante des Isolationsgebietes grenzt und das weitere Verfahren, insbesondere die Herstel¬ lung des Kontaktloches 14 zur Kollektorzone, wie dort be¬ schrieben, durchgeführt wird.

Claims

Patentansprüche
1. Bipolartransistor in einem einteiligen Halbleitersubstrat (1) mit einer Emitterzone (10) und einer darunterliegenden Basis¬ zone (7), die in einem aktiven Gebiet (3) des Halbleiter¬ substrats (1) angeordnet sind, mit einer unter der Basiszone angeordneten Kollektorzone (5), die sich bis unter den Randbereich eines Isolationsgebietes (2) erstreckt, welches an der Halbleitersubεtratoberflache benachbart zum aktiven Gebiet (3) angeordnet iεt, und die ei¬ nen im wesentlichen konstanten Abstand von der Oberkante des aktiven Gebietes und der Oberkante des Isolationεgebietes (2) aufweist.
2. Bipolartransistor nach Anspruch 1, bei dem die Kollektor¬ zone (5) unter dem Randbereich des Iεolationsgebietes (2) bis an die Unterkante des Isolationεgebieteε heranreicht und über ein Kontaktloch im Randbereich direkt anεchließbar iεt.
3. Bipolartranεistor nach einem der Anεprüche 1 biε 2, bei dem die Oberkanten von aktivem Gebiet (3) und Isolationsge¬ biet (2) im wesentlichen in einer Ebene liegen.
4. Bipolartransiεtor nach einem der Anεprüche 1 biε 2, bei dem die Oberkante deε Iεolationεgebieteε (2) höher liegt alε die Oberkante deε aktiven Gebieteε (3).
5. Herεtellverfahren für einen Bipolartransistor in einem Halbleitersubstrat (1) mit folgenden Schritten:
- Erzeugen eines Isolationεgebietes (2) auf einem Teil der Halbleitersubstratoberfläche, welches ein aktives Gebiet
(3) freiläßt,
- Erzeugen einer Maske (4) , welche eine Öffnung über dem ak- tiven Gebiet (3) und über einem benachbarten Bereich auf¬ weist, - Erzeugen einer Kollektorzone (5) mit Hilfe einer Hochener¬ gie-Implantation in das Halbleitersubstrat (1) unterhalb der Maskenöffnung derart, daß die Kollektorzone (5) einen im wesentlichen konstanten Abstand von der Oberkante des Halbleitersubεtratε und von der Oberkantedes Isolationsge¬ bietes aufweist,
- Erzeugen eines Kontaktloches (14) im Randbereich des Isola¬ tionεgebietes für einen Kollektoranschluß,
- Erzeugen einer Basiεzone (7), eines Basisanschluεεes (6), einer Emitterzone (10) , und eineε Emitteranεchluεεeε (9) in bekannter Weiεe.
6. Herstellverfahren nach Anspruch 5, bei dem das Isolations¬ gebiet (2) vor der Maske (4) für die Hochenergie-Implantation hergestellt wird, und bei dem die Maske (4) eine Öffnung über dem aktiven Gebiet (3) und über einem benachbarten Randbe¬ reich des Isolationsgebieteε (2) aufweist.
7. Herstellverfahren nach Anspruch 5, bei dem daε Isolationε- gebiet (2) nach der Hochenergieimplantation zur Erzeugung der
Kollektorzone (5) hergeεtellt wird.
8. Herstellverfahren nach einem der Ansprüche 5 bis 7, bei dem bei gegebener Dicke deε Iεolationsgebietes (2) die Im- plantationsenergie so eingestellt wird, daß die Kollektorzone (5) an die Unterkante deε Iεolationεgebieteε (2) angrenzt.
9. Herεtellverfahren nach einem der Anεprüche 1 biε 8, bei dem daε Kontaktloch (14) für den Kollektoranεchluß bis auf die Kollektorzone (5) geätzt wird.
10. Herstellverfahren nach einem der Ansprüche 1 bis 9, bei dem als Isolationsgebiet (2) ein Feldoxidgebiet hergestellt wird.
11. Herstellverfahren nach einem der Anεprüche 1 biε 9, bei dem als Isolationsgebiet (2) ein Shallow-trench-Isolationsge- biet hergestellt wird.
PCT/DE1997/000604 1996-03-25 1997-03-25 Bipolartransistor mit hochenergie-implantiertem kollektor und herstellverfahren WO1997036328A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1996111692 DE19611692C2 (de) 1996-03-25 1996-03-25 Bipolartransistor mit Hochenergie-implantiertem Kollektor und Herstellverfahren
DE19611692.9 1996-03-25

Publications (1)

Publication Number Publication Date
WO1997036328A1 true WO1997036328A1 (de) 1997-10-02

Family

ID=7789317

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1997/000604 WO1997036328A1 (de) 1996-03-25 1997-03-25 Bipolartransistor mit hochenergie-implantiertem kollektor und herstellverfahren

Country Status (3)

Country Link
DE (1) DE19611692C2 (de)
TW (1) TW375838B (de)
WO (1) WO1997036328A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19842106A1 (de) * 1998-09-08 2000-03-09 Inst Halbleiterphysik Gmbh Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
DE10239868A1 (de) * 2002-08-29 2004-03-18 Infineon Technologies Ag Verfahren zur Erzeugung von tiefen dotierten Säulenstrukturen in Halbleiterwafern
US7323390B2 (en) 2001-11-30 2008-01-29 Ihp Gmbh - Innovations For High Performance Microelectronics/Institut Fur Innovative Mikroelektronik Semiconductor device and method for production thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858828A (en) * 1997-02-18 1999-01-12 Symbios, Inc. Use of MEV implantation to form vertically modulated N+ buried layer in an NPN bipolar transistor
DE19957113A1 (de) 1999-11-26 2001-06-07 Infineon Technologies Ag Verfahren zur Herstellung eines aktiven Transistorgebietes
DE10306597B4 (de) * 2003-02-17 2005-11-17 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195307A (en) * 1977-07-25 1980-03-25 International Business Machines Corporation Fabricating integrated circuits incorporating high-performance bipolar transistors
EP0071665A1 (de) * 1981-08-08 1983-02-16 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
JPS6120367A (ja) * 1984-07-07 1986-01-29 Sony Corp 半導体装置の製造方法
FR2626406A1 (fr) * 1988-01-22 1989-07-28 France Etat Transistor bipolaire compatible avec la technologie mos
WO1990009678A1 (en) * 1989-02-09 1990-08-23 Interuniversitair Micro-Elektronica Centrum Vzw Bipolar transistor and method for the manufacture thereof
WO1991011028A1 (en) * 1990-01-08 1991-07-25 Harris Corporation Thin, dielectrically isolated island resident transistor structure having low collector resistance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195307A (en) * 1977-07-25 1980-03-25 International Business Machines Corporation Fabricating integrated circuits incorporating high-performance bipolar transistors
EP0071665A1 (de) * 1981-08-08 1983-02-16 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
JPS6120367A (ja) * 1984-07-07 1986-01-29 Sony Corp 半導体装置の製造方法
FR2626406A1 (fr) * 1988-01-22 1989-07-28 France Etat Transistor bipolaire compatible avec la technologie mos
WO1990009678A1 (en) * 1989-02-09 1990-08-23 Interuniversitair Micro-Elektronica Centrum Vzw Bipolar transistor and method for the manufacture thereof
WO1991011028A1 (en) * 1990-01-08 1991-07-25 Harris Corporation Thin, dielectrically isolated island resident transistor structure having low collector resistance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 10, no. 170 (E - 412)<2226> 17 June 1986 (1986-06-17) *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19842106A1 (de) * 1998-09-08 2000-03-09 Inst Halbleiterphysik Gmbh Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
US6627972B1 (en) 1998-09-08 2003-09-30 Institut Fuer Halbleiterphysik Frankfurt (Oder) Gmbh Vertical bipolar transistor
US7323390B2 (en) 2001-11-30 2008-01-29 Ihp Gmbh - Innovations For High Performance Microelectronics/Institut Fur Innovative Mikroelektronik Semiconductor device and method for production thereof
DE10239868A1 (de) * 2002-08-29 2004-03-18 Infineon Technologies Ag Verfahren zur Erzeugung von tiefen dotierten Säulenstrukturen in Halbleiterwafern
DE10239868B4 (de) * 2002-08-29 2005-12-29 Infineon Technologies Ag Verfahren zur Erzeugung von tiefen dotierten Säulenstrukturen in Halbleiterwafern und hierdurch hergestellte Trench-Transistoranordnung

Also Published As

Publication number Publication date
TW375838B (en) 1999-12-01
DE19611692C2 (de) 2002-07-18
DE19611692A1 (de) 1997-10-02

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE19501556C2 (de) Halbleitervorrichtung mit einer Grabenstruktur, Verwendung einer Halbleitervorrichtung mit einer Grabenstruktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Grabenstruktur
EP0227970B1 (de) Verfahren zum gleichzeitigen Herstellen von selbstjustierten bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
EP0219641B1 (de) Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
EP0226892B1 (de) Verfahren zum Herstellen von bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
EP0226890B1 (de) Verfahren zum Herstellen von selbstjustierten Bipolar-Transistorstruksturen mit reduziertem Basisbahnwiderstand
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
EP1741133B1 (de) Verfahren zur herstellung eines planaren spacers, eines zugehörigen bipolartransistors und einer zugehörigen bicmos-schaltungsanordnung
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
WO1997036328A1 (de) Bipolartransistor mit hochenergie-implantiertem kollektor und herstellverfahren
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
EP0002191B1 (de) Integrierte Halbleiteranordnung in I2L-Technik und Verfahren zur Herstellung derselben
EP0570447B1 (de) Verfahren zur Herstellung eines Bipolartransistors
WO2000019535A1 (de) Halbleiterstruktur für halbleiterbauelemente
DE19702320A1 (de) Vertikaler pnp-Transistor
EP1670052B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur
DE19752052A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE19742624A1 (de) Herstellverfahren für einen vertikalen Bipolartransistor
DE3129755C2 (de) Verfahren zur Herstellung einer I&amp;uarr;2&amp;uarr;L-Halbleiterschaltungsanordnung
DE19614162A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE10329664B4 (de) Verfahren zum Kontaktieren einer aktiven Region eines elektronischen Bauelements und elektronisches Bauelement
DE3306702A1 (de) Verfahren zur bildung eines halbleiteraufbaus an halbleiter-bauteilen
DE2627307B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: JP

Ref document number: 97533937

Format of ref document f/p: F

122 Ep: pct application non-entry in european phase