FR2626406A1 - Transistor bipolaire compatible avec la technologie mos - Google Patents

Transistor bipolaire compatible avec la technologie mos Download PDF

Info

Publication number
FR2626406A1
FR2626406A1 FR8800702A FR8800702A FR2626406A1 FR 2626406 A1 FR2626406 A1 FR 2626406A1 FR 8800702 A FR8800702 A FR 8800702A FR 8800702 A FR8800702 A FR 8800702A FR 2626406 A1 FR2626406 A1 FR 2626406A1
Authority
FR
France
Prior art keywords
region
electrode
bipolar transistor
regions
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8800702A
Other languages
English (en)
Other versions
FR2626406B1 (fr
Inventor
Alain Nouailhat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etat Francais
Original Assignee
Etat Francais
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etat Francais filed Critical Etat Francais
Priority to FR8800702A priority Critical patent/FR2626406B1/fr
Publication of FR2626406A1 publication Critical patent/FR2626406A1/fr
Application granted granted Critical
Publication of FR2626406B1 publication Critical patent/FR2626406B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Un transistor bipolaire TB selon l'invention, par exemple de type NPN, comprend classiquement un caisson de collecteur 3 implanté dans un substrat 1 et une région de base 4, 5 localisée superficiellement dans le substrat. Le transistor bipolaire est caractérisé par une région d'émetteur 6, 7 saillante au-dessus de la région active de base 4 et recouverte par une couche isolante 10 aussi bien latéralement que par-dessus. Cette caractéristique du transistor bipolaire TB facilite son intégration avec des transistors MOS TMa, TMb pour constituer des circuits du type BI-CMOS notamment grâce à des formations et recouvrements par couche isolante 10 simultanés des grilles 5a-6a, 5b-6b du transistor MOS et de l'émetteur 6, 7 du transistor bipolaire.

Description

Transistor bipolaire compatible avec la technologie MOS
La présente invention concerne un transistor bipolaire comprenant un substrat semi-conducteur d'un type de conductivité prédéterminé, une région active du collecteur du transistor localisée dans un premier plan d'implantation du substrat axant un type de conductivité opposé au type de conductivité prédéterminé, une région active de la base du transistor localisée dans un second plan d'implantation du type de conductivité prédéterminé susjacent au premier plan, et une région active du type de conductivité opposé relative à l'émetteur du transistor. L'invention concerne également la fabrication de ce transistor bipolaire.
Actuellement, dans un tel transistor bipolaire, la région active d'émetteur est implantée superficiellement et limitativement dans le second plan d'implantation définissant la région active de base sur une face principale du substrat. Cette troisième implantation est réalisée après avoir recouvert la région de base par une couche mince isolante de diélectrique, tel que oxyde de silicium, et pratiquée une ouverture dans la couche isolante au-dessus de la zone où doit etre implantée la région active d'émetteur. Puis, cette ouverture est comblée par le diélectrique et par un contact métallique d'émetteur déposé dans un trou du diélectrique.
Cette implantation d'émetteur présente essentiellement deus inconvénients lorsque le transistor bipolaire doit etre intégré dans un circuit à échelle d'intégration très élevée du type x,ESI, où les zones de contact de l'émetteur et de la base sont très voisines.
Du point de vue fonctionnel, du fait que la région active de l'émetteur est elle-meme implantée dans la région active de base dans un troisième plan d'implantation ou sont localisées généralement des zones de contact surdopées de la base, un-courant de fuite, non négligeable, s'établit entre les bordures latérales de la région active d'émetteur et les régions de contact de base, lorsque le transistor est saturé. Ceci est équivalent à une diode placée en parallèle entre la base et l'émetteur, ce qui tend à augmenter la tension de blocage du transistor.
Du point de s-ue structurel, cette Hecnnologie se prote mal l'intégration du transistor bipolaire dans un circuit contenant des transistors MOS , dont les régions de drain et source sont localisées dans la second plan d'implantation et dont la grille est saillante et superposée au second plan Implantation à travers une couche mince de diélectrique. En outre, le transistor bipolaire occupe une zone d'implantation relativement grande à cause de l'implantation de la région d'émetteur dans la région de base à travers une ouverture de la couche isolante superficielle.
La présente invention vise donc a fournir un transistor bipolaire éliminant les inconvénients des zones de débordement latérales de la région d'émetteur dans la région de base, et s'adaptant aisément à son intégration avec des composants MOS, afin de réaliser des circuits du type BI-MOS ou BI-CMOS.
A cette fin, un transistor bipolaire comprenant un substrat semiconducteur d'un type de conductivité prédéterminé, une région active ayant un type de conductivité opposé au type de conductivité prédéterminé et relative à une première électrode et localisée dans un premier plan d'implantation du substrat, une région active de base du type de conductivité prédéterminé localisée dans un second plan d'implantation susjacent au premier plan d'implantation, et au moins une région du type de conductivité opposé relative à une troisième électrode du transistor, est, selon l'invention, caractérisé en ce que la région de la troisième électrode est saillante au-dessus de la région active de base sur le second plan d'implantation et est recouverte d'une couche isolante aussi bien latéralement que par-dessus.Afin de fixer les idées, on se référera dans la suite à un transistor bipolaire comprenant en tant que première électrode, un seul collecteur, et en tant que troisième électrode , un émetteur, comme pour le transistor commenté ci-dessus selon la technique antérieure.
Le transistor bipolaire selon l'invention peut ainsi ne pas comporter un troisième plan d'implantation, et le second plan d'implantation concerne aussi bien celui de la région de base du transistor bipolaire que celui des régions actives de source et de drain de transistors MOS ou CMOS à intégrer dans le même substrat.
Selon une réalisation pr'f'r-'eJ la région d'émetteur est constituée par la superposition d'une région active d'émetteur en silicium polycristallin dopé et d'une région de contact d'émetteur conductrice en silicide de métal, tel que silicide de tungstène, ces deux régions d'émetteur étant sus acentes la région active de base et ayant des bordures raides parfaitement délimitées par photogravure et se dressant sur le second plan implantation. Cette localisation de région d'émetteur au-dessus de la région de base et la délimitation précise de celle-ci permet non-seulement d'améliorer les caractéristiques du transistor mais également de réduire sa surface d'implantation.En effet, comparativement au transistor bipolaire connu, la région d'émetteur selon l'invention est obtenue par une surgravure au-dessus de la région de base qui se traduit par un amaigrissement de l'émetteur, et non par un él#argissement lorsque la région d'émetteur est Implantée à travers une fenêtre d'isolant dans la région de base. Le transistor selon l'invention convient donc à une intégration très élevée de composants et offre une vitesse de fonctionnement levée.
De préférence, selon l'invention, la fabrication du transistor fait appel à des techniques connues en ce qui concerne les première et seconde implantations relatives aux régions de collecteur et de base. Après ces deux implantations, une couche de matériau de la région d'émetteur dit troisième électrode est déposée sur le substrat en recouvrant la région de hase et, le cas échéant, est dopée sans atteindre la région de base, est éliminée à l'exception de la région d'émetteur, et est recouverte par ladite couche isolante dans laquelle peuvent être ouvertes des fenêtres pour implanter des régions de contact surdopées de la base.
Avantageusement, ces différentes opérations de formation de la région d'émetteur dit troisième électrode et de recouvrement de celle-ci par une couche isolante peuvent être réalisées simultanément avec les opérations de formation et de recouvrement de régions de grilles de transistors ::OS en vue de réaliser un circuit électronique du type BI-CtrOS.
D'autres caractéristiques et avantages de la présente invention apparaltront plus clairement å la lecture de la description sul-7a..te détaillée de plusieurs réalisations préférées selon l'invention, en référence aux dessins annexés correspondants dans lesquels
- la Fig. 1 est une vue en coupe schématique d'un transistor bipolaire NPN selon l'invention
- la Fig. 2 est une vue en coupe schématique d'un circuit électronique BI-CMOS selon la technique antérieure, comprenant un transistor MOS à canal N, un transistor MOS à canal P et. un transistor bipolaire NPN ayant des structures connues ; et
- la Fig. 3 est une vue en coupe schématique d'un circuit électronique BI-CMOS selon l'invention, comprenant à la fois les deux transistors MOS montrés à la Fig. 9 et le transistor bipolaire
NPN selon l'invention montré à la Fig. 1.
Un transistor bipolaire TB du type NPN selon l'invention comprend, en tant que première électrode, un seul collecteur du type de conductivité dit opposé N, une base du type de conductivité dit prédéterminé P, et un émetteur de type N, en tant que troisième électrode du type de conductivité opposé. Dans la suite, divers matériaux constitutifs et diverses dimensions relatifs au transistor TB sont indiqués à titre d'exemple de réalisation pratique.
Dans une plaquette de silicium 1 dopée avec des impuretés de type P sont délimitées des zones actives, telles que celles relatives audit transistor bipolaire selon l'invention, qui sont obtenues classiquement en faisant appel à la technique LOCOS ( en anglais "local oxidation of silicon") développée principalement pour les transistors MOS complémentaires, dits CLOS. On crée ainsi à partir d'une face principale du substrat 1, des zones d'isolation latérales ou cloisons épaisses 2 ainsi que la région active intrinsèque du collecteur 3 du type de conductivité opposé N constituant un caisson destiné à renfermer la zone active de la jonction NPN du transistor.
La construction des zones d'isolation latérales 2 consiste essentiellement à recouvrir le substrat de silicium de type P, par une couche de nitrure de silicium Si 3nu à ouvrir des fenêtres par gravure ionique du Si354, puis à soumettre la plaquette à haute température en atmosphère oxydante afin de former les cloisons 9 au niveau des fenêtres, et à élir-e-r cout le nitrure de fl2lciur superficiel par de l'acide phosphorique chaud. Avant- ltoxydation localisée, une implantation fine d'un dopant de type < peut etre effectuée.Le caisson rétrograde de la région de collecteur 3 est obtenu par implantation ionique d'ions phosphore sous 9GO ke'7, afin d'obtenir une région de collecteur 3 ayant une concentration d'impureté de type N de 6.1013 cm supérieure à celle des impuretés de type P dans le substrat 1. Cette implantation de la région active de collecteur est suivie d'un recuit à 1050 C pendant 2 heures 30 mn environ afin de restructurer le réseau cristallin.
En pratique, la hauteur des cloisons 2 est de l'ordre de 1 pm, et celle du caisson de collecteur est de l'ordre de 1,3 pm.
Une première implantation de la base du transistor TB concerne la région active 4 proprement dite de la base entre les régions actives des collecteur et émetteur du transistor TS, ainsi que des régions de contact 5 de la base qui seront surdopées après formation de la région d'émetteur du transistor. Les régions de base 4 et 5 du type p sont réalisées dans un plan d'implantation superficiel sur la région de collecteur 3 entre des cloisons épaisses 2 servant de masque, par implantation ionique de bore sous 40 keV afin d'atteindre une concentratIon d'impuretés de type P, en l'occurrence de bore, de l'ordre de 1014 cm-1 dans les régions 4 et 5.L'épaisseur de la région de base 4 ainsi implantée est pratiquement réduite de moitié par rapport s un transistor bipolaire connu.
Des régions active et de contact 6 et 7 de l'émetteur du transistor TE sont ensuite formées en recouvrant sensiblement ladite face principale du substrat, par une couche de silicium polycristallin 6 ayant une épaisseur de C,24 zm, puis par une couche conductrice 7 de silicide de tungstène Wsi2, ou bien de silicide de tantale, ayant une épaisseur de 0,17 m. La région globale d'émetteur 6 + 7 est ainsi constituée par une couche de polycide, c'est-à-dire une couche composite comprenant du polysilicium et un silicide de métal. Toutefois, le silicide de métal peut être remplacé par un métal, tel que aluminium ou molybdène.La résistivité du polycristallin est diminuée s environ 1 Ohm/cm trace à la diffusion d'ions phosphore sous faible énergie i travers la mince coucha de tSin afin d'obtenir une région active d'émetteur 6 de type N+ ' ayant une densité de phosphore égale à
-3 2.1021 cm . Puis, les couches de polysilicium et de silicide de métal sont éliminées par masquage et photogravure anisotrope à l'e#ception des régions d'émetteur 6 et 7. Le contour reetangula re des régions d'émetteur est ainsi parfaitement défini au-dessus de la région active de base 4.
La mise en oeuvre d'une telle technique de gravure anisotrope du polysilicium et du polycide, effectuée généralement par gravure ionique réactive, confère des parois latérales de l'émetteur ainsi réalisé parfaitement perpendiculaires à la face principale du substrat et ayant des dimensions bien déterminées.
Ceci constitue un avantage important par rapport aux procédés connus de fabrication de transistors bipolaires selon lesquels l'émetteur 6t peut être obtenu par remplissage de polysilicium dans une ouverture pratiquée dans une couche d'oxyde de silicium 10 déposée sur le substrat, comme montré à la Fig. 2 pour un transistor bipolaire connu tb. Toutefois, il s'avère que le remplissage avec du polysilicium dans une ouverture de faible dimension est difficilement réalisable. En outre, ceci conduit à effectuer une telle ouverture dans l'oxyde de silicium avec des flancs arrondis et évasés vers le haut.La gravure dans l'oxyde de silicium avec contrôle de pente et le recuit thermique de l'onde de silicium pour arrondir les ouvertures sont des techniques efficaces et sont, cependant, relativement peu précises en ce qui concerne les dimensions latérales des ouvertures. Par conséquent, un émetteur réalisé selon la technique antérieure est moins fiable en raison du remplissage de l'ouverture imprécise par du polysilicium et ne peut qu'offrir des dimensions latérales relativement grandes, par exemple de l'ordre de 2 pm, alors que la réalisation d'émetteur par gravure anisotrope selon l'invention autorise des dimensions plus faibles, de l'ordre du micron, et accot la fiabilité.
Ensuite, pour fabriquer le transistor bipolaire TP selon l'invention, une couche isolante 10 de SiO2 ayant une épaisseur de l'ordre de 1 pm est déposée sur les régions d'émetteur 6 et 7 et sur les régions de contact de base 5. Dans la couche d'oxyde de silicium 10 sont ménagées ces fenêtres par photograsure localisée afin d'accéder à nouveau aux régions emtrinsèques de contact de base 5. A ce stade, il apparat que les régions d'émetteur 6 et 7 sont localisées sur ledit second plan d'implantation relatif à la région active de base 4 et Sont sensiblement moins larges que celle-ci, la région active d'émetteur 6 ne débordant pas latéralement dans la région active de base 4.Il est en outre possible, préalablement au dépôt de la couche 10, de réaliser des espaceurs isolants 8 en oxyde de silicium sur les bords latéraux de l'émetteur, d'une façon connue en soi telle que par dépôt d'oxyde de silicium et gravure partielle pour ne laisser subsister de l'oxyde 8 que dans des zones concaves latérales aux régions d'émetteur 6 et 7.
Une implantation ionique de bore sous une énergie plus faible que la précédente, soit de l'ordre de 30 keV, permet de doper fortement et superficiellement les régions 5 afin de former des régions de contact de base de type P ayant une très faible résistivité, et des régions de base intrinsèques 9 sous-jacentes aux aux régions 5 avec une concentration de bore de 2.1015 cm . La couche isolante 10 subjacente et latérale aux régions d'émetteur 6 et 7 constitue un barrage aux ions dopants de bore du fait que la couche 10 produit un écartement contrôlé entre le bord latéral 45 de la région dopée P 9 et le bord latéral de la région active d'émetteur 6.
On procède ensuite à l'ouverture d'un trou dans la couche isolante 10 pour implanter une région de contact de type N J1 du collecteur du transistor TB, à l'ouverture de trous dans la couche 10 au-dessus notamment des zones de contact 5, et finalement à la métallisation des trous pour réaliser des contacts métalliques 12 et 14 du collecteur, de l'émetteur (non représenté) et de la base respectivement et d'autres chemins conducteurs superficiels selon la topographie souhaitée. Puis un recuit rapide du substrat supportant le transistor est effectué. Le transistor ainsi implanté est prêt à être encapsulé par enrobage hermétique.
Afin de mieux appréhender l'un des avantages principaux de l'invention au sujet de la fabrication de circuit du type BI-CMOS, on a représenté dans la Fig. 2 un circuit P-I-CMOS selon la technique antérieure comprenant un transistor MOS TMa à canal du type de conductivité opposé N, un transistor MOS TMb à canal du type de conductivité prédéterminé P, et un transistor bipolaire NPN tb. Le transistor bipolaire tb comporte un caisson de région active de collecteur 3t de type N avec région de contact lit et contact métallique 12t. Superficiellement dans le caisson 3t sont prévues une région active de base St de type P avec contact métallique 14t, ainsi qu'une région active d'émetteur 6t de type N avec contact métallique 16t.Comme déjà dit, dans le transistor bipolaire tb selon la technique antérieure, la région d'émetteur 6t est implantée superficIellement et limitativement dans la région active de base St. L'implantation de la région d'émetteur 6t est effectuée après dépot d'une couche d'oxyde de silicium 10 sur la face principale du substrat, et ouverture par gravure de la couche d'oxyde 10 au-dessus d'une zone d'implantation de la région 6t.
Dans la Fig. 3 est représenté un circuit électronique du type BI-CMOS selon l'invention, comprenant également les transistors MOS
TMa et TMb et le transistor bipolaire TB selon l'invention, tel que décrit en référence à la Fig. 1. Comme dans la Fig. 2, les zones actives des transistors ma, TtIb et T3 sont localisées par des zones d'isolation latérales 9 dans le substrat de type P, 1, dans lequel on retrouve classiquement une région de canal Sa du transistor TMa à canal N dans le substrat 1 lui-même, un caisson de région de canal 3b de type N du transIstor TMb à canal P, et le caisson de collecteur 3 de type N du transistor bipolaire TB.
La structure des transistors MOS Ta et T'~b est par ailleurs bien connue. Brièvement, chacun des transistors TMa et TMb comprend centralement et superposées à la région active de canal, une couche isolante d'oxyde de silicium mince 15a, 15b, une région active de grille 6a, 6b en polysilicium dopé par du phosphore, et une région de contact de grille 7a, 7b en silicide de métal, tel que silicide de tungstène ou bien silicide de tantale, ou en métal, tel que aluminium ou molybdène.Latéralement à la région active de canal dans la région de canal 3a, 3b, et contre des zones d'isolation latérales respectives 2, le transistor TMa3 Tlb comprend des régions actives extrinsèques Sa, Db et intrinsèques 9a, 9b de source et de drain implantées superficiellement.La couche d'ousd mince 15a, lib et la région de grille 6a-7a, 6b-7b sont de préférence bordées latéralement par des espaceurs isolants Ea, 8h en oxyde de silicium Si02, et sont recouvertes par une couche d'oxyde de silicium 10 aussi bien latéralement que par-dessus. mans la couche 10 sont prévus des trous pour recevoir notamment des contacts métalliques 14a, 14b des source et draine contact avec les régions extrinsèques des source et drain Sa, 5b respectivement.
Comme cela apparaît à la Fig. 3, les régions actives et de contact de base extrinsèque 4-5 du transistor bipolaire TB et les régions de source et de drain extrinsèques Sa et 5b des transistors
MOS sont localisées dans un même second plan d'implantation dans le substrat 1, les régions d'émetteur 6 et 7 du transistor TB et les régions de grille 6a et 7a, et 6b et sb des transistors TMa et TMb ont des mêmes épaisseurs respectivement et sont saillantes au-dessus de la surface principale du substrat 1, et la même couche isolante 10 recouvre aussi bien latéralement que par-dessus les régions d'émetteur 6 et 7 et les régions de grille 6e et 7a, et 6h et 7b Ces différentes caractéristiques principales de la structure du circuit montré à la Fig. 3 ne sont pas incluses dans le circuit montré à la Fig. 2 et facilitent la fabrication du circuit selon l'invention, comme cela apparaitra dans la suite. En effet, lesdites caractéristiques contribuent à effectuer des opératIons qui sont analogues pour la fabrication des transistors MOS et du transistor bipolaire et qui peuvent etre simultanées, ce qui accroît la rapidité d'exécution des opérations et diminue le coût de circuit BI-CMOS.
On décrit maintenant un procédé préféré de fabrication du circuit BI-CMOS montré à la Fig. 3 dans lequel on retrousse des étapes de fabrication du transistor bipolaire TB déjà décrites, et des étapes de fabrication connues de transistors MOS.
Selon la technique connue LOCOS sont définies sur la face principale du substrat 1 de type P, les localisations des zones actives des transistors correspondant à la zone de collecteur 3 et aux zones de canal Sa et 3b. Cette localisation de zones actives fait suite à la réalisation de vignettes de nitrure de silicium Si N, (non représentées) sur les futures zones actives de tous les transistors Tibia, TPo et B et a la création de zones d'isolation latérales ou cloisons épaisses 2 entre zones actives.
Une implantation ionique de dopant donneur de t--?e N, tel que phosphore, sous énergie élevée, de ltordre- de 900 keV, est effectuée dans des zones actives du transistor MOS T'# à canal P et du transistor bipolaire TB afin de constituer et délimiter simultanément dans le substrat 1 et entre les cloisons isolantes correspondantes 2, le caisson de canal 3b du transistor TMb et le caisson de collecteur 3 du transistor TB, ces caissons ayant une même hauteur.
Une couche d'oxyde mince SiO2 est déposée sur toutes les zones actives 3a, 3b et 3 des transistors. Cette couche d'oxyde mince forme simultanément les couches 15a et 15b sous les grilles ultérieures des transistors MOS TMa et Tx et une couche d'oxyde (non représentée) indiquée en 15, sur la zone active du transistor bipolaire TB.
La zone de base extrinsèque 4-5 du transistor bipolaire TB est alors constituée par implantation ionique de dopant accepteur de type P, tel que bore, sous énergie faible de l'ordre de 40 keV, à travers la couche 15, entre les cloisons épaisses correspondantes 2. Puis la couche d'oxyde mince est désoxydée pour etre enlevée uniquement au-dessus de la région active 3 du transistor bipolaire
TB.
On procède alors à la formation simultanée des grilles des transistors MOS et de l'émetteur du transistor bipolaire. Cette formation de grille et d'émetteur consiste successivement en un dépôt de silicium polycristallin 6a-6b-6 et un dépôt de silicide de métal, ou bien de métal, 7a-7b-7 sur toute la surface du substrat 1, et en une implantation ionique de dopant donneur de type N, tel que phosphore, sous faible énergie dans le silicium polycristallin 6a-6b-6 à travers la couche de silicide ou de métal 7a-7b-7.Des gravures anisotropes localisées de la couche d'oxyde 15a-1Db, de la couche de polysilicium 6a-6b-6 et de la couche de silicide ou de métal 7a-7b-7 sur les zones actives des transistors MOS TMa et TMb et une gravure anisotrope localisée de la couche de polysilicium 6a-6b-6 et de la couche de silicide ou de métal -7a-7b-7 sur la zone active du transistor bipolaire TB permettent de constituer sir,ultanect les régions de ~ grille saillantes Sa a et b r:-# et la région d'émetteur saillante 6-7 avec des contours précis et bords latéraux perpendiculaires à la surface principale du substrat 1.
Les régions de source et drain extrinsèques des transistors MOS sont ensuite implantées. A cette fin, on procède par exemple, d'abord à une implantation ionique de dopant donneur de type N, tel que phosphore, sous faible énergie dans la zone active du transistor à canal N, Sima, sur des surfaces de laquelle ont été éliminées par gravure les couches 15a, 6a et 7a afin de constituer les régions de source et drain Sa. Puis on procède d'une manière analogue à une implantation ionique de dopant accepteur de type P, tel que bore, sous faible énergie dans la zone active du transistor à canal P, TMb, sur la surface de laquelle ont été éliminées par gravure les couches 15b, 6a et 7b afin de constituer les régions de source et drain 5b.
Une couche isolante 10 de SiO # est déposée sur toute la surface du substrat 1, et recouvre en particulier latéralement et par-dessus les régions de grille 6a-7a et 6b-7b et la région d'émetteur 6-7 ainsi que les régions de source et drain extrinsèques Sa et 5b et les régions de base extrinsèques 5. Des fenêtres sont pratiquées dans la couche d'oxyde 10 par photogravure localisée afin d'accéder aux régions extrinsèques de source, de drain et de base superficielles dans le substrat entre les grilles et émetteur et les cloisons isolantes 2.Comme pour la fabrication du transistor bipolaire montré à la Fig. 1, de préférence avant le recouvrement des régions de grille 6a-7a et 6b-7b et de la région d'émetteur 6-7 par la couche isolante 10 sont réalisés des espaceurs isolants concaves Sa, Ub et 8 respectivement latéraux au: régions de grille 6a-7a et 6b-7b et à la région d'émetteur 6-7. Les espaceurs latéraux sont obtenus par dépot de SiO2 et gravure partielle.
Dans les fenêtres ouvertes dans la couche isolante 10 sont ensuite diffusées des dopants prédéterminés pour implanter ioniquement les régions intrinsèques de source et drain et de base respectivement sous-jacentes aux régions sa, b et 5. Par exemple, on procède d'abord à une implantation ionique de dopant accepteur de type P, tel que phosphore, sous faible énergie à travers les fenêtres ménagées dans la couche 1G sur les régions actives 3h et 3 des transistors TStb et TB afin de constituer simultanément les régions intrinsèques de source et drain 9b et les régions intrinsèques de base 9.Puis, une implantation ionique de dopant donneur de type N, tel que bore, sous faible énergie est effectuée à travers les fenetres ménagées dans la couche 10 sur la région active Sb du transistor MOS à canal M TMa afin de constituer les régions intrinsèques de source et drain 9a.
Finalement et d'une manière classique, une région de contact de collecteur de type N 11 est implantée superficiellement dans le caisson de collecteur 3 à travers un trou pratiqué dans la couche isolante 10. D'autres trous sont pratiqués dans la couche 10 et métallisés pour divers contacts, tels que contacts de source et drain 14a du transistor Tria, contacts de source et drain 14b du transistor T.Mb et contact de base 14 du transistor bipolaire TB.
Bien entendu, en pratique un circuit électronique BI-CMOS selon l'invention peut comprendre plusieurs transistors MOS à canal
N, plusieurs transistors MOS à canal P, ainsi que plusieurs transistors bipolaires NPN et également plusieurs transistors bipolaires PNP. Lorsque le circuit comprend des transistors PNP, certaines étapes de fabrication de ces transistors PNP peuvent etre réalisées simultanément avec des étapes de fabrication de transistors MOS à canal N, comme les régions intrinsèques de source, drain et base de type N.
En outre, selon d'autres variantes, le substrat peut etre du type de conductivité N. Dans ce cas, les transistors bipolaires PNP et les transistors MOS à canal N possèdent des caissons de type P, analogues aux caissons 3 et#Sb.
Dans toutes les réalisations peuvent être prévues des couches enterrées surdopées au fond des régions ou caissons 3, Sa et 3b.
Selon d'autres réalisations de l'invention, un transistor bipolaire comprend une région de collecteur ou plusieurs régions de collecteur 6 et 7, en tant que régions actives et de contact d'une ou plusieurs troisièmes électrodes, fabriquées de la meme manière que la région d'émetteur du transistor 33 décrit ci-dessus, et séparées sur la grande face du substrat 1 et susjacentes et saillantes à la région de base fi implantée superficiellement dans une région active intrinsèque d'émetteur 3.

Claims (14)

REVENDICATIONS
1 - Transistor bipolaire comprenant, dans un substrat semiconducteur (1), une région active (3) ayant -cn type de conductivité (N) opposé à un type de conductivité prédéterminé (P) et relative à une première électrode localisée dans un premier plan d'implantation du substrat, une région active de base (4) du type ce conductivité prédéterminé (P) localisée dans un second plan d'implantation sus-jacent au premier plan d'implantation, et au moins une région du type de conductivité opposé (N) relative à une troisième électrode du transistor, caractérisé en ce que la région de la troisième électrode (6,7) est saillante au-dessus de la région active de base (4) sur le second plan d'implantation et est recouverte d'une couche isolante (10) aussi bien latéralement que par-dessus.
2 - Transistor bipolaire conforme à revendication 1, caractérisé en ce que la région de la troisième électrode comprend une région active de troisième électrode (6) superposée au moins à une partie de la région active de base (4).
3 - Transistor bipolaire conforme à la revendication 2, caractérisée en ce que la région active de troisième électrode (6) est un semiconducteur, tel que polysilicium, dopé avec un dopant (phosphore) du type de conductivité opposé (hot), et en ce qu'une région de contact de troisième électrode (7) est superposée à la région active de troisième électrode (6) et est constituée par- un silicide de métal, tel que L'Si2, ou par un métal.
4 - Procédé de fabrication du transistor bipolaire conforme à l'une quelconque des revendications 1 à 3, caractérisé en ce que, après des première et seconde implantations des régions actives de la première électrode (3) et de la base (4) dans le substrat (1), une couche de matériau de la région de la troisième électrode (6, 7) est déposée sur le substrat en recouvrant sensiblement la région de base (4), est éliminée par gravure à l'exception-de la région de troisième électrode (6, 7), et est recouverte par ladite couche isolante (10).
5 - Procédé conforme à la revendication 4, caractérisé en ce que le dépôt de la couche de matériau de la région de troisième électrode consiste en un dépôt d'un semiconducteur pour constituer une région active de troisième électrode (6), puis un dépot de silicide de métal (WSi ,) ou de métal pour constituer une région de contact de troisième électrode er enfin un dopaGe åu semiconducteur de la région active de troisième électrode (6) avec un dopant de type de conductivité opposé (N).
6 - Procédé conforme à la revendication 4 ou 5, caractérisé en ce que, après formation de la région de troisième électrode (6, 7) et avant recouvrement de celle-ci par ladite couche isolante, une couche de matériau isolant est déposée, puis est partiellement enlevée par gravure afin de ne laisser subsister des espaceurs isolants (8) contre des bords latéraux de la région de troisième électrode (6,7).
7 - Procédé de fabrication d'un circuit électronique comprenant au moins un transistor MGS (sima, T"b) et au moins un transistor bipolaire conforme à l'une quelconque des revendications 1 à 3, dans un même substrat semiconducteur (1), caractérisé par une formation simultanée d'une région de grille ~6a, 7a ; 5b, 7b) du transistor MOS (TMa, T > 1b) et de la région de troisième électrode (6, 7) du transistor bipolaire fTB).
8 - Procédé conforme à la revendication 7, caractérisé en ce que ladite formation simultanée consiste en un dépôt de couche de matériau semiconducteur pour lesdites régions de grille et de troisième électrode (6a, 7a ; 6b, 75 6, 7) sur le substrat (1), puis en une élimination par gravure localisée de ladite couche de matériau semiconducteur afin de constituer simultanément la région de grille (6a, 7a ; 6b, 7b) du transistor MOS (TMa, T.Ib) et la région de troisième électrode du transistor bipolaire (TB).
9 - Procédé conforme à la revendication 8, caractérisé en ce que le dépôt de couche de matériau semiconducteur consiste successivement en un dépôt de semiconducteur, tel que polycristallin, pour régions actives de grille et de troisième électrode (6a, 6b, 6) et un dépôt de silicide de métal (t;Si#) ou de métal (Mo, Al) pour régions de contact de grille et de troisième électrode (7a, 7b, 7).
10 - Procédé conforme à la revendication 9, caractérisé er ce qu'il comprend, après le dépôt de silicide de métal ou de métal, une implantation ionique d'un dopant (phosphore) dans ledit semiconducteur (6a, 6b, 6).
li - Procédé de fabrication d'un circuit llectrorique comprenant au moins un transistor MOS (TMa, T#Ib) et au moins un transistor bipolaire (TB) conforme à l'une quelconque des revendications 1 à 3, dans un même substrat semiconducteur (1),
caractérisé en ce qu'il comprend, en outre,
après localisation de zones actives (3a, 3b, 3) desdits transistors (TMa, TMb, TB) entre des zones d'isolation (2) dans ledit substrat (1), les étapes suivantes relatives à la formation de zones de source, drain et grille (5a, 5b ; 6a-7a ; 6b-7b) du transistor MOS (tala, TMb) et des zones de base et de troisième électrode (5 ;
6-7) du transistor bipolaire (TB)
- formation d'une couche d'oxyde mince (15a, 15b, 15) simultanément sur les zones actives (3a, 3b, 3) desdits transistors (TMa, Tllb, TB),
- implantation ionique d'un dopant (bore) du type de conductivité prédéterminé (P) dans la zone active (3) du transistor bipolaire (TB) afin de constituer une zone de base extrInsèque (5) et intrinsèque (4) du transistor bipolaire (TB),
- enlèvement par désoxydation de la couche d'oxyde mince (15) sur la zone active (3) du transistor bipolaire (TB),
- dépôt de couche de matériau semiconducteur dans les régions de grille et de troisième électrode (6a, 7a ; 6b, 7b ; 6, 7) sur tout le substrat (1),
- élimination par gravure localisée de ladite couche de matériau semiconducteur afin de constituer simultanément une région de grille (6a, 7a ; 6b, 7b) du transistor MOS (TMa, T2tb) et une région de troisième électrode (6, 7) du transistor bipolaire (TB),
- implantation ionique de dopant prédéterminé (type N ou P) dans la zone active (3a, 3b) du transistor MOS (TMa, TMb! sur laquelle a été éliminée ladite couche de matériau semiconducteur afin de constituer des régions de drain et- source (5a, 5b~ du transistor MOS (TMa, T3Mb), et
- recouvrement aussi bien latéralement que par-dessus des régions de grille de troisième électrode (6a, 7a ; 6b 7b ; 6, 7) par dépôt puis par gravure localisée d'une couche isolante (10) pour ouvrir des fenêtres pour régions de source et drain (5a, 5b) du transistor MOS (TMa, 1Mb) et région de base extrinsèque (5) du transistor bipolaire (131.
12 - Procédé conforme à la revendication 11, caractérisé en ce que le dépôt d'une couche de matériau semiconducteur pour régions de grille et de troisième électrode consiste successivement en un dépôt d'un semiconducteur, tel que foI'si1icium, pour régions actives de grille et de troisième électrode (6a, 6b, 6), un dêpot de silicide de métal (WSi2) ou de métal (Mo, < 1) pour régions de contact de grille et de troisième électrode (7a, 7b, 7), et enfin une implantation ionique d'un dopant (phosphore) du type de conductivité (N) opposé au type de conductivité prédéterminé (P) dans les régions actives de grille et de troisième électrode (6a, 6b, 6).
13 - Procédé conforme à la revendication 11 ou 12, caractérisé en ce que, avant recouvrement des régions de grille et de troisième électrode (6a, 7a ; 6b, 7b ; 6, 7) par la couche isolante l10), une couche de matériau isolant est déposée, puis est partiellement enlevée par gravure afin de ne laisser subsister des espaceurs isolants (8a, 8b, 8) contre des bords latéraux des régions de grille et de troisième électrode.
14 - Procédé conforme à l'une quelconque des revendications 11 à 13, caractérisé en ce qu'après ouverture des fenetres, est effectuée, lorsque le transistor MOS (lX2D) a un canal ayant le type de conductivité prédéterminé (P), une implantation ionique d'un dopant du type de conductivité prédéterminé (P) afin de constituer simultanément des régions de source et drain intrinsèques (9b, du transistor MOS et des régions de base intrinsèques (9) du transistor bipolaire (TB).
15 - Procédé conforme à l'pne quelconque des revendications 11 à 14, caractérisé en ce que, avant la formation de la couche d'oxyde mince (15a, 15b, 15), sont constitués simultanément un caisson de région de première électrode (3) du transistor bipolaire (TB) et, lorsque le transistor MOS (TE) a un canal ayant le type de conductivité prédéterminé (P), un caisson de région de canal (3b) du transistor MOS (TMb), par implantation ionique d'un dopant (phosphore) de type de conductivité (N) opposé au type de conductivité prédéterminé (P).
FR8800702A 1988-01-22 1988-01-22 Transistor bipolaire compatible avec la technologie mos Expired - Lifetime FR2626406B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8800702A FR2626406B1 (fr) 1988-01-22 1988-01-22 Transistor bipolaire compatible avec la technologie mos

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8800702A FR2626406B1 (fr) 1988-01-22 1988-01-22 Transistor bipolaire compatible avec la technologie mos

Publications (2)

Publication Number Publication Date
FR2626406A1 true FR2626406A1 (fr) 1989-07-28
FR2626406B1 FR2626406B1 (fr) 1992-01-24

Family

ID=9362525

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8800702A Expired - Lifetime FR2626406B1 (fr) 1988-01-22 1988-01-22 Transistor bipolaire compatible avec la technologie mos

Country Status (1)

Country Link
FR (1) FR2626406B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2672733A1 (fr) * 1991-02-13 1992-08-14 France Telecom Perfectionnement au collecteur d'un transistor bipolaire compatible avec la technologie mos.
WO1997036328A1 (fr) * 1996-03-25 1997-10-02 Siemens Aktiengesellschaft Transistor bipolaire avec collecteur implante a haute energie, et procede de production correspondant

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160965A (ja) * 1985-01-08 1986-07-21 Matsushita Electric Ind Co Ltd 半導体集積回路装置
EP0196757A2 (fr) * 1985-03-23 1986-10-08 Stc Plc Dispositif semi-conducteur comprenant un transistor bipolaire et un transistor MOS et sa méthode de fabrication
WO1987006764A1 (fr) * 1986-04-23 1987-11-05 American Telephone & Telegraph Company Procede de fabrication de dispositifs semiconducteurs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160965A (ja) * 1985-01-08 1986-07-21 Matsushita Electric Ind Co Ltd 半導体集積回路装置
EP0196757A2 (fr) * 1985-03-23 1986-10-08 Stc Plc Dispositif semi-conducteur comprenant un transistor bipolaire et un transistor MOS et sa méthode de fabrication
EP0234054A1 (fr) * 1985-03-23 1987-09-02 Stc Plc Procédé de fabrication d'un transistor bipolaire
WO1987006764A1 (fr) * 1986-04-23 1987-11-05 American Telephone & Telegraph Company Procede de fabrication de dispositifs semiconducteurs

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN, vol. 10, no. 363 (E-461)[2420], 5 décembre 1986; & JP-A-61 160 965 (MATSUSHITA ELECTRIC IND CO LTD) 21-07-1986 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2672733A1 (fr) * 1991-02-13 1992-08-14 France Telecom Perfectionnement au collecteur d'un transistor bipolaire compatible avec la technologie mos.
EP0501896A2 (fr) * 1991-02-13 1992-09-02 France Telecom Perfectionnement au collecteur d'un transistor bipolaire compatible avec la technologie MOS
EP0501896A3 (en) * 1991-02-13 1993-05-12 France Telecom Improved collector for a bipolar transistor compatible with mos technology
WO1997036328A1 (fr) * 1996-03-25 1997-10-02 Siemens Aktiengesellschaft Transistor bipolaire avec collecteur implante a haute energie, et procede de production correspondant

Also Published As

Publication number Publication date
FR2626406B1 (fr) 1992-01-24

Similar Documents

Publication Publication Date Title
EP0258141B1 (fr) Circuit intégré MIS tel qu&#39;une cellule de mémoire EPROM et son procédé de fabrication
EP0420748B1 (fr) Procédé de fabrication d&#39;un circuit intégré MIS haute tension
EP0057126B1 (fr) Procédé de fabrication d&#39;une structure de transistors
EP0426250B1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une grille débordant sur les portions des régions de source et de drain faiblement dopées
EP0296997B1 (fr) Structure de transistors MOS de puissance
EP0426251A1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de &#34;T&#34; inversé
EP0203836B1 (fr) Procédé de fabrication de transistors à effet de champ, et transistors bipolaires latéraux sur un même substrat
FR2663464A1 (fr) Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication.
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
FR2894069A1 (fr) Fabrication de transistors mos
US4404737A (en) Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching
EP0414618B1 (fr) Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication
FR2496342A1 (fr) Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication
FR2617635A1 (fr) Procede de contact entre deux couches conductrices ou semi-conductrices deposees sur un substrat
EP0190243B1 (fr) Procede de fabrication d&#39;un circuit integre de type mis
FR2494483A1 (fr) Procede de realisation d&#39;une memoire semiconductrice dont chaque element comporte un condensateur et un transistor a effet de champ, et memoire ainsi realisee
EP0522938B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ vertical, et transistor obtenu par ce procédé
FR2577339A1 (fr) Memoire dynamique en circuit integre
EP1006573B1 (fr) Procédé de fabrication de circuits intégrés BICMOS sur un substrat CMOS classique
FR2626406A1 (fr) Transistor bipolaire compatible avec la technologie mos
EP0949667A1 (fr) Cellule mémoire électriquement programmable
EP0607075B1 (fr) Composant électronique semi-conducteur à résistance dynamique négative, méthodes d&#39;utilisation et procédé de fabrication correspondants
EP0024222B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ à grille SCHOTTKY autoalignée
EP0194193B1 (fr) Procédé de fabrication d&#39;un circuit intégré à transistors MOS à électrodes en siliciure métallique
FR2800200A1 (fr) Procede de fabrication de points memoire eeprom

Legal Events

Date Code Title Description
TP Transmission of property
ST Notification of lapse