WO1997020416A1 - Modulateur de phase utilisant efficacement une section de stockage de signaux - Google Patents

Modulateur de phase utilisant efficacement une section de stockage de signaux Download PDF

Info

Publication number
WO1997020416A1
WO1997020416A1 PCT/JP1996/003482 JP9603482W WO9720416A1 WO 1997020416 A1 WO1997020416 A1 WO 1997020416A1 JP 9603482 W JP9603482 W JP 9603482W WO 9720416 A1 WO9720416 A1 WO 9720416A1
Authority
WO
WIPO (PCT)
Prior art keywords
coordinate
ramp
data
input
output
Prior art date
Application number
PCT/JP1996/003482
Other languages
English (en)
French (fr)
Inventor
Takaaki Yashiro
Original Assignee
Sanyo Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to BR9611779A priority Critical patent/BR9611779A/pt
Priority to GB9810282A priority patent/GB2322056B/en
Priority to AU76395/96A priority patent/AU721722B2/en
Priority to US09/068,118 priority patent/US5990755A/en
Publication of WO1997020416A1 publication Critical patent/WO1997020416A1/ja
Priority to HK99100469A priority patent/HK1015581A1/xx

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2092—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner with digital generation of the modulated carrier (does not include the modulation of a digitally generated carrier)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states

Definitions

  • the present invention relates to a QPSK phase modulator that modulates a digital baseband signal in accordance with QPSK (Quadrature Phase Shift Keying).
  • four-phase P S ⁇ is widely used as a digital modulation method.
  • PHS Personal Handy Phone System
  • the PHS standard stipulates that a 7 ⁇ / 4-shift QPS ⁇ quadrature modulation method be used as the modulation method.
  • RC RS TD-28 stipulates that a 7 ⁇ / 4-shift QPS ⁇ quadrature modulation method be used as the modulation method.
  • Four-phase PSK, including r / 4 shift QPSK quadrature modulation is a modulation method that uses the in-phase (I-phase) and quadrature-phase (Q-phase) components of one carrier wave and simultaneously transmits 2-bit data. It is a method.
  • the 7 ⁇ / 4 shift QPSK quadrature modulator receives a baseband signal whose transmission contents are serial data.
  • the input baseband signal is converted into 2-bit parallel data (Xk, Yk) symbol by parallel conversion.
  • k is a natural number
  • (Xk, Yk) indicates the k-th symbol.
  • the symbols i Xk, Yk) are converted into quadrature signals (I k, Qk) by the shaking coding circuit. This conversion is performed by the following equation (1).
  • the ⁇ -ko ii (Q k, Q k) thus obtained is subject to the ⁇ ⁇ -phase restriction by the low pass overfill, and the ⁇ -phase and Q-phase components are generated.
  • the modulation circuit supplies the I river and Q component generated as described above to the radio circuit.
  • Figure 1 is a schematic diagram showing an example of the mapping of each symbol (Xk, Yk) onto a two-dimensional I-Q coordinate.
  • the signal point is located on either one of points A to D or points ⁇ to ⁇ on the orthogonal coordinate axes in FIG. Will be taken alternately.
  • the signal points A to D can be represented by a two-dimensional coordinate system in which the vector I on the I axis and the vector Q on the Q axis are coordinate axes.
  • the signal points E to H are represented by a two-dimensional coordinate system in which the two vectors are rotated by ⁇ / 4, respectively, and the vector I /? And the vector Q; 3 are coordinate axes.
  • the I loop signal I (t) and the Q phase signal Q ( ⁇ ) output from the modulation circuit are expressed by the following equation (4), where the shape response of the low-pass filter is ht; Become. oo
  • I (t) ⁇ I k h (t-kT)
  • I (t) and Q (t) are as follows.
  • I (t) and Q (t) are the four-vector coordinate signals I hi k, Q ak, I 3 k, Q ; Of 3k, only signals of a few symbols are used for Ihk and Qhk, and the signals of even symbols are used for I / 3k and Q / 3k. You can walk through the river.
  • FIG. 2 is a block diagram showing a configuration of a conventional / 4 shift QPSK quadrature modulation apparatus 600.
  • the c- mapping circuit 6 3 having 6 1 4, adders 6 15, 6 16, 6 17, D / A converters 6 18, 6 19 and output terminals 6 20, 6 21 And a differential encoding circuit 604.
  • the baseband signal which is the modulated signal, is input from the input terminal 601 to the symbol generation circuit.
  • the symbol generation circuit 602 is provided by a shift register.
  • the symbol generator circuit 602 fetches the baseband signal at the timing of the clock CL1 supplied from the evening timing generator circuit 605, and converts the fetched baseband signal into a parallel-parallel signal. Generate symbols (Xk, Yk), which are two-bit parallel signals.
  • the mapping circuit 603 is a clock CL2 timing supplied from the timing generation circuit 605 and is a symbol (Xk, Yk) generated by the symbol generation circuit 602. Take in.
  • the matching circuit 603 performs a predetermined mapping based on the fetched symbol (Xk, Yk) or the result of the conversion, and generates 2-bit address data.
  • the mapping circuit 603 supplies one bit each to the coordinate encoders 606 and 607 for the odd symbol timing of the generated two-bit address ⁇ !; For even symbol timing, one bit is supplied to each of the coordinate units 608 and 609.
  • the dynamic encoding circuit 604 uses the clock symbol CL2 supplied from the evening timing generator circuit 605 to determine the fetched symbols (Xk, Yk) and the immediately preceding symbol. Perform differential encoding using symbols Xk-i and Yk-1) as necessary.
  • the timing generation circuit 605 is based on a clock signal having a frequency higher than that of the baseband signal, and is based on the clock signal of the 7 / 4-shift QPSK quadrature modulator S600. Has been generated.
  • CL 1 has the same frequency as the baseband signal
  • Clock signal ⁇ - CL2 is a clock signal having the same frequency as the symbol data.
  • CL 3 is a clock signal having the same wave number as the two-symbol data, and generates even-odd symbol timing.
  • the evening im- aging circuit 605 generates the f3 ⁇ 4 ⁇ if report when the even-odd symbol period elapses, and the% t 6 10 0, the second tS section 6 1 1, and the third storage section.
  • the lower address is supplied to 6 12 and the fourth storage unit 6 13.
  • the coordinate accumulators 606, 607, 608, and 609 are shift registers, and sequentially and serial-to-parallel convert the addresses supplied from the matching circuit 603.
  • the outputs of the coordinate sensors 606, 607, 608, and 609 are, respectively, ⁇ 1 storage section 610,% 2 storage section 6i1, 3rd storage section 612, ⁇ 4 It is supplied to the storage unit 6 13.
  • the memory 610 stores the output of the coordinate storage 606 or the upper address, and the evening imitation occurs.When passing from the t'Jl path 605, the i3 ⁇ 4 ⁇ information is input as the lower address.
  • the waveform data corresponding to the I coordinate (I component) is described as i'S. This waveform data represents the response waveform of the low-pass filter when soil 1 is input to the low-pass filter in odd symbol timing, and the low-pass filter response waveform when 0 is input in even symbol timing. Shows the response waveform of the bandpass filter. That is, the 3 ⁇ 411: G section 610 stores the digital signal value corresponding to ⁇ Ia2NUh ⁇ t ⁇ (2N + 1) T ⁇ in equation (8).
  • the output of the coordinates 607 is used as the upper address
  • the elapsed time information from the timing generation circuit 605 is input as the lower address
  • the Q coordinate is used.
  • the waveform data corresponding to (Q component) is shown in tS.
  • This waveform data is obtained in the case of odd symbol sampling, when the soil 1 is input to the low-pass filter. It shows the response waveform of the low-pass filter when 0 is input at the even symbol timing, that is, the ⁇ 2 storage unit 611 stores the response waveform in equation (9).
  • a f, i stores the digital value corresponding to Q a 2NI1 h ⁇ t-(2 N + l) T).
  • the elapsed time information from the timing generation circuit 605 is input as the lower address, as the output of the coordinate storage 608 or as the upper address, and ⁇
  • the waveform data corresponding to (: 1 component) is ⁇ tS.
  • This waveform data is In the case of filtering, this represents 2 times the response waveform of the low-pass filter when soil 1 is input to the low-pass filter (in this specification ⁇ , the square root 2 is indicated by ⁇ 2). Indicates the 1 / ⁇ 2 level of the response waveform of the ⁇ pass filter when 0 is input. That is, the ⁇ 3 storage unit 612 stores a digital value corresponding to ⁇ (l / 2) I / 32Nh (t-2NT) in the equations (8) and (9).
  • the output of the coordinate accumulator 609 is input as the upper address, and the elapsed time information from the evening imaging generator circuit 65 is input as the lower address.
  • Waveform data corresponding to the Q coordinate (Q component) is stored. This waveform data represents 1 / f 2 times the response waveform of the low-pass filter when ⁇ 1 is input to the low-pass filter at even symbol timing, and 0 at odd symbol timing. Represents the 1 / "2 level ⁇ of the response waveform of the low-pass filter when is input. That is, the fourth storage unit 6 13 stores ⁇ ( ⁇ ) in the equations (8) and (9). 1 / ⁇ “2) Q; stores the digital value corresponding to 92 ⁇ h (t-2NT).
  • the subtracter 6 14 subtracts the output of the fourth storage unit 6 13 from the output of the ⁇ 3 storage unit 6 12, and performs subtraction of ⁇ 2 ⁇ in equation (8) and ⁇ 3 .
  • the adder 6 15 adds the output of the ⁇ storage unit 6 12 and the output of the 4 storage unit 6 13 to calculate the addition of about ⁇ 2 in the equation (9) and the third term. Execute.
  • the addition 6 16 adds the output of 6 14 and the output of the t section 6 10, which is ⁇ 1 ⁇ of equation (8), to the instantaneous value of the I-phase signal of equation (8).
  • the output of the adder 6 17 is added to the output of the second storage unit 6 11, which is the term ⁇ 1 in the expression (9), and 9) Output the instantaneous value Q (t) of the Q-phase signal in equation (2).
  • the D / A converter 618 converts the output of the adder 616 into an analog signal, and outputs the analog signal from the output terminal 620 to a mixer (not shown). The output of the D / A converter 618 is multiplied by the carrier in the mixture.
  • the DZA converter 619 converts the output of the adder 617 into an analog signal, and outputs the analog signal from the output terminal 621 to another mixer (not shown).
  • the output of the D / A converter 619 is multiplied in the mixer by the carrier inputted through the ⁇ / 2 phase shifter.
  • the two orthogonal components of the carrier generated in this way are not shown after being added. Output to the transmitting circuit.
  • the response waveform corresponding to iI 2NUh ⁇ t-(2N + 1) T ⁇ which is 1 iil in equation (8)
  • the response waveform corresponding to the first term of the equation, ⁇ Q 2 2N + 1 h ⁇ t-(2 N + 1) T ⁇ should be able to be generated from the same waveform data.
  • the response waveform corresponding to (-2 NT) should be able to be generated from the same waveform data.
  • the QPSK Ifl intermodulation modulator 0 0 is used in the ⁇ 1 section 1 6 1 0 and the second storage section 6 11, and the 3rd section 6 1 2 and the 4th section (S section 6 13 This means that the same file is stored in duplicate.
  • Such a memory unit is formed by the normal R ⁇ ⁇ , or the number of R 0 ⁇ ⁇ ⁇ and one of the 10 10 are increased by 10 ⁇ on the road (igniting the fire and generating a query at the cost. It is disadvantageous also when implementing the LSI.
  • the modulated signal generated by the above configuration is burst-transmitted as it is, the spurious response will increase due to the sharp rise of the transmission signal, and the frequency range of the transmission signal will be widened. There is.
  • Modulation device IS Is also to provide.
  • the phase change of the present invention is based on a ramp-up river rising waveform, a phase waveform common to the I and Q components of the transmitted symbol, and a falling waveform for ramp processing.
  • Storage means for storing waveform data, and symbol data of dummy data of ramp rising processing rivers given as time series, symbol data of a small number of transmission data, and dummy symbols for ramp falling processing
  • a conversion means for converting data into an I component and a Q component, and an address supply for alternately switching the converted I and Q components within one symbol period and outputting as an address to the storage means Separates the I-component waveform data and the Q-component waveform data that are alternately read from the ⁇ stage and the one-segment memory
  • the tS means can be efficiently used as follows. That is, the rising waveform of the ramp processing river is read out before the transmission section of the transmission data, and the falling waveform for the lamp processing is read out from the storage means later, and synthesized into the symbol waveform through the separation means and the synthesis means.
  • Runode a circuit for controlling the gain of the transmission amplifier non 3 ⁇ 4: to can perform ramped very FSiji.
  • the average data of the waveform data of the I component and the Q component is observed in the transmission section. Has been reduced.
  • the address supply means includes a 1-time timing report that distinguishes a rising ramp processing section ⁇ , a transmission section, and a falling ramp processing m ⁇ , and a symbol period in the ⁇ section liu.
  • (1) the timing information is set to (1) partial address
  • the output of the selecting means is set to (2) partial address
  • the address composed of the first and (2) partial addresses is input to the storage means. It may be configured to include an input unit.
  • the address supply means further comprises: an I shift register for storing the I component converted by the conversion means for a predetermined symbol and outputting the I component in parallel; A Q shift register that outputs the converted Q component for a predetermined number of symbols in parallel, and the selecting means alternately selects an output of the I shift register and an output of the Q shift register. It may be configured as follows.
  • the separating unit delays the waveform data of the I component output from the storage unit, and outputs the waveform data of the Q component output from the storage unit in synchronization with the expansion unit.
  • ⁇ second delay means and may be configured to include a c also be delayed, the present invention for achieving the above yourself purposes; Te tau / 4 shift QPSK quadrature modulation 3 ⁇ 4 location odor, switching means, I coordinate ⁇ means
  • the I coordinate and the Q coordinate accumulated by the Q coordinate accumulating means are alternately switched and output according to a switching signal faster than the time information.
  • the response waveform of a digital filter using the I coordinate as a filter input (or a ramp waveform corresponding to it) and the response waveform of a digital filter using the Q coordinate as a filter power (or a ramp waveform based on it) ) Can be generated by similar processing based on the response waveform of the same digital filter. Therefore, the rising ramp means, the filtering means, and the falling ramp means can be used for both the I coordinate and the Q coordinate. In other words, the response waveform of the digital filter (or the corresponding ramp waveform) with the I coordinate as the filter input and the response waveform (or the corresponding ramp waveform) of the digital filter with the Q coordinate as the filter input are used. , Switching ⁇ ⁇ Alternatively output at W wave number. In addition, the lii note separating means outputs a response waveform (or a ramp waveform corresponding thereto) of a digital filter having the I coordinate as a filter input, which is output alternately at the frequency of the switching signal.
  • the response waveform (or ramp waveform corresponding to it) of the digital filter that uses the Q coordinate as a filter input is separated into two systems with the I coordinate and the Q locus at one wave number of switching. Therefore, the / 4 shift QPSK quadrature modulation device of the present invention has a filter device for each of the case where the I coordinate is used as the filter input and the case where the Q coordinate is used as the filter input. Compared with the ⁇ / 4 shift QPSK quadrature modulator S, the composition of the filter means can be reduced to half. As a result, the quadrature modulator of the present invention can reduce the circuit regulation of the entire device and make it easier to implement a one-chip LSI. Can be.
  • the lamp period notification means can be reduced by reducing the composition of the filter means. Since the ramp ramp means and ramp ramp means are provided, it is possible to perform the ramp processing of the burst ramp-up period, berth I, and ramp-down period. As a result, in the conventional ⁇ / 4 shift QPSK quadrature modulation device, the ramp processing intercept river circuit, which had to be separately provided as an external circuit, was built into the device and burst transmission was performed. The burst n4 can be ⁇ JiJii burst sent.
  • the rising ramp unit, the filtering unit, and the falling ramp unit may be configured to include even and odd two storage units.
  • the iS section uses the address of the ramp period signal, the output of the switching means, and the time information as an address, and calculates the I coordinate and the Q coordinate determined from the two bits of the odd number EJ of the input data.
  • S describes the response waveform data of the digital filter when is input, the corresponding ramp waveform data for burst start-up, and the corresponding T-gegawa ramp waveform data.
  • the even part is ⁇ ) ⁇ , the lamp information, the power of the switching stage, and the above information as addresses, and the I coordinate and Q coordinate determined from the even two bits of the input data.
  • FIG. 1 is an explanatory diagram showing an example of mapping of each symbol (X k, Y k) onto a two-dimensional I—Q coordinate.
  • FIG. 2 is a block diagram showing the configuration of a conventional; r / 4 shift QPSK quadrature modulator.
  • FIG. 3 is a block diagram showing a partial configuration of a ⁇ / 4 shift QPS ⁇ quadrature modulation device ⁇ of the present embodiment.
  • FIG. 4 is an explanatory diagram showing an example of a ij allocation of a ramp period in each slot of a TDMA / TDD frame and an example of a generated ramp waveform.
  • Figure 5 is a time chart showing each timing signal by the timing generation circuit.
  • Figure 6 is a time chart showing the timing of the switching circuit and the separation circuit.
  • FIG. 7A and 7B show the content of ⁇ in the recording part that records the waveform data and the address signal Tc, which is read out from three parts according to the upper two bits of the address.
  • FIG. 4 is an explanatory diagram showing a relationship [ ⁇ ] with waveform data.
  • Figure 8 shows an example of a separation circuit.
  • FIG. 9 is an eye pattern showing an output waveform in an even-odd two-symbol period during normal transmission.
  • FIG. 3 is a block diagram showing a partial configuration of the 7 ⁇ / 4 shift QPSK quadrature modulator 100 according to the present embodiment.
  • 7 ⁇ / 4-shift QPSK quadrature modulator-100 is implemented as a 1-chip LSI, ramp period detection circuit 101, evening imaging generation circuit 102, input terminal 103, symbol generation Circuit 104, mapping circuit 105, coordinate storage 106, 107, 108, 109, switching circuit 110, 1 1 1 It has 1 13, separation circuit 114, 1 15, subtracter 1 16, adder 1 117, 1 18, 1 19 and D / A converter 1 220, 1 2 1.
  • the mapping circuit 105 incorporates a differential encoding circuit 105a.
  • the mixers 122, 123, ⁇ / 2 phase shifter 124, and adder 125 are external circuits connected to 7 ⁇ / 4 shift QPSK quadrature modulator E100.
  • FIG. 4 shows the assignment of the ramp period RSJ in each slot of the TDMA (Time Division Multiple Access) / TDD (Tirae Division Duplex) frame.
  • FIG. 5 is an explanatory diagram illustrating an example of a formed ramp waveform.
  • each slot of the PHS TDMA / TDD frame has a physical transmission rate of 384 kbit / sec and 240 bits. 625 seconds can be transmitted.
  • the first 4 bits of each slot are set as ramp bits at the rising edge of burst, and the last 16 bits of each slot are defined as guard bits.
  • Guard bits are transmission channels provided to prevent the occurrence of spurs and the effect of other radio waves on transmission data.
  • the receiver specifies that the contents received in the ramp bit and the guard bit are not regarded as data.
  • the first four bits of the guard bit are assigned to the falling ramp bit.
  • the baseband signal is not input to the last j3 ⁇ 4l 2 bit of the guard bit, and the ramp processing is completed at the falling ramp bit of the burst. Then, the modulation processing ends.
  • a baseband signal representing pseudo (dummy) data is input from the human input terminal 103, and the baseband signal is input to the baseband signal. Then, a ramp waveform as shown in the modulation signal (: c) in FIG. 4 is output. This ramp waveform rises and falls according to a gentle envelope. This ramp waveform is obtained by converting a gate signal as shown in a gate signal (b) of FIG. 4 into a modulated signal synthesized based on the baseband signal.
  • a baseband signal representing the actual transmission content is input. Is forced.
  • the ramp signal detection circuit 101 externally inputs the clock ⁇ ⁇ supplied to the timing generation circuit 102 and the clock CK of 11 from the outside. Also, a transmission trigger signal TXTRG indicating the start of modulation signal transmission is input from an external, for example, a TDMA circuit.
  • the ramp period detection circuit 101 starts counting the clock CK when the transmission trigger signal TXTRG becomes active (activated). As a result, a baseband signal representing predetermined data is input from the human input terminal 103, and the processing of the / T / 4 shift QPSK quadrature modulation device S100 is started.
  • the ramp period j detection circuit 101 determines the start of the ramp-up process.
  • the ramp period detection circuit 101 outputs “01” as the address signal T c to the storage unit 112 and the storage unit 113 while continuing the counting of the clock CK.
  • the two-bit address signal Tc represents the address of the upper two bits of the storage unit 112 and the t unit 113.
  • the upper two bits are stored in the storage areas in the storage areas 112, 113 using the address of "01", and the two-dimensional coordinate data corresponding to the two-dimensional coordinate data at the time of the startup ramp processing is stored. Ramp waveform data for up ramp processing is stored.
  • the ramp signal detection circuit 101 sets the end of the ramp processing. to decide.
  • the input terminal 103 receives the input signal ⁇ @ ⁇ , the input of which is the transmission signal.
  • the ramp period detection circuit 101 outputs "00" as the address signal Tc because the counting of the clock C # is not continued.
  • the two-dimensional coordinate data obtained from the baseband signal at the time of interception transmission is stored in the storage area in the sections 112, 113 in which the two most significant bits are indicated by the address “0 0”.
  • the response waveform data of a low-pass filter when input is used, for example, a root-Nyquist filter is stored.
  • the ramp period detection circuit 10i detects that the clock CK count value becomes equal to the time from the activation of the transmission trigger signal TXTRG to the start of the falling ramp process. Judge the start of the ramp-down process. 7/4 shift QPS Kii intermodulator ⁇ : 100 is input with a baseband signal with predetermined dummy data from input terminal 103. The ramp period detection circuit 101 outputs “10” as the address signal Tc while continuing to count the clocks ⁇ .
  • the storage areas in the storage units 112 and 113 where the two highest-order bits are indicated by the address “10” have a fall-down time corresponding to the two-dimensional coordinate data of the ramp processing.
  • the ramp processing river ramp waveform data is stored.
  • the ramp period detection circuit 101 sets the falling ramp processing to To determine the end.
  • the 7/4 shift QPSK alternation apparatus 100 ends the modulation processing.
  • the timing generation circuit 102 is a clock signal having a higher frequency than the bit rate of the input baseband signal. Based on the clock C ⁇ ⁇ ⁇ ⁇ supplied from the outside, the timing generation circuit 102 shown in FIG. Generate such clocks ⁇ 1 to ⁇ 6.
  • Clock T1 (4 bits in FIG. 5) represents the count value of the clock signal C C counted from the timing of the odd symbol to the timing immediately before the timing of the next odd symbol.
  • the data is supplied to the storage units 112, 113. That is, the clock ⁇ circle around (1) ⁇ is transient information indicating an even-odd two-symbol period
  • the clock T2 is a clock signal having the same 15] wave number as the S] wave number of the input baseband signal.
  • Clock # 3 is a clock signal that has the same frequency as one symbol.
  • the clock # 4 is a clock signal that has the same wavenumber as the two symbol frequencies.
  • Clock # 5 is a clock signal having a phase opposite to that of clock # 4.
  • the input terminal 103 applies a baseband signal, which is a modulated signal representing transmission contents as serial data, to a ⁇ / 4 shift QPSK quadrature modulator [2100].
  • the symbol generation circuit 104 is realized by a shift register, and converts the input baseband signal into a clock ⁇ 2 supplied from the timing generation circuit 102 and having the same frequency as the baseband signal. Captured at the timing, serial-to-parallel conversion, Outputs a symbol (Xk, Yk) consisting of two bits that match the baseband sign.
  • the mapping circuit 105 receives the symbol data generated by the symbol generation circuit 104 at the timing of the clock T3 having the same frequency as the symbol data supplied from the timing generation circuit 102. take in. Further, the mapping circuit 105 maps the address based on either the acquired symbol data or the encoding result of the differential encoding circuit 105a, and obtains an address. Output 2-bit 2D coordinate data.
  • the signal points represented by the quadrature signal (I Qk) alternately take one of the points A to D or points E to H shown in FIG.
  • the coordinates of points A to D are A (1, 1), B (1-1, 1), Combined with C (—1, —1) and D (1, —1).
  • the vector 1/3 and the vector Q ⁇ S are A (1, 1), B (1-1, 1), Combined with C (—1, —1) and D (1, —1).
  • E to H The coordinates of E to H are expressed as E (1, 1), F ( ⁇ 1, 1), G (1-1, 11), and H (1, ⁇ 1), respectively.
  • the mapping circuit 105 uses the signal point shown in FIG. 1 as a reference point, and obtains the coordinates of the signal point indicated by each symbol. For example, from 3 ⁇ 41, it can be seen that the odd symbol (X ⁇ 1) indicates a signal point D having a phase difference of — / 4 from the point ⁇ .
  • the coordinate value of the signal point D is expressed as D (1, 1 1) on two-dimensional coordinates with the vector I and the vector Qa as axes.
  • 1 cannot be represented by 1 bit, it is represented by 0, and the matching circuit 105 represents the symbol (the mapping result of X and Y1J as two-dimensional coordinates.
  • the next even symbol (X2, Y2) indicates a signal point F having a phase difference of ⁇ 3 / ⁇ / 4 from the point D.
  • the coordinate value of signal point F is combined with F (—1, 1) on the two-dimensional coordinate system with vector I / 3 and vector Q / 3 as axes. Therefore, the mapping luJ path 105 outputs the two-dimensional coordinate ⁇ data F (0, 1) as the mapping result for the symbol (X2, Y2). Of the output,!
  • the 1-bit “0” is output to the coordinate accumulator 108, and the 2-bit “1” is output to the coordinate accumulator 109.
  • next odd symbol indicates a point C having a position 7 ⁇ / 4 from the point F
  • the mapping circuit 105 selects the two-dimensional coordinate data C (.0, 0
  • the first bit “0” is output to the coordinate unit 106
  • the ⁇ 2 bit “0” is output to the ⁇ 1072 device.
  • next even symbol (X4 , Y4) indicate a point H having a phase ⁇ of 3,7 / 4 from the point C
  • the mapping circuit 105 outputs two-dimensional coordinate data H (1,0). ⁇
  • One bit “1” is output to the coordinate accumulator 108 and the second bit “0” is output to the coordinate accumulator 109.
  • the differential encoding circuit 105 a is a The symbol data captured by the circuit 105 is subjected to differential encoding as necessary.Specifically, the conversion 3 ⁇ 4 prepared in advance according to Table 1 and the symbol (Xk- Yk-1) At least one signal point obtained is recorded as i: S, and the signal point of the symbol (Xk, Yk) is obtained.
  • the deer indicator 106 stores the I-coordinates provided by the shift register and supplied i-bits at each symbol timing, and stores the number of stored bits, for example, 5 bits.
  • the I coordinate is output to the switching circuit 110 as the upper address next to the two most significant bits of the storage unit 112. With this upper address, the filter response waveform (or ramp waveform) data corresponding to the input of the I-coordinate in the odd symbol timing is read from the storage unit 112.
  • the coordinate unit 107 is implemented by a shift register, accumulates the Q coordinates supplied one bit at a time for each odd symbol timing, and stores the number of bits, for example,
  • the 5-bit Q ⁇ coordinate is output to the switching circuit 110 as the upper address next to the upper 2 bits of 112. With this upper address, the filter response waveform (or ramp waveform) data corresponding to the input of the Q ⁇ coordinate in the symbol timing is read out from the II section 112.
  • the coordinate unit 108 is realized by a shift register, stores the I / 3 coordinates supplied one bit at a time for each even symbol timing, and stores the number of stored bits, for example, 5 bits.
  • the I / 3 coordinate is output to the switching circuit 111 as an upper address next to the two most significant bits of the storage unit 113. With this upper address, 1 / "2-level filter response waveform (or ramp waveform) data corresponding to the input of the I3 coordinate in the even symbol evening is read from the II section 113.
  • the coordinate accumulator 109 is realized by a shift register, and stores the Q3 coordinate supplied one bit at a time for each even symbol timing. Is output to the switching circuit 111 as a high-order address next to the two most significant bits of the storage unit 113. By this upper address, 1 / V "2-level filter response waveform according to the input of Q / 3 coordinate at the even symbol evening
  • the switching circuit 110 is executed by a selector or the like.
  • the switching circuit 110 is input from the ⁇ target 106 and the 107 input device by the time the clock [1] is given by the clock T1 until the ecology is switched. Address is alternately switched at the timing of clock T6, divided and output to the IS section 112. The state of the output of the clock T6 and the switching circuit 110 at this time is shown in [6].
  • the switching circuit 111 is, like the switching circuit 110, switched by a selector or the like.
  • the switching circuit 111 converts the address input from the coordinate accumulator 108 and the deer marker accumulator 109 to 1 before the elapsed time information given by the clock T1 switches.
  • the data is alternately switched at the timing of the clock T6, time-divided, and output to the storage unit 113.
  • the storage unit 112 receives the address signal Tc from the ramp detector R; j detection circuit 101 as the address of the upper two bits, and stores the coordinate storage Si unit 106 and the coordinate unit 1 07 The output of 7 is taken as the upper address following the upper 2 bits, and the timing Clock # 1 which is the endurance report from 102 is input as its lower address.
  • FIGS. 7A and 7B show the tu sections 112, 1 according to the storage contents of the storage sections 112, 113 and the address of the ⁇ upper 2 bits given by the address signal Tc.
  • FIG. 13 is an explanatory diagram showing an IM relationship with waveform data read from 13.
  • the S section 112 records the waveform data at the time of transmission corresponding to the coordinates of I and Q in the area where the address of the upper two bits is given by “00”. ing.
  • the waveform data during normal transmission is data indicating the level (instantaneous) of the response waveform of a low-pass filter, such as a root-nix filter, to which I ⁇ coordinates and Q coordinates are input.
  • the tiS section 1 1 and 2 are input as waveform data corresponding to the odd symbol timing when ⁇ 1 which is the value taken by the I ⁇ coordinate and the Q coordinate in the symbol timing is input.
  • the filter response waveform data is shown.
  • the low-frequency transfer filter when 0 is input, which is the value that the I ⁇ coordinate and the Q coordinate take in the even symbol timing, is input. It stores the evening response waveform data.
  • the ramp waveform data stored in the storage units 112 and 113 are each obtained by calculating the number of windows! It can be obtained by multiplying the filter response waveforms corresponding to the three coordinates I, Q, I ⁇ , and Q. That is, the window function is g (t), and the I and Q phases of the ramp waveform are Assuming that the instantaneous values are I (t) g ( : t) and Q (t) g (t), respectively,
  • the two-dimensional coordinate data (I, Qa) of the ramp waveform data is stored.
  • Corresponding ramp-up ramp waveform data for ramp-up processing that is, ramp-up ramp processing river ramp data corresponding to ⁇ 1 ⁇ in equations (10) and (11) are stored.
  • the I and Q coordinates are the same as in the transmission I.
  • the value that can be taken at symbol timing is 1 and the value that can be taken at even symbol timing. Is 0.
  • the storage unit 112 stores the two-dimensional coordinate data (I.sub.I) of the components forming the ramp waveform in the It area given by the address register "10" of the most significant two bits.
  • the falling ramp processed river ramp waveform data corresponding to Q a that is, the falling ramp processed river ramp waveform data corresponding to the (i) of equations (10) and (11), is the same as above. It is recorded. Even during the falling ramp processing, normal transmission and ⁇
  • the possible values for the I and Q coordinates are 0 for odd symbol timings and 1 for even symbol timings.
  • the part 1 1 2 receives the 7-address, the address “00” of the high-order 2 bits given by the symbol Tc, and the clock ⁇ 6 Tsu
  • the top address from m ⁇ io 6 and the top address from: i 3 ⁇ 4 ⁇ o 7 are manually entered.
  • the upper address from the coordinates 06 and the coordinates 107 is updated by 3! At the odd symbol timing 3 ⁇ 4.
  • the clock T1 indicating the progress ⁇ ⁇ ;] ⁇ ⁇ '/ report is input as the lower address
  • the c clock T1 is input from the odd symbol timing to the next clock T1. It shows the count value of counting clock CK up to just before the odd symbol timing.
  • the coordinates of the I symbol at the odd symbol timing are ended)!
  • the I-coordinate in the past odd symbol timing is in the upper bit, and a 1-bit is represented by 0, for example, a 5-bit upper address is input.
  • the I-coordinate at the odd symbol timing is set as an input at the odd symbol timing, and the elapsed time at this time ⁇ the fill response waveform data corresponding to the information or the clock T 6
  • the Q position at the odd symbol timing is in the last bit
  • the Q ⁇ coordinate in the past odd symbol timing is in the upper bit
  • 1 is represented by 0.
  • the upper address of 5 bits is input.
  • the Qa coordinate at the odd symbol timing is used as an input at the odd symbol timing, and the filter response waveform data and clock T according to the elapsed time information at this time are input. 6, for example at even timing: read from tS section 112.
  • the new upper address is not input to any of the symbols 106 and 107 in the ⁇ section 112, but the clock T which is the elapsed j information is not input. 1 indicates that it is an even symbol timing.
  • the I and Q markers are both 0, as discussed earlier. Therefore, when the lower address exceeds a predetermined value, the filter response waveform data corresponding to the elapsed time I when 0 is input is extracted from the storage unit 112 in units of the respective filter response waveform data.
  • the Q parameter at the ⁇ symbol timing is used as the input at the ⁇ symbol timing, and the ramp waveform data at the time of the start of the knock-down based on the rat information at this point is obtained.
  • the data is read out at an even-numbered evening of the clock T6, for example.
  • both the I ⁇ coordinate and the Qa coordinate are 0. Therefore, as in the case of the normal transmission line, when the lower address exceeds the predetermined value, the input of the coordinates I and Q in the even symbol timing is set to 0 from the storage unit 112.
  • the ramp waveform data at the time of burst startup according to the elapsed time is sequentially read alternately in a time division manner by the clock T6.
  • the storage unit 112 sets the I target at the odd symbol timing as an input at the odd symbol timing, and ⁇ Lamp waveform data at the time of burst fall according to the information on the progress of the point and the Q coordinate at the odd symbol timing are regarded as human power at the odd symbol timing.
  • H. ' Ramp waveform data is alternately and sequentially read at the timing of clock T6.
  • the I and Q speed markers are both 0, so from the storage unit 112, the same as during normal transmission and burst startup.
  • the I-coordinate and Qa-coordinate input at the even symbol timing is set to 0.
  • the data is alternately divided by the clock T6).
  • the IS unit 113 is provided with the same two-bit highest-order address as the storage unit 112 by an address signal Tc input simultaneously with the storage unit 112.
  • the storage unit 113 stores the coordinate storage unit 108 and the ⁇ target time-divided by the clock T6.
  • the output of S109 is used as the upper address, and the time elapsed from the timing generation circuit 102 I:
  • the clock T1 as information is used as the lower address.
  • the storage unit 113 has the same address distribution as the storage unit 112, that is, the storage area given by the address power of the most significant two bits ⁇ “0 0”.
  • the waveform data at the time of normal transmission is stored in the memory area given by _ ⁇ The upper two bits of the addressing power “0 1”.
  • the ramp waveform data special for burst start-up is stored in the storage area given by the upper two bits. In the area given by the wrestling force “10”, the ramp waveform at the time of the burst fall is shown in tS.
  • All the waveform data are waveform data corresponding to the I ⁇ coordinate and Q3 coordinate which are the inputs to the low-passing filter.
  • the storage unit 113 inputs the soil 1 that is the ffi that the I / 3 target and the Q speed take at the even symbol timing.
  • 1 / f2 level response waveform data of a low-pass filter for example, a root Nyquist filter, and stores the I / 9 coordinate and Q; 9 coordinate at odd symbol timing.
  • 1 / v “0” is input.
  • the response waveform data of the low-pass filter of 2 levels is stored.
  • ⁇ i which is the M that the I3 coordinate and the Q / 3 coordinate can take in even symbol timing
  • the ramp waveform data for the ramp-up process at the 1/2 level is written as 1: ⁇ , and the I 3 coordinate and Q coordinate are taken at odd symbol timing.
  • LUS is performed on ramp waveform data for 1 / f level rising ramp processing when the force is applied. That is, 23 ⁇ 4 of (10) and (11),! The ramp waveform data that ij.
  • the storage section 113 stores ramp waveform data at the time of burst fall, as in the case of the above, in which values of the I / 3 coordinate and the Q3 coordinate can be taken at even symbol timing.
  • 1/3 level falling ramp processing river ramp waveform data when 1 is input is stored.I / 3 coordinates and Q / 3 coordinates are used as ramp waveform data corresponding to odd symbol timing. 1 / v “2 level falling ramp processing when 0 is input” which is a possible value of ⁇ j
  • the ramp waveform data is stored.
  • the upper two bits of the address "0 0" given by the 7-address signal Tc are manually input, and the coordinates are obtained by the clock T6. ⁇ ⁇ ⁇
  • the high-order address from 109 and the high-order address from the coordinate unit 109 are input alternately.
  • the upper address from the coordinate storage device 108 and the coordinate storage device 109 is updated to an even symbol timing.
  • clock # 1 indicating elapsed time information is input as a lower address.
  • the I / 9 coordinate at the even symbol timing is stored in the last bit, and the I / 3 coordinate in the past even symbol timing is stored in the high-order bit.
  • a 5-bit high-order address represented by 0 is input.
  • the coordinate unit 109 has the Q / 3 coordinate at the even symbol timing at the last bit and the Q / 9 coordinate at the past even symbol timing at the high order bit, and sets 1 to 0. For example, the upper address of 5 bits is manually input.
  • the Q / 3 coordinate at the even symbol timing and the 1 / f2 level fill filter response waveform data corresponding to the current time's report at the time of this point are, for example, an even number of clock T 6. Read from IS section 113 at the timing.
  • the storage unit 113 stores the coordinate accumulator 108
  • v. Raising ramp processing In the:, input the address “01” of the upper two bits given by the address signal to; 3 ⁇ 4ta; i13. Is the only thing that is usually sent. In other respects, it is the same as in normal transmission, and the upper address from the marker ⁇ '108 and the upper address from the marker 3 ⁇ 4109 are time-divided according to clock ⁇ 6. Address is input alternately, and in parallel with this, the clock
  • ⁇ 1 is input as the lower address.
  • the input at the odd symbol timing is set to 0, and the current time corresponding to the I / 3 coordinate and the Q / 3 coordinate is set to 0.
  • 1 / 2-level ramp waveform data at the time of burst startup according to the time information is read alternately at the timing of clock ⁇ 6.
  • the I3 coordinate at the even symbol timing is used as the input at the even symbol timing, and the 12-level ramp waveform data at the time of burst startup according to the elapsed time information at this time is The data is read at an odd timing of clock # 6, for example.
  • the Q / 3 coordinate at the even symbol timing is used as an input at the even symbol timing, and the Q / 3 coordinate at the time of the burst start-up according to the elapsed time signal at this time is used.
  • 1-Har 2-level ramp waveform data is read at clock T6, for example, at an even number.
  • the input at the odd symbol timing is set to 0, and when this time elapses, the ramp waveform data output at the time of the 1 / r2 level burst fall according to the information ⁇ , read at each clock T6 timing It is. Further, the I / 3 coordinate at the even symbol timing is used as the input at the even symbol timing, and the 1 / v-12 level burst start-up according to the progress information at this time is started.
  • the ramp waveform data is read out at the odd timing of the clock T6, for example.
  • the Q3 target at the even symbol timing is regarded as the human power at the even symbol timing, and the ramp waveform at the time of the 1/2 level burst fall based on the report of the progress of this one point.
  • Data is read out at clock T6, for example, at even timing.
  • Separation circuit 114 includes filter response waveform (or ramp waveform) data corresponding to I-coordinates and Q-coordinates corresponding to I-coordinates, which are output in a time division manner from storage unit 112 at each symbol timing.
  • the filter response waveform (or ramp waveform) data is separated from each other at the clock T6 evening, and the two separated waveform data are, for example, at the ⁇ period of clock T1.
  • Output at H Specifically, the separation circuit 114 outputs a filter response waveform (or ramp waveform) corresponding to the coordinates I
  • FIG. 8 shows a more detailed circuit example of the separation circuit 1 14.
  • an example of a circuit including registers 114a to 114c and an amplifier 114d is shown.
  • the clock input to the registers 114a to 114c may be other clocks than the clock T6 in order to shorten the delay time.
  • the separation circuit 115 includes a 1 / ⁇ 2 level filter response waveform (or ramp waveform) data corresponding to the I3 coordinate, which is output in a time division manner from the storage unit i13 at each symbol timing, and The 12-level filter response waveform (or ramp waveform) data corresponding to the Q coordinate is separated into each at the timing of clock T6, and the separated two sets of waveform data are synchronized at the cycle of clock T1, for example.
  • the separation circuit 1 1 5 is a 1 / ⁇ level filter corresponding to the I ⁇ coordinate.
  • the response waveform (or ramp waveform) data is captured and held at the odd timing of the clock T6, for example, and is decremented by the even clock of the subsequent clock '6. 7 and output.
  • the separation circuit 1 15 obtains 12-level filter response waveform (or ramp waveform) data corresponding to the Q3 coordinate at an even-numbered timing, for example, at clock ⁇ 6, and outputs the data to the subtracter 1 16 Output to adders 1 1 and 7.
  • the separation circuit 1 15 is also drawn in the same manner as in FIG.
  • the subtracter 1 16 converts the 2-level filter response waveform (or ramp waveform) data corresponding to the I / 3 coordinate, which is the two outputs of the separation circuit 115, from the 1-level filter corresponding to the Q / 3 standard. Subtract the filter response waveform (or ramp waveform) data, and perform the subtraction of the ⁇ 2 term and the third term in equation (8).
  • the adder i 17 corresponds to the I ⁇ target, which is the two outputs of the separation circuit 1 i 5
  • the adder 1 18 compares the subtraction result of the subtractor 1 16 with the level of the filter response waveform (or ramp waveform) data corresponding to the I coordinate, which is one output of the separation circuit 114. And outputs the instantaneous value I (t) of the I-phase signal given by equation (8).
  • the adder 119 is a filter response waveform ('or a ramp waveform) corresponding to the adder of the adder 117 and the other output of the separation circuit 114, Q ⁇ ⁇ '. Add the data level and output the Ift-time value Q (bar) of the Q-hook signal given by equation (9).
  • the D / A converter 120 converts the instantaneous I I 'of the digital signal output from the adder 118 into digital analog data.
  • the D / A converter 121 converts the instantaneous value Q (t) of the Q-phase signal, which is output as digital data from the adder 119, into an analog signal.
  • FIG. 9 is an eye pattern showing the output waveforms of the D / A converter 120 and the D / A converter 121 in the even-odd two-symbol search during normal transmission.
  • the axis indicates the progress.
  • the vertical axis indicates the output level of the I-phase and Q-phase filter evening response waveforms h (t). However, when the filter input is 1, the instantaneous value of the reference point where the code interference is 0 is shown as 1.
  • the instantaneous values I (t) and Q (t) at the base point take two levels of ⁇ 1.
  • the signal point at which the instantaneous ffi I (t) force at the reference point and the instantaneous value Q (t) force at the level of 1 is '1' is signal point A.
  • the mixing 122 mixes the output of the D / A converter 120 with the carrier.
  • the output of the combiner 1 2 2 is obtained by multiplying I (: t), which is the output of the D / A converter 1 20, with the carrier c 0 s 2 / ⁇ f C t I (t) cos 27r f Ct It is represented by
  • the combination 123 combines the output of the D / A3 ⁇ 4i1 ⁇ 2l 21 with a carrier that has been manually input via the 1/2 bidder 124.
  • the output of the mixer 1 2 3 is the product Q of the output of the D / A converter 1 2 i, Q (t), and the carrier s 1 n 27 ⁇ t C t having a phase difference of / ⁇ / 2. (t) sin 2; rf Ct.
  • the transfer device extends the phase of the input carrier by r / 2.
  • the adder 125 adds the IE of the mixer 122 and the output of the mixer 123 to multiple IEs and outputs the result.
  • the adder 125 outputs a modulated signal corresponding to the response waveform of the low-passing filter, I (t) c0s2 / ⁇ fCt + Qtt; sin 2 ⁇ f C t is output.
  • a predetermined ramp waveform is output from the adder 125 as shown in the modulation signal (c) of FIG.
  • the waveform data stored in storage unit 112 and storage unit 113 is read out in a time-division manner corresponding to I coordinate and Q coordinate by clock T6.
  • the ramp waveform data at the time of burst rise and the ramp waveform data at the time of burst fall are stored in the storage unit 112 and the KtS unit i 13. By storing this, it is possible to newly provide a function to perform ramp processing when the burst rises and ramp processing when the burst falls.
  • the ramp waveform data stored in the memory section 1 1 2 and the I: section 1 13 the ramp waveform is increased by W L can be achieved.
  • the ramp waveform data is generated for each of burst start and burst fall, and is stored in the storage unit 112 and the storage unit 113.
  • the waveform data may be stored in the memory unit 1 1 2 and the unit 1 1 3 one pattern at a time.
  • the ramp waveform data is stored separately for burst start-up I and burst start-up, but it is not always necessary to store the data separately.
  • the ramp waveform data at the time of burst startup is stored in the storage units 112 and 113.
  • a counter that counts down the elapsed time is provided.When the burst falls, the output of the count is replaced with the clock T1 and the lower address is used.
  • the lamp waveform may be read.
  • the ramp waveform may be generated using the waveform data during normal transmission with dummy data as input.
  • an amplitude adjustment circuit composed of a shift register is provided on the output side of the unit 118 and the adder 119 or on the output side of the unit 112 and the storage unit 113.
  • the number of bits output gradually according to the progress «-'[! IJ information is added, and the burst is started.
  • the number of output bits may be gradually reduced in accordance with the elapse of time, and a ramp waveform at the time of burst fall may be generated.
  • the end signal signal Tc indicates the address of the upper two bits of the scooter in the 1: g section 112, 113, but the address fi! c does not have to be the address of JiJ.
  • the outputs of the switching circuit 110 and the switching circuit 111 are set to the upper address and the address signal T ( The two bits according to ⁇ ); ⁇ 3 ⁇ 4 may be used as the upper address following the highest address (output of switching circuit 110, switching circuit 111).
  • the number of bits of the coordinates 1 that the coordinate accumulators 106, 107, 108, and 109 assume is, for example, 5 bits, but is not necessarily 5 bits. It does not need to be a bit, and may be 7 bits or 10 bits. That is, the number of ⁇ bits of the coordinate storage 106, 107, 108, and 109 are input in the past. It may be determined appropriately according to the extent to which the fill response to the coordinate values affects the fill response by a later input over time.
  • the power described in the example of / 4 shift QPSK modulation or QPSK modulation may be used. In this case, this can be done by one of the upper and lower systems shown in FIG. Industrial Icheon potential
  • the present invention is suitable for a phase modulation device i that generates symbol waveforms based on the waveform data of the I component and the Q component of the symbol data in advance by writing IS in a specific part.
  • the tS capacity of the storage unit that stores waveform data is reduced, and the waveform data for ramp processing before and after burst transmission is also stored in the storage unit, thereby eliminating the need for gain control of the transmission amplifier. Suitable for circuit simplification.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

明 細 ¾f 波形記憶部を効率的に利用した位相変調装置 技術分野
本発明は、 デジタルのベースバン ド信号を Q P S K (Quadrature Phase Shift Keying) に従って変調する Q P S K位相変調装置に閱する。 背景技術
今曰では、 デジタル変調方式として、 4相 P S Κが広く用いられている。 例え は'、 パー ソナルハ ンディ ホ ン システム （ P H S ) においては、 P H S規格 (RC R S TD— 2 8 ) により、 変調方式として、 7Γ / 4 シフ ト Q P S Κ直交 変調方式を用いることが定められている。 ； r/4シフ ト Q P S K直交変調を含む 4相 P SKは、 1つの搬送波の同相 （ I相） 成分と直交位相 （Q相） 成分とを川 いて、 同時に 2 ビッ 卜のデータを伝送する変調方式である。
以下では、 7Γ/4 シフ ト Q P S K直交変調方式、 および従来の 7Γ / 4 シフ 卜 Q P S K直交変調装置 6 0 0について説明する。
7Γ/4シフ ト Q P S K直交変調装置には、 送信内容をシリアルデータと して ¾ したベースバン ド信号が入力される。 入力されたベースバン ド信号は、 ΒΪ並列変 換により、 2 ビッ トのパラ レルデータである （Xk、 Yk) なるシンボルに変換さ れる。 なお、 kは自然数で、 （Xk、 Yk) は k番目のシンボルを示す。 さ らに、 シンボル i Xk、 Yk) は、 羞動符号化回路にて直交信号 （ I k、 Qk) に変換され る。 この変換は、 以下の数式 （ 1 ) により行われる。
COS [A (Xk，Yk)] - SIN [A (Xk,Yk lk-l
Qk. SIN [ (Xk,Yk)] COS [ (Xk,Yk)] Qk ただし、 Δ Φ ( X k、 Y 1 は、 次の表にて规定される。
(表 1 )
Figure imgf000004_0002
このよ うに して ί られた Ιί交 i i号 （ 〖 k、 Q k) は、 各々低域迎過フィル夕に よって^域制限がなされ、 〖相、 Q相成分が生成される。 変調回路は、 上記のよ うに生成された I 川、 Qネ Π成分を、 無線回路に対して 給する。
図 1は、 各シンボル （ X k、 Y k) の 2次元 I — Q座標上へのマッ ピングの一例 を示す説叨図である。 ここで、 直交信号 （ I k、 Q k) が ¾す 号点の動きに注目 すると、 当該信号点は、 図 1の直交座標軸上で、 点 A〜Dまたは点 Ε〜Ηのいず れかの信号点を交互に取ることになる。 図 1から明らかなように、 信号点 A〜D は、 I 軸上のベク トル I ひ と、 Q軸上のベク トル Qひ とを座標軸と した 2次元座 標系によって表すことができる。 また、 信号点 E〜Hは、 前記 2つのべク トルを それぞれ； Γ / 4だけ回転した、 べク トル I /?とべク 卜ル Q ;3とを座標軸と した 2 次元座標系によって表すことができる。 例えば、 今、 供給されているベースバン ド信号がシンボル点？を¾すべき情報であると仮定すると、 I ひ座標と して 0、
Q a速標として 0、 I 座標として一 1、 Q 座標として + 1を与えれば良い。 前記 4 べク トルを用いた k シンボル目の座標情報をそれぞれ I a k、 Q ひ k、 I 3 k, Q kとすると、 k シンボル目の直交座標情報 I Q kは、 数式 （ 2 ) ( 3 ) のように ¾される。
(2)
Figure imgf000004_0001
Qk
Figure imgf000005_0001
二 Qひ k+ + (3)
従って、 変調回路が出力する I扣信号 I ( t ) 、 Q相信号 Q ( ί ) は、 低域迎 過フ ィルタの 形波応答 1¾数を h t；) とすると、 数式 （ 4 ) のようになる。 oo
I(t)= ∑ Ikh(t-kT)
k=—∞
oo
kh 1 oo
(t一 kT)+
kT)
k=-∞
] oo
,
oo
Q(t)= S Qkh(t-kT)
k=—∞
Figure imgf000005_0002
上記数式 （4 ) 、 （ 5 ) は、 直交信号 I k、 Q kに対する帯域制限操作が、 数 式 （ 2 ) 、 （ 3 ) の項別の帯域制限操作により代行できることを示している。 ここで、 図 1の点 A〜Hのうち、 奇数番目のシンボル点を点 A〜D、 偶数 のシンボル点を点 E〜 Hとすると、 τ n 1 (k=2N+l)
1ひ k，Qな k= ( )
0 (k=2N) (6)
Figure imgf000006_0001
であるから、 I ( t ) 、 Q ( t ) は、 次式のようになる。
Figure imgf000006_0002
Q
Figure imgf000006_0003
... (9) 上式から明らかなように、 I ( t ) 、 Q ( t ) は、 図 1に示した 4べク 卜ルの 座標信号 I ひ k、 Q ak、 I 3 k, Q;3kのうち、 I ひ k、 Qひ kについては夼数シン ボルの信号のみを用いて、 また、 I /3k、 Q /3 kについては偶数シンボルの信 -の みを川いて ¾すことができる。
図 2は、 従来の /4 シフ ト Q P S K直交変調装^ 6 0 0の^成を示すプロッ ク図である。
7Γ / 4 シフ ト Q P S K n:交変調装 6 0 0は、 入力端子 6 0 1、 シンボル生成 回路 6 0 2、 マツ ピング回路 6 0 3、 タイ ミ ング発生回路 6 0 5、 座標 器
6 0 6、 6 0 7、 6 0 8、 6 0 9、 笫 i記憶部 6 1 0、 ίίϊ 2記憶部 6 1 1、 第 3 記憶部 6 1 2、 笫 4記 部 6 1 3、 減算器 6 1 4、 加算器 6 1 5、 6 1 6、 6 1 7、 D / A変換器 6 1 8、 6 1 9および出力端子 6 2 0、 6 2 1を備える c マツ ピング回路 6 0 3は、 差動符号化回路 6 0 4を備える。
被変調 号であるベースバン ド信号は、 入力端子 6 0 1からシンボル生成回路
6 0 2にシ リアルに入力される。
シンボル 成回路 6 0 2は、 シフ ト レジスタによって ¾される。 シンポル 成回路 6 0 2は、 夕イ ミ ング発生回路 6 0 5から供給される、 クロック C L 1の タイ ミ ングでべ一スパン ド信号を取り込み、 取り込んだベースバン ド信号を直並 列変換して、 2 ビッ 卜のパラ レル信号である、 シンボル （Xk、 Yk) を生成する。 マッ ピング回路 6 0 3は、 タイ ミ ング発生回路 6 0 5から fi.給される、 クロ ッ ク C L 2のタイ ミ ングで、 シンボル生成回路 6 0 2により生成されたシンボル (Xk、 Yk) を取り込む。 マツ ビング回路 6 0 3は、 取り込んだシンボル （Xk、 Yk) または^動符^化の結 ¾に ¾づいて、 所定のマッ ピングを行い、 2 ビッ 卜 のァ ドレスデータを生成する。 マツ ピング回路 6 0 3は、 生成した 2 ビッ トのァ ドレスのうち、 奇シンボルタイ ミ ングには座標莕嵇器 6 0 6、 6 0 7に対し各 1 ビッ 卜を {]!；給し、 偶シンボルタイ ミ ングには、 座標 器 6 0 8 , 6 0 9に対し 各 1 ビッ トを ί 給する。
^動符号化回路 6 0 4は、 夕イ ミ ング発生回路 6 0 5から供給される、 クロ ッ ク C L 2のタイ ミ ングで、 取り込まれたシンボル （Xk、 Yk) と、 その直前のシ ンボル Xk- i、 Yk- 1) とを用いて、 必要に応じ、 差励符号化を行う。
タイ ミ ング発生回路 6 0 5は、 ベースバン ド信号より も高速な周波数を冇する クロッ ク 号をもとにして、 7Γ/4 シフ ト Q P S K直交変調装 S 6 0 0全体の夕 ィ ミ ング信号を生成している。 C L 1はベースバン ド信号と同じ周波数を有する クロック信 · -である。 C L 2はシンボルデータと同じ周波数を有するク ロック信 号である。 C L 3は 2シンボルデータと同じ 波数を有するクロッ ク信号であり . 偶奇シンボルタイ ミ ングを生成している。 また、 夕イ ミ ング発生回路 6 0 5は. 偶奇シンボル期 ί¾中の経過時 f¾†if報を生成しており、 % 1 6 1 0、 第 2記 tS部 6 1 1、 第 3記憶部 6 1 2および第 4記憶部 6 1 3に対し、 下位ァ ドレスと して ί 給している。
座標蓄 ·器 6 0 6、 6 0 7、 6 08、 6 0 9は、 シフ ト レジスタであり、 マツ ビング回路 6 0 3から供給されたア ドレスを逐次、 直並列変換する。 座標 ¾稂器 6 0 6、 6 0 7 , 6 08、 6 0 9の出力は、 それぞれ笫 1記憶部 6 1 0、 % 2記 億部 6 i 1、 第 3記憶部 6 1 2、 笫 4記憶部 6 1 3に供給される。
ίϊϊ ΐ 憶部 6 1 0は、 座標蓄 ¾¾ 6 0 6の出力か上位ァ ドレスとして、 夕イ ミ ング発生 t'Jl路 6 0 5からの経過時 i¾† 報が下位ァ ドレスとして人力され、 I座標 I成分） に対応する波形データを記 i'Sしている。 この波形データは、 奇シンボ ルタイ ミ ングにおいては低域通過フィルタに土 1を入力した場合の低域通過フィ ルタの応答波形を表し、 偶シンボルタイ ミ ングにおいては 0を入力と した場合の 低域通過フ ィ ルタの応答波形を ¾している。 すなわち、 ¾ 1 1:G部 6 1 0は、 ( 8 ) 式における∑ I a 2NU h { t - ( 2 N + 1 ) T } に対応するデジ夕ル値を 記憶している。
第 2^1S 6 1 1は、 座標 6 0 7の出力が上位ァ ドレスと して、 タイ ミ ング発生回路 6 0 5からの経過時問情報が下位ア ドレスと して人力され、 Q座標
(Q成分〕 に対応する波形データを記 tSしている。 この波形データは、 奇シンポ ル夕ィ ミ ングにおいては低域通過フィルタに土 1を入力した場合の低域通過フ ィ ル夕の応答波形を表し、 偶シンボルタイ ミ ングにおいては 0を入力と した場合の 低域通過フ ィ ルタの応答波形を ¾している。 すなわち、 笫 2記憶部 6 1 1 は、 ( 9 ) 式における∑ Q a 2NI1 h { t - ( 2 N+ l ) T) に対応するデジタル値を f,i憶している。
第 3記 1¾部 6 1 2は、 座標蓄 ¾¾ 6 0 8の出力か上位ァ ドレスと して、 タイ ミ ング発生回路 6 0 5からの経過時問情報が下位ァ ドレスとして入力され、 I座 ¾ (: 1成分） に対応する波形データを ^tSしている。 この波形データは、 偶シンポ ルタィ ングにおいては低域通過フィルタに土 1を入力と した場合の低域通過 フィルタの応答波形の 2 (本明細 ¾では平方根 2を^ 2で示す） 倍を表し. 奇シンボルタイ ミ ングにおいては 0を入力とした場合の ί 域通過フィル夕の応答 波形の 1 /ν 2 レベルを ¾す。 すなわち、 笫 3記惊部 6 1 2は、 （ 8) 、 ( 9 ) 式における∑ ( l/ 2 ) I /32N h ( t - 2 N T ) に対応するデジタル値を記憶 している。
第 4記憶部 6 1 3は、 座標蓄積器 6 0 9の出力が上位ァ ドレスと して、 夕イ ミ ング発生回路 6 0 5からの経過時問情報が下位ァ ドレスと して入力され、 Q座標 (Q成分） に対応する波形データを記憶している。 この波形データは、 偶シンポ ルタイ ミ ングにおいては、 低域通過フィルタに ± 1を入力と した場合の低域通過 フィルタの応答波形の 1 / f 2倍を表し、 奇シンボルタイ ミ ングにおいては 0を 入力とした場合の低域迎過フィルタの応答波形の 1 / "2 レベル ·を ¾す。 すな わち、 第 4記憶部 6 1 3は、 （ 8 ) 、 （ 9 ) 式における ∑ ( 1 / ν「 2 ) Q；92Ν h ( t - 2 NT) に対応するデジタル値を記憶している。
減算器 6 1 4は、 笫 3記憶部 6 1 2の出力から、 第 4記憶部 6 1 3の出力を減 算し、 （ 8) 式の Ϊ2项と、 笫 3項との減算を実行する。
加算器 6 1 5は、 笫 3 憶部 6 1 2の出力と、 · 4記憶部 6 1 3の出力とを加 算し、 （ 9 ) 式の笫 2頃と、 第 3項との加算を実行する。
加算 6 1 6は、 6 1 4の出力と、 ( 8 ) 式の笫 1项である ίίϊ 1記 t 部 6 1 0の出力とを加算し、 （： 8 ) 式の I相信号の瞬時値 I ( t〕 を出力する。 加箕器 6 1 7は、 加算器 6 1 5の出力と、 （ 9 ) 式の^ 1項である第 2記憶部 6 1 1の出力とを加算し、 （ 9 ) 式の Q相信号の瞬時値 Q ( t ) を出力する。
D/A変換器 6 1 8は、 加算器 6 1 6の出力をアナログ信号に変換し、 出力端 子 6 2 0から図示しない混合器に出力する。 D/A変換器 6 1 8の出力は、 当該 混合 において搬送波と乗^される。
DZA変換器 6 1 9は、 加算器 6 1 7の出力をアナログ信号に変換し、 出力端 子 6 2 1から図示しない別の混合器に出力する。 D/A変換 ¾ 6 1 9の出力は、 当該混合器において、 π / 2移相器を介して入力される前記搬送波と乗^される。 このように生成された前記搬送波の 2つの直交成分は、 加算された後、 図示しな い送信回路に出力される。
と ころで、 上述の内 から も叨 らかなよ う に、 （ 8 ) 式の 1 iilである ∑ I 2NU h { t - ( 2 N + 1 ) T } に対応する応答波形と、 （ 9 ) 式の第 1項 である∑ Q ひ 2N+1 h { t - ( 2 N + 1 ) T } に対応する応答波形とは、 同一の波 形データから生成することができるはずである。 また、 （ 8 ) 、 （ 9 ^の 2 项∑ ( 1 / Τ 2 ) I /32 h ( t - 2 N T ) に対応する応答波形と、 笫 3项∑ ( 1 2 ) Q β 2 h ( t - 2 N T ) に対応する応答波形とは、 同一の波形デー タから生成するこ とができるはずである。 すなわち、 従来の 7 / 4 シ フ ト
Q P S K Ifl交変調装 0 0に用いられている笫 1記 ϋ部 6 1 0 と第 2記憶部 6 1 1、 および第 3記億部 6 1 2 と第 4記 {S部 6 1 3は、 それぞれ同一のフ ィ ル 夕データを重複して格納していることになる。 このような記憶部は迎常 R Ο Μに よって 成されるか、 R 0 Μの個数および の 1大は 10]路の (Ι火を ½き、 コス ト而で問题を生じる。 また、 回路を L S I化する場合にも不利になる。
さらに、 また、 上記構成により生成された変調信号を、 そのままバース 卜送信 しょうとすると、 送信信号の急峻な立ち上がりによってスプリアスが大き く なり、 送信佶号の周波数带域が広がってしてしまうという問題がある。
このため、 前記変調信号の送信の前後に一定のランプ期問を設け、 このランプ 期問において、 送信信号が滑らかな 絡線にしたがって立ち上がり、 また立ち下 がるようにする方法が知られている。 この処理を、 一般にランプ処迎という。 従 来では、 前記ランプ jWili]における送信用アンプの增幅率を^らかに ¾大、 縮小す ることによ り、 送信信号のレベルが ffi 'らかに立ち上がり、 また立ち下がるよう、 ラ ンプ処理が行われていた。 しかし、 送信川ァンプの增幅率を変化させること、 つまり最適なランプ波形として選ばれた関数に従って送信信号のレベルを正確に 変化させるこ とは難しく 、 このため、 精度良く ラ ンプ処理を行う ことは困難で あった。 発明の^示
本発叨の目的は、 波形記 ts部を効率的よ く使 /Πして回路^成の ί¾素化を図ると ともに、 ¾度の良いバース ト送信を可能と した変調信号を生成する位相変調装 IS をも Ϊ供することにある。
上記 的を^成するため本究叨の位相変^ ^は、 ランプ処现川立ち上がり波 形、 送信シンボルの I成分と Q成分とに兼用の位相波形、 ランプ処理用立ち下が り波形を ¾す波形データを記憶する記憶手段と、 時系列として与-えられる、 ラ ン プ立ち上がり処理川のダミ ーのシンボルデータ、 送信データを ¾す 数のシンポ ルデータ、 ランプ立ち下がり処理用のダミーのシンボルデータを I 成分と Q成分 とに変換する変換手段と、 変換された I成分と Q成分とを、 1 シンボル期間内に 交互に切り換えて ^憶手段へのァ ドレスと して出力するァ ドレス供給^段と、 1 シンボル朋|¾内に記憶乎段から交互に読みだされる I成分の波形データと Q成分 の波形データとを分離し、 両波形データのタイ ミ ングを合わせて出力する分離乎 段と、 分離手段から出力される両波形データを合成してシンボル波形を る合成 段とを えている。
この構成によれば、 記 tS手段を次のように効率的に利川することができる。 す なわち、 送信データの送信区 の前にランプ処理川立ち上がり波形が、 後にラ ン プ処理用立ち下がり波形が記憶手段から読み出され、 分離手段及び合成手段を介 してシンボル波形に合成されるので、 送信アンプのゲイ ンを制御する回路を不¾: にし、 極めて fSijiにランプ処理を行う ことができる。 加えて、 記 tS手段の前段に 了 ドレス 給手段を後段に分離手段を設けることにより、 送信区 において I成 分と Q成分との波形データの並川を¾ ¾しているので、 ， :S iiiを減少させてい る。
ここで、 前記ア ドレス供給手段は、 立ち上がりランプ処理区^、 送信区問、 立 ち下がりランプ処 m ικ の区別を ¾す 1 タイ ミ ング ΐΊ'ί報と、 ^区 liuにおけるシ ンボル期問を ¾す笫 2タイ ミ ング情報を発生するタイ ミ ング発生手段と、 変換さ れた I成分と Q成分とを、 第 2タイ ミ ング情報に從つて 1 シンボル期 ί¾内に交互 に遝択する選択手段と、 笫 1 タイ ミ ング情報を笫 1 部分ア ドレスと し、 選択手段 の出力を笫 2部分ァ ドレスとし、 第 1及び笫 2部分ァ ドレスからなるァ ドレスを 記憶手段に入力する入力手段とを備える榄成としてもよい。
また、 前記ア ドレス供給手段は、 さらに、 変換手段により変換された I 成分を 所定シンボル分だけ蓄嵇し並列に出力する I シフ トレジスタと、 変換手段により 変換された Q成分を所 ¾シンボル分だけ 嵇し並列に出力する Qシフ ト レジスタ とを備え、 前記選択手段は、 I シフ ト レジス夕の出力と Qシフ ト レジスタの出力 とを交互に選択するように構成してもよい。
ここで、 前記分離手段は、 記憶手段から出力される I 成分の波形データを遅延 する^ 1迎延手段と、 憶手段から出力される Q成分の波形データを、 延 手段と同期して出力するよう遅延する笫 2遅延手段とを備える構成と してもよい c また、 上 己目的を達成する本発明の； τ / 4 シフ ト Q P S K直交変調 ¾置におい て、 切り換え手段は、 I座標蓄 手段によって蓄積された I座標と、 Q座標蓄嵇 手段によって蓄植された Q座標とを、 前記時 ί¾情報より も高速な切り換え信号に 従って交互に切り換え、 出力する。 また、 I座標をフィルタ入力とするデジタル フィル夕の応答波形 （またはそれに応じたランプ波形） と、 Q座標をフ ィ ルタ人 力とするデジタルフ ィ ルタの応答波形 （またはそれに じたラ ンプ波形） とは、 同一のデジタルフィル夕の応答波形に基づいて同様の処理によつて生成すること ができる。 従って、 立ち上げランプ手段と、 フィルタ手段と、 立ち下げラ ンプ手 段とは、 I座標と Q座標とに兼用することができる。 つまり、 I 座標をフィルタ 入力とするデジタルフ ィ ルタの応答波形 （またはそれに応じたラ ンプ波形） と、 Q座標をフィルタ入力とするデジタルフィル夕の応答波形 （またはそれに応じた ランプ波形） とを、 切り換え ίΰ· ·の W波数で交互に出力することができる。 また、 lii了記分離手段は、 ¾り換え 号の周波数で交互に出力された、 I 座標をフィルタ 入力とするデジタルフ ィ ル夕の応答波形 （またはそれに^じたラ ンプ波形） と、
Q座標をフィルタ入力とするデジタルフィルタの応答波形 （またはそれに応じた ランプ波形) とを、 切り換え^ ·の 1波数で、 I座標と Q座 とに W した 2系 統に分離する。 従って、 本発明の / 4 シフ ト Q P S K直交変調装 Είは、 I 座標 をフィル夕入力とする場合と、 Q座標をフィ ル夕入力とする 合とのそれぞれに ついて、 フィルタ手段を備えていた従来の； τ / 4 シフ ト Q P S K直交変調装 Sと 比較すると、 フ ィル夕手段の ¾成を半分に低減することができる。 これによ り、 本発叨の；： / 4 シフ ト Q P S Κ直交変調装置は、 装置全体の回路規投を低減し、 より容易に 1 チップ L S I 化を ¾ることができる描成とすることができる。
さらに、 フィルタ手段の栊成を低減することができた分、 ランプ期 通知手段 と、 立ち上げランプ手段と、 立ち下げランプ手段とを^えたので、 バース 卜立ち 上げ期 と、 バース I、立ち下げ期 との^のランプ処埋を行うことができる。 こ れにより、 従来の ττ / 4 シフ ト Q P S K直交変調装置では、 外部回路と して別途 ί)ίίίえなければならなかったランプ処迎川の回路を装置内に内蔵し、 バース ト送信 朋 」における送 n4 を、 ^JiJiiくバース ト送^することができる。
ここで、 前記立ち上げランプ手段、 前記フィルタ手段、 および前記立ち下げラ ンプ手段は、 偶奇 2つの記憶部からなる構成としてもよい。 奇記 iS部は、 前記ラ ンプ期冏迪知信号と、 切り換え手段の出力と、 前記時間情報とをア ドレスと し、 入力データの奇数番 EJの 2 ビッ トから定まる I座標と Q座標とを入力と した場合 のデジタルフ ィ ルタの応答波形データと、 それに応じた、 バース 卜立ち上げ用ラ ンプ波形データと、 バース 卜立ち Tげ川ランプ波形データとを記 1:Sしている。 偶 ¾ ^部は、 ι)ϋ , ランプ朋 知 ί;ΐ と、 切り換え 段の 力と、 前記 報と をア ドレスと し、 入力データの偶数番目の 2 ビッ トから定まる I 座標と Q座標と を人力と した場合のデジタルフィルタの応答波形データと、 それに応じた、 バー ス 卜立ち上げ用ランプ波形データと、 バース ト立ち下げ用ランプ波形データとを 記憶している。 従って、 従来の ττ / 4 シフ ト Q P S K直交変調装置における 1つ のフィルタ 段を、 I迹標を入力としたフィル夕応答波形を記憶している記憶部 で実现した場合と比較すると、 個々の記¾部は、 それぞれランプ波形データを記 位している分だけ、 従来のフィルタ手段より も、 大きな記 IS容量を必要とするこ とになる。 しかし、 その分、 従来の； r / 4 シフ ト Q P S Κ ϋ交変調装 iSでは、 外 部回路として別途偏えなければならなかったランプ処理川の回路を装 ιΕ內に内蔵 することができ、 バース 卜送 ^朋 における送 ίΠ·內 'を、 ί,Ί^Ι^くパース 卜送 fi することができる。 図面の简 mな説明
図 1 は、 各シンボル （X k、 Y k) の 2次元 I — Q座標上へのマッ ピングの一例 を示す説明図である。
図 2は、 従来の；r / 4 シフ ト Q P S K直交変調装置の構成を示すプロッ ク図で ある。 図 3は、 本突施の形態の； τ/4シフ ト Q P S Κ直交変調装 ¾の一部 ¾成を示す プロック図である。
図 4は、 TDMA/TDDフレームの各スロッ トにおけるランプ期間の ijり当 てと、 生成されるランプ波形の一例を示す説明図である。
図 5は、 タイ ミ ング発生回路による各タイ ミ ング信号を示すタイムチヤ一 卜で ある
図 6は、 切り換え回路及び分離回路の勁作タイ ミ ングを示すタイムチヤ一卜で ある。
図 7 A、 7 Bは、 波形データを記 ¾する記¾部の記 β内容と、 ア ドレス信 · T cで与えられる ¾上位 2ビッ トのァ ドレスに応じて 3己億部から読み出される波 形データとの [Μ]係を示す説明図である。
図 8は、 分離回路の 体例である。
図 9は、 通常送信時の偶奇 2シンボル期問における出力波形を示すアイパター ンである。 発明を実施するための最良の形
図 3は、 本实施の形態の 7Γ/4シフ ト Q P S K直交変調装置 1 00の一部構成 を示すプロ ック図である。
7Γ / 4 シフ ト Q P S K直交変調装- 1 0 0は、 1チップの L S Iに栊成され、 ランプ期 検出回路 1 0 1、 夕イ ミ ング発生回路 1 02、 入力端子 1 0 3、 シン ボル生成回路 1 0 4、 マ ツ ピ ング回路 1 0 5、 座標蓄嵇 1 0 6、 1 0 7、 1 08、 1 0 9、 切り換え回路 1 1 0、 1 1 1、 記 1怠部 1 1 2 , 1 1 3、 分離回 路 1 14、 1 1 5、 減算器 1 1 6、 加算器 1 1 7、 1 1 8、 1 1 9および D / A 変換器 1 2 0、 1 2 1を備える。 マツ ピング回路 1 0 5は、 差動符号化回路 1 0 5 aを内蔵する。 なお、 混合器 1 2 2、 1 23、 ττ/ 2移相器 1 24および 加算器 1 25は、 7Γ/4シフ ト Q P S K直交変調装 E 1 0 0に接続される外部回 路である。
また、 図 4は、 TDMA (Time Division Multiple Access) /TD D (Tirae Division Duplex) フ レームの各スロッ トにおけるランプ期 RSJの割り当てと、 生 成されるランプ波形の一例を示す説明図である。
すでに説明したように、 生成された変調信号を、 そのままバース ト送信しょう とすると、 送信信号の^峻な立ち上がりによるスプリアスが究生し、 送信信号の
J,'i]波数': 域が広がつてしてしまう。 このため、 / 4 シフ ト Q P S Kのようなデ ジタル変 ^方式を川いてバース ト送信を行う迎信システムでは、 一般的に、 バー ス ト立ち上がりと、 バース ト立ち下がりとにおいて、 所定のラ ンプ期冏が定めら れており、 当該ランプ期 ί¾において送信信号にランプ処理が施される。
例えば、 図 4のスロ ッ ト （ a ) に示すように、 P H Sの T D M A / T D Dフ レームの各ス口ッ トには、 物理的な伝送レー ト 3 8 4 k b i t / s e cで 2 4 0 ビッ トのデータを伝送することができる、 6 2 5 s e cが割当てられている。 ただし、 各スロッ トの先頭 4 ビッ 卜は、 バース ト立ち上がりのランプビッ トと し て められており、 各スロ ッ トの末) 1 1 6 ビッ トは、 ガー ドビッ トに定められて いる。 ガー ドビッ トは、 スプリァスの発生や、 他の ¾波によるノイズの送信デー 夕への影響を防止するために設けられた慽送信区問である。 また、 受信侧では、 前記ラ ンプビッ トおよび前記ガー ドビッ 卜において受信された内容については、 データとはみなさないよう定められている。 また、 ガー ドビッ トの先頭 4 ビッ ト は、 バース ト立ち下がりのランプビッ 卜に^当てられている。 前記ガー ドビッ ト の末 j¾ l 2 ビッ 卜にはベースバン ド信号は入力されず、 バース 卜立ち下がりのラ ンプビッ トにおいてラ ンプ処理を終了した 7Γ / 4 シフ 卜 Q P S K iS交変調装 1 0 0は、 変調処理を終了する。
前記バース 卜立ち上がりおよび立ち下かりに対応した、 それぞれ 4 ビッ 卜のラ ンプビッ 卜においては、 人力端子 1 0 3から、 擬似 （ダミー） データを表すべ一 スバン ド信号が入力され、 そのベースバン ド信号に Sづいて図 4 の変調信号 (： c ) に示すようなランプ波形が出力される。 このランプ波形は、 沿らかな包絡 線に従って立ち上がり、 また立ち下がっている。 このランプ波形は、 図 4のゲー 卜信号 （ b ) に示すようなゲー ト信号を、 前記ベースバン ド信号に基づいて合成 された変調信号に ¾ することによって得られる。
また、 前記両ランプビッ トに挟まれた 2 2 0 ビッ 卜の区問 （以下では、 「通常 送信時」 という。 ） においては、 実際の送信内容を表したベースバン ド信号が入 力される。
ランプ朋1 検出回路 1 0 1 は、 タイ ミ ング 生回路 1 0 2に U!;給されているク ロック β· と 1 一のクロック C Kを、 外部から入力する。 また、 変調 号の送信 始を示す送信 卜 リガ信号 T X T R Gを、 外部の例えば、 T D M A回路から入力 する。
ランプ期間検出回路 1 0 1 は、 送信ト リガ信号 T X T R Gかァクティ ブになる (活性化する） と、 ク ロ ッ ク C Kの計数を 始する。 これにより、 人力端子 1 0 3から、 所定のデータを表したベースバン ド信号が入力され、 /T / 4 シフ ト Q P S K直交変調装 S 1 0 0の処理が開始される。
送信ト リガ信号 T X T R Gの活性化後、 クロック C Kの計数 tiが、 入力に対す る変調処现の巡延分、 すなわち、 入力に対するデジタルフ ィルタの応答^延分に 等しくなると、 ランプ期 j検出回路 1 0 1 は、 立ち上けランプ処理の ^始を判断 する。 ランプ期 検出回路 1 0 1 は、 クロック C Kの計数を継^しながら、 記憶 部 1 1 2 と記憶部 1 1 3 とにア ドレス信号 T c として 「 0 1 」 を出力する。 2 ビッ トのァ ドレス信号 T cは、 記憶部 1 1 2および記 t 部 1 1 3の 上位 2 ビッ トのア ドレスを表している。 〕 上位 2 ビッ 卜力く 「 0 1 」 のア ドレスで される記 憶部 1 1 2、 1 1 3内の記憶領域には、 立ち上げランプ処理時の 2次元座標デー 夕に対応した、 立ち上げランプ処理用ランプ波形データが格納されている。
クロッ ク C Kの計数 1 が、 送信 ト リガ信号 Τ X T R Gの活性後から立ち上けラ ンプ処埋終了までの ]分に等しくなると、 ランプ朋 検出回路 1 0 1 は、 立ち 上げランプ処理の終了を判断する。 同時に、 T / 4 シフ ト Q P S Κ ΙΞ交変調装 iS 1 0 0には、 入力端子 1 0 3から、 送信內容を ¾したべ一スバン Ι、ΊΠ· '' が入力さ れる。 ランプ期問検出回路 1 0 1 は、 クロック C Κの計数を継 しなから、 ア ド レス信号 T c として 「 0 0」 を出力する。 最上位 2 ビッ 卜が 「 0 0」 のア ドレス で示される記 t§部 1 1 2、 1 1 3内の記憶領域には、 迎¾送信時のベースバン ド 信号から求められる 2次元座標データを入力とした場合の低域通過フィル夕、 例 えば、 ルー トナイキス トフィルタなどの応答波形データが格納されている。
また、 ランプ期問検出回路 1 0 i は、 クロ ック C Kの計数値が、 送信 卜 リガ信 号 T X T R Gの活性後から立ち下げランプ処理開始までの時 分に等しく なると、 立ち下げラ ンプ処 ¾の開始を判断する。 7Γ / 4 シフ ト Q P S Kii交変調装 ίΰ: 1 0 0には、 入力端子 1 0 3から、 所定のダミ ーデータを ¾したべ一スバン ド^ 号が入力される。 ランプ期間検出回路 1 0 1は、 さらにクロック c Κの計数を継 ¾しながら、 ア ドレス信号 T cと して 「 1 0」 を出力する。 最上位 2 ビッ 卜が 「 1 0」 のア ドレスで示される記憶部 1 1 2、 1 1 3内の記憶領域には、 立ち下 け'ランプ処理峙の 2次元座標データに対応した、 立ち下げランプ処理川ランプ波 形データが格納されている。
さらに、 クロック C Κの計数値が、 送信ト リガ信号 Τ X T R Gの活性後から立 ち下げランプ処 11終了までの '間分に等しくなると、 ランプ期問検出回路 1 0 1 は、 立ち下げランプ処理の終了を判断する。 これにより、 7Γ/4シフ 卜 Q P S K 交変 ¾装 Ε 1 0 0は、 変調処理を終了する。
タイ ミ ン グ発生回路 1 0 2は、 入力されるベースバン ド信号のビッ トレー トよ り も高い周波数を有したクロック信号であり、 外部から 給されるクロック C Κ に基づいて、 図 5に示すようなクロック Τ 1〜Τ 6を生成する。 クロ ッ ク T 1 (図 5では 4 ビッ ト） は、 奇シンボルタイ ミ ングから、 次の奇シンボルタイ ミ ン グの直前まで前記ク ロ ッ ク信号 C Κを計数した計数値を表しており、 記憶部 1 1 2、 1 1 3に供給される。 すなわち、 クロック Τ 1は、 偶奇 2シンボル期 | 中の経過時 ]を ¾す¾過時問情報である。 クロック T 2は、 入力されるベースバ ン ド信号の S]波数と同じ 15]波数を するク ロッ ク信号である。 クロック Τ 3は、 1 シンボルと同じ周波数を苻するクロック信号である。 クロック Τ 4は、 2シン ボル周波数と同じ/ Ϊ]波数を冇するク口ック信号である。 クロッ ク Τ 5は、 クロ ッ ク Τ 4と逆の位相を^するクロック信 である。 クロッ ク Τ 6は、
Figure imgf000017_0001
tfi報であるクロ ッ ク T 1の計数の 2倍の切り換え迚^を苻する切り換え ίΞ" ·であ る。
入力端子 1 0 3は、 送信内容をシリアルデータとして表した被変 ϋ信号である ベースバン ド信号を、 ΰ/4 シフ ト Q P S K直交変調装 [21 0 0に人力する。 シンボル生成回路 1 0 4は、 シフ ト レジス夕によって実現され、 入力された ベースバン ド 号を、 タイ ミ ング発生回路 1 0 2から供給される、 ベースバン ド 信号と同じ周波数を有したクロック Τ 2のタイ ミ ングで取り込んで直並列変換し、 ベースバン ド倍号の迚 する 2 ビッ 卜から構成されるシンボル （Xk、 Y k) を出 力する。
マッ ピング回路 1 0 5は、 タイ ミ ング発生回路 1 0 2から供給される、 シンポ ルデータと^じ 波数のクロック T 3のタイ ミ ングで、 シンボル生成回路 1 0 4 により生成されたシンボルデータを取り込む。 さらに、 マッ ピング回路 1 0 5は、 取り込んだシンボルデータ、 または差動符号化回路 1 0 5 aの符号化結 のいず れかに^じて所 のマッ ピングを行い、 ア ドレスを ¾す 2 ビッ 卜の 2次元座標 データを出力する。
以下では、 マッ ピング回路 1 0 5のマッ ピングにより出力される、 2次元痤標 データの具体例を、 図 1を参照して説明する。
すでに説明したように、 直交信号 （ I Qk) で ¾される信号点は、 図 1 に示 した点 A〜 Dまたは点 E〜 Hのいずれかを交互に取る。 前述のようにべク トル I αとベク トル Q αとを とする 2次元座標上では、 点 A〜 Dの座標は、 それぞ れ A ( 1、 1 ) 、 B (一 1、 1 ) 、 C (— 1、 — 1 ) 、 D ( 1、 - 1 ) と衷され る。 また、 ベク トル 1 /3 とベク トル Q ^S とを軸とする 2次元座標上では、 点
E〜 Hの座標は、 それぞれ E ( 1 、 1 ) 、 F (― 1 、 1 ) 、 G (一 1 、 一 1 ) 、 H ( 1 、 - 1 ) と ¾される。
こ こで、 例えば、 ベ一スバン ド信号と して、 「 し 0、 1、 1 、 0、 0、 0、 1 、 一」 が入力端子 1 0 3に入力されたとすると、 シンボル生成 1L'J¾ 1 0 4は、 2 ビッ トを 1 シンボルと した、 シンボル列 （ Xし Yい = ( 1 、 0 」 、 （ X 2、
Y2) = ( 1 、 1 ) 、 （X3、 Y3) = ( 0、 0 ) 、 （X4、 Y4) = ( 0、 1 ) 、 …を順次、 生成する。
マッ ビング回路 1 0 5は、 図 1 に示した信号点 Ηを 準点と して、 各シンボル によって顺次示される信^点の座標を求める。 例えば、 ¾ 1 から、 記奇シンポ ル （ Xし Υ 1) は、 点 Ηから—； Γ / 4の位相差を有する信号点 Dを示すことが判 る。 信号点 Dの座標値は、 ベク トル I ひとべク トル Q aとを軸とする 2次元座標 上で D ( 1、 一 1 ) と ¾される。 なお、 一 1は 1 ビッ トで衷すことができないの で、 0で表すものとし、 マツ ビング回路 1 0 5は、 シンボル （Xし Y1J に対す るマッ ピング ¾果と して、 2次元座標デ一夕 D ( 1、 0：) を出力する。 前 ,记 2次 元座標データのうち、 ίίί 1 ビッ トである 「 1 J は座標 器 1 0 6に、 第 2 ビッ トである 「 0」 は座標茶 ¾器 1 0 7に出力される。
同様に、 ¾ 1から、 次の偶シンボル （X2、 Y2) は、 点 Dから— 3 /Γ/4の位 相差を冇する信号点 Fを示すことが判る。 信号点 Fの座標値は、 べク トル I /3と ベク トル Q /3とを軸とする 2次元座標上で F (— 1、 1 ) と衷される。 従って- マッ ピング luJ路 1 0 5は、 シンボル （X2、 Y2) に対するマッ ピング結 と して、 2次元座 ^データ F ( 0、 1 ) を出力する。 前記出力のうち、 ！ίϊ 1 ビッ トである 「 0」 は座標蓄嵇器 1 0 8に、 笫 2 ビッ トである 「 1」 は座標蓄積器 1 0 9に出 力される。
以下同様に、 次の奇シンボル （X3、 Y3) は、 点 Fから 7Γ/4の位 を有す る点 Cを示し、 マッ ピング回路 1 0 5は、 2次元座標データ C (.0、 0 を出力 する。 この第 1 ビッ ト 「 0」 は座標 器 1 0 6に出力され、 ^ 2 ビッ ト 「 0」 は^標蒂 器 1 0 7に出力される。 さらに、 次の偶シンボル （X4、 Y4) は、 点 Cから 3 ,7 / 4の位相^を有する点 Hを示し、 マッ ピング回路 1 0 5は、 2次元 座標データ H ( 1 , 0 ) を出力する。 前記出力のうち、 笫 1 ビッ ト 「 1」 は座標 蓄積器 1 0 8に出力され、 第 2 ビッ ト 「 0」 は座標蓄積器 1 0 9に出力される。 差動符号化回路 1 0 5 aは、 マツ ビング回路 1 0 5に取り込まれたシンボル データに、 必要に応じて差動符号化を施す。 具体的には、 表 1に対応して予め作 成された変換 ¾と、 直前のシンボル （Xk-し Yk-1) により示された少なく とも 1つの信号点とを記 i:Sしておき、 シンボル （Xk、 Yk) の信号点を求めることで ある。
鹿標¾¾器 1 0 6は、 シフ ト レジスタによって され、 ¾シンボルタイ ミ ン グ毎に i ビッ 卜ずつ供給される I ひ座標を蓄毡し、 蓄穑したビッ ト数の、 例えば 5 ビッ トの I ひ座標を、 記憶部 1 1 2の最上位 2 ビッ トに次ぐ上位ァ ドレスと し て切り換え回路 1 1 0に出力する。 この上位ア ドレスにより、 当該奇シンボルタ ィ ミ ングにおける I ひ座標の入力に応じたフ ィル夕応答波形 （：またはランプ波 形） データが、 記憶部 1 1 2から読み出される。
座標 器 1 0 7は、 シフ ト レジスタによって突現され、 奇シンボルタイ ミ ン グ毎に 1 ビッ 卜ずつ ^給された Qひ座標を蓄積し、 したビッ ト数の、 例えば 5 ビッ 卜の Q α座標を、 1 1 2の 上位 2 ビッ 卜に次ぐ上位ァ ドレスと し て切り換え回路 1 1 0に出力する。 この上位ア ドレスにより、 当該 ··シンボルタ ィ ミ ングにおける Q α座標の入力に応じたフィルタ応答波形 （またはラ ンプ波 形） データが、 記 II部 1 1 2から読み出される。
座標 器 1 0 8は、 シフ ト レジスタによって実現され、 偶シンボルタイ ミ ン グ毎に 1 ビッ 卜ずつ供給された I /3座標を蓄 ¾し、 蓄 ¾したビッ ト数の、 例えば 5 ビッ トの I /3座標を、 記憶部 1 1 3の最上位 2 ビッ トに次ぐ上位ァ ドレスと し て切り換え回路 1 1 1に出力する。 この上位ア ドレスにより、 当該偶シンボル夕 ィ ミ ングにおける I 3座標の入力に応じた、 1 / " 2 レベルのフィルタ応答波形 (またはランプ波形） データが、 記 II部 1 1 3から読み出される。
座標蓄 ¾器 1 0 9は、 シフ ト レジス夕によって実現され、 偶シンボルタイ ミ ン グ毎に 1 ビッ トずつ供給された Q 3座標を し、 蒂稅したビッ ト数の、 例えば 5 ビッ トの Q 座標を、 ^憶部 1 1 3の最上位 2 ビッ 卜に次ぐ上位ァ ドレスと し て切り換え回路 1 1 1に出力する。 この上位ア ドレスにより、 当該偶シンボル夕 イ ミ ングにおける Q /3座標の入力に応じた、 1 / V" 2 レベルのフィルタ応答波形
(またはランプ波形） データが、 記憶部 1 1 3から読み出される。
切り換え回路 1 1 0 は、 セレクタなどによって実现される。 切り換え回路 1 1 0は、 クロック T 1で与-えられる経過時 [ίί]怙報が切り换わるまでの に、 ^ 標¾ ¾ 1 0 6 と^ ¾ ¾器 1 0 7 とから入力されているア ドレスを、 ク ロ ッ ク T 6のタイ ミ ングで交互に切り換えて 分割し、 記 IS部 1 1 2 に出力する。 この ときのク ロ ッ ク T 6および切り換え回路 1 1 0の出力の様子を [ 6に示す。 切り換え回路 1 1 1 は、 切り換え回路 1 1 0 と同様、 セレクタなどによって^ 现される。 切り換え回路 1 1 1は、 クロック T 1で与えられる経過時 情報か切 り換わるまでの 1 に、 座標蓄¾器 1 0 8 と鹿標蓄 器 1 0 9とから入力されてい るア ドレスを、 クロック T 6のタイ ミ ングで交互に切り換えて時分割し、 記憶部 1 1 3に出力する。
記憶部 1 1 2は、 ランプ朋 R;j検出回路 1 0 1からのァ ドレス信号 T cを ¾上位 2 ビッ トのア ドレスと して入力し、 座標蓄 Si器 1 0 6および座標 器 1 0 7の 出力を前記最上位 2 ビッ トに次ぐ上位ァ ドレスと して、 タイ ミ ング ¾生回路 1 02からの終過時問怙報であるクロック Τ 1をさらにその下位ァ ドレスと して 入力する。
図 7 A、 7 Bは、 記憶部 1 1 2、 1 1 3の記憶内容と、 ァ ドレス信号 T cで与 えられる β上位 2ビッ トのァ ドレスに応じて記 tu部 1 1 2、 1 1 3から読み出さ れる波形データとの IM]係を示す説明図である。
記 S部 1 1 2は、 上位 2ビッ トのア ドレスが 「00」 で与えられる記 ^ΐΠ域 に、 Iひ鹿標、 Qひ座標に対応した通^送信時の波形データを記 ίΰしている。 通 常送信時の波形データとは、 I α座標、 Qひ座標を入力と した、 例えばル一 卜ナ ィキス 卜フィルタなどの低域通過フィルタの応答波形のレベル （瞬時 ） を示す データである。 記 tiS部 1 1 2は、 奇シンボルタイ ミ ングに対応する波形データと して、 ¾シ ンボルタイ ミ ングにおいて I α座標、 Q 座標が取り ^る値である、 ± 1を入力と した 合のフィルタ応答波形データを記 I している。 また、 偶シン ボルタイ ミ ングに対応する波形データと して、 偶シンボルタイ ミ ングにおいて I α座標、 Qひ座標が取り -る値である、 0を入力と した場合の低域迎過フ ィ ル 夕の応答波形データを記憶している。
また、 ^億部 1 1 2は、 最上位 2ビッ トのア ドレス力 「 0 1」 で与えられる記 惊領域には、 バース 卜立ち上げ時のランプ波形データを記憶している。
なお、 記憶部 1 1 2、 1 1 3に記憶されているランプ波形データは、 いずれも、 M に したようなゲ一 卜 ί-「ί号 ( b ) を ¾す窓 !乂1数を、 各 I ひ 、 Qひ 、 I β、 Q 3座標に対応したフィルタ応答波形に乗^して得-られる。 すなわち、 窓 ¾数を g ( t ) と し、 ランプ波形の I相、 Q相の瞬時値をそれぞれ、 I ( t ) g (： t ) 、 Q ( t ) g ( t ) とすると、
oo
I(t)g( = j^J^ 2 N + — (2N+l)T}g{t— (2N+1)T}
N=-∞
Figure imgf000021_0001
(10) οο
Q(t)g(t)=N^∞Qa 2 N+ ih{t-(2N+l)T}g{t-(2N-fl)T}
Figure imgf000022_0001
I OO
+ ~N^ ooQ β 2Nh(t― 2NT)g(t― 2NT) ( 11 )
と、 表すことができる。 （ 1 0 ) 式で与えられる I (: t ) g ( t ) で振幅変調さ れた搬送波の同相成分と、 （ 1 1 ) 式で与えられる Q ( t ) g (； t ) で振 変^ された搬送波の直交位相成分を Eね合わせる （加算する） ことにより、 図 4の変 調 （ c ) 中のランプ波形が得られる。
従って、 記憶部 1 1 2の最上位 2ビッ トのア ドレス力 < 「 0 1」 で与えられる記 憶領域には、 記ランプ波形データのうち、 2次元座標データ （ I ひ 、 Q a ) に 対応 した立ち上げラ ンプ処理用ラ ンプ波形データ、 すなわち、 （ 1 0 ) 、 ( 1 1 ) 式の笫 1项に対応する立ち上げランプ処理川ランプ波形データが記憶さ れている。 バース 卜立ち上げ時においても、 迎? Ιί送信 I と同様、 I ひ座標、 Q 座標が、 .シンボルタイ ミ ングにおいて取り得る値は士 1であり、 偶シンボル夕 ィ ミ ングにおいて取り ^る値は 0である。
さらに、 記憶部 1 1 2は、 最上位 2ビッ トのア ドレスカヾ 「 1 0」 で与-えられる 記 It領域には、 ラ ンプ波形を ½成する成分のうち、 2次元座標データ （ I ひ 、 Q a ) に対応した立ち下げランプ処理川ランプ波形データ、 すなわち上記と同様、 ( 1 0 ) 、 ( 1 1 ) 式の第 i项に対応する立ち下げランプ処理川ランプ波形デ一 夕が記惊されている。 立ち下げラ ンプ処理時においても、 通常送信 と ^様、
I 座標、 Q ^座標が、 奇シンボルタイ ミ ングにおいて取り得る は 0であり、 偶シンボルタイ ミ ングにおいて取り得る値は土 1である。
記 1: 部 1 1 2には、 迎 送信時においては、 7ドレス ίίϊ号 T cによって与えら れる ¾上位 2ビッ 卜のア ドレス 「00」 が入力され、 さ らにクロッ ク Τ 6に從っ て 分^された、 m ^ i o 6からの上位ァ ドレスと、 : i ¾ ι o 7か らの上位ァ ドレスとが人力される。 座標 0 6 と座標 1 0 7 とから の前記上位ア ドレスは、 奇シンボルタイ ミ ング ¾に 3!新される。 また、 これと並 行して、 経過 Ιί;] ·Ι'/ί報を示すクロック T 1が下位ァ ドレスと して入力されている c クロック T 1 は、 奇シンボルタイ ミ ングから、 次の奇シンボルタイ ミ ングの直前 までのクロック C Kを計数した計数値を示している。
痤標 ¾器 1 0 6からは、 当該奇シンボルタイ ミ ングにおける I ひ座標を末)！ ビッ 卜に、 過去の奇シンボルタイ ミ ングにおける I ひ座標を上位ビッ 卜に存 し、 一 1を 0で表した、 例えば 5 ビッ トの上位ア ドレスが入力される。 これによ り、 当該奇シンボルタイ ミ ングにおける I ひ座標を当該奇シンボルタイ ミ ングに おける入力と し、 この時点の経過時^情報に応じた ¾記フィル夕応答波形データ か、 クロック T 6の例えば奇数タイ ミ ングで ί じ 1 1 2から み出される。 座標 器 1 0 7からは、 当該奇シンボルタイ ミ ングにおける Q ひ座 を末 ^ ビッ 卜に、 過去の奇シンボルタイ ミ ングにおける Q α座標を上位ビッ 卜に有 し、 一 1を 0で表した、 例えば 5 ビッ トの上位ア ドレスか入力される。 これによ り、 当該奇シンボルタイ ミ ングにおける Q a座標を当該奇シンボルタイ ミ ングに おける入力と し、 この時点の経過時問情報に応じた前記フ ィルタ応答波形データ 力 、 クロ ッ ク T 6の例えば偶数タイ ミ ングで: tS部 1 1 2から読み出される。 また、 ί シンボルタイ ミ ングにおいては、 ^ ^部 1 1 2に、 標¾ ¾ 1 0 6、 1 0 7のいずれからも新たな前記上位ァ ドレスは入力されないが、 経過 j情報 であるクロック T 1 によつて偶シンボルタイ ミ ングであることが ¾される。 偶シ ンボルタイ ミ ングにおいては、 すでに説 Iリ Jしたように、 I ひ ^標、 Q ひ盛標はと もに 0である。 従って、 記憶部 1 1 2からは、 下位ァ ドレスが所定の値を越える ことにより、 0を入力と した場合の経過時 I に応じた前記フィルタ応答波形デー タカ それぞれ 分^で^み出される。
また、 立ち上げランプ処理時には、 記憶部 1 1 2に、 ア ドレス信号 T cによつ て与えられる敁上位 2 ビッ トのァ ドレス 「 0 1」 が入力される、 という点だけ力 通常送信時と異なる。 それ以外の点では、 通常送信 と同様であり、 ク ロ ッ ク T 6に従って時分^された、 座標 器 1 0 6からの上位ァ ドレスと、 座 も1 ί S 1 0 7からの上位ア ドレスとが入力され、 これと並行して、 クロック T 1 力 ド 位ァ ドレスとして入力される。
座標 ¾ ¾ί器 i 0 6からは、 当該奇シンボルタイ ミ ングから週って蓄稷された、 各奇シンボルタイ ミ ングにおける I ひ座標からなる、 例えば 5 ビッ 卜の上位ァ ド レスが人力される。 これにより、 当 ¾ ίシンボルタイ ミ ングにおける I ひ座標を 当¾ ^シンボルタイ ミ ングにおける入力と し、 この時点の経過 ' Ιί! ,1報に応じた バース ト立ち上げ時のランプ波形データが、 クロック Τ 6の例えば奇数のタイ ΐ ングで読み出される。
座標 ¾ ¾ί 1 0 7からは、 当該奇シンボルタイ ミ ングから遡って された、 各奇シンボルタイ ミ ングにおける Q ひ座標からなる、 例えば 5 ビッ 卜の上位ァ ド レスが入力される。 これにより、 当該^シンボルタイ ミ ングにおける Q ひ 標を 当¾ ^シンボルタイ ミ ングにおける入力と し、 この時点の経過時 ra t 報に じた ノく一ス 卜立ち上げ時のランプ波形データが、 クロック T 6の例えば偶数の夕ィ ミ ングで読み出される。
また、 偶シンボルタイ ミ ングにおいては、 I α座標、 Q a座標はともに 0であ る。 従って、 記憶部 1 1 2からは、 通常送信畤と同様に、 下位ア ドレスが所定の 値を越えることにより、 当該偶シンボルタイ ミ ングにおける I ひ座標、 Q ひ座標 の入力を 0 と した場合の経過時問に応じたバース 卜立ち上げ時のランプ波形デー 夕が、 それぞれク ロ ック T 6による時分割で交互に顺次読み出される。
立ち下-けランプ処理時には、 記憶部 1 1 2に、 ァ ドレス信号 T cによって与.え られる ¾上位 2 ビッ 卜のア ドレス 「 1 0」 か入力される、 という点だけが迎常送 信時および立ち上げランプ処理 H-' と異なる。
奇シンボルタイ ミ ングにおいては、 クロッ ク T 6により時分割で交互に人力さ れる、 速標蓄稹器 1 0 6 と/!標蓄¾ ¾ 1 0 7 とからの上位ア ドレスと、 経過 I 問 情報クロ ック T 1 で与えられる下位ァ ドレスとにより、 記憶部 1 1 2からは、 当 該奇シンボルタイ ミ ングにおける I ひ ^標を当 ¾奇シンボルタイ ミ ングにおける 入力と し、 この^点の経過畤 情報に応じたバース 卜立ち下げ時のラ ンプ波形 データと、 当該奇シンボルタイ ミ ングにおける Q ひ座標を当該奇シンボルタイ ミ ングにおける人力と し、 この 点の経過 Γύ]†N報に 1 ;じたバース 卜立ち下け H.' の ランプ波形データとが、 クロック T 6のタイ ミ ングで交互に顺次読み出される。 また、 偶シンボルタイ ミ ングにおいては、 I ひ座標、 Q ひ速標はともに 0であ るので、 記憶部 1 1 2からは、 通常送信時およびバース ト立ち上げ時と同様に. 下位ア ドレスが所定の値を越えることにより、 当該偶シンボルタイ ミ ングにおけ る I ひ座標、 Q a座標の入力を 0 と した場'合の経過時問に応じたバース ト立ち下 け I のランプ波形データが、 それぞれクロック T 6による 分割で交互に) ϋ次 み ΙΠされる。
記 IS部 1 1 3には、 記憶部 1 1 2 と同時-に入力されるア ドレス信号 T cにより、 記憶部 1 1 2 と同一の 2 ビッ 卜の最上位ア ドレスが与えられる。 また、 記憶部 1 1 3は、 クロック T 6により時分割された、 座標蓄嵇器 1 0 8および^標
S 1 0 9の出力を上位ァ ドレスと し、 タイ ミ ング発生回路 1 0 2からの経過 I : 情報であるクロック T 1を下位ァ ドレスと して人力する。
記憶部 1 1 3は、 図 7 Aに示したように、 憶部 1 1 2 と同様のア ドレス配分 で、 すなわち、 最上位 2 ビッ 卜のァ ドレス力〈 「 0 0」 で与えられる記 域には 通常送信時の波形データを、 _§上位 2 ビッ 卜のァ ドレス力 「 0 1」 で与えられる 記憶領域にはバース 卜立ち上げ特のランプ波形データを、 最上位 2 ビッ 卜のァ ド レス力 「 1 0」 で与えられる記 ^領域には、 バース ト立ち下げ時のランプ波形 デ一夕を記 tSしている。 ΐϋί記各波形データは、 いずれも低域迎過フィ ル夕への入 力である I ^座標、 Q 3座標に対応した波形データである。
通' 送信時の波形デ一夕と して、 記憶部 1 1 3は、 偶シンボルタイ ミ ングにお いて I /3 標、 Q 速 が取り る ffiである、 土 1を入力と した ■合の低域通過 フィルタ、 例えばルー 卜ナイキス トフィルタの 1 / f 2 レベルの応答波形デ一夕 を記憶し、 奇シンボルタイ ミ ングにおいて I /9座標、 Q；9座標が取り ¾る値であ る、 0を入力とした場合の 1 / v「 2 レベルの低域通過フィ ルタの応答波形データ を記憶している。
また、 ： t 部 1 1 3は、 バース ト立ち上げ のランプ波形データとして、 偶シ ンボルタイ ミ ングにおいて I 3座標、 Q /3座標が取り ^る Mである、 ± i を入力 とした ¾合の 1 / 2 レベルの立ち上げランプ処理用ランプ波形データを記 1:δし、 奇シンボルタイ ミ ングにおいて I 3座標、 Q 座標が取り る である、 0を人 力とした ¾f合の 1 / f レベルの立ち上げランプ処理用ランプ波形データを LUS している。 すなわち、 （ 1 0 ) 、 （ 1 1 ) 式の 2 ¾、 ！ίϊ 3 ¾を ij.えるラ ンプ波 形データを記 1:3している。
さらに、 記憶部 1 1 3は、 バース ト立ち下げ時のランプ波形データと して、 丄 記と同様、 偶シンボルタイ ミ ングにおいて I /3座標、 Q 3座標が取り得る値であ る、 ± 1を入力と した場合の 1 / 2 レベルの立ち下げランプ処理川ラ ンプ波形 データを記憶し、 奇シンボルタイ ミ ングに対応するラ ンプ波形データ と して、 I /3座標、 Q /3座標が取り得る値である、 0を入力と した場合の 1 / v「 2 レベル の立ち下げランプ処理丌 jランプ波形データを記憶している。
記憶部 1 1 3には、 通常送信時において、 7 ドレス信号 T cによって与えられ る ¾上位 2 ビッ 卜のア ドレス 「 0 0」 が人力され、 クロック T 6により時分^さ れた、 座標 ¾ ίΰ ¾ 1 0 8からの上位ァ ドレスと、 座標 器 1 0 9からの上位ァ ドレスとが交互に入力される。 座標蓄极器 1 0 8と座標蓄稻器 1 0 9 とからの上 位ア ドレスは、 偶シンボルタイ ミ ング铒に 新される。 また、 これと並行して、 経過時問情報を示すクロック Τ 1が下位ァ ドレスとして入力されている。
座標蓄 ½器 1 0 8からは、 当該偶シンボルタイ ミ ングにおける I /9座標を末尾 ビッ 卜に、 過去の偶シンボルタイ ミ ングにおける I /3座標を上位ビッ トに冇 し、 — 1を 0で表した、 例えば 5 ビッ トの上位ア ドレスが入力される。 これによ り、 ^偶シンボルタイ ミ ングにおける I /3座標と、 この時点の経過 Ιι'Ή,';·報に 応じた、 1 / f 2 レベルの— ύΐί記フィル夕応答波形データがクロック Τ 6の例えば 奇数タイ ミ ングで記憶部 1 1 3から読み出される。
座標 器 1 0 9からは、 当該偶シンボルタイ ミ ングにおける Q /3座標を末^ ビッ 卜に、 過去の偶シンボルタイ ミ ングにおける Q /9座標を上位ビッ 卜に有 し、 一 1を 0で表した、 例えば 5 ビッ トの上位ア ドレスが人力される。 これによ り、 当該偶シンボルタイ ミ ングにおける Q /3座標と、 この時点の経過時 ι'ί報に 応じた、 1 / f 2 レベルの前記フィル夕応答波形データがクロック T 6 の例えば 偶数タイ ミ ングで記 IS部 1 1 3から読み出される。
また、 奇シンボルタイ ミ ングにおいては、 記憶部 1 1 3に、 座標蓄稅器 1 0 8、
1 0 9のいずれからも靳たな上位ア ドレスは入力されないが、 経過 1 inj \n であ るクロック T i によって奇シンボルタイ ミ ングであることが ¾されている。 すで に説明したように、 奇シンボルタイ ミ ングにおいては、 I 3座標、 Q 9座標はと もに 0である。 従って、 下位ア ドレスが所定の ίιίί以下である場合には、 記憶部 1 1 3から、 0を入力と した場合の経過時問に応じた 1 /、厂 2 レベルの前;记フィ ルタ応答波形データがクロック Τ 6のタイ ミ ングで読み出される。
また、 :、v.ち上げランプ処 Ϊ . :には、 ;¾ta; i 1 3に、 ア ドレス信- T じ によつ て与えられる ίώ上位 2 ビッ 卜のア ドレス 「 0 1」 が入力される、 という点だけが 通常送信 と興なる。 それ以外の点では、 通常送信時と同様であり、 ク ロック Τ 6に従って時分割された、 標 ¾'嵇器 1 0 8からの上位ァ ドレスと、 ^標^ ¾ 器 1 0 9からの上位ア ドレスとが交互に入力され、 これと並行して、 クロ ッ ク
Τ 1 が下位ア ドレスとして入力される。
これにより、 クロック Τ 1 による下位ア ドレスが所定の値以下のときは、 当該 奇シンボルタイ ミ ングにおける入力を 0 と し、 I /3座標と Q /3痤標とに対応した この時点の経過時問情報に応じたバース ト立ち上げ時の 1 / 2 レベルのランプ 波形データが、 クロック Τ 6のタイ ミ ングで交互に読み出される。 さらに、 当該 偶シンボルタイ ミ ングにおける I 3座標を当該偶シンボルタイ ミ ングにおける入 力とし、 この時点の経過時問情報に応じたバース ト立ち上げ時の 1 2 レベル のラ ンプ波形データが、 クロッ ク Τ 6の例えば奇数タイ ミ ングで読み出される。 また、 ¾偶シンボルタイ ミ ングにおける Q /3座標を当該偶シンボルタイ ミ ング における入力と し、 この時点の経過時 報に応じたバース ト立ち上け時の
1 ハー 2 レベルのランプ波形データが、 クロック T 6の例えば偶数タイ ミ ングで 読み出される。
立ち下げランプ処理時には、 記 1意部 1 i 3に、 ア ドレス信号 T cによって与え られる 上位 2 ビッ 卜のア ドレス 「 1 0」 が入力される、 という点だけが迎常送 信時および立ち上げランプ処理時と異なる。 それ以外の点では、 通常送信時およ び立ち上けランプ処理 I と同様であり、 クロック T 6に従って時分割された、 標 器 1 0 8からの上位ァ ドレスと、 座標 器 1 0 9からの上位ァ ドレスと が入力され、 これと並行して、 クロック T 1が下位ア ドレスと して入力される。 これにより、 クロック T 1による下位ア ドレスが所定の値以下のときは、 当該 奇シンボルタイ ミ ングにおける入力を 0 と し、 この時点の経過時[ 情報に応じた 1 / r 2 レベルのバース ト立ち下げ時のランプ波形データ力 <、 クロック T 6の各 タイ ミ ングで読み出される。 さらに、 当該偶シンボルタイ ミ ングにおける I /3座 標を当該偶シンボルタイ ミ ングにおける入力と し、 この時点の経過畤問情報に応 じた 1 / v一 2 レベルのバース 卜立ち上げ時のランプ波形データカ^ クロック T 6 の例えば奇数タイ ミ ングで読み出される。 また、 当該偶シンボルタイ ミ ングにお ける Q 3 標を当 ¾偶シンボルタイ ミ ングにおける人力と し、 この 1 点の経過 愦報に じた 1 / 2 レベルのバース ト立ち下げ時のランプ波形データが、 ク ロ ック T 6の例えば偶数タイ ミ ングで読み出される。
分離回路 1 1 4は、 各シンボルタイ ミ ングにおいて記憶部 1 1 2から時分割で 出力される、 I ひ座標に対応したフ ィルタ応答波形 （またはランプ波形） データ と、 Q ひ座標に対応したフ ィ ルタ応答波形 （またはランプ波形） データとを、 ク ロック T 6の夕イ ミ ングでそれぞれに分離し、 分離した 2系統の波形デー夕を例 えばク ロ ッ ク T 1 の^期で H時 ·に出力する。 具体的には、 分離回路 1 1 4 は、 I ひ座標に対応したフィルタ応答波形 （またはランプ波形） デ一夕を、 クロック
T 6の例えば奇数タイ ミ ングで取得して保持し、 直後のクロック T 6の偶数タイ ΐ ングで加算器 1 1 8に出力する。 また、 Q a座標に対応したフ ィルタ応答波形 (またはランプ波形） データを、 クロック T 6の例えば偶数タイ ミ ングで取得し、 加算器 1 1 9に出力する。 図 8に分離回路 1 1 4のより詳細な回路例を示す。 同 図では、 レジスタ 1 1 4 a〜 1 1 4 c、 ィ ンバ一夕 1 1 4 dからなる回路例を示 している。 ただし、 レジス夕 1 1 4 a〜 1 1 4 cへのクロ ック入力は、 遅延時問 を短くするために、 クロック T 6に同朋したより^い他のクロッ クを川いてもよ い。
分離回路 1 1 5は、 各シンボルタイ ミ ングにおいて記憶部 i 1 3から時分割で 出力される、 I 3座標に対応した 1 / ^ 2 レベルのフィルタ応答波形 （またはラ ンプ波形） データと、 Q 座標に対応した 1 2 レベルのフィルタ応答波形 (またはランプ波形） データとを、 クロック T 6のタイ ミ ングでそれぞれに分離 し、 分離した 2系統の波形データを例えばクロック T 1 の周期で同 に出力する。 i¾休的には、 分離回路 1 1 5は、 I ^座標に対応した 1 / ~ レベルのフィルタ 応答波形 (またはランプ波形） データを、 クロック T 6の例えば奇数タイ ΐング で取 して保持し、 ώ後のクロック Τ 6の偶数タイ ミ ングで '減^ 1 1 6と加^ 器 1 1 7とに出力する。 また、 分離回路 1 1 5は、 Q 3座標に対応した 1 2 レベルのフィルタ応答波形 （またはランプ波形） データを、 クロック Τ 6の例え ば偶数タイ ミ ングで取得し、 減算器 1 1 6と加算器 1 1 7とに出力する。 また、 分離回路 1 1 5も図 8と同様に描成される。
減算器 1 1 6は、 分離回路 1 1 5の 2出力である、 I /3座標に対応した 1 2レベルのフィルタ応答波形 （またはランプ波形） データから、 Q /3 標 に対応した 1 レベルのフィルタ応答波形 （またはランプ波形） データを減 算し、 （8 ) 式における笫 2項と第 3項との減算を実行する。
加算器 i 1 7は、 分離回路 1 i 5の 2出力である、 I β 標に対応 した
1 /νΤ2レベルのフィルタ応答波形 （またはランプ波形） データと、 Q /3座標に 対応した 1ハ「 1 レベルのフィルタ応答波形 （またはランプ波形） データとを加 ^し、 （ 9) 式における^ 2¾と ίίϊ3项との加 ?を¾行する。
加算器 1 1 8は、 減算器 1 1 6の減算結果と、 分離回路 1 1 4の一方の出力で ある、 I ひ座標に対応したフィルタ応答波形 （またはランプ波形） データのレべ ルとを加算し、 （ 8 ) 式で与.えられる I相信号の瞬時値 I ( t ) を出力する。 加^器 1 1 9は、 加^器 1 1 7の加^ ·¾と、 分離回路 1 1 4の他方の出力で ある、 Qひ^ β'に対応したフィルタ 答波形 （'またはランプ波形） データのレべ ルとを加 し、 （ 9 ) 式で与-えられる Q扣信号の Ift時値 Q (バ ） を出力する。
D/A変換器 1 2 0は、 加算器 1 1 8の出力と してデジタルデータで ¾された、 I ΙΗΠ' の瞬 Ι! ·1ώ I ( t ) をアナログ ' に変換する。
D/A変換器 1 2 1は、 加算器 1 1 9の出力としてデジタルデータで ¾された、 Q相信号の瞬時値 Q ( t ) をアナログ信号に変換する。
上記減^器 1 1 6および加 器 1 1 7〜 1 1 9の¾ ^により、 バース 卜立ち上 げ時および立ち下げ時-には、 対応するランプ波形を生成するための I相信 ' の瞬 時値 I (； t ) と、 Q相信号の瞬時値 Q ( t ) とが生成される。 また、 迎 ¾送信 I には、 前記低域通過フィル夕の応答波形による I相信 の瞬時値 I ( ） と、 Q 祀信号の瞬 ffiQ (； t ) とが生成される。 図 9は、 通常送信時の偶奇 2シンボル朋問における、 D/A変換器 1 2 0およ び D/A変換器 1 2 1の出力波形を示すアイパターンである。 図 9において、 軸は経過^問を示す。 また、 縦軸は、 I相および Q相のフ ィル夕応答波形 h ( t ) の出力レベルを示す。 ただし、 フィルタ入力を 1 と した場合において、 符 号問干渉が 0となる基準点の瞬時値を 1 として示す。
偶シンボルタイ ミ ングにおいては、 （ 8) 、 （ 9 ) 式における笫 i ¾か 0とな り、 かつ 2 と ' 3 とが扣殺する ¾合があるので、 )1 ¾Ί点の ι» ιΐ-ί i ( t ) 、
Q ( t ) は、 ±v^2、 0の 3つのレベルをとる。 笫 2项と笫 3项とが相殺する 合には、 I相および Q相のいずれかの瞬時値 I ( t ) 、 Q ( t ) 力、'、 0 となる c 例えば、 図 1 に示した信号点 E、 または信号点 Gに対応して、 I相の瞬時 ί ΐ
(： t ) が 0となる。 他方、 号点 Eに対応して、 同時刻の Q相の瞬時 1ιι Q (. t ) は、 2のレベルとなり、 , 点 Gに対応して、 刻の Q の瞬 ii. n:iQ < t ) は一 v「 2のレベルとなる。
奇シンボルタイ ミ ングにおいては、 （ 8 ) 、 （ 9 ) 式における ':； 2 ¾と 3 ¾ とは 0であり、 ίίί 1项の I ひ 、 Q αはいずれも ± 1のいずれかであるので、 基 ¾ίί 点の瞬^値 I ( t ) 、 Q ( t ) は、 ± 1の 2つのレベルをとる。 例えば、 ¾準点 の瞬時 ffi I ( t ) 力、 1のレベルで、 ¾準点の瞬時値 Q ( t ) 力、' 1のレベルをとる 信号点は、 信号点 Aである。
混合 1 2 2は、 D/ A変換器 1 2 0の出力と、 搬送波とを混合する。 ¾合器 1 2 2 の出力は、 D / A変換器 1 2 0の出力である I (： t ) と、 搬送波 c 0 s 2 /τ f C t との乗算 I ( t ) c o s 27r f Ctで表される。
¾合¾ 1 2 3は、 D/A¾i½^ l 2 1の出力と、 / 2移札|器 1 2 4を介して 人力された搬送波とを ¾合する。 混合器 1 2 3の出力は、 D/A変換器 1 2 iの 出力である Q ( t ) と、 /τ/ 2の位相差を有する搬送波 s 1 n 2 7Γ ί C t との乗 算 Q ( t ) s i n 2 ;r f Ctで ¾される。
移朴|器 1 2 4は、 人力される搬送波の位相を； r / 2だけ ¾延する。 加算器 1 2 5は、 混合器 1 2 2の出力と、 混合器 1 2 3の出力を多 IE化し、 出 力する。 これにより、 通常送信 において、 加算器 1 2 5からは低域迎過フィ ル 夕 の応答波形に応 じた変調信号、 I ( t ) c 0 s 2 /τ f C t + Q t t ； s i n 2 τ f C tが出力される。 ラ ンプ期 ¾においては、 加^器 1 2 5から図 4 の変調信 ( c ) に示したような所定のランプ波形が出力される。
以上のように、 本実施の形態によれば、 記憶部 1 1 2 と記憶部 1 1 3 とに格納 した波形データを、 クロック T 6によって I座標と Q座標とに対応して時分割で 読み出すことにより、 従来の；： / 4 シフ 卜 Q P S K直交変調装 6 0 0では 4個 備えられていた記 1:δ部 6 1 0〜6 1 3を 2個に低減することができる。 これによ り、 全休の回路 ¾投を低減することができ、 ；r / 4 シフ ト Q P S K ¾交変 装 iffi 1 0 0を、 より に 1 チップ L S I に^成することができる。
また、 回路規投を低減することができた分、 記憶部 1 1 2 と KtS部 i 1 3 とに バース ト立ち上げ時のラ ンプ波形データと、 バース ト立ち下げ時のラ ンプ波形 データとを格納することにより、 新たに、 バース ト立ち上げ時のラ ンプ処理と、 バース ト立ち下け時のラ ンプ処理とを行う機能を備えることかできる。 さ らに、 記憶部 1 1 2 と記 I：部 1 1 3 とに格納されているランプ波形データを用いて、 迎 ',ν;送信 «ΐと IM様の 顺により、 W度 く ランプ波形を L成することができる。 なお、 上^ ¾施の形態では、 ランプ波形データを、 バース ト立ち上げ時とバー ス 卜立ち下げ時とのそれぞれについて生成し、 記憶部 1 1 2 と記 部 1 1 3 とに 格納しているが、 バース ト立ち上げ時は、 送信内容を ¾すデータが入力されてい な 、時点であり、 ランプ波形からデータが読み取られるわけではないので、 所定 のダミ一データに基づいて生成されたランプ波形データを、 ^憶部 1 1 2 と； 部 1 1 3 とに 1 パターンずつ格納しておけば良い。 また、 バース 卜立ち下け時に おいても、 现物のフ ィ ルタの応答波形に従 ·ってランプ波形を生成する場合では、 過去 （:迎' 送^ 1 f ) の入力による応答成分の影響は無視し得ないか、 ¾際には、 記憶部 1 1 2 と dtS部 1 1 3 とにこのような応答特性があるわけではなく 、 ^1)2 部 1 1 2 と記 tS部 1 1 3 とからこのような応答波形を生成するための波形データ を読み出しているに過ぎない。 このため、 バース ト立ち下け'時においても、 過去
(通常送信畤） の人力による応答成分の影^を考^する必要はなく、 ^に迎¾送 信時のフィ ル夕応答波形から沿らかに立ち下がるような予め生成されたランプ波 形データを、 1パターンずつ格納しておけば良い。 従って、 ラ ンプ波形データを バース 卜立ち上げ とパース 卜立ち下げ時との両方について格納したと しても、 通常送信時のフィルタ応答波形データを格納する領域ほど多く の記憶領域を必要 としない。
なお、 上記実施の形態では、 ランプ波形データを、 バース 卜立ち上げ I とバ一 ス ト立ち下げ時とに分けて格納するとしたが、 必ずしもこのように分けて格納す る必耍はない。 例えば、 記憶部 1 1 2 と記憶部 1 1 3 とに、 バース 卜立ち上げ時 のランプ波形データだけを格納しておく。 また、 クロック T I とは逆に、 経過時 間をカウン 卜ダウンするカウンタを備え、 バース 卜立ち下げ時には、 当該カウン 夕の出力をクロック T 1 に代えて下位ァ ドレスとし、 バース ト立ち上げ時のラン プ波形を読み出すこととしても良い。
また、 変調信号のランプ波形をランプ波形データから生成するのではなく、 ダ ミーデータを入力と した、 通常送 i 時の波形データを用いて生成すると しても良 い。 例えば、 « 1 1 8と加^器 1 1 9との出力側、 あるいは ^ ^部 1 1 2 と 記憶部 1 1 3 との出力側に、 シフ 卜 レジスタからなる振幅調整回路を備え、 バ一 ス ト立ち上げ畤においては、 M初は入力値の下位ビッ 卜だけを出力し、 経過 «-' [!iJ 情報に応じて徐々に出力するビッ ト数を ¾加して、 バース ト立ち上け時のランプ 波形を生成する。 また、 バース ト立ち下げ時においては、 経過時冏情報に応じて 徐々に出力するビッ ト数を減少し、 バース ト立ち下け時のランプ波形を生成する と してもよい。
さらに、 上記¾施の形^では、 了 ドレス信号 T cが記 1:g部 1 1 2、 1 1 3の屐 上位 2 ビッ 卜のア ドレスを ¾すと したが、 ア ドレス fi!号 T cは、 必ずしも JiJ上位 のア ドレスである必要はない。 実際には、 ランプ波形データは、 通常送信時の波 形データ程のデータ Hを有しないので、 切り換え回路 1 1 0、 切り換え回路 1 1 1の出力を ¾上位ァ ドレスとし、 ァ ドレス信号 T ( による 2 ビッ トを、 ι);ί ¾ 最上位ア ドレス （切り換え回路 1 1 0、 切り換え回路 1 1 1 の出力） に次ぐ上位 ア ドレスとしても良い。
また、 上記実施の形態では、 座標蓄樯器 1 0 6、 1 0 7、 1 0 8 , 1 0 9が¾ 稅する座標 1 のビッ 卜数を例えば、 5 ビッ 卜と したが、 必ずしも 5 ビッ 卜である 必要はなく、 7 ビッ トであっても良いし、 1 0 ビッ トであっても良い。 すなわち、 座標蓄嵇 1 0 6、 1 0 7、 1 0 8、 1 0 9の 嵇ビッ ト数は、 過去に入力され た座標値に対するフィル夕応答が、 時間の経過に伴って、 後の入力によるフィル 夕応答にどの程度、 影響を与えるかに応じて適当に定めれば良い。 ただし、 座標 蓄積器 1 0 6、 1 0 7、 1 0 8、 1 0 9の蓄積ビッ ト数を上1 S加させると、 その分 フィルタ応答波形の:^度はよくなるか、 憶部 1 1 2、 1 1 3の記憶≤;が¾加す る。
さ らに、 上記突施形態では； / 4 シフ ト Q P S K変調を例に説叨した力、、 Q P SK変調であってもよい。 この場合、 図 3に示した上下 2系統のうち一方の 系統により - できる。 産業上の利川可能性
本発 (リ jは、 シンボルデータの I成分、 Q成分の波形データを予め記 1意部に記 IS させておき、 この波形データに基づいてシンボル波形を生成する位相変調装 i に 適している。 特に、 波形データを記憶する記憶部の記 tS容量を低減させるととも に、 バース ト送信前後のランプ処理用の波形データをも記憶部に記捻させること により送信アンプのゲインコン トロールを不要にして回路の簡素化に適している。

Claims

請 求 の 範
1 . ランプ処理川立ち上がり波形、 送信シンボルの I成分と Q成分とに 川の位 相波形、 ランプ処理用立ち下がり波形を表す波形データを記 t する記憶手段と、 時系列として与えられる、 ランプ立ち上がり処理用のダミ 一のシンボルデ一夕- 送信データを表す複数のシンボルデータ、 ランプ立ち下がり処理用のダミ 一のシ ンボルデータを I成分と Q成分とに変換する変換手段と、
変換された I成分と Q成分とを、 1 シンボル期問内に交互に切り換えて記憶手 段へのァ ドレスと して出力するァ ドレス供給手段と、
1 シンボル期問内に記 ¾手段から交互に読みだされる I 成分の波形データと Q 成分の波形データとを分離し、 両波形データのタイ ミ ングを合わせて出力する分 離手段と、
分離手段から出力される両波形データを合成してシンボル波形を得る合成手段と を備えることを特徴とする位相変調装置。
2 . 前記ァ ドレス供給手段は、
立ち上がりランプ処理区間、 送信区問、 立ち下がりランプ処理区問の区別を表 す第 1 夕イ ミ ング情報と、 各区問におけるシンボル期問を表す笫 2 夕イ ミ ング情 報を発生するタイ ミ ング発生手段と、
変換された I成分と Q成分とを、 第 2夕イ ミ ング情報に従って 1 シンボル期問 内に交互に選択する選択手段と、
第 1 夕イ ミ ング情報を第 1 部分ァ ドレスと し、 透択^段の出力を ^ 2部分ァ ド レスとし、 1及び^ 2部分ァ ドレスからなるァ ドレスを記 t!l-丁段に入力する入 力手段と
を備えることを特徴とする請求の範 EI笫 1项に記鉞の位相変調装 ϋ。
3 . 前記ァ ドレス供給手段は、 さらに
変換手段により変換された I 成分を所定シンボル分だけ ¾嵇し並列に出力する I シフ 卜 レジス夕と、
変換手段により変換された Q成分を所定シンボル分だけ蓄¾し並列に出力する Qシフ 卜 レジスタとを備え、
前記選択手段は、 I シフ ト レジスタの出力と Qシフ ト レジス夕の出力とを交互 に選択することを特徴とする諮求の範囲第 2项に記載の位相変調装 Ε。
4 . 前記分離手段は、
記憶手段から出力される I成分の波形データを遅延する第 1； i 延手段と、 記 ¾手段から出力される Q成分の波形データを、 ^ 1近-延乎段と同沏して出力 するよう遅延する第 2遅延手段と
を備えることを特徴とする請求の範囲笫 1 ¾に記載の位相変調装 iS。
5 . 入力されるシリアルデータの迚続する 2 ビッ 卜 15に、 交する I 籼と Q軸と を座標舢とした、 2次元座標上の信号点を一意に割り当て、 前記信号点の座標を 表す I座標と Q座標とを入力とした場合の低域通過デジタルフィル夕の応答波形 に応じた変調信号を生成する；r / 4 シフ ト Q P S K変調装 ίδであって、
前記信号点の I座標を蓄積し、 蓄積した I座標を出力する I 座標 ¾; ¾ϊ手段と、 前記信号点の Q座標を蓄積し、 蓄穑した Q座標を出力する Q痤標蓄 ¾手段と、 ランプ処理用バース ト立ち上げ期問と、 送信データを ¾した変調信 を送信す るバース 卜送信期問と、 ランプ処理用バース 卜立ち下げ期 とのタイ ミ ングを表 したラ ンプ期問通知信号を出力するランプ期問 知手段と、
入力されるデータより も高い周波数で一定期 f¾の経過時問を表す時 情報と、 前記時問情報よりも高速な切り換え信号とを出力するクロック手段と、
i座標蓄 手段の出力と Q座標蓄積手段の出力とを、 前記切り換え に従つ て交互に切り換え、 出力する切り換え手段と、
前記ランプ期間通知信号と、 切り換え手段の出力と、 前記 ii$「;3†i '報とに応じて、 I座標をフィルタ入力とするバース ト立ち上げ用ランプ波形と、 Q座標をフィル 夕入力とするバース 卜立ち上げ川ランプ波形とを交互に出力する立ち上けラ ンプ 手段と、 前記ランプ期間通知信号と、 切り換え手段の出力と、 前記時問情報とに応じて、
I座標を入力とするフィルタ応答波形と、 Q座標を入力とするフィルタ応答波形 とを交互に出力するフィルタ手段と、
前記ランプ期間通知信号と、 切り換え手段の出力と、 前記時 情報とに応じて、 I座標をフ ィルタ入力とするバース ト立ち下げ用ランプ波形と、 Q座標をフ ィル 夕入力とするバース ト立ち下げ用ランプ波形とを交互に出力する立ち下げランプ 手段と、
立ち上げランプ手段と、 フィルタ手段と、 立ち下げランプ手段との出力を、 前 記切り換え信号に従って、 I座標と Q座標とに対応した 2系統に分離する分離手 段と
を備えることを特徴とする； τ / 4 シフ ト Q P S K変調装置。
6 . 前記 I座標蓄積手段は、
入力デ一夕のうちの奇数番目の 2 ビッ ト毎に割当てられた前記信号点の I座標 を蓄被し、 所定数の I座標からなる I座標列を出力する奇 I座標蓄嵇乎段と、 入力データのうちの偶数番目の 2 ビッ 卜毎に割当てられた前記信号点の I座標 を蓄積し、 所定数の I座標からなる I座標列を出力する偶 I座標蓄積手段とを倫 え、
前記 Q座標蓄嵇手段は、
入力データのう ちの奇数赉目の 2 ビッ 卜 ¾に割当てられた前記信号点の Q座標 を蓄嵇し、 所定数の Q座標からなる Q座標列を出力する奇 Q座標蓄 ¾手段と、 入力データのうちの偶数^目の 2 ビッ ト每に割当てられた前記信号点の Q座標 を蓄積し、 所定数の Q座標からなる Q座標列を出力する偶 Q座標蓄租手段とを 備え、
前記切り換え手段は、
奇 I座標蓄積手段の出力と奇 Q座標蓄稿-手段の出力とを、 前記切り換え信号に 従って交互に切り換え、 出力する奇切り換え手段と、
偶 I座標蓄積手段の出力と偶 Q座標蓄嵇手段の出力とを、 前記切り換え信号に 従って交互に切り換え、 出力する偶切り換え手段とを備え、 前記立ち上げランプ手段と、 前記フィルタ乎段と、 前記立ち下げランプ手段 とは、 偶奇 2つの記位部からなり、
当該^記位部は、
前記ランプ沏 [¾迎知信号と、 切り換え手段の出力と、 ·記 I '/報とをァ ドレ スとし、 入力データの奇数 Φ目の 2 ビッ 卜から定まる I座標と Q座標とを入力と した ■合のデジタルフィルタの応答波形データと、 それに応じた、 バース ト立ち 上げ川ランプ波形データと、 バース 卜立ち下げ/]]ランプ波形データとを記 j:Sし、 当該偶記億部は、
前記ランプ；! 冏通知信号と、 切り換え手段の出力と、 前記
Figure imgf000037_0001
iW報とをァ ドレ スとし、 入力データの偶数 目の 2 ビッ トから定まる I座標と Q座標とを入力と した場-合のデジタルフィルタの応答波形データと、 .それに応じた、 バース ト立ち 上げ川ランプ波形データと、 バース ト立ち下げ川ランプ波形データとを記惊して いる
ことを特徴とする特許箭求の範 ϋίίϊ 5项に記載の / 4 シフ ト Q P S Κ変調装
35
補正された用紙 （条約第 19条) 補正書の請求の範囲
[ 1 9 9 7年 4月 2 9日 （2 9 . 0 4 . 9 7 ) 国際事務局受理：出願当初の請求の範囲 1は補正され た：他の請求の範囲は変更なし。 （4頁） ]
1 . (補正後） ランプ処理用立ち上がり波形、 送信シンボルの I 成分と Q成分と に兼用の位相波形、 ランプ処理用立ち下がり波形を表す波形データを記憶する記 憶手段と、
ラ ンプ期間通知信号に従つて、 ラ ンプ立ち上がり処理用のダミ ーのシンボル データ、 送信データを表す複数のシンボルデータ、 ラ ンプ立ち下かり処理用のダ ミ 一のシンボルデータを、 時系列に生成するシンボルデ一夕生成手段と、
時系列と して与えられる、 ラ ンプ立ち上がり処理用のダミ 一のシンボルデータ、 送信データを表す複数のシンボルデータ、 ラ ンプ立ち下がり処理用のダミ ーのシ ンボルデータを I成分と Q成分とに変換する変換手段と、
変換された I 成分と Q成分とを、 1 シ ンボル期問内に交互に切り換えて記憶手 段へのア ドレスと して出力するァ ドレス供給手段と、
1 シンボル期間内に記憶手段から交互に読みだされる I 成分の波形データ と Q 成分の波形データとを分離し、 両波形データのタイ ΐ ングを合わせて出力する分 離手段と、
分離手段から出力される両波形データを合成してシンボル波形を得る合成手段 とを備え、
前記記憶乎段は、
偶数シンボルに対応する前記波形データを記 I し、 了 ドレス供給手段から ^給 される偶数シンボル期問の I 成分、 Q成分をァ ドレスと して入力 し、 偶数シンボ ル用の I 成分、 Q成分の波形データを交互に出力する偶記憶部と、
奇数シンボルに対応する前記波形データであって偶記憶手段の 1 / 2倍レべ ルの波形データを記憶し、 ァ ドレス供給手段から供給される奇数シ ンボル期問の I 成分、 Q成分をア ドレスと して入力し、 奇数シンボル用の I 成分、 Q成分の波 形データを交互に出力する奇記 tS部とを冇する
ことを特徴とする位 fl変調装 ίίϊ。
2 . 前記ァ ドレス ί 給手段は、
36
補正された用紙 （条約第 19条) 立ち上がりランプ処理区問、 送信区間、 立ち下がりラ ンプ処理区問の区別を表 す第 1 タイ ミ ング情報と、 各区問におけるシンボル期間を表す * 2 夕イ ミ ング情 報を発生するタイ ミ ング発生手段と、
変換された I 成分と Q成分とを、 2 タイ ミ ング情報に従って 1 シンボル朋! 内に交互に選択する選択手段と、
第 1 タイ ミ ング情報を第 1部分ァ ドレスと し、 選択手段の出力を第 2部分ァ ド レスと し、 第 1及び笫 2部分ァ ドレスからなるァ ドレスを記憶手段に入力する入 力乎段と
を倫えることを特徴とする^求の範 ffl^ 1项に記 の位相変！ 1¾ S。
3 . 前記ァ ドレス供給手段は、 さ らに
変換手段により変換された I 成分を所定シンボル分だけ蓄嵇し並列に出力する I シフ ト レジスタと、
変換手段により変換された Q成分を所定シンボル分だけ蓄 し並列に出力する Qシフ ト レジスタとを備え、
前記選択手段は、 I シフ ト レジスタの出力と Q シフ ト レジスタの出力とを交互 に選択することを特徴とする請求の範囲第 2项に記載の位相変調装置。
4 . 前記分離手段は、
記憶手段から出力される I 成分の波形データを遅延する 1 ^延手段と、 記憶手段から出力される Q成分の波形データを、 第 1 遅延手段と同期して出力 するよう遅延する笫 2遅延手段と
を えることを特徴とする請求の δΡΠ第 1项に^載の位 ffl変調装^。
5 . 入力されるシリアルデータの迚続する 2 ビッ ト每に、 直交する I 軸と Q軸と を座標軸と した、 2次元座標上の信号点を一意に割り当て、 前記信号点の座標を ¾す I ^標と Q l^ とを入力と した場合の低域通過デジタルフ イ ルクの応^波形 に応じた変調 ^ を生成する 7Γ / 4 シフ ト Q P S K変調装 ffiであって、
前記信号点の I座標を蓄嵇し、 蓄積した I座標を出力する I盛標蒂 ¾ 段と、
37
補正された用紙 （条約第 条) 前記信号点の Q座標を^秘し、 蓄毡した Q座標を出力する Q座標蓄¾手段と、 ラ ンプ処理用バース ト立ち上げ期問と、 送信データを表した変調信号を送信す るバース ト送信期間と、 ラ ンプ処理用バース 卜立ち下げ期問とのタイ ミ ングを表 したランプ期間通知信号を出力するランプ期問通知手段と、
入力されるデータよ り も高い周波数で一定期間の経過 D$問を表す時間情報と . 前記時問情報より も高速な切り換え信号とを出力するク口 ッ ク手段と、
I 座標蓄積手段の出力と Q座標蓄積手段の出力とを、 前記切り換え iff号に従つ て交互に切り換え、 出力する切り換え ·段と、
前記ラ ンプ期間通知信号と、 切り換え手段の出力と、 前記時問情報とに応じて、 I座標をフ ィル夕入力とするバース ト立ち上げ用ラ ンプ波形と、 Q座標をフ ィル 夕入力とするバース ト立ち上げ用ランプ波形とを交互に出力する立ち上げラ ンプ -丁-段と、
前記ラ ンプ期 ^迎知信号と、 切り換え手段の出力と、 前記 I ίίίΗ'ι' とに応じて、 I 座標を入力とするフ ィルタ応答波形と、 Q座標を入力とするフ ィ ルタ応答波形 とを交互に出力するフィルタ手段と、
前記ラ ンプ期間通知信号と、 切り換え手段の出力と、 前記時問情報とに応じて、 I座標をフィル夕入力とするバース ト立ち下げ用ラ ンプ波形と、 Q座標をフィル タ入力とするバース ト立ち下げ用ランプ波形とを交互に出力する立ち下け'ラ ンプ 手段と、
立ち上げラ ンプ手段と、 フィルタ手段と、 立ち下げラ ンプ手段との出力を、 前 記切り換え信号に従って、 I 座標と Q座標とに対応した 2系統に分離する分離手 段と
を備えることを特徴とする 7Γ / 4 シフ ト Q P S Κ変調装置。 6 . 前記 I 座標蓄嵇手段は、
入力データのうちの奇数番目の 2 ビッ ト毎に割当てられた前記 ^号点の I 座標 を 7嵇し、 所定数の I速標からなる I 標列を出力する夼 I 座標 ¾嵇乎段と、 入力データのう ちの偶数悉目の 2 ビッ 卜毎に割当てられた前記信号点の I 座標 を蓄積し、 所定数の I 座標からなる I座標列を出力する偶 I 座標蓄嵇手段とを備
38
正された用 m (条約第 I9条 >ι: え、
前記 Q座標蓄嵇手段は、
入力データのう ちの奇数 目の 2 ビッ 卜衍:に割当てられた前記信号点の Q痤標 を蓄積し、 所定数の Q座標からなる Q座標列を出力する奇 Q座標蓄 S1手段と、 入力データのうちの偶数番目の 2 ビッ ト铒に割当てられた前記信号点の Q座標 を蓄嵇し、 所定数の Q座標からなる Q座標列を出力する偶 Q座標蓄嵇手段とを 備え、
前記切り換え手段は、
奇 I 座標蓄 手段の出力と奇 Q座標蓄穑手段の出力とを、 前記切り換え信号に 従って交互に切り換え、 出力する奇切り換え手段と、
偶 I 座標蓄積手段の出力と偶 Q座標蓄積手段の出力とを、 前記切り換え信号に 従つて交: に切り換え、 lli力する偶切り換え手段とを «え、
前 立ち上げランプ手段と、 前記フィルタ手段と、 前記立ち下げラ ンプ手段 とは、 偶奇 2つの記 t 部からなり、
当該奇記憶部は、
前記ランプ期問通知信号と、 切り換え手段の出力と、 前記時問1 報とをア ドレ スと し、 入力データの奇数番目の 2 ビッ 卜から定まる I 座標と Q座^とを入力と した場合のデジタルフィルタの応答波形データと、 それに応じた、 バース ト立ち 上げ用ラ ンプ波形データと、 バース ト立ち下げ用ランプ波形データとを記 し、 当該偶記憶部は、
前記ランプ期問通知信号と、 切り換え手段の出力と、 前記 ^情報とをァ ドレ スと し、 入力データの偶数 Φ目の 2 ビッ 卜から定まる I 座標と Q座標とを入力と した ¾ のデジタルフィルタの応答波形データと、 それに応じた、 バ一ス ト立ち 上げ川ラ ンプ波形データと、 バース ト立ち下げ用ラ ンプ波形データとを記 t' して いる
ことを特徴とする特許請求の範囲第 5項に記載の 7Γ / 4 シフ ト Q P S K変調装 ΓΓ。
39
捕正された用紙 （条約第 I9条）
PCT/JP1996/003482 1995-11-28 1996-11-27 Modulateur de phase utilisant efficacement une section de stockage de signaux WO1997020416A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
BR9611779A BR9611779A (pt) 1995-11-28 1996-11-27 Aparato de modulação de fase que usa efetivamente uma unidade de armazenagem de forma de onda
GB9810282A GB2322056B (en) 1995-11-28 1996-11-27 Phase modulating apparatus
AU76395/96A AU721722B2 (en) 1995-11-28 1996-11-27 Phase modulating apparatus effectively using waveform storage unit
US09/068,118 US5990755A (en) 1995-11-28 1996-11-27 Phase modulator efficiently utilizing waveform storing section
HK99100469A HK1015581A1 (en) 1995-11-28 1999-02-03 Phase modulating apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7/309170 1995-11-28
JP30917095A JP3454623B2 (ja) 1995-11-28 1995-11-28 π／４シフトＱＰＳＫ直交変調装置

Publications (1)

Publication Number Publication Date
WO1997020416A1 true WO1997020416A1 (fr) 1997-06-05

Family

ID=17989784

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/003482 WO1997020416A1 (fr) 1995-11-28 1996-11-27 Modulateur de phase utilisant efficacement une section de stockage de signaux

Country Status (8)

Country Link
US (1) US5990755A (ja)
JP (1) JP3454623B2 (ja)
CN (1) CN1136701C (ja)
AU (1) AU721722B2 (ja)
BR (1) BR9611779A (ja)
GB (1) GB2322056B (ja)
HK (1) HK1015581A1 (ja)
WO (1) WO1997020416A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3703083B2 (ja) 2001-01-10 2005-10-05 松下電器産業株式会社 波形発生装置
DE10124179A1 (de) * 2001-05-17 2002-07-25 Infineon Technologies Ag Vorrichtung und Verfahren zur Regelung der Ausgangsleistung von Mobilfunkstationen
US7535450B2 (en) * 2002-02-19 2009-05-19 Thomson Licensing Method and apparatus for sparkle reduction using a split lowpass filter arrangement
US7680210B2 (en) 2002-08-28 2010-03-16 St-Ericsson Sa Method for generating I/Q signal in a TDMA transmitter and corresponding modulator
JP3524544B1 (ja) 2002-11-29 2004-05-10 沖電気工業株式会社 変調回路及び変調方法
JP4404806B2 (ja) * 2005-05-17 2010-01-27 Ｏｋｉセミコンダクタ株式会社 Ｐｌｌ周波数設定回路
WO2014167861A1 (ja) * 2013-04-12 2014-10-16 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496159U (ja) * 1991-01-18 1992-08-20
JPH04239245A (ja) * 1991-01-11 1992-08-27 Mitsubishi Electric Corp 直交変調回路
JPH0522355A (ja) * 1991-07-17 1993-01-29 Sanyo Electric Co Ltd π／４シフトＱＰＳＫ直交変調器用ベースバンド信号生成器
JPH05153175A (ja) * 1991-11-27 1993-06-18 Sanyo Electric Co Ltd バースト送信装置
JPH05268279A (ja) * 1992-03-23 1993-10-15 Sony Corp バースト送信装置
JPH05292135A (ja) * 1992-02-13 1993-11-05 Sanyo Electric Co Ltd デジタル変調器
JPH06181476A (ja) * 1992-12-15 1994-06-28 Hitachi Ltd π／４シフトＱＰＳＫ変調器およびそれを用いた通信装置
JPH08154105A (ja) * 1994-11-28 1996-06-11 Sanyo Electric Co Ltd π／４シフトＱＰＳＫ直交変調器用ベースバンド信号生成器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5022355A (ja) * 1973-06-23 1975-03-10
JPS50153175A (ja) * 1974-06-03 1975-12-09
JPS60181476A (ja) * 1984-02-25 1985-09-17 日産車体株式会社 キヤブオ−バ型車のフロントドアにおけるドアウインド開閉装置
US4680777A (en) * 1984-08-13 1987-07-14 The University Of Michigan Quadrature-quadrature phase shift keying
US4910474A (en) * 1986-07-15 1990-03-20 Hayes Microcomputer Products, Inc. Method and apparatus for generating phase and amplitude modulated signals
US5077757A (en) * 1990-07-30 1991-12-31 Motorola, Inc. System for synthesizing a modulated signal
US5175514A (en) * 1991-01-29 1992-12-29 Sanyo Electric Co., Ltd. Digital modulator and baseband signal generator for digital modulator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04239245A (ja) * 1991-01-11 1992-08-27 Mitsubishi Electric Corp 直交変調回路
JPH0496159U (ja) * 1991-01-18 1992-08-20
JPH0522355A (ja) * 1991-07-17 1993-01-29 Sanyo Electric Co Ltd π／４シフトＱＰＳＫ直交変調器用ベースバンド信号生成器
JPH05153175A (ja) * 1991-11-27 1993-06-18 Sanyo Electric Co Ltd バースト送信装置
JPH05292135A (ja) * 1992-02-13 1993-11-05 Sanyo Electric Co Ltd デジタル変調器
JPH05268279A (ja) * 1992-03-23 1993-10-15 Sony Corp バースト送信装置
JPH06181476A (ja) * 1992-12-15 1994-06-28 Hitachi Ltd π／４シフトＱＰＳＫ変調器およびそれを用いた通信装置
JPH08154105A (ja) * 1994-11-28 1996-06-11 Sanyo Electric Co Ltd π／４シフトＱＰＳＫ直交変調器用ベースバンド信号生成器

Also Published As

Publication number Publication date
AU7639596A (en) 1997-06-19
HK1015581A1 (en) 1999-10-15
JPH09153919A (ja) 1997-06-10
GB9810282D0 (en) 1998-07-15
GB2322056B (en) 2000-11-01
US5990755A (en) 1999-11-23
CN1136701C (zh) 2004-01-28
CN1207845A (zh) 1999-02-10
GB2322056A (en) 1998-08-12
JP3454623B2 (ja) 2003-10-06
BR9611779A (pt) 1999-02-23
AU721722B2 (en) 2000-07-13

Similar Documents

Publication Publication Date Title
US5696762A (en) Rapid-acquisition access channel scheme for CDMA systems
US20090180518A1 (en) Ultrawideband Radio Transmitting Apparatus, Ultrawideband Radio Receiving Apparatus, And Ultrawideband Radio Transmitting-Receiving Apparatus
JP3169714B2 (ja) ディジタル無線変調器
KR970031421A (ko) 스펙트럼 확산 통신 시스템(spread spectrum communications system)
GB2199214A (en) An upconverter
JPH05508282A (ja) デジタル変調回路
WO1997020416A1 (fr) Modulateur de phase utilisant efficacement une section de stockage de signaux
JP2002344350A (ja) スペクトル拡散送信装置、スペクトル拡散受信装置及びスペクトル拡散通信システム
JPS6331306A (ja) 複数の正弦波を同期的に発生させる装置
GB2311915A (en) Method and Apparatus for Generating pi/n n-DPSK Modulation Signals
JPH09223983A (ja) スペクトラム拡散通信用送信機及び受信機
WO1992022825A1 (en) Pulse compression control system
TW469711B (en) Compensation for phase errors caused by clock jitter in a CDMA communication system
US20100128819A1 (en) Apparatus for cancelling dc offset and method thereof
US5067141A (en) Interpolator for varying a signal sampling rate
JP2002094481A (ja) ディジタル伝送システム
JP3033374B2 (ja) データ送受信装置
EP4140067A1 (en) Reduced complexity in generating chaotic sequences for communication systems using sub-sampling techniques
AU767722B2 (en) Digital portable telephone unit and method for playing back voice/sound in the same unit
GB2350987A (en) QPSK modulator with ramp processing for burst transmissions
JP3452855B2 (ja) データ受信装置
JP3161146B2 (ja) データ送受信装置
JP6920626B2 (ja) 送信装置、無線通信システムおよび送信方法
JP3192803B2 (ja) ディジタル変調器
MXPA98004239A (en) Phase modulation apparatus that effectively uses a storage unit in the form of or

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 96199704.4

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AU BR CN GB MX RU SG US VN

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: PA/a/1998/004239

Country of ref document: MX

WWE Wipo information: entry into national phase

Ref document number: 09068118

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1199800549

Country of ref document: VN