背景技术
现在,作为数字调制方式,已广泛地使用4相PSK。例如,在手机系统(PHS)中,根据PHS标准(RCR STD-28),作为调制方式,规定使用π/4移相QPSK正交调制方式。包括π/4移相QPSK正交调制的4相PSK使用1个载波的同相(I相)成分和正交相位(Q相)成分,同时是传送2位数据的调制方式。
下面,说明π/4移相QPSK正交调制方式和先有π/4移相QPSK正交调制装置600。
将以串行数据表示发送内容的基带信号输入π/4移相QPSK正交调制装置。输入的基带信号通过串并变换,变换为2位的并行数据,即成为(Xk、Yk)的符号。k是自然数,(Xk、Yk)表示第k个符号。此外,符号(Xk、Yk)由差动编码电路变换为正交信号(Ik、Qk)。该变换根据如下式(1)进行。
其中,ΔФ(Xk、Yk)在下表中规定。(表1)
XkYk |
11 |
01 |
00 |
10 |
ΔФ |
-3π/4 |
3π/4 |
π/4 |
-π/4 |
这样得到的正交信号(Ik、Qk)分别由低通滤波器进行带宽限制,生成I相、Q相成分。调制电路将上述生成的I相、Q相成分供给无线电路。
图1是表示将各符号(Xk、Yk)向2维I-Q坐标上变换的一例的说明图。这里,若注意正交信号(Ik、Qk)所表示的信号点的活动,则在图1的正交坐标轴上,该信号点交替地取点A~D或点E~H中的某个信号点。由图1可知,信号点A~D可以利用将I轴上的矢量Iα和Q轴上的矢量Qα作为坐标轴的2维坐标系进行表示。另外,信号点E~H可以利用将上述2个矢量分别转动π/4后的矢量Iβ和矢量Qβ作为坐标轴的2维坐标系进行表示。例如,假定现在供给的基带信号是应表示符号点F的信息时,则作为Iα坐标可以赋予0、作为Qα坐标可以赋予0、作为Iβ坐标可以赋予-1、作为Qβ坐标可以赋予+1。
设使用上述4个矢量的第k个符号的坐标信息分别为Iαk、Qαk、Iβk、Qβk,则第k个符号的正交坐标信息Ik、Qk可以表为如下式(2)和式(3)。
因此,设低通滤波器的矩形波响应函数为h(t),则调制电路输出的I相信号I(t)、Q相信号Q(t)可以表示为下式(4)和式(5)。
上述式(4)、式(5)表示对正交信号Ik、Qk的带宽限制操作可以通过式(2)、式(3)的不同项的带宽限制操作而代替。
这里,设图1的点A~H中奇数序号的符号点为点A~D、偶数序号的符号点为点E~H,因 所以,I(t)、Q(t)可以表为如下式(8)和式(9)。 …(8) …(9)
由上式可知,在图1所示的4个矢量的坐标信号Iαk、Qαk、Iβk、Qβk中,对Iαk、Qαk,可以只使用奇数符号的信号,对Iβk、Qβk,可以只使用偶数符号的信号
图2是表示先有的π/4移相QPSK正交调制装置600的结构的框图。
π/4移相QPSK正交调制装置600包括输入端子601、符号生成电路602、变换电路603、定时发生电路605、坐标存储电路606、607、608、609、第1存储部610、第2存储部611、第3存储部612、第4存储部613、减法器614、加法器615、616、617、D/A变换器618、619和输出端子620、621。变换电路603具有差动编码电路604。
将被调制信号即基带信号从输入端子601串行地输入符号生成电路602。
符号生成电路602利用移位寄存器而实现。符号生成电路602按从定时发生电路605供给的时钟CL1的定时取入基带信号,将取入的基带信号进行串并变换后,生成2位的并行信号即符号(Xk、Yk)。
变换电路603按从定时发生电路605供给的时钟CL2的定时取入由符号生成电路602生成的符号(Xk、Y)。变换电路603根据取入的符号(Xk、Yk)或差动编码的结果进行指定的变换,生成2位的地址数据。变换电路603在生成的2位的地址中,在奇数符号定时的时刻,向坐标存储电路606、607各供给1位,在偶数符号定时的时刻,向坐标存储电路608、609各供给1位。
差动编码电路604按从定时发生电路605供给的时钟CL2的定时,使用取入的符号(Xk、Yk)和此前的符号(Xk-1、Yk-1),根据需要进行差动编码。
定时发生电路605根据频率比基带信号高的时钟信号,生成π/4移相QPSK正交调制装置600全体的定时信号。CL1是具有与基带信号相同频率的时钟信号。CL2是具有与符号数据相同频率的时钟信号。CL3是具有与2符号数据相同频率的时钟信号,生成奇偶符号定时。另外,定时发生电路605生成奇偶符号期间中的时间推移信息,作为低位地址供给第1存储部610、第2存储部611、第3存储部612和第4存储部613。
坐标存储电路606、607、608、609是移位寄存器,将从变换电路603供给的地址逐次进行串并变换。坐标存储电路606、607、608、609的输出分别供给第1存储部610、第2存储部611、第3存储部612、第4存储部613。
第1存储部610存储将坐标存储电路606的输出作为高位地址、将定时发生电路605的时间推移信息作为低位地址而输入的与I坐标(I成分)对应的波形数据。该波形数据在奇数符号定时中表示向低通滤波器输入±1时的低通滤波器的响应波形,在偶数符号定时中表示输入0时的低通滤波器的响应波形。即,第1存储部610存储与(8)式中的∑Iα2N+1h{t-(2N+1)T}对应的数字数值。
第2存储部611存储将坐标存储电路607的输出作为高位地址、将定时发生电路605的时间推移信息作为低位地址而输入的与Q坐标(Q成分)对应的波形数据。该波形数据在奇数符号定时中表示向低通滤波器输入±1时的低通滤波器的响应波形,在偶数符号定时中表示输入0时的低通滤波器的响应波形。即,第2存储部611存储与(9)式中的∑Qα2N+1h{t-(2N+1)T}对应的数字数值。
第3存储部612存储将坐标存储电路608的输出作为高位地址、将定时发生电路605的时间推移信息作为低位地址而输入的与I坐标(I成分)对应的波形数据。该波形数据在偶数符号定时中表示向低通滤波器输入±1时的低通滤波器的响应波形的
(在本说明书中,用
表示平方根2)倍,在奇数符号定时中表示输入0时的低通滤波器的响应波形的
倍。即,第3存储部612存储与(8)、(9)式中的∑
Iβ2Nh(t-2NT)对应的数字数值。
第4存储部613存储将坐标存储电路609的输出作为高位地址、将定时发生电路605的时间推移信息作为低位地址而输入的与Q坐标(Q成分)对应的波形数据。该波形数据在偶数符号定时中表示向低通滤波器输入±1时的低通滤波器的响应波形的
倍,在奇数符号定时中表示输入0时的低通滤波器的响应波形的
倍。即,第4存储部613存储与(8)、(9)式中的∑
Qβ2Nh(t-2NT)对应的数字数值。
减法器614将第4存储部613的输出从第3存储部612的输出中减去,进行(8)式的第2项和第3项的减法运算。
加法器615将第3存储部612的输出与第4存储部613的输出相加,进行(9)式的第2项和第3项的加法运算。
加法器616将减法器614的输出与(8)式的第1项即第1存储部610的输出相加,输出(8)式的I相信号的瞬时值I(t)。
加法器617将加法器615的输出与(9)式的第1项即第2存储部611的输出相加,输出(9)式的Q相信号的瞬时值Q(t)。
D/A变换器618将加法器616的输出变换为模拟信号,从输出端子620向图中未示出的混合器输出。D/A变换器618的输出在该混合器中与载波相乘。
D/A变换器619将加法器617的输出变换为模拟信号,从输出端子621向图中未示出的别的混合器输出。在该混合器中,D/A变换器619的输出与通过π/2移相器而输入的瞬时值载波相乘。将这样生成的上述载波的2个正交成分相加后,向图中未示出的发送电路输出。
根据上述内容可知,与(8)式的第1项即∑Iα2N+1h{t-(2N+1)T}对应的响应波形和与(9)式的第1项即∑Qα2N+1h{t-(2N+1)T}对应的响应波形可以根据同一波形数据而生成。另外,与(8)、(9)式的第2项即∑
Iβ2Nh(t-2NT)对应的响应波形和与第2项即∑
Qβ2Nh(t-2NT)对应的响应波形可以根据同一波形数据而生成。即,在先有的π/4移相QPSK正交调制装置600中使用的第1存储部610和第2存储部611以及第3存储部612和第4存储部613分别重复地存储同一滤波器数据。这样的存储部通常由ROM构成,但是,ROM的个数和容量的增大将招致电路增大,从而将提高成本。另外,在使电路进行大规模集成化时也是不利的。
此外,将由上述结构生成的调制信号直接进行脉冲串发送时,由于发送信号的前沿陡,寄生信号增大,从而发送信号的频带将变宽。
因此,大家所熟知的方法是,在上述调制信号的发送的前后设置一定的坡道期间,在该坡道期间,使发送信号沿着平滑的包络线上升下降。通常,将该处理称为坡道处理。以往,是通过平滑地增大、缩小上述坡道期间的发送用放大器的放大倍数来进行使发送信号的电平平滑地上升下降的坡道处理。但是,正确地改变发送用放大器的放大倍数、即按照作为最佳坡道波形所选择的函数正确地改变发送信号的电平是困难的,所以,难于进行高精度的坡道处理。
实施发明的最佳形式
图3是表示本实施例的π/4移相QPSK正交调制装置100的一部分结构的框图。
π/4移相QPSK正交调制装置100在单一芯片的大规模集成电路上构成,包括坡道期间检测电路101、定时发生电路102、输入端子103、符号生成电路104、变换电路105、坐标存储电路106、107、108、109、切换电路110、111、存储部112、113、分离电路114、115、减法器116、加法器117、118、119和D/A变换器120、121。变换电路105内装差动编码电路105a。混合器122、123、π/4移相器124和加法器125是与π/4移相QPSK正交调制装置100连接的外部电路。
另外,图4是表示时分多址(TDMA,Time Division MultipleAccess)/时分复用(TDD,Time Division Duplex)帧的各间隙的坡道期间的分配与生成的坡道波形的一例的说明图。
如已说明的那样,将生成的调制信号直接进行脉冲串发送时,由于发送信号的陡的前沿而发生寄生信号,从而发送信号的频带将变宽。因此,在使用π/4移相QPSK那样的数字调制方式进行脉冲串发送的通信系统中,通常,在脉冲串前沿和脉冲串后沿中,决定了指定的坡道期间,在该坡道期间对发送信号进行坡道处理。
例如,如图4的间隙(a)所示的那样,对PHS的TDMA/TDD帧的各间隙,分配可以按物理的传输速率384kbit/sec传输240位数据的625μsec。但是,各间隙的开头4位定为脉冲串前沿的坡道位,各间隙的末尾16位定为保护位。保护位是为了防止寄生信号的发生以及由于其他电波而引起的噪音对发送数据的影响而设置的不发送区间。另外,在接受侧,对在上述坡道位和上述保护位接收的内容,规定为不视为数据。并且,保护位的开头4位分配给脉冲串后沿的坡道位。基带信号不输入到上述保护位的末尾12位,在脉冲串后沿的坡道位中完成坡道处理的π/4移相QPSK正交调制装置100结束调制处理。
在与上述脉冲串前沿和后沿对应的各4位的坡道位中,从输入端子103输入表示模拟(虚)数据的基带信号,根据该基带信号输出图4的调制信号(c)所示的坡道波形。该坡道波形按照平滑的包络线上升下降。该坡道波形可以通过将图4的选通信号(b)所示的选通信号与根据上述基带信号而合成的调制信号相乘而得到。
另外,在夹在上述两坡道位之间的220位的区间(以下,称为「通常发送时」),输入表示实际发送内容的基带信号。
坡道期间检测电路101从外部输入与供给定时发生电路102的时钟信号相同的时钟CK。另外,从外部(例如TDMA电路)输入表示调制信号发送开始的发送触发信号TXTRG。
坡道期间检测电路101在发送触发信号TXTRG成为激活状态时,就开始进行时钟CK的计数。这样,就从输入端子103输入表示指定数据的基带信号,从而π/4移相QPSK正交调制装置100开始进行处理。
在发送触发信号TXTRG激活之后,时钟CK的计数值等于对输入进行调制处理的延迟量、即对输入的数字滤波器的响应延迟量时,坡道期间检测电路101就判定前沿坡道处理开始。坡道期间检测电路101继续进行时钟CK的计数,同时作为地址信号Tc向存储部112和存储部113输出「01」。2位的地址信号Tc表示存储部112和存储部113的最高2位的地址。在用最高2位为「01」的地址表示的存储部112、113内的存储区域中,存储与前沿坡道处理时的2维坐标数据对应的前沿坡道处理用坡道波形数据。
时钟CK的计数值等于从发送触发信号TXTRG激活后到前沿坡道处理结束的时间时,坡道期间检测电路101就判定前沿坡道处理结束。同时,从输入端子103向π/4移相QPSK正交调制装置100输入表示发送内容的基带信号。坡道期间检测电路101继续进行时钟CK的计数,同时作为地址信号Tc而输出「00」。在用最高2位为「00」的地址表示的存储部112、113内的存储区域中,存储将根据通常通信时的基带信号求出的2维坐标数据作为输入时的低通滤波器(例如路由奈奎斯特滤波器)等的响应波形数据。
另外,在时钟CK的计数值等于从发送触发信号TXTRG激活后到后沿坡道处理开始的时间时,坡道期间检测电路101就判定后沿坡道处理开始。从输入端子103向π/4移相QPSK正交调制装置100输入表示指定虚数据的基带信号。坡道期间检测电路101继续进行时钟CK的计数,同时作为地址信号Tc而输出「10」。在用最高2位为「10」的地址表示的存储部112、113内的存储区域中,存储与后沿坡道处理时的2维坐标数据对应的后沿坡道处理用坡道波形数据。
在时钟CK的计数值等于从发送触发信号TXTRG激活后到后沿坡道处理结束的时间时,坡道期间检测电路101就判定后沿坡道处理结束。这样,π/4移相QPSK正交调制装置100就结束调制处理。
定时发生电路102根据具有比输入的基带信号的位速率高的频率的时钟信号(即从外部供给的时钟CK)生成图5所示的时钟T1~T6。时钟T1(在图5中为4位)表示从奇符号定时到下一个奇符号定时之前计数上述时钟信号CK的计数值,将其供给存储部112、113。即,时钟T1是表示奇偶2符号期间中的时间推移的时间推移信息。时钟T2是具有和输入的基带信号的频率相同的频率的时钟信号。时钟T3是具有和1符号相同的频率的时钟信号。时钟T4是具有和2符号频率相同的频率的时钟信号。时钟T5是具有和时钟T4相位相反的时钟信号。时钟T6是具有上述时间推移信息、即时钟T1的计数的2倍切换速度的切换信号。
输入端子103将以串行数据表示发送内容的被调制信号(即基带信号)输入π/4移相QPSK正交调制装置100。
符号生成电路104通过移位寄存器而实现,将输入的基带信号按照从定时发生电路102供给的、具有和基带信号相同的频率的时钟T2的定时取入并进行串并变换,输出由基带信号的连续2位构成的符号(Xk、Yk)。
变换电路105按照与从定时发生电路102供给的符号数据相同频率的时钟T3的定时,取入由符号生成电路104生成的符号数据。此外,变换电路105根据取入的符号数据或差动编码电路105a的编码结果进行指定的变换,并输出表示地址的2位的2维坐标数据。
下面,参照图1说明通过变换电路105的变换而输出的2维坐标数据的具体例。
如已说明的那样,由正交信号(Ik、Qk)表示的信号点,交替地取入图1所示的点A~D或点E~H中的某一个点。如前所述,在以矢量Iα和矢量Qα为轴的2维坐标上,点A~D的坐标分别表示为A(1、1)、B(-1、1)、C(-1、-1)、D(1、-1)。另外,在以矢量Iβ和矢量Qβ为轴的2维坐标上,点E~H的坐标分别表为E(1、1)、F(-1、1)、G(-1、-1)、H(1、-1)。
这里,例如,作为基带信号,假定将「1、0、1、1、0、0、0、1、…」输入到输入端子103上,则符号生成电路104就顺序生成以2位为1符号的符号串(X1、Y1)=(1、0)、(X2、Y2)=(1、1)、(X3、Y3)=(0、0)、(X4、Y4)=(0、1)、…。
变换电路105以图1所示的信号点H为基准点,求由各符号顺序表示的信号点的坐标。例如,由表1可知,上述奇符号(X1、Y1)表示与点H具有-π/4相位差的信号点D。信号点D的坐标值在以矢量Iα和矢量Qα为轴的2维坐标上表为D(1、-1)。由于-1不能用1位表示,所以,用0表示,变换电路105输出2维坐标数据D(1、0)作为对符号(X1、Y1)的变换结果。上述2维坐标数据中,第1位的「1」向坐标存储电路106输出,第2位的「0」向坐标存储电路107输出。
同样,由表1可知,下一个偶符号(X2、Y2)表示与点D具有-3π/4的相位差的信号点F。信号点F的坐标值在以矢量Iβ和矢量Qβ为轴的2维坐标上,表为F(-1、1)。因此,变换电路105输出2维坐标数据F(0、1)作为对符号(X2、Y2)的变换结果。上述输出中,将第1位的「0」向坐标存储电路108输出,将第2位的「1」向坐标存储电路109输出。
以下一样,下一个奇符号(X3、Y3)表示与点F具有π/4的相位差的点C,变换电路105输出2维坐标数据C(0、0)。将第1位的「0」向坐标存储电路106输出,将第2位的「0」向坐标存储电路107输出。此外,下一个偶符号(X4、Y4)表示与点C具有3π/4的相位差的点H,变换电路105输出2维坐标数据H(1、0)。上述输出中,将第1位的「1」向坐标存储电路108输出,将第2位的「0」向坐标存储电路109输出。
差动编码电路105a根据需要,对取入变换电路105的符号数据进行差动编码。具体而言,就是预先存储与表1对应预先作成的变换表和由此前的符号(Xk-1、Yk-1)表示的至少1个信号点,求取符号(Xk、Yk)的信号点。
坐标存储电路106利用移位寄存器而实现,按奇符号定时存储逐位供给的Iα坐标,将存储位数(例如5位)的Iα坐标作为仅次于存储部112的最高2位的高位地址,向切换电路110输出。根据该高位地址,从存储部112读出与该奇符号定时的Iα坐标的输入相应的滤波器响应波形(或坡道波形)数据。
坐标存储电路107利用移位寄存器而实现,按奇符号定时存储逐位供给的Qα坐标,将存储位数(例如5位)的Qα坐标作为仅次于存储部112的最高2位的高位地址,向切换电路110输出。根据该高位地址,从存储部112读出与该奇符号定时的Qα坐标的输入相应的滤波器响应波形(或坡道波形)数据。
坐标存储电路108利用移位寄存器而实现,按偶符号定时存储逐位供给的Iβ坐标,将存储的位数(例如5位)的Iβ坐标作为仅次于存储部113的最高2位的高位地址,向切换电路111输出。根据该高位地址,从存储部113读出与该偶符号定时的Iβ坐标的输入相应的
电平的滤波器响应波形(或坡道波形)数据。
坐标存储电路109利用移位寄存器而实现,按偶符号定时存储逐位供给的Qβ坐标,将存储的位数(例如5位)的Qβ坐标作为仅次于存储部113的最高2位的高位地址,向切换电路111输出。根据该高位地址,从存储部113读出与该偶符号定时的Qβ坐标的输入相应的
电平的滤波器响应波形(或坡道波形)数据。
切换电路110利用选择器等而实现。切换电路110在按时钟T1供给的时间推移信息切换之前的期间,按时钟T6的定时,交替地将从坐标存储电路106和坐标存储电路107输入的地址切换并时分,向存储部112输出。这时的时钟T6和切换电路110的输出的情况示于图6。
切换电路111和切换电路110一样,利用选择器等而实现。切换电路111在按时钟T1供给的时间推移信息被切换之前的期间,按时钟T6的定时将从坐标存储电路108和坐标存储电路109输入的地址交替地切换并时分,向存储部113输出。
存储部112将从坡道期间检测电路101来的地址信号Tc作为最高2位的地址而输入,将坐标存储电路106和坐标存储电路107的输出作为仅次于上述最高2位的高位地址而输入,进而将定时发生电路102的时间推移信息即时钟T1作为其低位地址而输入。
图7A、7B是表示存储部112、113的存储内容与根据按地址信号Tc供给的最高2位的地址从存储部112、113读出的波形数据的关系的说明图。
存储部112将与Iα坐标、Qα坐标对应的通常发送时的波形数据存储到最高2位的地址按「00」给定的存储区域中。所谓通常发送时的波形数据,就是表示以Iα坐标、Qα坐标为输入的、例如路由奈奎斯特滤波器等低通滤波器的响应波形的电平(瞬时值)的数据。存储部112将按奇符号定时以Iα坐标、Qα坐标取得的值即±1为输入时的滤波器响应波形数据作为与奇符号定时对应的波形数据进行存储。另外,将按偶符号定时以Iα坐标、Qα坐标取得的值即0为输入时的低通滤波器的响应波形数据作为与偶符号定时对应的波形数据进行存储。
另外,存储部112将脉冲串前沿时的坡道波形数据存储到最高2位的地址按「01」给定的存储区域中。
在存储部112、113中存储的坡道波形数据都可以通过将表示图4所示的选通信号(b)的窗函数与和各Iα、Qα、Iβ、Qβ坐标对应的滤波器响应波形相乘而得到。即,若设窗函数为g(t),坡道波形的I相、Q相的瞬时值分别为I(t)g(t)、Q(t)g(t),则可表为
通过将利用由(10)式给定的I(t)g(t)调幅的载波的同相成分与利用由(11)式给定的Q(t)g(t)调幅的载波的正交相位成分叠加(相加),可以得到图4的调制(c)中的坡道波形。
因此,将瞬时值坡道波形数据中与2维坐标数据(Iα、Qα)对应的前沿坡道处理用坡道波形数据、即与(10)、(11)式的第1项对应的前沿坡道处理用坡道波形数据存储到存储部112的最高2位的地址按「01」给定的存储区域中。即使在脉冲串前沿时,也和通常发送时一样,Iα坐标、Qα坐标按奇符号定时取得的值为±1,按偶符号定时取得的值为0。
此外,存储部112将构成坡道波形的成分中与2维坐标数据(Iα、Qα)对应的后沿坡道处理用坡道波形数据、即和上述一样与(10)、(11)式的第1项对应的后沿坡道处理用坡道波形数据存储到最高2位的地址按「10」给定的存储区域中。即使在后沿坡道处理时,也和通常发送时一样,Iβ坐标、Qβ坐标按奇符号定时取得的值为0,按偶符号定时取得的值为±l。
在通常发送时,将由地址信号Tc供给的最高2位的地址「00」输入存储部112,此外,还输入按时钟T6时分的从坐标存储电路106来的高位地址和从坐标存储电路107来的高位地址。坐标存储电路106和坐标存储电路107的上述高位地址按奇符号定时而更新。另外,将与此并行地表示时间推移信息的时钟T1作为低位地址而输入。时钟T1表示计数从奇符号定时到下一个奇符号定时之前的时钟Ck的计数值。
从坐标存储电路106输入在末尾位具有该奇符号定时的Iα坐标、在高位位具有过去的奇符号定时的Iα坐标、用0表示-1的例如5位的高位地址。这样,便可将该奇符号定时的Iα坐标作为该奇符号定时的输入,并按时钟T6的例如奇数定时从存储部112中读出与该时刻的时间推移信息相应的上述滤波器响应并行数据。
从坐标存储电路107输入在末尾位具有该奇符号定时的Qα坐标、在高位位具有过去的奇符号定时的Qα坐标、用0表示-1的例如5位的高位地址。这样,便可将该奇符号定时的Qα坐标作为该奇符号定时的输入,并按时钟T6的例如奇数定时,从存储部112中读出与该时刻的时间推移信息相应的上述滤波器响应波形数据。
另外,在偶符号定时中,新的上述高位地址都不从坐标存储电路106、107输入存储部112,但是,可以利用时间推移信息即时钟T1表示是偶符号定时。在偶符号定时中,如已说明的那样,Iα坐标、Qα坐标都是0。因此,根据低位地址超过指定的值,从存储部112中分别时分地读出与以0为输入时的时间推移相应的上述滤波器响应并行数据。
另外,在前沿坡道处理时,只是将由地址信号Tc供给的最高2位的地址「01」输入存储部112这一点与通常发送时不同。除此之外,和通常发送时一样,输入按时钟T6时分的坐标存储电路106的高位地址和坐标存储电路107的高位地址,与此并行地,将时钟T1作为低位地址而输入。
从坐标存储电路106输入从该奇符号定时开始存储的、由各奇符号定时的Iα坐标构成的例如5位的高位地址。这样,便可将该奇符号定时的Iα坐标作为该奇符号定时的输入,并按时钟T6的例如奇数的定时读出与该时刻的时间推移信息相应的脉冲串前沿时的坡道波形数据。
从坐标存储电路107输入从该奇符号定时开始存储的、由各奇符号定时的Qα坐标构成的例如5位的高位地址。这样,便可将该奇符号定时的Qα坐标作为该奇符号定时的输入,并按时钟T6的例如偶数的定时,读出与该时刻的时间推移信息相应的脉冲串前沿时的坡道波形数据。
另外,在偶符号定时中,Iα坐标、Qα坐标都是0。因此,和通常发送时一样,根据低位地址超过指定的值,分别按时钟T6的时分交替地从存储部112顺序读出与以该偶符号定时的Iα坐标、Qα坐标的输入为0时的时间推移相应的脉冲串前沿时的坡道波形数据。
在后沿坡道处理时,只是将由地址信号Tc供给的最高2位的地址「10」输入存储部112这一点与通常发送时和前沿坡道处理时不同。
在奇符号定时中,根据按时钟T6时分交替地输入的、坐标存储电路106和坐标存储电路107的高位地址和由时间推移信息T1给定的低位地址,将该奇符号定时的Iα坐标作为该奇符号定时的输入、将与该时刻的时间推移信息相应的脉冲串后沿时的坡道波形数据和该奇符号定时的Qα坐标作为该奇符号定时的输入,按时钟T6的定时从存储部112中交替地顺序读出与该时刻的时间推移信息相应的脉冲串后沿时的坡道波形数据。
另外,在偶符号定时中,由于Iα坐标、Qα坐标都是0,所以,和通常发送时及脉冲串前沿时一样,根据低位地址超过指定的值,从存储部112中分别按时钟T6的时分交替地顺序读出与以该偶符号定时的Iα坐标、Qα坐标的输入为0时的时间推移相应的脉冲串后沿时的坡道波形数据。
根据与存储部112同时输入的地址信号Tc,将和存储部112相同的最高2位地址供给存储部113。另外,存储部113将利用时钟T6而时分的、坐标存储电路108和坐标存储电路109的输出作为高位地址、将定时发生电路102的时间推移信息即时钟T1作为低位地址而输入。
如图7A所示,存储部113将通常发送时的波形数据存储到按和存储部112相同的地址分配的、即按最高2位的地址为「00」而给定的存储区域中,将脉冲串前沿时的坡道波形数据存储到最高2位地址为「01」而给定的存储区域中,将脉冲串后沿时的坡道波形数据存储到最高2位地址为「10」而给定的存储区域中。上述各波形数据都是与向低通滤波器的输入即Iβ坐标、Qβ坐标对应的波形数据。
作为通常发送时的波形数据,存储部113存储在偶符号定时中以Iβ坐标、Qβ坐标取得的值即±1为输入时的低通滤波器(例如路由奈奎斯特滤波器)的
电平的响应波形数据,在奇符号定时中存储以Iβ坐标、Qβ坐标取得的值即0为输入时的
电平的低通滤波器的响应波形数据。
另外,作为脉冲串前沿时的坡道波形数据,存储部113在偶符号定时中存储以Iβ坐标、Qβ坐标取得的值、即±1为输入时的
电平的前沿坡道处理用坡道波形数据,在奇符号定时中存储以Iβ坐标、Qβ坐标取得的值、即0为输入时的
电平的前沿坡道处理用坡道波形数据。即,存储给定(10)、(11)式的第2项、第3项的坡道波形数据。
此外,作为脉冲串后沿时的坡道波形数据,存储部113和上述一样,在偶符号定时中存储以Iβ坐标、Qβ坐标取得的值(即±1)为输入时的
电平的后沿坡道处理用坡道波形数据,在奇符号定时中存储以Iβ坐标、Qβ坐标取得的值(即0)为输入时的
电平的后沿坡道处理用坡道波形数据。
在通常发送时,将由地址信号Tc给定的最高2位的地址「00」输入存储部113,并交替地输入利用时钟T6时分的坐标存储电路108的高位地址和坐标存储电路109的高位地址。坐标存储电路108和坐标存储电路109的高位地址按偶符号定时来更新。另外,与此并行地,将表示时间推移信息的时钟T1作为低位地址而输入。
从坐标存储电路108输入在末尾位具有该偶符号定时的Iβ坐标、在高位位具有过去的偶符号定时的Iβ坐标、并用0表示-1的例如5位的高位地址。这样,便可按时钟T6的例如奇数定时从存储部113中读出该偶符号定时的Iβ坐标和与该时刻的时间推移信息相应的
电平的上述滤波器响应波形数据。
从坐标存储电路109输入在末尾位具有该偶符号定时的Qβ坐标、在高位位具有过去的偶符号定时的Qβ坐标、并用0表示-1的例如5位的高位地址。这样,便可按时钟T6的例如奇数定时从存储部113中读出该偶符号定时的Qβ坐标和与该时刻的时间推移信息相应的
电平的上述滤波器响应波形数据。
另外,在奇符号定时中,新的高位地址都不能从坐标存储电路108、109输入存储部113,但是,可以利用时间推移信息即时钟T1表示是奇符号定时。如已说明的那样,在奇符号定时中,Iβ坐标、Qβ坐标都是0。因此,在低位地址小于指定的值时,按时钟T6的定时,从存储部113中读出与以0为输入时的时间推移相应的
电平的上述滤波器响应波形数据。
另外,在前沿坡道处理时,只是将由地址信号Tc给定的最高2位的地址「01」输入存储部113这一点与通常发送时不同。除此之外,和通常发送时一样,交替地输入按时钟T6时分的坐标存储电路108的高位地址和坐标存储电路109的高位地址,与此并行地,将时钟T1作为低位地址而输入。
这样,在时钟T1的低位地址小于指定的值时,就以该奇符号定时的输入为0,按时钟T6的定时交替地读出与Iβ坐标和Qβ坐标对应的、和该时刻的时间推移信息相应的脉冲串前沿时的
电平的坡道波形数据。此外,将该偶符号定时的Iβ坐标作为该偶符号定时的输入,按时钟T6的例如奇数定时读出与该时刻的时间推移信息相应的脉冲串前沿时的
电平的坡道波形数据。另外,将该偶符号定时的Qβ坐标作为该偶符号定时的输入,按时钟T6的例如偶数定时读出与该时刻的时间推移信息相应的脉冲串前沿时的
电平的坡道波形数据。
在后沿坡道处理时,只是将由地址信号Tc给定的最高2位的地址「10」输入存储部113这一点与通常发送时和前沿坡道处理时不同。除此之外,与通常发送时和前沿坡道处理时一样,输入按时钟T6时分的坐标存储电路108的高位地址和坐标存储电路109的高位地址,与此并行地,将时钟T1作为低位地址而输入。
这样,在时钟T1的低位地址小于指定的值时,就以该奇符号定时的输入为0,按时钟T6的各定时读出与该时刻的时间推移信息相应的
电平的脉冲串后沿时的坡道波形数据。此外,将该偶符号定时的Iβ坐标作为该偶符号定时的输入,按时钟T6的例如奇数定时,读出与该时刻的时间推移信息相应的
电平的脉冲串前沿时的坡道波形数据。另外,将该偶符号定时的Qβ坐标作为该偶符号定时的输入,按时钟T6的例如偶数定时读出与该时刻的时间推移信息相应的
电平的脉冲串后沿时的坡道波形数据。
分离电路114按时钟T6的定时分别将在各符号定时中从存储部112时分输出的与Iα坐标对应的滤波器响应波形(或坡道波形)数据和与Qα坐标对应的滤波器响应波形(或坡道波形)数据分离,并将所分离的两系统的波形数据按照例如时钟T1的周期同时输出。具体而言,分离电路114按时钟T6的例如奇数定时取得并保持与Iα坐标对应的滤波器响应波形(或坡道波形)数据,按此后的时钟T6的偶数定时向加法器118输出。另外,按时钟T6的例如偶数定时取得与Qα坐标对应的滤波器响应波形(或坡道波形)数据,向加法器119输出。分离电路114的更详细的电路例子示于图8。在图8中,示出了由寄存器114a~114c、反相器114d构成的电路例子。但是,为了缩短延迟时间,向寄存器114a~114c的时钟输入可以使用比与时钟T6同步快的其他时钟。
分离电路115按时钟T6的定时,分别将在各符号定时中从存储部113中时分输出的与Iβ坐标对应的
电平的滤波器响应波形(或坡道波形)数据和与Qβ坐标对应的
电平的滤波器响应波形(或坡道波形)数据分离,并将所分离的两系统的波形数据按例如时钟T1的周期同时输出。具体而言,分离电路115按时钟T6的例如奇数定时取得并保持与Iβ坐标对应的
电平的滤波器响应波形(或坡道波形)数据,按此后的时钟T6的偶数定时向减法器116和加法器117输出。另外,分离电路115按时钟T6的例如偶数定时取得与Qβ坐标对应的
电平的滤波器响应波形(或坡道波形)数据,向减法器116和加法器117输出。另外,分离电路115也和图8一样地构成。减法器116将与Qβ坐标对应的
电平的滤波器响应波形(或坡道波形)数据从与Iβ坐标对应的
电平的滤波器响应波形(或坡道波形)数据中减去,执行(8)式的第2项和第3项的减法运算。加法器117将与Qβ坐标对应的
电平的滤波器响应波形(或坡道波形)数据和与Iβ坐标对应的
电平的滤波器响应波形(或坡道波形)数据相加,执行(9)式的第2项和第3项的加法运算。
加法器118将分离电路114的一边的输出、即与Iα坐标对应的滤波器响应波形(或坡道波形)数据的电平与减法器116的减法结果相加,输出由(8)式给定的I相信号的瞬时值I(t)。
加法器119将分离电路114的另一边的输出即与Qα坐标对应的滤波器响应波形(或坡道波形)数据的电平与减法器117的减法结果相加,输出由(9)式给定的Q相信号的瞬时值Q(t)。
D/A变换器120将作为加法器118的输出而用数字数据表示的I相信号的瞬时值I(t)变换为模拟信号。
D/A变换器121将作为加法器119的输出而用数字数据表示的Q相信号的瞬时值Q(t)变换为模拟信号。
通过上述减法器116和加法器117~119的运算,在脉冲串前沿时和后沿时生成用于生成对应坡道波形的I相信号的瞬时值I(t)和Q相信号的瞬时值Q(t)。另外,在通常发送时,生成上述低通滤波器的响应波形的I相信号的瞬时值I(t)和Q相信号的瞬时值Q(t)。
图9是表示通常发送时奇偶2符号期间的D/A变换器120和D/A变换器121的输出波形的眼孔图样。在图9中,横轴表示时间推移。纵轴表示I相和Q相的滤波器响应波形h(t)的输出电平。但是,在以滤波器输入作为1时,就将符号间干涉为0的基准点的瞬时值表示为1。
在偶符号定时中,(8)、(9)式的第1项为0,并且有时第2项和第3项相互抵消,所以,基准点的瞬时值I(t)、Q(t)取
、0这3个电平。第2项和第3项相互抵消时,I相和Q相的瞬时值I(t)、Q(t)都为0。例如,与图1所示的信号点E或信号点G对应,I相的瞬时值I(t)成为0。另外,与信号点E对应,同时刻的Q相的瞬时值Q(t)成为
的电平,与信号点G对应,同时刻的Q相的瞬时值Q(t)成为
的电平。
在奇符号定时中,(8)、(9)式的第2项和第3项为0,第1项的Iα、Qα都是±1中的某一个,所以,基准点的瞬时值I(t)、Q(t)取±12个电平。例如,在基准点的瞬时值I(t)为1的电平下,基准点的瞬时值Q(t)取1的电平信号点作为信号点A。
混合器122将D/A变换器120的输出与载波混合。混合器122的输出用D/A变换器120的输出I(t)与载波cos2πfCt的乘积I(t)cos2πfCt表示。
混合器123将D/A变换器121的输出与通过π/2移相器124输入的载波混合。混合器123的输出用D/A变换器121的输出Q(t)与具有π/2相位差的载波sin2πfCt的乘积Q(t)sin2πfCt表示。
π/2移相器124使输入的载波的相位延迟π/2。
加法器125将混合器122的输出与混合器123的输出叠加并输出。这样,在通常发送时,就从加法器125输出与低通滤波器的响应波形相应的调制信号I(t)cos2πfCt+Q(t)sin2πfCt。在坡道期间,从加法器125输出图4的调制信号(c)所示的指定的坡道波形。
如上所述,按照本实施例,通过按照时钟T6、与I坐标和Q坐标对应地时分读出存储部112和存储部113存储的波形数据,可以将在先有的π/4移相QPSK正交调制装置600中具有的4个存储部610~613减少为2个。这样,便可减小总体的电路规模,从而可以更容易地将π/4移相QPSK正交调制装置100构成在单芯片大规模集成电路上。
另外,通过将可以减小电路规模的脉冲串前沿时的坡道波形数据和脉冲串后沿时的坡道波形数据存储到存储部112和存储部113中,可以新具有进行脉冲串前沿时的坡道处理和脉冲串后沿时的坡道处理的功能。此外,使用存储部112和存储部113存储的坡道波形数据,按和通常发送时相同的顺序,可以生成高精度的坡道波形。
在上述实施例中,在脉冲串前沿时和脉冲串后沿时分别生成坡道波形数据,并存储到存储部112和存储部113中,但是,在脉冲串前沿时,是不输入表示发送内容的数据的时刻,当然就不从坡道波形中读出数据,所以,可以将根据指定的虚数据而生成的坡道波形数据按逐个图样存储到存储部112和存储部113中。另外,即使在脉冲串后沿时,在按照当前的滤波器的响应波形生成坡道波形时,不能忽略过去(通常发送时)输入的响应成分的影响,但是,实际上在存储部112和存储部113中并没有这样的响应波形,只不过是从存储部112和存储部113中读出用于生成这样的响应波形的波形数据。因此,即使在脉冲串后沿时,也不必考虑过去(通常发送时)输入的响应成分的影响,可以逐个图样地存储单纯地从通常发送时的滤波器响应波形平滑地下降的、预先生成的坡道波形数据。因此,即使在脉冲串前沿时和脉冲串后沿时都存储了坡道波形数据,存储通常发送时的滤波器响应波形数据的区域也不需要那么多的存储区域。
在上述实施例中,是将坡道波形数据分为脉冲串前沿时和脉冲串后沿时存储的,但是,也不必这样分开进行存储。例如,预先只将脉冲串前沿时的坡道波形数据存储到存储部112和存储部113中。另外,也可以和时钟T1相反,具有倒计数时间推移的计数器,在脉冲串后沿时,将该计数器的输出取代时钟T1作为低位地址,读出脉冲串前沿时的坡道波形。
另外,也可以不是根据坡道波形数据生成调制信号的坡道波形,而是使用将虚数据作为输入的通常发送时的波形数据来生成。例如,在加法器118和加法器119的输出侧或存储部112和存储部113的输出侧具有由移位寄存器构成的振幅调整电路,在脉冲串前沿时,可以在开始时只输出输入值的低位位,与时间推移信息相应地逐渐地增加所输出的位数,生成脉冲串前沿时的坡道波形。另外,在脉冲串后沿时,与时间推移信息相应地逐渐地减少所输出的位数,生成脉冲串后沿时的坡道波形。
此外,在上述实施例中,假定地址信号Tc表示存储部112、113的最高2位的地址,但是,地址信号Tc也不一定必须是最高位的地址。实际上,坡道波形数据不具有通常发送时的波形数据那么多的数据量,所以,可以将切换电路110、切换电路111的输出作为最高位地址,而将地址信号Tc的2位作为仅次于上述最高位地址(切换电路110、切换电路111的输出)的高位地址。
另外,在上述实施例中,将坐标存储电路106、107、108、109存储的坐标值的位数假定为例如5位,但是,也不一定必须是5位,可以是7位,也可以是10位。即,坐标存储电路106、107、108、109的存储位数可以根据对过去输入的坐标值的滤波器响应随着时间的推移对后输入的滤波器响应有多大影响而适当地决定。但是,如果增加坐标存储电路106、107、108、109的存储位数,虽然滤波器响应波形的精度会提高,但是,存储部112、113的存储量将增加。
此外,在上述实施例中,以π/4移相QPSK调制为例进行了说明,但是,也可以是QPSK调制。这时,可以利用图3所示的上下两个系统中一边的系统实现。
4.按权利要求1所述的相位调制装置,其特征在于:上述分离单元具有使从存储单元输出的I成分的波形数据延迟的第1延迟单元和使从存储单元输出的Q成分的波形数据延迟从而与第1延迟单元同步输出的第2延迟单元。
5.一种π/4移相QPSK调制装置,对所输入的串行数据的连续2位唯一地分配以正交的I轴和Q轴为坐标轴的2维坐标上的信号点,生成与将表示上述信号点的坐标的I坐标和Q坐标作为输入时的低通数字滤波器的响应波形相应的调制信号,其特征在于:包括
前沿坡道单元,根据上述坡道期间通知信号和切换单元的输出以及上述时间信息,交替地输出将I坐标作为滤波器输入的脉冲串前沿用坡道波形和将Q坐标作为滤波器输入的脉冲串前沿用坡道波形;
后沿坡道单元,根据上述坡道期间通知信号和切换单元的输出以及上述时间信息,交替地输出将I坐标作为滤波器输入的脉冲串后沿用坡道波形和将Q坐标作为滤波器输入的脉冲串后沿用坡道波形;
上述I坐标存储单元具有存储分配给输入数据中的奇数序号的2位的上述信号点的I坐标并输出由指定数的I坐标构成的I坐标串的奇I坐标存储单元和存储分配给输入数据中的偶数序号的2位的上述序号点的I坐标并输出由指定数的I坐标构成的I坐标串的偶I坐标存储单元;
上述Q坐标存储单元具有存储分配给输入数据中的奇数序号的2位的上述序号点的Q坐标并输出由指定数的Q坐标构成的Q坐标串的奇Q坐标存储单元和存储分配给输入数据中的偶数序号的2位的上述序号点的Q坐标并输出由指定数的Q坐标构成的Q坐标串的偶Q坐标存储单元;
上述切换单元具有按照上述切换信号交替地切换并输出奇I坐标存储单元的输出和奇Q坐标存储单元的输出的奇切换单元和按照上述切换信号交替地切换并输出偶I坐标存储单元的输出和偶Q坐标存储单元的输出的偶切换单元;
上述前沿坡道单元、上述滤波单元和上述后沿坡道单元由奇偶2个存储部构成,该奇存储部存储将上述坡道期间通知信号、切换单元的输出和上述时间信息作为地址、将根据输入数据的奇数序号的2位决定的I坐标和Q坐标作为输入时的数字滤波器的响应波形数据和与其相应的脉冲串前沿用坡道波形数据以及脉冲串后沿用坡道波形数据,该偶存储部存储将上述坡道期间通知信号、切换单元的输出和上述时间信息作为地址、将根据输入数据的偶数序号的2位决定的I坐标和Q坐标作为输入时的数字滤波器的响应波形数据和与其相应的脉冲串前沿用坡道波形数据以及脉冲串后沿用坡道波形数据。