WO1997007460A1 - Process and device for connecting a plurality of semiconductor chip cards - Google Patents

Process and device for connecting a plurality of semiconductor chip cards Download PDF

Info

Publication number
WO1997007460A1
WO1997007460A1 PCT/DE1996/001466 DE9601466W WO9707460A1 WO 1997007460 A1 WO1997007460 A1 WO 1997007460A1 DE 9601466 W DE9601466 W DE 9601466W WO 9707460 A1 WO9707460 A1 WO 9707460A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
card
chip card
stack
control output
Prior art date
Application number
PCT/DE1996/001466
Other languages
German (de)
French (fr)
Inventor
Karel Sotek
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO1997007460A1 publication Critical patent/WO1997007460A1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Definitions

  • the invention relates to a method and a device for connecting a multiplicity of semiconductor conductor chip cards of a card stack to a central host computer or a central control and administration unit having a host control output.
  • the central processing unit requests the respective addressed subscriber to send and recognizes the addressed subscriber as disturbed or missing if a response from the partial user is not received within a waiting time. is received, whereby an address assignment for the subscriber is initiated. In this case, it can be provided that in the case of disturbed or missing participants, the address assignment is repeated periodically from the address of the first disturbed or missing participant. It is also known that the subscribers are prepared for the address assignment by a reset signal, the switch-on flank of the operating voltage being used as a reset signal for the subscribers.
  • This method requires a genuinely designed arrangement of the contact elements with contact springs on the part of the connector system, which requires a certain amount of construction and is accordingly inexpensive. Impact due to environmental influences is also mentioned as a disadvantage of this method, since the contact elements can become dirty and in this way jeopardize safe contact between them and the contact springs.
  • the automatic electrical method which is described as particularly elegant and yet robust, there is an OR gate at each contact point provided that closes the daisy chain automatically when pulling a daughter card.
  • the invention is therefore based on the object of specifying a method and a device which enables safe, effective and space-saving operation of a multiplicity of semiconductor chip or memory cards in a stack with as little circuit complexity as possible.
  • the invention proposes to connect the host control output of the central host computer or the central control and administrative unit with a control input of a first semiconductor chip card from the plurality of semiconductor chip cards of the card stack, and the control output of the first half - Connect the chip card and all other semiconductor chip cards of the card stack to the control input of an immediately adjacent semiconductor chip card.
  • the principle The invention provides that an electrical contact arrangement assigned to the control input and the control output of the semiconductor chip card is arranged and designed in such a way that a semiconductor chip card to be connected to the central host computer in the card stack automatically for direct electrical and mechanical connection of the control input of the semiconductor chip card to be connected is contacted with the control output of the semiconductor chip card immediately adjacent in the card stack.
  • the invention thus enables a semiconductor chip or memory card to be operated in a stack in such a way that it is automatically contacted when a semiconductor chip card is inserted into the stack in order to ensure the electrical connection to the central host computer in the form of one
  • the control input or the control output of the semiconductor chip card of the stack of cards represents a reset input or a reset output.
  • the semiconductor chip card of the card stack connected to the host computer is reset by a reset signal present at the reset input of the semiconductor chip card, the semiconductor chip card is registered with the central host computer after the reset, then a card address is assigned to the registered semiconductor chip card by the central host computer, and the reset output the addressed semiconductor chip card is activated.
  • the contact arrangement assigned to the control input and the control output of a semiconductor chip card has a control input contact area formed on at least part of the front outer surface of the semiconductor chip card and one formed on at least part of the rear outer surface of the semiconductor chip card Control output contact area, wherein the control input contact area and the control output contact area of each semiconductor chip card are at least partially formed or arranged one above the other.
  • each semiconductor chip card of the card stack has a supply voltage connection, by means of which each semiconductor chip card in the card stack is automatically supplied with a supply voltage.
  • the stacked semiconductor chip cards are advantageously supplied first of all with the supply voltage provided by the central host computer, for example.
  • each semiconductor chip card of the card stack has a switching transistor connected between the control input and the control output of the semiconductor chip card, which switching transistor is switched to the non-conductive state after a successful function test of the semiconductor chip card.
  • a pull-up resistor can be provided, for example, between the supply voltage connection and the control connection of the switching transistor of the semiconductor chip card, which keeps the switching transistor in the conductive state in the event of a malfunction of the semiconductor chip card concerned.
  • 1 shows a schematic representation of the semiconductor chip cards connected to a reset line chain of the card stack connected to the central host computer; 2 shows a schematic view of the semiconductor chip cards connected to one another in the card stack; 3 shows a schematic view of the contact arrangement for forming the reset line chain of the semiconductor chip cards connected in the card stack; and
  • FIG. 4 shows a schematic view of a circuit arrangement within a semiconductor chip card for forming the reset line chain.
  • a large number of semiconductor chip cards 1 a, 1 b, 1 c, 1 d of a card stack 2 are shown in the figures, which are to be connected to a central host computer 3, the host computer 3 having a reset output 4.
  • Each semiconductor chip card la, lb, lc, ld has a reset input 5a, 5b, 5c, 5d and a reset output 6a, 6b, 6c, 6d.
  • the reset inputs 5a, 5b, 5c, 5d of a specific semiconductor chip card are each connected to the reset outputs 6a, 6b, 6c, 6d of an adjacent semiconductor chip card.
  • the contact arrangement assigned to the reset input and the reset output of a semiconductor chip card is designed such that the contact arrangement 7 in each case a reset input contact surface 9 formed on a part of the front outer surface 8 of the semiconductor chip card 1 and a reset output contact surface 11 formed on a part of the rear outer surface 10 of the semiconductor chip card 1.
  • the contact surfaces 9 and 10 are designed or arranged in such a way that when a semiconductor chip card 1 is inserted into the card stack 2, a reset input contact surface 9 comes into contact with a reset output contact surface 11 of the immediately adjacent semiconductor chip card, and thus a more secure element critical and mechanical contact of the two immediately adjacent semiconductor chip cards is automatically ensured.
  • each semiconductor chip card can have further control connections which correspond to contact areas formed on the outer surface of the semiconductor chip card, which are designed analogously to the reset input contact areas and reset output contact areas in such a way that a continuous connection chain of all semiconductor chip cards in the stack of cards in the form of a continuous bus is made possible, as is particularly the case in
  • each semiconductor chip card la, lb, lc, ld each has a supply voltage connection 12, by means of which each semiconductor chip card in the card stack 2 can be automatically supplied with a supply voltage.
  • each card has the circuit arrangement shown in more detail in particular in FIG. 4. In this case, a switching transistor 13 is connected between the reset input 5 and the reset output 6 of the semiconductor chip card 1, whose reset connection 14 is connected to the supply voltage via a pull-up resistor 15
  • the switching transistor 13 is controlled by a "chain enable" reset signal supplied by the internal card logic 16 for resetting a non-conductive or conductive state.
  • a functional self-test of the semiconductor chip card is carried out automatically.
  • the transistor 13 connecting the reset input 5 and the reset output 6 of the semiconductor chip card 1 is switched to the non-conductive state, and the semiconductor chip card 1 is initialized by the reset input 5.
  • the reset output 6 of the semiconductor chip card 1 is activated after the initialization procedure. If the functional self-test is not carried out, for example due to a malfunction of the semiconductor chip card, or the functional self-test shows that the semiconductor chip card is defective, the transistor becomes
  • Semiconductor chip card 1 switched through. In this way, a defective semiconductor chip card is reliably skipped when the card stack 2 is initialized.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

The invention relates to a process for connecting a plurality of semiconductor chip cards (1) of a card stack (2) to a host computer (3) that has a control output (4). Thus, the control output (4) of the host computer (3) is connected to a control input (5) of a first semiconductor chip card (1) of the plurality of semiconductor chip cards (1) of the card stack (2), and a control output (6) of the first semiconductor chip card (1) and of all further semiconductor chip cards (1) of the card stack (2) is in each case connected to the control input (5) of an immediately adjacent semiconductor chip card (1). Further, an electrical contact arrangement (7) allocated to the control input (5) and control output (6) of the semiconductor chip cards (1) is configured in such a way that in the card stack (2) a semiconductor chip card (1) to be connected to the host computer (3) is contacted automatically for a direct electrical and mechanical connection of the control input (5) of said semiconductor chip card (1) to the control output (6) of the semiconductor chip card (1) immediately adjacent in the card stack (2). The automatically contacted semiconductor chip card (1) of the card stack (2) is reset by a control signal applied to the control input (5) of the semiconductor chip card (1) and is reported to the host computer (3), whereupon it is assigned a card address and the control output (6) of the addressed semiconductor chip card (1) is activated.

Description

Beschreibungdescription
Verfahren und Vorrichtung für den Anschluß einer Vielzahl von HalbleiterchipkartenMethod and device for connecting a plurality of semiconductor chip cards
Die Erfindung bezieht sich auf ein Verfahren und eine Vor¬ richtung für den Anschluß einer Vielzahl von Halbleiterlei¬ terchipkarten eines Kartenstapels an einen einen Host- Steuerausgang aufweisenden zentralen Hostrechner bzw. eine zentrale Steuer- und Verwaltungseinheit.The invention relates to a method and a device for connecting a multiplicity of semiconductor conductor chip cards of a card stack to a central host computer or a central control and administration unit having a host control output.
Aus der DE 37 36 081 AI ist ein Verfahren und eine Vorrich¬ tung zur Adresseneinstellung von an einen Bus angeschlossenen Teilnehmern bekanntgeworden, welche Teilnehmer über den Bus mit einer zentralen Verarbeituncseinheit verbunden sind. Sol¬ che Teilnehmer sind hierbei Steckkarten, Baugruppen, Termi¬ nals und Prozeßautomatisierungskomponenten, welche bei spei¬ cherprogrammierbaren Steuerungen in Form einer sogenannten „Daisy-Chain-Verbindung" zusammengeschaltet werden. Hierbei ist es bekannt, daß die Teilnehmer über eine von der zentra¬ len Verarbeitungseinheit ausgehende, gesonderte Steuerleitung in „Daisy-Chain-Verbindungv in Reihe geschaltet sind, wobei durch ein Signal mit einem bestimmten binären Wert auf der Steuerleitung am Eingang eines Teilnehmers dieser von einem in der zentralen Verarbeitungseinheit erzeugten Übertra¬ gungstelegramm auf dem Bus eine ihm zugewiesene Adresse auf¬ nimmt und ausgangsseitig die Steuerleitung mit dem bestimmten binären Wert beaufschlagt, sowie bei Wegfall des Signals mit dem bestimmten binären Wert am Eingang eines Teilnehmers die „Daisy-Chain-Verbindung" unterbrochen wird und daß bei beste¬ hender „Daisy-Chain-Verbindung" der jeweilige Teilnehmer die aufgenommene Adresse als Antwort auf einen Aufruf der zentra¬ len Verarbeitungseinheit auf den Bus überträgt. Hierbei ist ferner bekannt, daß die zentrale Verarbeitungseinheit den je- weils adressierten Teilnehmer zum Senden auffordert und den adressierten Teilnehmer als gestört oder fehlend erkennt, wenn nicht innerhalb einer Wartezeit eine Antwort des Teil- nehmers empfangen wird, wodurch eine Adressenzuweisung für den Teilnehmer eingeleitet wird. Hierbei kann vorgesehen sein, daß bei gestörten oder fehlenden Teilnehmern die Adres¬ senzuweisung ab der Adresse des ersten gestörten oder fehlen¬ den Teilnehmers periodisch wiederholt wird. Ebenfalls bekannt ist, daß die Teilnehmer durch ein Reset-Signal für die Adres¬ senzuweisung vorbereitet werden, wobei die Einschaltflanke der Betriebsspannung als Reset-Signal für die Teilnehmer ver¬ wendet wird.From DE 37 36 081 AI, a method and a device for setting the address of subscribers connected to a bus have become known, which subscribers are connected via the bus to a central processing unit. Such subscribers here are plug-in cards, assemblies, terminals and process automation components which are connected together in the case of programmable logic controllers in the form of a so-called “daisy chain connection”. It is known here that the subscribers use one of the central control units len processing unit outgoing, separate control line in "daisy-chain connection v are connected in series, by a signal with a specific binary value on the control line at the entrance of a subscriber that of a signal generated in the central processing unit Übertra¬ supply telegram on the bus a receives the address assigned to it and the control line is supplied with the specific binary value on the output side, and if the signal with the specific binary value disappears at the input of a subscriber, the “daisy chain connection” is interrupted and that if there is an existing “daisy chain” Chain connection "of the respective participant who opened transferred address in response to a call to the central processing unit on the bus. It is also known here that the central processing unit requests the respective addressed subscriber to send and recognizes the addressed subscriber as disturbed or missing if a response from the partial user is not received within a waiting time. is received, whereby an address assignment for the subscriber is initiated. In this case, it can be provided that in the case of disturbed or missing participants, the address assignment is repeated periodically from the address of the first disturbed or missing participant. It is also known that the subscribers are prepared for the address assignment by a reset signal, the switch-on flank of the operating voltage being used as a reset signal for the subscribers.
Aus der Veröffentlichung „Automatisches Daisy-Chain", elek- tro-Anzeiger September 1993, Seite 62f sind drei Lösungsmög¬ lichkeiten für das Schließen einer Daisy-Chain-Kette bekannt¬ geworden, wenn diese beispielsweise nach Ziehen einer Toch- terkarte geöffnet wurde. Die drei Lösungsmöglichkeiten werden als Jumper-Methode, automatische mechanische Methode, und au¬ tomatische elektrische Methode bezeichnet. Bei der Jumper- Methode wird zum Schließen der Daisy-Chain-Kette anstelle der gezogenen Tochterkarte ein Jumper zur Überbrückung einge- steckt. Bei der automatischen mechanischen Methode verbindet bei nichtgesteckter Tochterkarte ein in dem der Busordnung zugeordneten Stecker integriertes Kontaktelement die Kontakt¬ federn zweier benachbarter Kammern der Busanordnung, wobei bei gesteckter Karte das Kontaktelement keine Berührung mit den Kontaktfedern besitzt, da diese durch die Pins einer Mes¬ serleiste auseinandergedrückt sind. Diese Methode erfordert eine entsprechend ausgebildete Anordnung der Kontaktelemente mit Kontaktfedern auf Seiten des Steckverbindersystems, was einen gewissen baulichen Aufwand erfordert und dementspre- chend kostenungünstig ist. Als nachteilig bei dieser Methode werden weiterhin Auswirkungen aufgrund von Umwelteinflüssen genannt, da die Kontaktelemente verschmutzen können und auf diese Weise einen sicheren Kontakt zwischen ihnen und den Kontaktfedern gefährden. Bei der automatischen elektrischen Methode, welche als besonders elegant und dennoch robust be¬ zeichnet wird, ist ein ODER-Gatter an jeder Kontaktstelle vorgesehen, welches die Daisy-Chain-Kette beim Ziehen einer Tochterkarte selbsttätig schließt.From the publication "Automatic Daisy Chain", Elektro-Anzeiger September 1993, page 62f, three possible solutions for closing a daisy chain have become known if, for example, it has been opened after a daughter card has been removed. The three possible solutions are referred to as the jumper method, the automatic mechanical method and the automatic electrical method In the case of the jumper method, a jumper for bridging is inserted instead of the pulled daughter card to close the daisy chain When a daughter card is not inserted, a mechanical method connects a contact element integrated in the plug assigned to the bus arrangement to the contact springs of two adjacent chambers of the bus arrangement, the contact element having no contact with the contact springs when the card is inserted, since these are pressed apart by the pins of a knife strip. This method requires a genuinely designed arrangement of the contact elements with contact springs on the part of the connector system, which requires a certain amount of construction and is accordingly inexpensive. Impact due to environmental influences is also mentioned as a disadvantage of this method, since the contact elements can become dirty and in this way jeopardize safe contact between them and the contact springs. In the automatic electrical method, which is described as particularly elegant and yet robust, there is an OR gate at each contact point provided that closes the daisy chain automatically when pulling a daughter card.
Weitere elektronische Maßnahmen zum selbsttätigen Schließen einer Daisy-Chain-Kette bei gezogener Tochterkarte sind bei¬ spielsweise aus der US 52 93 589 und der EP 500 374 AI be¬ kanntgeworden.Further electronic measures for automatically closing a daisy chain with the daughter card removed have become known, for example, from US 52 93 589 and EP 500 374 AI.
Sämtliche der vorbekannten Vorrichtungen beziehen sich auf die elektrische und mechanische Verbindung von großformatigen Steckkarten und dergleichen Baugruppen zu einer Daisy-Chain- Kette. Diese Art der Kontaktierung ist jedoch nicht bei einer möglichst platzsparenden und einfach durchzuführenden Kontak¬ tierung von Halbleiterchipkarten in einem ganzen Stapel von Chipkarten mit einer erheblichen Vielzahl gleichartiger Chip¬ karten verwendbar, wobei bereits aufgrund der vollständig un¬ terschiedlichen äußeren Erscheinungsform einer Halbleiter¬ chipkarte eine gänzlich andere Kontaktierung erforderlich er¬ scheint.All of the previously known devices relate to the electrical and mechanical connection of large-format plug-in cards and similar assemblies to form a daisy chain. However, this type of contacting cannot be used with the most space-saving and easy to carry out contacting of semiconductor chip cards in a whole stack of chip cards with a considerable number of similar chip cards, one of which due to the completely different external appearance of a semiconductor chip card completely different contacting seems necessary.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung anzugeben, die mit möglichst geringem schaltungstechnischen Aufwand einen sicheren, effektiven und platzsparenden Betrieb einer Vielzahl von Halbleiterchip- bzw. Speicherkarten in einem Stapel ermöglicht.The invention is therefore based on the object of specifying a method and a device which enables safe, effective and space-saving operation of a multiplicity of semiconductor chip or memory cards in a stack with as little circuit complexity as possible.
Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 und eine Vorrichtung nach Anspruch 8 gelöst.This object is achieved by a method according to claim 1 and an apparatus according to claim 8.
Die Erfindung schlägt vor, den Host-Steuerausgang des zentra¬ len Hostrechners bzw. der zentralen Steuer- und Verwaltungs¬ einheit mit einem Steuereingang einer ersten Halbleiterchip¬ karte aus der Vielzahl der Halbleiterchipkarten des Karten¬ stapels zu verbinden, und den Steuerausgang der ersten Halb- leiterchipkarte und aller weiteren Halbleiterchipkarten des Kartenstapels jeweils mit dem Steuereingang einer unmittelbar benachbarten Halbleiterchipkarte zu verbinden. Dem Prinzip der Erfindung ist hierbei vorgesehen, daß eine dem Steuerein¬ gang und dem Steuerausgang der Halbleiterchipkarte zugeordne¬ te elektrische Kontaktanordnung derart angeordnet und ausge¬ bildet ist, daß eine mit dem zentralen Hostrechner zu verbin¬ dende Halbleiterchipkarte in dem Kartenstapel selbsttätig für eine direkte elektrische und mechanische Verbindung des Steu¬ ereinganges der zu verbindenden Halbleiterchipkarte mit dem Steuerausgang der im Kartenstapel unmittelbar benachbarten Halbleiterchipkarte kontaktiert wird.The invention proposes to connect the host control output of the central host computer or the central control and administrative unit with a control input of a first semiconductor chip card from the plurality of semiconductor chip cards of the card stack, and the control output of the first half - Connect the chip card and all other semiconductor chip cards of the card stack to the control input of an immediately adjacent semiconductor chip card. The principle The invention provides that an electrical contact arrangement assigned to the control input and the control output of the semiconductor chip card is arranged and designed in such a way that a semiconductor chip card to be connected to the central host computer in the card stack automatically for direct electrical and mechanical connection of the control input of the semiconductor chip card to be connected is contacted with the control output of the semiconductor chip card immediately adjacent in the card stack.
Die Erfindung ermöglicht somit ein Betreiben von Halbleiter¬ chip- bzw. Speicherkarten in einem Stapel derart, daß sie beim Einführen einer Halbleiterchipkarte in den Stapel selbsttätig kontaktiert wird, um die elektrische Verbindung mit dem zentralen Hostrechner in der Form eines durch alleThe invention thus enables a semiconductor chip or memory card to be operated in a stack in such a way that it is automatically contacted when a semiconductor chip card is inserted into the stack in order to ensure the electrical connection to the central host computer in the form of one
Halbleiterchipkarten des Stapels gehenden Busses zu ermögli¬ chen.To enable semiconductor chip cards of the stack of outgoing buses.
Bei einer besonders bevorzugten Ausführung der Erfindung stellt der Steuereingang bzw. der Steuerausgang der Halblei¬ terchipkarte des Kartenstapels einen Reseteingang bzw. einen Resetausgang dar. Hierbei kann in bevorzugter Weise vorgese¬ hen sein, daß eine selbsttätig und direkt im Kartenstapel kontaktierte und mit dem zentralen Hostrechner verbundene Halbleiterchipkarte des Kartenstapels durch ein am Resetein¬ gang der Halbleiterchipkarte anliegendes Resetsignal zurück¬ gesetzt wird, die Halbleiterchipkarte nach dem Zurücksetzen bei dem zentralen Hostrechner angemeldet wird, anschließend der angemeldeten Halbleiterchipkarte durch den zentralen Hostrechner eine Kartenadresse zugewiesen wird, und der Re¬ setausgang der adressierten Halbleiterchipkarte aktiviert wird. Auf diese Weise wird eine einfache Bestimmung der Posi¬ tion der Halbleiterchipkarte im Kartenstapel und die Kar- tenacquisition (d.h. das Anmelden der am Bus des Kartensta- pels angeschlossenen Karte bei der zentralen Steuer- und Ver¬ waltungseinheit bzw. dem Hostrechner) ermöglicht. Somit kann auf einfache Weise die Reihenfolge sämtlicher Halbleiterchip- karten im Kartenstapel bestimmt und gleichzeitig die sämtli¬ chen sich im Kartenstapel befindenden Halbleiterchipkarten erfaßt werden.In a particularly preferred embodiment of the invention, the control input or the control output of the semiconductor chip card of the stack of cards represents a reset input or a reset output. In this case, it can preferably be provided that one contacts automatically and directly in the stack of cards and with the central one The semiconductor chip card of the card stack connected to the host computer is reset by a reset signal present at the reset input of the semiconductor chip card, the semiconductor chip card is registered with the central host computer after the reset, then a card address is assigned to the registered semiconductor chip card by the central host computer, and the reset output the addressed semiconductor chip card is activated. In this way, a simple determination of the position of the semiconductor chip card in the card stack and the card acquisition (ie the registration of the card connected to the bus of the card stack with the central control and administration unit or the host computer) are made possible. The sequence of all semiconductor chip cards in the stack of cards are determined and at the same time all of the semiconductor chip cards in the stack of cards are detected.
Bei einer bevorzugten Ausgestaltung der Erfindung ist vorge¬ sehen, daß die dem Steuereingang und dem Steuerausgang einer Halbleiterchipkarte zugeordnete Kontaktanordnung eine auf zu¬ mindest einem Teil der vorderseitigen äußeren Oberfläche der Halbleiterchipkarte ausgebildete Steuereingangskontaktfläche und eine auf zumindest einem Teil der rückseitigen äußeren Oberfläche der Halbleiterchipkarte ausgebildete Steueraus¬ gangskontaktfläche umfaßt, wobei die Steuereingangskontakt¬ fläche und die Steuerausgangskontaktfläche jeder Halbleiter¬ chipkarte zueinander wenigstens teilweise übereinanderliegend ausgebildet bzw. angeordnet sind.In a preferred embodiment of the invention it is provided that the contact arrangement assigned to the control input and the control output of a semiconductor chip card has a control input contact area formed on at least part of the front outer surface of the semiconductor chip card and one formed on at least part of the rear outer surface of the semiconductor chip card Control output contact area, wherein the control input contact area and the control output contact area of each semiconductor chip card are at least partially formed or arranged one above the other.
Weiterhin kann vorgesehen sein, daß jede Halbleiterchipkarte des Kartenstapels einen Versorgungsspannungsanschluß auf¬ weist, vermittels dem jede Halbleiterchipkarte im Kartensta- pel selbsttätig mit einer Versorgungsspannung versorgt wird. Von Vorteil werden hierbei die gestapelten Halbleiterchipkar¬ ten zu allererst mit der beispielsweise von dem zentralen Hostrechner zur Verfügung gestellten Versorgungsspannung ver¬ sorgt.Furthermore, it can be provided that each semiconductor chip card of the card stack has a supply voltage connection, by means of which each semiconductor chip card in the card stack is automatically supplied with a supply voltage. In this case, the stacked semiconductor chip cards are advantageously supplied first of all with the supply voltage provided by the central host computer, for example.
Weiterhin kann mit dem erfindungsgemäßen Verfahren bzw. der Vorrichtung eine möglicherweise sich im Kartenstapel befin¬ dende defekte Halbleiterchipkarte erfaßt werden, und dafür gesorgt werden, daß eine solchermaßen defekte oder nicht zu- verlässig arbeitende Halbleiterchipkarte den Betrieb der restlichen Halbleiterchipkarten im Kartenstapel nicht stört. Hierbei kann erfindungsgemäß vorgesehen sein, daß jede Halb¬ leiterchipkarte des Kartenstapels einen zwischen dem Steuer¬ eingang und dem Steuerausgang der Haibleiterchipkarte verbun- denen Schalttransistor aufweist, welcher Schalttransistor nach einem erfolgreichen Funktionstest der Haibleiterchipkar¬ te in den nichtleitenden Zustand geschaltet wird. Falls der Funktionstest ergibt, daß die betroffene Halbleiterchipkarte in dem Kartenstapel defekt ist oder nicht zuverlässig arbei¬ tet, wird der zwischen dem Steuereingang und dem Steueraus¬ gang der betroffenen Halbleiterchipkarte verbundene Schait- transistor im leitenden Zustand gehalten, so daß die defekte Halbleiterchipkarte bei der Initialisierung des Kartenstapels auf zuverlässige Weise übersprungen werden kann. Bei einer konkreten Ausbildung kann beispielsweise zwischen dem Vorsor- gungsspannungsanschluß und dem Steueranschluß des Schalttran- sistors der Halbleiterchipkarte ein Pull-up-Widerstand vorge¬ sehen sein, welcher bei einer Funktionsstörung der betreffen¬ den Halbleiterchipkarte den Schalttransistor im leitenden Zu¬ stand hält.Furthermore, the method or device according to the invention can be used to detect a defective semiconductor chip card which may be located in the card stack, and to ensure that such a defective or not reliably working semiconductor chip card does not interfere with the operation of the remaining semiconductor chip cards in the card stack. It can be provided according to the invention that each semiconductor chip card of the card stack has a switching transistor connected between the control input and the control output of the semiconductor chip card, which switching transistor is switched to the non-conductive state after a successful function test of the semiconductor chip card. If the Function test shows that the affected semiconductor chip card in the card stack is defective or does not work reliably, the switching transistor connected between the control input and the control output of the affected semiconductor chip card is kept in the conductive state, so that the defective semiconductor chip card is initialized Card stack can be skipped in a reliable manner. In a specific embodiment, a pull-up resistor can be provided, for example, between the supply voltage connection and the control connection of the switching transistor of the semiconductor chip card, which keeps the switching transistor in the conductive state in the event of a malfunction of the semiconductor chip card concerned.
Weitere Merkmale, Vorteile und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Zeichnung. Es zeigt:Further features, advantages and expediencies of the invention result from the description of an embodiment with reference to the drawing. It shows:
Fig. 1 eine schematische Darstellung der zu einer Resetlei- tungs-Kette verbundenen Halbleiterchipkarten des mit dem zen¬ tralen Hostrechner verbundenen Kartenstapels; Fig. 2 eine schematische Ansicht der im Kartenstapel unter¬ einander verbundenen Halbleiterchipkarten; Fig. 3 eine schematische Ansicht der Kontaktanordnung zur Bildung der Resetleitungs-Kette der im Kartenstapel verbunde¬ nen Halbleiterchipkarten; und1 shows a schematic representation of the semiconductor chip cards connected to a reset line chain of the card stack connected to the central host computer; 2 shows a schematic view of the semiconductor chip cards connected to one another in the card stack; 3 shows a schematic view of the contact arrangement for forming the reset line chain of the semiconductor chip cards connected in the card stack; and
Fig. 4 eine schematische Ansicht einer Schaltungsanordnung innerhalb einer Halbleiterchipkarte zur Bildung der Resetlei¬ tungs-Kette.4 shows a schematic view of a circuit arrangement within a semiconductor chip card for forming the reset line chain.
In den Figuren ist eine Vielzahl von Halbleiterchipkarten la, lb, lc, ld eines Kartenstapels 2 dargestellt, welche an einen zentralen Hostrechner 3 anzuschließen sind, wobei der Host¬ rechner 3 einen Resetausgang 4 besitzt. Jede Halbleiterchip- karte la, lb, lc, ld weist einen Reseteingang 5a, 5b, 5c, 5d und einen Resetausgang 6a, 6b, 6c, 6d auf. Wie dargestellt, sind zum Betreiben der Halbleiterchipkarten in dem Kartensta- pel 2 die Reseteingänge 5a, 5b, 5c, 5d einer bestimmten Halb¬ leiterchipkarte jeweils mit den Resetausgängen 6a, 6b, 6c, 6d einer benachbarten Halbleiterchipkarte verbunden. Zur Ausbil¬ dung einer selbsttätigen Kontaktierung einer in den Karten- Stapel einzubringenden Halbleiterchipkarte ist die dem Re- seteingang und dem Resetausgang einer Halbleiterchipkarte zu¬ geordnete Kontaktordnung wie insbesondere aus der Fig. 3 er¬ sichtlich derart ausgebildet, daß die Kontaktanordnung 7 je¬ weils eine auf einem Teil der vorderseitigen äußeren Oberflä- ehe 8 der Halbleiterchipkarte 1 ausgebildete Reseteingangs- kontaktfläche 9 und eine auf einem Teil der rückseitigen äu¬ ßeren Oberfläche 10 der Halbleiterchipkarte 1 ausgebildete Resetausgangskontaktflache 11 umfaßt. Die Kontaktflächen 9 und 10 sind hierbei so ausgebildet bzw. angeordnet, daß sich beim Einführen einer Halbleiterchipkarte 1 in den Kartensta¬ pel 2 eine Reseteingangskontaktflache 9 mit einer Resetaus¬ gangskontaktflache 11 der unmittelbar benachbarten Halblei¬ terchipkarte in Berührung kommt und somit ein sicherer ele- krischer und mechanischer Kontakt der beiden unmittelbar be- nachbarten Halbleiterchipkarten selbsttätig gewährleistet ist.A large number of semiconductor chip cards 1 a, 1 b, 1 c, 1 d of a card stack 2 are shown in the figures, which are to be connected to a central host computer 3, the host computer 3 having a reset output 4. Each semiconductor chip card la, lb, lc, ld has a reset input 5a, 5b, 5c, 5d and a reset output 6a, 6b, 6c, 6d. As shown, in order to operate the semiconductor chip cards in the card 2 the reset inputs 5a, 5b, 5c, 5d of a specific semiconductor chip card are each connected to the reset outputs 6a, 6b, 6c, 6d of an adjacent semiconductor chip card. In order to form an automatic contacting of a semiconductor chip card to be inserted into the card stack, the contact arrangement assigned to the reset input and the reset output of a semiconductor chip card, as shown in particular in FIG. 3, is designed such that the contact arrangement 7 in each case a reset input contact surface 9 formed on a part of the front outer surface 8 of the semiconductor chip card 1 and a reset output contact surface 11 formed on a part of the rear outer surface 10 of the semiconductor chip card 1. The contact surfaces 9 and 10 are designed or arranged in such a way that when a semiconductor chip card 1 is inserted into the card stack 2, a reset input contact surface 9 comes into contact with a reset output contact surface 11 of the immediately adjacent semiconductor chip card, and thus a more secure element critical and mechanical contact of the two immediately adjacent semiconductor chip cards is automatically ensured.
Neben den Reseteingängen und Resetausgängen kann jede Halb¬ leiterchipkarte weitere Steueranschlüsse besitzen, denen auf der äußeren Oberfläche der Halbleiterchipkarte ausgebildete Kontaktflächen entsprechen, welche analog zu den Resetein- gangskontaktflächen und Resetausgangskontaktflächen derart ausgebildet sind, daß eine durchgehende Anschlußkette von sämtlichen Halbleiterchipkarten im Kartenstapel in Form eines durchgehenden Busses ermöglicht ist, wie es insbesondere inIn addition to the reset inputs and reset outputs, each semiconductor chip card can have further control connections which correspond to contact areas formed on the outer surface of the semiconductor chip card, which are designed analogously to the reset input contact areas and reset output contact areas in such a way that a continuous connection chain of all semiconductor chip cards in the stack of cards in the form of a continuous bus is made possible, as is particularly the case in
Fig. 2 anhand der Bezugsziffern 12, 12a, 12b, 12c, 12d, sche¬ matisch angedeutet ist. So besitzt jede Halbleiterchipkarte la, lb, lc, ld jeweils einen Versorgungsspannungsanschluß 12, vermittels dem jede Halbleiterchipkarte im Kartenstapel 2 selbsttätig mit einer Versorgungsspannung versorgt werden kann. Zur Erkennung einer defekten Halbleiterchipkarte im Karten¬ stapel 2 besitzt jede Karte die insbesondere in Fig. 4 näher dargestellte Schaltungsanordnung. Zwischen dem Reseteingang 5 und dem Resetausgang 6 der Halbleiterchipkarte 1 ist hierbei ein Schalttransistor 13 geschaltet, dessen Resetanschluß 14 über einen Pull-up-Widerstand 15 mit der Versorgungsspannung2 is schematically indicated by reference numbers 12, 12a, 12b, 12c, 12d. Each semiconductor chip card la, lb, lc, ld each has a supply voltage connection 12, by means of which each semiconductor chip card in the card stack 2 can be automatically supplied with a supply voltage. To identify a defective semiconductor chip card in the card stack 2, each card has the circuit arrangement shown in more detail in particular in FIG. 4. In this case, a switching transistor 13 is connected between the reset input 5 and the reset output 6 of the semiconductor chip card 1, whose reset connection 14 is connected to the supply voltage via a pull-up resistor 15
12 verbunden ist. Der Schalttransistor 13 wird durch ein von der internen Kartenlogik 16 geliefertes Resetsignal "Chain Enable" zur Resetung eines nichtleitenden oder leitenden Zu- Stands gesteuert. Nachdem die in den Kartenstapel 2 einge¬ brachte Halbleiterchipkarte 1 zuerst mit der Versorgungsspan¬ nung 12 versorgt wird, wird ein Funktionsselbsttest der Halb¬ leiterchipkarte automatisch durchgeführt. Nach einem erfolg¬ reich verlaufenden Funktionsselbsttest wird der den Resetein- gang 5 und den Resetausgang 6 der Halbleiterchipkarte 1 ver¬ bindende Transistor 13 in den nichtleitenden Zustand geschal¬ tet, und die Halbleiterchipkarte 1 wird durch den Resetein¬ gang 5 initialisiert. Daran anschließend wird nach der In¬ itialisierungsprozedur der Resetausgang 6 der Halbleiterchip- karte 1 aktiviert. Falls der Funktionsselbsttest beispiels¬ weise aufgrund einer Funktionsstörung der Halbleiterchipkarte nicht durchgeführt wird, oder der Funktionsselbsttest ergibt, daß die Halbleiterchipkarte defekt ist, wird der Transistor12 is connected. The switching transistor 13 is controlled by a "chain enable" reset signal supplied by the internal card logic 16 for resetting a non-conductive or conductive state. After the semiconductor chip card 1 introduced into the card stack 2 is first supplied with the supply voltage 12, a functional self-test of the semiconductor chip card is carried out automatically. After a successful self-test, the transistor 13 connecting the reset input 5 and the reset output 6 of the semiconductor chip card 1 is switched to the non-conductive state, and the semiconductor chip card 1 is initialized by the reset input 5. Following this, the reset output 6 of the semiconductor chip card 1 is activated after the initialization procedure. If the functional self-test is not carried out, for example due to a malfunction of the semiconductor chip card, or the functional self-test shows that the semiconductor chip card is defective, the transistor becomes
13 durch den Pull-up-Widerstand 15 im leitenden Zustand ge- halten, und der Reseteingang 5 auf den Resetausgang 6 der13 held in the conductive state by the pull-up resistor 15, and the reset input 5 to the reset output 6
Halbleiterchipkarte 1 durchgeschaltet. Auf diese Weise wird eine defekte Halbleiterchipkarte bei der Initialisierung des Kartenstapels 2 auf zuverlässige Weise übersprungen. Semiconductor chip card 1 switched through. In this way, a defective semiconductor chip card is reliably skipped when the card stack 2 is initialized.

Claims

Patentansprüche claims
1. Verfahren für den Anschluß einer Vielzahl von jeweils ei¬ nen Steuereingang (5a, 5b, 5c, 5d) und einen Steuerausgang (6a, 6b, 6c, 6d) aufweisenden Halbleiterchipkarten (1) eines Kartenstapels (2) an einen einen Host-Steuerausgang (4) auf¬ weisenden zentralen Hostrechner (3), bei dem der Steueraus¬ gang (4) des zentralen Hostrechners (3) mit dem Steuereingang (5a) einer ersten Halbleiterchipkarte (la) aus der Vielzahl der Halbleiterchipkarten (1) des Kartenstapels (2) verbunden wird, und der Steuerausgang (6a) der ersten Halbleiterchip¬ karte (la) und die Steuerausgänge aller weiteren Halbleiter¬ chipkarten (lb, lc, ld) des Kartenstapels (2) jeweils mit dem Steuereingang (5) einer unmittelbar benachbarten Halbleiter- chipkarte (1) verbunden wird, wobei eine dem Steuereingang1. Method for connecting a plurality of semiconductor chip cards (1) of a card stack (2) to a host card, each having a control input (5a, 5b, 5c, 5d) and a control output (6a, 6b, 6c, 6d). Central host computer (3) having control output (4), in which the control output (4) of the central host computer (3) with the control input (5a) of a first semiconductor chip card (la) from the plurality of semiconductor chip cards (1) of the card stack (2) is connected, and the control output (6a) of the first semiconductor chip card (la) and the control outputs of all further semiconductor chip cards (lb, lc, ld) of the card stack (2) each with the control input (5) of an immediately adjacent one Semiconductor chip card (1) is connected, one being the control input
(5) und dem Steuerausgang (6) der Halbleiterchipkarte (1; zu¬ geordnete elektrische Kontaktanordnung (7) derart angeordnet und ausgebildet ist, daß eine mit dem zentralen Hostrechner (3) zu verbindende Halbleiterchipkarte (1) in dem Kartensta- pel (2) selbsttätig für eine direkte elektrische und mechani¬ sche Verbindung des Steuereinganges (5) der zu verbindenden Halbleiterchipkarte (1) mit dem Steuerausgang (6) der im Kar¬ tenstapel (2) unmittelbar benachbarten Halbleiterchipkarte (1) kontaktiert wird.(5) and the control output (6) of the semiconductor chip card (1; assigned electrical contact arrangement (7) is arranged and designed in such a way that a semiconductor chip card (1) to be connected to the central host computer (3) is located in the card stack (2 ) automatically for a direct electrical and mechanical connection of the control input (5) of the semiconductor chip card (1) to be connected to the control output (6) of the semiconductor chip card (1) immediately adjacent in the card stack (2).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ei¬ ne selbsttätig und direkt im Kartenstapel (2) kontaktierte und mit dem zentralen Hostrechner (3) verbundene Halbleiter¬ chipkarte (1) des Kartenstapels (2) durch ein am Steuerein- gang (5) der Halbleiterchipkarte (1) anliegendes Steuersignal zurückgesetzt wird, die Halbleiterchipkarte (1) nach dem Zu¬ rücksetzen bei dem zentralen Hostrechner (3) angemeldet wird, anschließend der angemeldeten Halbleiterchipkarte (1) durch den zentralen Hostrechner (3) eine Kartenadresse zugewiesen wird, und der Steuerausgang (6) der adressierten Halbleiter¬ chipkarte (1) aktiviert wird. 2. The method according to claim 1, characterized in that ei¬ ne automatically and directly contacted in the card stack (2) and connected to the central host computer (3) semiconductor chip card (1) of the card stack (2) by a at the control input ( 5) the control signal applied to the semiconductor chip card (1) is reset, the semiconductor chip card (1) is registered with the central host computer (3) after the reset, and the carded semiconductor chip card (1) is then assigned a card address by the central host computer (3) , and the control output (6) of the addressed semiconductor chip card (1) is activated.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dem Steuereingang (5) und dem Steuerausgang (6) einer Halbleiterchipkarte (1) zugeordnete Kontaktanordnung eine auf zumindest einem Teil der vorderseitigen äußeren Oberfläche (8) der Halbleiterchipkarte (1) ausgebildete Steuereingangs¬ kontaktfläche (9) und eine auf zumindest einem Teil der rück¬ seitigen äußeren Oberfläche (19) der Halbleiterchipkarte (1) ausgebildete Steuerausgangskontaktflache (11) umfaßt, wobei die Steuereingangskontaktfläche (9) und die Steuerausgangs- kontaktfläche (11) jeder Halbleiterchipkarte (1) zueinander wenigstens teilweise übereinanderliegend ausgebildet .bzw. an¬ geordnet sind.3. The method according to claim 1 or 2, characterized in that the control input (5) and the control output (6) of a semiconductor chip card (1) associated contact arrangement formed on at least part of the front outer surface (8) of the semiconductor chip card (1) Control input contact surface (9) and a control output contact surface (11) formed on at least part of the rear outer surface (19) of the semiconductor chip card (1), the control input contact surface (9) and the control output contact surface (11) of each semiconductor chip card ( 1) at least partially superimposed on one another. are arranged.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß jede Halbleiterchipkarte (1) des Kartenstapels (2) einen4. The method according to claim 1 to 3, characterized in that each semiconductor chip card (1) of the card stack (2) one
Versorgungsspannungsanschluß (12) aufweist, vermittels dem jede Halbleiterchipkarte (1) im Kartenstapel (2) selbsttätig mit einer Versorgungsspannung versorgt wird.Supply voltage connection (12), by means of which each semiconductor chip card (1) in the card stack (2) is automatically supplied with a supply voltage.
5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß jede Halbleiterchipkarte (1) des Kartenstapels (2) einen zwischen dem Steuereingang (5) und dem Steuerausgang (6) der Halbleiterchipkarte (1) verbundenen Schalttransistor (13; aufweist, welcher Schalttransistor (13) nach einem erfolgrei- chen Funktionstest der Halbleiterchipkarte (1) in den nicht¬ leitenden Zustand geschaltet wird.5. The method according to claim 1 to 4, characterized in that each semiconductor chip card (1) of the card stack (2) between the control input (5) and the control output (6) of the semiconductor chip card (1) connected switching transistor (13;, which switching transistor (13) is switched to the non-conductive state after a successful function test of the semiconductor chip card (1).
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß beim Vorliegen einer Funktionsstörung einer Halbleiterchip- karte (1) im Kartenstapel (2)der zwischen dem Steuereingang6. The method according to claim 5, characterized in that in the presence of a malfunction of a semiconductor chip card (1) in the card stack (2) between the control input
(5) und dem Steuerausgang (6) der Halbleiterchipkarte (1) verbundene Schalttransistor (13) im leitenden Zustand gehal¬ ten wird.(5) and the control output (6) of the semiconductor chip card (1) connected switching transistor (13) is kept in the conductive state.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der zwischen dem Steuereingang (5) und dem Steuerausgang7. The method according to claim 5 or 6, characterized in that between the control input (5) and the control output
(6) einer Halbleiterchipkarte (1) verbundene Schalttransistor (13) nach einem Funktionsselbsttest der Halbleiterchipkarte(6) a semiconductor chip card (1) connected switching transistor (13) after a functional self-test of the semiconductor chip card
(1) des Kartenstapels (2) selbsttätig angesteuert wird.(1) of the card stack (2) is controlled automatically.
8. Vorrichtung für den Anschluß einer Vielzahl von jeweils einen Steuereingang (5a, 5b, 5c, 5d) und einen Steuerausgang (6a, 6b, 6c, 6d) aufweisenden Halbleiterchipkarten (1) eines Kartenstapels (2) an einen einen Host-Steuerausgang (4) auf¬ weisenden zentralen Hostrechner (3), bei dem der Steueraus¬ gang (4) des zentralen Hostrechners (3) mit dem Steuereingang (5a) einer ersten Halbleiterchipkarte (la) aus der Vielzahl der Halbleiterchipkarten (1) des Kartenstapels (2) verbunden ist, und der Steuerausgang (6a) der ersten Halbleiterchipkar¬ te (la) und die Steuerausgänge aller weiteren Halbleiterchip¬ karten (lb, lc, ld) des Kartenstapels (2) jeweils mit dem Steuereingang (5) einer unmittelbar benachbarten Halbleiter¬ chipkarte (1) verbunden ist, wobei eine dem Steuereingang (5) und dem Steuerausgang (6) der Halbleiterchipkarte (1) zuge¬ ordnete elektrische Kontaktanordnung derart angeordnet und ausgebildet ist, daß eine mit dem zentralen Hostrechner (3) zu verbindende Halbleiterchipkarte (1) in dem Kartenstapel8. Device for connecting a plurality of semiconductor chip cards (1) of a card stack (2) to a host control output (1), each having a control input (5a, 5b, 5c, 5d) and a control output (6a, 6b, 6c, 6d). 4) central host computer (3), in which the control output (4) of the central host computer (3) with the control input (5a) of a first semiconductor chip card (la) from the plurality of semiconductor chip cards (1) of the card stack (2 ) is connected, and the control output (6a) of the first semiconductor chip card (la) and the control outputs of all further semiconductor chip cards (lb, lc, ld) of the card stack (2) each with the control input (5) of a directly adjacent semiconductor Chip card (1) is connected, an electrical contact arrangement assigned to the control input (5) and the control output (6) of the semiconductor chip card (1) being arranged and designed such that a half to be connected to the central host computer (3) iter chip card (1) in the card stack
(2) selbsttätig für eine direkte elektrische und mechanische Verbindung des Steuereinganges (5) der zu verbindenden Halb¬ leiterchipkarte (1) mit dem Steuerausgang (6) der im Karten¬ stapel (2) unmittelbar benachbarten Halbleiterchipkarte (1) kontaktiert wird.(2) automatically for a direct electrical and mechanical connection of the control input (5) of the semiconductor chip card (1) to be connected to the control output (6) of the semiconductor chip card (1) immediately adjacent in the card stack (2).
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß eine selbsttätig und direkt im Kartenstapel (2) kontaktierte und mit dem zentralen Hostrechner (3) verbundene Halbleirer- chipkarte (1) des Kartenstapels (2) durch ein am Steuerein¬ gang (5) der Halbleiterchipkarte (1) anliegendes Steuersignal zurückgesetzt ist, die Halbleiterchipkarte (1) nach dem Zu¬ rücksetzen bei dem zentralen Hostrechner (3) angemeldet ist, anschließend der angemeldeten Halbleiterchipkarte (1) durch den zentralen Hostrechner (3) eine Kartenadresse zugewiesen ist, und der Steuerausgang (6) der adressierten Halbleiter¬ chipkarte (1) aktiviert ist. 9. The device according to claim 8, characterized in that an automatically and directly in the card stack (2) and with the central host computer (3) connected Halbleirer chip card (1) of the card stack (2) by a at the Steuerein¬ input (5) control signal applied to the semiconductor chip card (1) is reset, the semiconductor chip card (1) is registered with the central host computer (3) after the reset, a card address is then assigned to the registered semiconductor chip card (1) by the central host computer (3), and the control output (6) of the addressed semiconductor chip card (1) is activated.
10. Vorrichtung nach Anspruch 8 oder 9, dadurch gekennzeich¬ net, daß die dem Steuereingang (5) und dem Steuerausgang (6) einer Halbleiterchipkarte (1) zugeordnete Kontaktanordnung (7) eine auf zumindest einem Teil der vorderseitigen äußeren Oberfläche (8) der Halbleiterchipkarte (1) ausgebildete Steu¬ ereingangskontaktfläche (9) und eine auf zumindest einem Teil der rückseitigen äußeren Oberfläche (10) der Halbleiterchip¬ karte (1) ausgebildete Steuerausgangskontaktfläche (11) um- faßt, wobei die Steuereingangskontaktfläche (9) und die Steu¬ erausgangskontaktfläche (11) jeder Halbleiterchipkarte (1) zueinander wenigstens teilweise übereinanderliegend ausgebil¬ det bzw. angeordnet sind.10. The device according to claim 8 or 9, characterized gekennzeich¬ net that the control input (5) and the control output (6) of a semiconductor chip card (1) associated contact arrangement (7) on at least part of the front outer surface (8) Semiconductor chip card (1) control input contact surface (9) and a control output contact surface (11) formed on at least part of the rear outer surface (10) of the semiconductor chip card (1), the control input contact surface (9) and the control unit output contact surface (11) of each semiconductor chip card (1) are at least partially formed or arranged one above the other.
11. Vorrichtung nach Anspruch 8 bis 10, dadurch gekennzeich¬ net, daß jede Halbleiterchipkarte (1) des Kartenstapels (2) einen Versorgungsspannungsanschluß (12) aufweist, vermittels dem jede Halbleiterchipkarte (1) im Kartenstapel (2) selbst¬ tätig mit einer Versorgungsspannung versorgt ist.11. The device according to claim 8 to 10, characterized gekennzeich¬ net that each semiconductor chip card (1) of the card stack (2) has a supply voltage connection (12), by means of which each semiconductor chip card (1) in the card stack (2) automatically with a supply voltage is supplied.
12. Vorrichtung nach Anspruch 8 bis 11, dadurch gekennzeich¬ net, daß jede Halbleiterchipkarte (1) des Kartenstapels (2) einen zwischen dem Steuereingang (5) und dem Steuerausgang (6) der Halbleiterchipkarte (1) verbundenen Schalttransistor (13) aufweist, welcher Schalttransistor (13) nach einem er¬ folgreichen Funktionstest der Halbleiterchipkarte (1) in den nichtleitenden Zustand geschaltet ist.12. The apparatus of claim 8 to 11, characterized gekennzeich¬ net that each semiconductor chip card (1) of the card stack (2) has a switching transistor (13) connected between the control input (5) and the control output (6) of the semiconductor chip card (1), which switching transistor (13) is switched to the non-conductive state after a successful function test of the semiconductor chip card (1).
13. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß beim Vorliegen einer Funktionsstörung einer Halbleiterchip¬ karte (1) im Kartenstapel (2) der zwischen dem Steuereingang (5) und dem Steuerausgang (6) der Halbleiterchipkarte (1) verbundene Schalttransistor (13) im leitenden Zustand gehal¬ ten wird.13. The apparatus according to claim 12, characterized in that when there is a malfunction of a semiconductor chip card (1) in the card stack (2) between the control input (5) and the control output (6) of the semiconductor chip card (1) connected switching transistor (13) is kept in the conductive state.
14. Vorrichtung nach Anspruch 12 oder 13, dadurch gekenn¬ zeichnet, daß der zwischen dem Steuereingang (5) und dem Steuerausgang (6) einer Halbleiterchipkarte (1) verbundene Schalttransistor (13) nach einem Funktionsselbsttest der Halbleiterchipkarte (1) des Kartenstapels (2) selbsttätig an¬ gesteuert wird. 14. The apparatus of claim 12 or 13, characterized gekenn¬ characterized in that between the control input (5) and the Control output (6) of a semiconductor chip card (1) connected switching transistor (13) is automatically activated after a functional self-test of the semiconductor chip card (1) of the card stack (2).
PCT/DE1996/001466 1995-08-16 1996-08-06 Process and device for connecting a plurality of semiconductor chip cards WO1997007460A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19530130.7 1995-08-16
DE1995130130 DE19530130A1 (en) 1995-08-16 1995-08-16 Method and device for connecting a plurality of semiconductor chip cards

Publications (1)

Publication Number Publication Date
WO1997007460A1 true WO1997007460A1 (en) 1997-02-27

Family

ID=7769622

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1996/001466 WO1997007460A1 (en) 1995-08-16 1996-08-06 Process and device for connecting a plurality of semiconductor chip cards

Country Status (3)

Country Link
AR (1) AR003285A1 (en)
DE (1) DE19530130A1 (en)
WO (1) WO1997007460A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582928B1 (en) * 1998-07-14 2006-08-30 삼성전자주식회사 Backlight Assembly of Liquid Crystal Display

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660141A (en) * 1983-12-06 1987-04-21 Tri Sigma Corporation Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers
GB2209079A (en) * 1987-08-25 1989-04-26 Sankey Vending Ltd Multi-processor system initialisation
US5420986A (en) * 1992-07-30 1995-05-30 Digital Equipment Corporation FDDI concentrator with backplane port for dual datapath systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3736081A1 (en) * 1987-10-24 1989-05-03 Licentia Gmbh Method and device for setting the addresses of subscribers connected to a bus
DE8904936U1 (en) * 1989-04-19 1989-06-01 Force Computers GmbH, 8012 Ottobrunn Computer with a plurality of pluggable modules
US5274800A (en) * 1991-02-22 1993-12-28 Hewlett-Packard Company Automatic signal configuration
US5334046A (en) * 1993-02-22 1994-08-02 Augat Inc. Circuit card interface system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660141A (en) * 1983-12-06 1987-04-21 Tri Sigma Corporation Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers
GB2209079A (en) * 1987-08-25 1989-04-26 Sankey Vending Ltd Multi-processor system initialisation
US5420986A (en) * 1992-07-30 1995-05-30 Digital Equipment Corporation FDDI concentrator with backplane port for dual datapath systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582928B1 (en) * 1998-07-14 2006-08-30 삼성전자주식회사 Backlight Assembly of Liquid Crystal Display

Also Published As

Publication number Publication date
DE19530130A1 (en) 1997-02-20
AR003285A1 (en) 1998-07-08

Similar Documents

Publication Publication Date Title
EP1353412B1 (en) Modular connector
DE3688778T2 (en) Backplane bus with variable length.
DE69725519T2 (en) Connection of a double voltage module
DE69722897T2 (en) Automatic address assignment for racks containing disk drives as well as error detection procedures and equipment
DE3852420T2 (en) Electrical coding for replaceable modules.
EP0114268A2 (en) Modular circuit
DE10052621A1 (en) Method for putting a plug-in type electric unit out of action in a modular system unlocks a plug-in type electric unit to be removed while activating a switch to close off contact between a base unit and the unit being removed.
DE2228825A1 (en) TESTING DEVICE FOR ELECTRONIC CIRCUIT UNITS
DE19935192A1 (en) Addressing participants in a bus system
DE102004037227A1 (en) Method and device for addressing subscribers of a bus system
DE19838178B4 (en) Printed circuit board in a programmable control system, wherein a power supply unit and a central unit are mounted on the circuit board
WO1997007460A1 (en) Process and device for connecting a plurality of semiconductor chip cards
DE19857255C1 (en) Self-configuring modular electronic system, especially computer system
EP1826680A1 (en) Method for operating an expansion card
DE10163393B4 (en) Connection element for a bus
EP2443791B1 (en) Connecting element for connecting a data supply unit to a connecting strand
EP1457399B1 (en) Initialization method for a data bus
DE69821853T2 (en) System and method for processing chip cards
EP0726683A2 (en) Initialisation method for peripheral devices by means of a central program controlled device of a communication system
EP1745386B1 (en) Control circuit for the bus board of a computer system
EP0762246B1 (en) Method and device for checking a control unit
DE102008044115A1 (en) Method for detecting switching positions of switch of switching element in single wire-bus system of motor vehicle, involves determining switching position of switches on basis of detected voltage- and current values
DE10329707A1 (en) Motor vehicle data, especially CAN, bus system has localized bus members joined into groups that share a common power supply connection
DE3537399A1 (en) PERIPHERAL INTERFACE UNIT
EP1612681B1 (en) Slot recognition for a bus system

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): BR CN JP KR RU US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase