WO1991016678A1

WO1991016678A1 - Procede de remise a zero d'un module adaptateur suite a une panne et syteme d'ordinateur executant ledit procede

Info

Publication number: WO1991016678A1
Application number: PCT/JP1991/000488
Authority: WO
Inventors: Youichi Nakamura; Makoto Kimura
Original assignee: Fujitsu Limited
Priority date: 1990-04-13
Filing date: 1991-04-12
Publication date: 1991-10-31
Also published as: CA2058933A1; EP0477385B1; AU7661791A; EP0477385A1; EP0477385A4; US5321830A; DE69128391T2; AU637227B2; CA2058933C; DE69128391D1

Description

明細書アダプタモジュール障害時のリセット方法および該方法を行う計算機システム技術分野

本発明は、プロセッサモジュールと、アダプタモジュールと、該 2つのモジュ一ルを接続するシステムバスと、該ァダプタモジュールに接続されたデバイスまたは回線とを具備する計算機システムにおけるアダプタモジュール障害時のリセット方法および該方法を行う計算機システムに関する。背景技術

複数個のプロセッサモジュールおよびアダプタモジュールがシステムバスに接続され、さらに、アダプタモジユールにデバイスまたは回線が接続されている一般的な計算機システムにおいては、現在、電源が投入されている状態ではモジュ —ルを新たに挿入することはできない。この理由は下記のとおりである。すなわち、 1つのモジュールに障害が発生した場合、各モジュールの論理回路は障害解析に必要なデータが保持されるように構成されている。このため、各モジュールは、種々の状態において保持され、自動的にリセットされない。

従って、障害が発生した時、その障害の状況に応じて、システムリセット、すなわちパヮ一 · オン · リセットを行わないと、ダンプ命令、診断命令等が受け付けられない。しかし、システムリセットはシステム故障であり、計算機システムのユーザに多大な損害を与えるから、ユーザに大きな影響を与えることなく、アダプタモジュールが、どのような障害状態の時でも、プロセッサモジユー Jレカ、らアダプタモジユールを初期化し、且つ、障害解析に必要なデータを記録できるリセット方法が必要である。発明の開示

本発明の目的は、アダプタモジュールが動作不可能状態になった時でも、確実に、且つ、効率よくアダプタモジュールを初期化し、アダプタモジュール内の障害情報を記録して、再起動を行うことができるアダプタモジュール障害時のリセット方法および該方法を行う計算機システムを提供することにめ。

本発明の 1つの形態においては、プロセッサモジュールと、アダプタモジュールと、該プロセッサモジュールと該ァダプタモジュールを接続するシステムバスと、該アダプタモジュールに接続された複数個のデバイスまたは回線を具備し、該アダプタモジュ一ルは、該プロセッサモジュールの発行した命令を受信、解読して該プロセッサモジュールとの間の接続制御を行うインタフェース部と、該インタフヱース部からの解読情報に基づいて、該システムバスと該デバイスまたは回線との間のデータ転送制御を行うアダプタ制御部とを具備する計算機システムにおけるアダプタモジュ一ル障害時のリセット方法であって、該方法は該プロセッサモジュールが、リセット命令内に、リセットの動作の種類を示すコ一ドまたはフラグを有するリセット命令を該アダプタモジュールに発行する第 1 のステップと、該アダプタモジユールが、該バスとのィンタフヱ一ス部に、該プロセッサモジュールの発行するリセット命令を受信する第 2のステップと、該アダプタモジュ一ルが、該リセット命令内のコ一ドまたはフラグで示される動作の種類に従って、種々のリセット動作を行う第 3 のステップとを具備することを特徴とするアダプタモジユール障害時のリセット方法が提供される。

本発明の他の形態においては、プロセッサモジユールと、アダプタモジュールと、該プロセッサモジュールと該ァダプタモジユールを接続するシステムバスと、該アダプタモジュールに接続された複数個のデバイスおよび複数の回線とを具備し、該アダプタモジュールは、該プロセッサモジュールの発行した命令を受信、解読して、該プロセッサモジュールとの間の接続制御を行うィンタフニース部と、該ィンタフュース部からの解読情報に基づいて、該システムバスと該デバイスまたは回線との間のデータ耘送制御を行うアダプタ制御部とを具備する計算機システムであって、該システムは、該ァダプタモジュールのィンタフヱース部に、該アダプタモジュ —ルが特定のステータスである時、該プロセッサモジュールの発行するリセット命令を解読して該アダプタモジュールをリセットする信号を生成する手段、および該プロセッサモジュ一ルが該アダプタモジュールの前記特定のステータスを検出した時、該アダプタモジュールが種々の所定動作で立上がれるよう該プロセッサモジュールからの命令データを供給する手段を具備する計算機システムが提供される。図面の簡単な説明

第 1図は本発明の一実施例としての計算機システムのブ口ック図、

第 2図は第 1図のシステムのプロセッサモジュールとァダプタモジュールの構成を示す図、

第 3図は第 2図のアダプタモジュールの詳細を説明する部分ブロック図、

第 4図は本発明の関連技術を説明するためのアダプタモジユールの命令制御部を説明するプロック回路図、

第 5図は本発明の第 1実施例を示す.アダプタモジュ —ルの命令制御部を説明するブ口ック回路図、

第 6図は本発明の第 2実施例を示すアダプタモジュールの命令制御部を説明するブ口ック回路図、

第 7図は本発明の第 2実施例の処理過程を説明する図、第 8図は本発明の実施例におけるアダプタモジュール内の機能レジスタを説明する図、

第 9図は本発明の第 3実施例の処理過程の流れ図、第 10図は本発明の第 4実施例の処理過程を説明する図である ο 発明を実施するための最良の形態

本発明の実施例の説明に先立ち、関連技術について、第 1 図から第 4図を用いて説明する。第 1図から第 3図は本発明の実施例を説明する図であるが、便宜上これらの図を用いて説明する。

第 1図は本発明の適用される計算機システムのプロック図であり、第 2図はシステムに含まれるモジュールを示し、第 3図はモジュールにおけるアダプタモジュールのァダプタ制御部の構成を示し、第 4図はアダプタモジュ一ルのィンタフエース部の構成例を示す。

第 1図に示されるように、一般的な計算機システムにおいては、プロセッサモジュール（ P M ) 1 と、アダプタモジュール（A M ) 2 とがシステムバス（ S B ) 3によって接続され、さらにアダプタモジュール 2に種々のデバイス（D V ) 4または回線が接続されている。通常、プロセッサモジュ一ル 1 は第 2図に示された制御部 11の中央処理装置（CPU) 110が実行するソフトゥエアからの指示により、アダプタモジユール 2を制御し、デバイス 4からデータを読み込んだり、デバイス 4にデータを書き込んだり、または回線に対し送受信を行っている。

プロセッサモジュール 1 の制御部 11の中央処理装置 110 から発行される命令には、アダプタモジュール 2を制御する命令、了ダプタモジユール 2に属するデバイス 4を制御する命令、診断または信頼性、可用性、保守性を調べるための命令等が用意されている。ソフトゥヱァは計算機システムの状態、ァダブタモジユール 2の状態を判断して、必要な命令を発行する。

プロセッサモジュール 1およびアダプタモジュール 2は第 2図に示すように、例えば、システムバス 3とのインタフヱ —スを制御するィンタフエース部 10 , 20と制御部 11、およびァダプタ制御部 21から構成されている。プロセッサモジュ一ル 1 の制御部 11は中央処理装置 110 の実行するソフトウユアにより、システム全体を制御し、アダプタモジュール 2 のァダプタ制御部 21は、制御プロセッサ（CPID 210の実行するファ —ムウェア（マイクロプログラム）によって、プロセッサモジユール 1の主記憶装置（LSU) 111と、デバイス 4との間のデ —タ転送を制御する。

アダプタモジュール 2は、通常、初期状態、動作可能状態、割り込み状態、動作不可能状態の 4つの状態を持ち、システムの電源投入後のシステムリセットにより初期状態となり、上記制御プロセッサ 210 の実行するファームウェアにより、動作可能状態となる。

上記状態は、第 4図に示されたインタフユース部 20内に設けられているステータスレジスタ（STR) 200に設定されている < プロセッサモジュール 1の制御部 11の中央処理装置 110 が発行する特定の命令がアダプタモジュール 2 のィンタフヱ一ス部 20にある入力レジスタ（I RG) 203に設定され、その入力レジスタ 203 の操作部がデコーダ（DE 204でデコードされ、デコードされた信号がステ一タスレジスタ 200 を読み出す命令と決定された時、ステータスレジスタ 200 の内容が、インタフェース部 20のマルチプレクサ（MPX) 202、出力レジスタ（ORG) 201 を介してシステムバス 3に読み出され、プロセッサモジユール 1 に読み取られる。

前述のように、インタフヱース部 20はアダプタモジュール 2の状態の如何にかかわらず、プロセッサモジュール 1の中央処理装置 110 の発行する命令を、常に、受信できるように構成されている。

動作可能状態では、アダプタモジュール 2は、プロセッサモジュール 1からの命令を待ち、該命令を上記入力レジスタ 203 に受信すると、デコーダ 204 からのデコ一ド信号が有効化され、制御プロセッサ 210 が該命令、例えば、デバイス 4 へのデータのリード/ライトをファームゥヱァにより実行し、実行結果をィンタフヱース部 20を介してプロセッサモジユール 1 に割り込みにより送信し、アダプタモジュール 2はファ一ムゥュァの実行により割り込み状態となる。

プロセッサモジュール 1 は、上記結果を正常に受信できると、アダプタモジュール 2に応答し、特定の応答命令を発行する。ァダプタモジユール 2はこの応答命令を入力レジスタ 203 に受信すると、対応するファームウェアを実行し、再び動作可能状態となる。以後、このサイクルを繰り返し、このシステムにおける各種の動作を行う。

このようなサイクルの中で、アダプタモジュール 2がシステムまたはアダプタモジユール 2の動作に障害要因を検出すると動作不可能状態となる。ステータスレジスタ 200 には、アダプタモジユールが動作不可能状態である旨がセットされる o

前述のように、アダプタモジュール 2は、一度、障害が発生して、動作不可能状態になると、障害状態を保存する必要から、アダプタモジュール自身の操作では、この状態から離脱できない。

このような状態の時、プロセッサモジュール 1 は、ァダプタモジュール 2 の状態、すなわちステータスレジスタ 200 の状態を読み取り、動作不可能状態であることを認識すると、アダプタモジュール 2に対して、例えば、ダンプ命令または診断命令を発行して、診断用の特定のィンタフユース、すなわちスキャンインアウトインタフェースを使用して、ァダプタモジュール 2の障害情報を記憶装置に格納し保持する。上記障害情報は、例えば、アダプタモジュール 2内のメモリ上の特定の領域に格納されている場合と、該アダプタモジユール 2内のラッチに保存されている場合がある。

その後、該障害を起こしたアダプタモジュール 2は、人手により、例えば、モジュールリセット操作（例えば、該モジユールに設けられているリセットキーの押下等）により初期状態に戻される。

このようなリセット方式を用いると、一度、動作不可能状態になったアダプタモジュール 2を再度、立ち上げるためには人手を必要とする。また、重大な障害でないにもかかわらず、該アダプタモジュール 2を利用できなくなるなど、資源の有効利用ができないという問題があつた。 '

さらに、障害の状態によっては、該動作不可能状態になつたアダプタモジュール 2は、上記ダンプ命令等を、必ず、実行することができるとは限らず、保存されている障害状態を確実に収集できないという間題があった。

本発明の実施例としての計算機システムが第 1図から第 3 図を用いて説明される。前述の関連技術の説明において説明された重複部分は説明を省略する。

第 1図および第 2図において、プロセッサモジュール 1 内の中央処理装置 110 がソフトウュァを実行し、該ソフトゥェァの指示により、該プロセッサモジュール（以下 P Mと略称する） 1の命令制御部（I CNTL) lO aに対して、命令発行を要求すると、該命令制御部 10 aは、システムバス 3に対して、バスの使用権を要求し、バスを獲得すると P M 1の制御部からの命令をリクエストによつて指示されたアダプタモジュ一ル（以下 A Mと略称する） 2に発行する。

A M 2 は、前述のように、電源投入後の初期状態になると、ファー厶ゥヱァが立ち上がり、ィンタフヱ一ス部 20 (詳細には第 2図の命令制御部 20 a ) に設けられているステータスレジスタ 200 に設定されたステータスが動作可能状態であると、前記発行された命令をファームウェアが常に監視し、 A M 2 は自分宛の命令であると決定すると該命令を読み込む。

読み込まれた命令は、命令の種類をデコ—ダ（DEC) 204によつて解読され、制御部 CNT 1 または CNT 2等へ供給される。実際には P M 1から発行された命令は、 A M 2 のステータスの如何にかかわらず、入力レジスタ（I RG) 203に設定される。しかしながら、デコーダ 204 の出力は有効化されないようにされている。

制御部（CNT 1または 2 ) は、この命令に従って動作するフアームウェアにより、該命令の指示する動作を実行する。

該命令の実行が終了すると、 AM 2の命令制御部 20aは PM 1 に対して、処理終了通知を割り込ませ、命令制御部 20 aはファームゥヱァによつて割り込み状態となる。

PM 1 は、この通知を正常に受信すると、正常な受信を AM 2に通知し、該通知を上記入力レジスタ 203 で受信する _n 該通知は実際は特定の応答命令である。次いで、その通知のデコード出力に基づいて、特定のフアームゥヱァが実行され、再び動作可能状態となり、一連の処理が終了する。

第 5図には AM 2内の上記命令制御部（ICNTL)20aの構成が示される。

PM 1から発行された命令は、システムバス 3を経由して AM 2内の命令制御部 20 a内に設けられている入力レジスタ 203 に設定される。

この時、該 AM 2が動作可能状態であると、デコーダ 204 の解読結果が有効化され、この命令が自分宛であると決定されると、制御部（CNT1 ， CNT2等）へ送出される（命令内に、アダプタ、 I ZO装置等のアドレスを設けることによって、自分宛かどうかがわかる）。

制御部は、例えば、 AM 2の制御部（第 2図 CPU210) 、とデバイスの制御部（DVC) 212とその他の制御部から成っている ₍ 命令制御部 20aには、前述のように、各制御部の状態を決定して、 AM 2の状態として表示するステータスレジスタ 200 があり、 AM 2に定義されている初期状態、動作可能状態、割り込み状態、動作不可能状態が、対応したファームゥエアの実行により設定される。

ステータスレジスタ 200 が動作不可能状態を指示している時は、前述の PM 1からの命令を入力レジスタ 203 に設定する回路のみ動作しており、このままでは、デコーダ 204 の出力は有効化されない。従って、障害の状態によっては、 PM 1の発行するダンプ命令を受信することができない場合がある o

そこで本実施例においては、ステータスレジスタ 200 とデコーダ 204 の出力との論理積を求める論理積回路 206 を設ける。そして、 AM 2が動作不可能状態でも、 PM 1からのリセット命令を常に監視する。

この状態で、 AM 2は自己宛のリセット命令を受信した場合、論理積回路 206 が付勢され、リセット信号（RST SIG) が出力される。

このリセット信号（RST SIG) を AM 2を初期化するのに必要な部分に分配することにより、 AM 2が動作不可能状態であっても初期化することができる。また、この論理回路により、 AM 2の状態が動作不可能状態でなければ、 PM 1からのリセット命令は全て無視され、不必要なリセット動作を回避することができる。

本発明の第 2実施例が第 6図を用いて説明される。第 1図から第 3図までは第 1実施例と同様に適用される。

この実施例においては、入力レジスタ（IRG) 203の内容を複写することができる機能レジスタ（FRG) 205が設けられる。そして、 A M 2の状態が動作不可能状態の時に、八1^ 2が？1^1 1からの自己宛のリセット命令を受信し、リセット信号（RST S I G) が出力される時、該リセット命令の一部または全部を機能レジスタ 205 に書き込む。または、該リセット命令の前の命令によって送出され、入力レジスタ 203 に設定されている初期化データの全部またはその一部を機能レジスタ 205 に書き込む。機能レジスタ 205 の出力はデータバス（D B ) に接続される。

さらに、 A M 2は自己宛のリセット命令を受信した時、機能レジスタ 205 に設定された值に従って初期化の動作を行う _c 本発明では、単にリセット命令はリセッ卜することを示すわけではなく、リセットの種々の動作を示す。従って、リセット命令を複数コードの態様で定義するか、リセットのコ一ドと、動作のコードまたはフラグを組み合わせて、 1つのリセット命令とする。

例えば、リセット命令の中で初期化の種類が 1 ビットで定義されているとすると、その値が " 0"の時は、障害情報の保存は行われず、全てのハードウエアが初期化される。前記値が " 1"の時は、障害情報以外を初期化する。そして、そのリセット命令が機能レジスタ 205 にセットされると、機能レジスタ 205 の値が " 0 " の時には、障害情報の保存は行わず、全てのハードウヱァを初期化する。また、機能レジスタ 205 の値が " 1 " の時には、障害情報以外を初期化、すなわちリセットし、例えばダンプ命令を実行できるようにする。また、リセット命令により機能レジスタ 205 に設定される値を様々に定義しておくことにより、様々の態様のリセット動作を実行することができる。その結果、きめ細かい初期化制御を行うことができる。

上述の第 6図の回路を用いて、ダンプ再起動について説明する。 AM 2の詳細を示す第 3図を参照すると、バスコントロール部（B C )215は AM 2の状態によって入出力命令を受信し、リセット命令は特定の状態、すなわちアダプタモジュール動作不可能状態の時受信できる。この状態で PM 1が発行するリセット命令が、 AM 2のダンプ情報を収集すように指示した命令であると、 AM 2の BC部 215 は命令をデコ一ドした結果、メモリ以外の各部をリセットする信号をォンし、 AM 2を初期化する。リセットが完了すると AM 2は初期診断後に動作可能状態となり、リセット命令を発行した PM 1に対してアダプタダンプレディ割り込みを発行し、ダンプ命令待ちとなる。この時、 AM 2は発行した PM 1からのダンプ命令だけを受信するように、他の PM 1からの命令はビジィと応答し、命令を受け入れない。次にダンプ命令を受信するとアダプタの必要なメモリの内容を PM 1に転送する。 P M 1は転送が終了すると、通常のリセット命令、すなわち、リセット後の動作を指示しないリセット命令を AM 2 に対して発行する。

第 7図のフローチャートを参照して、 AM 2のダンプ再起動における処理過程を説明する。

AM 2において障害が発生すると PM 1から命令（72) が発行されても、 AM 2が動作不可能状態（73) のため応答は行われない（74) 。それで、 P M 1から状態チェック命令が発行（75) され、 AM 2の動作不可能状態（76) が検出される o

そのときは、 P M 1 は、ダンプ処理を伴うリセット命令を発行する（77) 。 AM 2ではリセット命令（78) を受信すると AM 2を初期化する（78' ) 。すなわちメモリを除いてリセットされる（78' ) 。この場合のリセットの意味は第 6図を用いて説明したものと同じである。これにより AM 2は動作可能状態（79) となる。次いで、 AM 2から PM 1へ対しダンプレディ割り込みを要求する（80) 。ダンプレディ割り込みとは、 B C部のインタフヱース部が動作可能となり、ダンプの用意ができたことを P Mに通知することである。 P M 1ではこの要求を受信し（81) 、ダンプ命令を、ダンプレディ割り込みを発行した AMに発行する（82) 。 AM 2ではダンプ命令を受信する（83) とダンプを開始する（84) 。すなわち AM 2における内部メモリ（RAM) の内容を障害情報として P M 1へ供給する（85) 。ダンプが終了すると（86， 87) 、 PM 1から AMヘリセット命令を発行する。この時のリセット命令は、（77) のリセット命令のように内部メモリを除いてリセットするのではなく、このメモリもリセットしてしまう。従って AMが完全に初期化され（90) 、動作可能状態となる。

本発明の第 3実施例が第 8図と第 9図を用いて説明される < 第 1図から第 3図、および第 6図に関しては第 2実施例と全く同様のものが用いられる。この実施例は A M 2をリセットする時、パッチ処理を適用するものである。

第 8図は A M 2内の機能レジスタ 205 を示す。 A M 2が P M 1からのリセット命令を受信した場合レジスタ中のバリッドビット（ V ) がオンになる。その時にファームウェアにパッチを当てるか当てないかをファンクションコード（FUNC) で示す。例えばフアンクシヨンコードが " 00" の時パッチを当てないリセット、ファンクションコードが " 01 " の時、ノ、。ツチを当てるリセット命令と定義する。

第 9図にこのパッチ処理におけるフローチヤ一トが示され o

A M 2がリセット命令を受信し（Step 1 ) 、 A M 2が動作できる最小限のハードウヱァをリセットした後、ファー厶ゥユアが動作を開始する。ファームゥュ了の動作が開始すると- 第 8図の機能レジスタ 205 をチヱックする。ノリッドビットがォフの場合（Step 2 ) 、命令によるリセットではないのでアイドル状態となり P M 1からの命令待ちの状態となる。バリツドビットがオンの場合、ファンクションコードをチエツクし、ファンクションコードが " 00" の場合、ノ、。ッチをあてないリセットなので、ノ、'リッドビットがオフの場合と同様にアイドル状態となり、 P M 1からの命令待ちの状態となる。

ファンクションコードが " 01" の場合（St ep 2 ) 、ファームゥユアは第 3図 EEPR0M (電気的に消去可能な読み出し専用メモリ）内の管理情報をみて、有効なデータであるかチックする（Step 3 ) 。有効なデータがあった場合、ファームゥエアは、まず、現在のファームウェアの版数を読み込み、適用するファームゥヱァの版数と一致しているか確認する

(Ste_P4 ) 。一致した場合、データの変更を行い、次のアドレスに示されるデータを同様に読み込む。指定されたサイズの変更が修了すると、新版数を格納して終了となる。

新データを適用するに当たって、もし指定されたアドレスのデータが一致しなかった場合は、途中で適用を中断し、 ROM (第 3図制御記憶（C S)211に含まれる読み出し専用メモリ）内のファームゥヱァを再ローデイングし（Step 6 ) 、パッチ未適用の版数コードを格納して（Step7 ) 、アイドル状態となる。ファームがパッチを適用して立ち上つたかは、 PM 1からの命令によって知ることができる。

本発明の第 4実施例が第 10図を用いて説明される。第 3実施例と比較して、ファームゥェ了の処理が異なるだけで他は同様である。この実施例はダウンロードによる再起動処理を行う処理過程に関するものである。すなわち、 ROM型の AM 2に対して、外部からファームゥヱァをダウンロードする o

AM 2によっては AM 2を制御するファームゥュァが大き過ぎるために、 ROMで供給できないものがある。これは回線系のように通信制御手順を数多くサポートする場合に見られ、ホストにそのアダプタがサポートされる手順が定義されており、初期診断終了後に必要な手順のみをダウンロードする。 AM 2の R OMには、ファームゥヱァをダウンロードするための最小限のプログラムが入っている。通常、電源投入後、初期診断が終了すると同時に R OMの中のプログラムが起動され、ホストからファームゥヱァをダウンロードする。ダウンロードしてきたファームウェアは AM 2の中の RAM

(第 3図中のランダムアクセスメモリ）に展開され、ダウン口一ド終了と同時に R A M中のフアームゥヱァに制御が移され、運用開始となる。この型のアダプタモジュールはリセット命令のファンクションコードの中でファームゥヱァのダウンロードを指定する。

AM 2の動作不能状態を検出した PM 1は、この AM 2がファームゥヱァのダウンロードを必要とする AM 2であると、あらかじめわかっているので、リセット命令発行時のパラメ一夕にファームゥヱァのダウンロードを指示してリセット命令を発行する（306) 。リセット命令を受信した（307) AM 2 はメモリ以外の各部をリセットする信号をオンし、 AM 2を初期化する（308) 。リセットが完了すると AM 2は初期診断後に動作可能状態となり（309) 、リセット命令を発行した PM 1に対してダウンロードレディ割り込みを発行し（310) 、ファームゥヱァロード命令待ちとなる。 PM 1はダウン口一ドレディ割り込みを受信する（312) 。この時、 AM 2は命令を発行した PM 1からのファームウェアロード命令だけを待ち、他の PM 1からの命令はビジィと応答し、命令を受け入れない。 PM 1は、ファームウェアロード命令を発行し（313)、 AMは、ファームロード命令を受信する（314) とアダプタは PM 1からファームウェアをダウンロードし（317) 、 PM 1 はダウンロードが終了した（317) ところでリセット後の動作を何も指示しないリセット命令を発行する（319) 。上述のダゥンロードの処理過程は第 10図に示される。

上述の実施例を用いれば、 A M 2のインタフユース部のステータスレジスタ（STR) に、動作不可能状態が設定された時- P M 1の発行するリセット命令を受信すると、 A M 2内を初期化するためのリセット信号を出力するようにしているので- オペレータによらず、ソフトウェアによって、 A M 2がリセットできる。

また、該リセット命令を受信し、リセット信号を出力する時、該リセット命令の持つデータ情報を、特定の機能レジスタ（PRG) に設定し、例えば、ダンプ命令を A M 2が実行できるように初期化する。さらに、機能レジスタ（FRG) の内容を種々用意して、様々な態様のリセット動作を行うことができる。

Claims

請求の範囲

1. プロセッサモジュールと、アダプタモジュールと、該プロセッサモジュールと該アダプタモジュールを接続するシステ厶バスと、該アダプタモジュールに接続された複数個のデバイスまたは回線を具備し、

該アダプタモジユールは、該プロセッサモジユールの発行した命令を受信、解読して該プロセッサモジュールとの間の接続制御を行うィンタフユース部と、該ィンタフユース部からの解読情報に基づいて、該システムバスと該デバイスまたは回線との間のデータ転送制御を行うアダプタ制御部とを具備する計算機システムにおけるアダプタモジュール障害時のリセット方法であつて、

該方法は該プロセッサモジュールが、リセット命令内に、リセットの動作の種類を示すコードまたはフラグを有するリセット命令を該アダプタモジュールに発行する第 1 のステツプと、

該アダプタモジュールが、該バスとのィンタフヱース部に、該プロセッサモジユールの発行するリセット命令を受信する第 2のステップと、

該アダプタモジュールが、該リセット命令内のコードまたはフラグで示される動作の種類に従って、種々のリセット動作を行う第 3のステツプとを具備することを特徴とするァダプタモジュール障害時のリセット方法。

2. 前記第 1 のステツプにおけるリセット命令のフラグまたはコ一ドの種類は、前記アダプタモジュールの特定部分のみをリセットし、それ以外の部分はリセットしないようにし、前記第 3のステツプにおいては、前記コ一ドまたはフラグで示される部分のみをリセットすることを特徵とする請求の範囲第 1項に記載の方法。

3. 前記アダプタモジュールは、ファームウェアを格納した R OMを有し、さらに、ファームウェアを展開する RAM を有し、前記 R OMのデータを R AMに格納して、動作するものであり、さらに、前記 Ή OM内に格納されているファー厶ウェアプログラ厶の修正/更新データであるパッチプログラムを格納するメモリを有し、

第 1のステップにおけるリセット命令のフラグまたは、コ ―ドの種類は、前記パッチプログラ厶を前記フアームウェアに適用するかどうかを示すものであり、

前記第 3のステツプでは、前記アダプタモジユールのリセット後に、前記フラグまたはコードがパッチ適用を示す時には、前記 R OMにパッチプログラムを適用したものを RAM に展開し、パッチ非適用を示す時には、前記 ROMの内容を R AMに展開することを特徴とする請求の範囲第 1項に記載の方法。

4. 前記アダプタモジュールは、ファームゥヱァを格納した R OMを有し、さらに、ファームゥヱァを展開する R AM を有し、前記 R OMのデータを R AMに格納して動作し、前記第 1のステップにおけるリセット命令のフラグまたはコ一ドの種類は、前記 R AMに格納するフアームゥヱァが、前記 R O Mのものか、プロセッサモジュールから与えられるファームかを示すものであり、

前記第 3のステツプでは、前記アダプタモジュールのリセット後に、前記フラグまたはコードが R O Mデータを R A M に格納することを示す時は、前記 R O Mデータを R A Mに展開し、プロセッサモジュールから転送されるファームウェアを R A Mにロードすることを示す時は、プロセッサモジユールからのデータが転送されてきた時、前記データを R A Mに格納することを特徵とする請求の範囲第 1項に記載の方法。

5. 前記プロセッサモジユールが、ログ情報をダンプする要求を出す第 4のステップと、

前記要求をアダプタモジュールが受信したら、前記第 3のステツプでリセットされなかった部分の口グ情報を前記ァダプタモジユールが前記プロセッサモジュールに送信する第 5 のステップをさらに有する請求の範囲第 2項に記載の方法。

6. 前記第 5のステップの後に、前記プロセッサモジユールが、前記第 1 のステツプで示されるリセット命令のフラグまたはコードの種類が、前記アダプタモジュールの全部分をリセッ卜することを示すリセット命令を前記アダプタモジュールに送信する第 6のステップと、

前記第 6のステップの後に、前記リセット命令をアダプタモジュ一ルが受信した後に、アダプタモジュールの全部分をリセットする第 7のステップをさらに有する請求の範囲第 5 項に記載の方法。

7. プロセッサモジュールと、アダプタモジュールと、該プロセッサモジュールと該アダプタモジュールを接続するシステムバスと、該アダプタモジュールに接続された複数個のデバイスまたは複数の回線とを具備し、該アダプタモジユールは、該プロセッサモジュールの発行した命令を受信、解読して、該プロセッサモジュ一ルとの間の接続制御を行うィンタフエース部と、該インタフヱース部からの解読情報に基づいて、該システムバスと該デバイスまたは回線との間のデータ転送制御を行うアダプタ制御部とを具備する計算機システムであって、

該システムは、該アダプタモジュールのィンタフエース部に、該アダプタモジュールが特定のステータスである時、該プロセッサモジユールの発行するリセット命令を解読して該アダプタモジュールをリセットする信号を生成する手段、および .

該プロセッサモジュ一ルが該アダプタモジュールの前記特定のステータスを検出した時、該アダプタモジユールが種々の所定動作で立上がれるよぅ該プロセッサモジュールからの命令データを供給する手段を具備する計算機システム。

8. 該命令データ供給手段は、該アダプタモジュールから該プロセッサモジユールへダンプ命令を供給する手段である請求の範囲第 Ί項に記載の計算機システム。

9. 該命令データ供給手段は、該アダプタモジュールに含まれる記憶装置の一部をパッチ処理する命令を供給する手段である請求の範囲第 7項に記載の計算機システム。

10. 該命令データ供給手段は、該アダプタモジュールに含まれる記憶装置へ外部からのフアームウェアをダウンロードする命令を供給する手段である請求の範囲第 7項に記載の計算機システム。