WO1991001570A1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
WO1991001570A1
WO1991001570A1 PCT/JP1990/000918 JP9000918W WO9101570A1 WO 1991001570 A1 WO1991001570 A1 WO 1991001570A1 JP 9000918 W JP9000918 W JP 9000918W WO 9101570 A1 WO9101570 A1 WO 9101570A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
substrate
semiconductor device
drain
region
Prior art date
Application number
PCT/JP1990/000918
Other languages
English (en)
French (fr)
Inventor
Kenji Aoki
Original Assignee
Seiko Instruments Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc. filed Critical Seiko Instruments Inc.
Priority to KR1019910700283A priority Critical patent/KR920702028A/ko
Publication of WO1991001570A1 publication Critical patent/WO1991001570A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Definitions

  • the present invention relates to a semiconductor device used for a switching element of a computer and characterized by high-speed operation, and more particularly to an insulated-gate field-effect transistor (hereinafter, referred to as MISFET).
  • MISFET insulated-gate field-effect transistor
  • an electric field strength between a substrate and a drain is increased by using a substrate having a high impurity concentration, and a high resistance is provided in series between a semiconductor region (semiconductor substrate or well) and a substrate electrode.
  • a gate insulating film 25 is formed on a semiconductor substrate 21 and a gate electrode 26 is formed thereon as shown in FIG. 2, and a source 23 and a drain 24 are formed by ion implantation. Is formed.
  • the MIS DOO La Njisuta conventional structure in order to cause the above phenomenon, the channel length L is short, and the operating voltage had to Kere a high (V D ⁇ 10 V). For example, it has been reported in IEEE, EDL-8, ⁇ 7, and Ju 1989.
  • the channel length is short and the power supply voltage is high in the conventional technology.
  • An object of the present invention is to realize the above phenomenon that occurred only in the case where the voltage is low and the channel length is long, and realize a large current driving capability. Disclosure of the invention
  • the present invention employs the following means in order to cause a phenomenon that occurs only when the channel length is short and the power supply voltage is high in the conventional technology at a low voltage and also when the channel length is long. I am taking it.
  • V D 5 V Npaku Toion phenomenon Have produced enough.
  • Second by interposing a high-resistance layer between the semiconductor region and the substrate electrode (an electrode for defining the potential of the semiconductor region or the well; the same applies hereinafter), holes or electrons accumulate on the substrate. The structure is easy to use, which results in the injection of minority carriers from the source.
  • the present invention provides a source in which the impact ionization phenomenon in the vicinity of the drain is triggered at a normally used power supply voltage and without depending on the device size. Very large current drive capability is realized by the effect of minority carrier injection from.
  • FIG. 1 is a structural sectional view showing an embodiment of the semiconductor device of the present invention
  • FIG. 2 is a structural sectional view of a conventional MOS transistor
  • FIG. 3 shows a current path in the semiconductor device shown in FIG. Fig. 4 shows the half shown in Fig. 1.
  • Fig. 5 shows current path H in M0S transistor shown in Fig. 2
  • Fig. 6 shows M0S transistor G current-voltage characteristic shown in Fig. 2
  • FIG. 7 is a structural sectional view of a semiconductor device according to a second embodiment of the present invention.
  • FIG. 1 FIG. 1, FIG. 3, FIG. 4, and FIG.
  • FIG. 1 is a structural sectional view showing one embodiment of the semiconductor device of the present invention.
  • the semiconductor substrate 1 having a high impurity concentration is, for example, P ′ doped with a phonon concentration of 1 ⁇ 10 1 B cm ⁇ 3 or more, and the low impurity concentration region 2 is, for example, having a port concentration of 1 ⁇ 10 1. 6 on- 3 or less, and the thickness is less than about 1 000 A.
  • the source 3 and the drain 4 are provided by ion implantation after forming a gate electrode 6 provided via a gate oxide film 5 which is a gate insulating film.
  • the high resistance layer 7 provided on the back side of the semiconductor substrate 1 is formed by pre-depositing a ring on the back side of the semiconductor substrate 1.
  • FIG. 3 is a current path diagram for illustrating the operation principle of the semiconductor device according to the present invention.
  • the electrodes consist of a source 33, a drain 34, a gate 36, and a substrate 31. Of these, the source 33 is directly grounded, and the substrate 31 is grounded via a resistor R. .
  • the operation principle of the semiconductor device according to the present invention will be described with reference to FIG.
  • FIG. 7 is a structural sectional view of a semiconductor device according to a second embodiment of the present invention.
  • High resistance region in this embodiment? Unlike the first embodiment, 7 is not provided on the back side of the substrate 71, but is provided as a diffusion layer on the substrate surface side. Also in this case, the impurity concentration of the high resistance region is lower than that of the semiconductor region 71. Adopt such a structure By using the same, it is possible to achieve exactly the same effects as those of the semiconductor device having the structure shown in FIG.
  • the high-resistance regions 7, 37, and 77 are provided because holes or electrons generated in the vicinity of the drain allow substrate electrodes 8, 38, and 78 (to apply a potential to the semiconductor region) from within the substrates 1, 31, and 71 (the semiconductor region).
  • the electrode should have a function to prevent it from escaping. Therefore, its resistance must be at least larger than the resistance of the semiconductor regions 1-31, 71.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

λ 明 細 書 半導体装置 技術分野
この発明は、 コ ンピュータのスィ ツチング素子などに利用され、 高速動作を特徴とする半導体装置、 特に絶緣ゲー ト型電界効果 トラ ンジスタ （以下、 M I S F E Tという） に関する。
この発明は、 不純物濃度の高い基板を用いて基板と ドレイ ンとの 間の電界強度を高く し、 更に、 半導体領域 （半導体基板あるいはゥ エル） と基板電極との間に高抵抗を直列に設けることにより、 M l S ト ラ ンジスタ動作の開始と同時に ドレイ ン近傍でィ ンバク ト イォ ン化現象を ト リガ—とした急激な ドレイ ン電流の增加を起こさせ、 高い電流駆動能力を実現するものである。 背景技術
従来の M I S トラ ンジスタは、 第 2図に示す様に半導体基板 21上 にゲー ト絶緣膜 25、 その上にゲー ト電極 26が形成され、 更にイ オン 注入により ソ ース 23、 ド レイ ン 24が形成された構造をとつている。 従来の構造の M I S ト ラ ンジスタでは、 上記の現象を起こすため には、 チャネル長 Lが短く 、 かつ動作電圧が高く （ VD ≥ 10 V ) な ければならなかった。 例えば、 I E E E , E D L - 8 , Να 7 , J u 1 1 9 8 7で報告されている。
従って、 従来の構造の M I S ト ラ ンジスタにおいては、 通常の電 源電圧 （ 5 V以下） で使用する限り、 電源電圧 V、 デバイ スサイ ズ WZ L、 キャ リ ア移動度 '等で決まる程度の電流駆動能力しか実現 できなかった。
本発明は、 従来の技術ではチャネル長が短く かつ電源電圧が高い 場合にのみ起きていた前記現象を低電圧で、 しかもチャネル長が長 い場合においても生ぜしめ、 大きな電流躯動能力を実現することを 目的とする。 発明の開示
そこでこの発明は、 従来の技術ではチャネル長が短くかつ電源電 圧が高い場合にのみ起きていた現象を低電圧で、 しかもチャネル長 が長い場合においても生ぜしめるために、 以下のような手段を講じ ている。 まず第 1 に、 半導体領域 （基板あるいはゥエル） の不純物 濃度を高くすることにより、 ドレイ ンと基板との空乏層幅を狭く し、 ドレイ ン電圧 V D = 5 V以下においてもィ ンパク トイオン化現象を 十分に生ぜしめている。 第 2には、 半導体領域と基板電極 （半導体 領域あるいはゥエルの電位を規定するための電極。 以下、 同様） と の間に高抵抗層を介在させることにより、 基板にホールあるいは電 子が蓄積しやすい構造とし、 この結果ソースからの少数キャ リ アの 注入を生ぜしめている。 第 3には、 不純物濃度の高い半導体領域を 使用することによる V t hの上昇を防ぐため、 基板表面に低不純物濃 度領域を設けてチャネルとしている。
以上のような手段を講ずることにより、 この発明では、 通常使用 する電源電圧において、 しかもデバイ スサイズに依存することなく - ドレイ ン近傍でのィ ンパク ト イ オン化現象を ト リ ガ一と したソース からの少数キャ リ ア注入効果により、 極めて大きな電流駆動能力を 実現する。 図面の簡単な說明
第 1図は本発明の半導体装置の一実施例を示す構造断面図、 第 2 図は従来の M O S ト ラ ンジスタの構造断面図、 第 3図は第 1図に示 す半導体装置における電流経路を示す図、 第 4図は第 1図に示す半 導体装置 O電流 ¾圧特性 11、 第 5図は第 2図に示す M 0 S ト ラ ンジ スタ における電流経路 H、 第 6 図は第 2 図に示す M 0 S ト ラ ンシス タ G電流電圧特性図、 第 7 図は本発明に係る第 2 の実施例である半 導体装置の構造断面図てある。 発明を実施するための最良の形態
以下に、 この発明を第 1 図、 第 3図、 第 4図および第 7図を用い て詳細に説明する。
第 1 図は、 本発明の半導体装置の一実施例を示す構造断面図であ る。 高不純物濃度の半導体基板 1は例えばホ π ン濃度が 1 X 1 0 1 B cm - 3 以上 ドープされた P ' であり 、 低不純物濃度領域 2 は、 例えば .口 ン濃度が 1 X 1 0 1 6 on - 3以下の P - てあり 、 かつ厚さが約 1 000 A以下 となっている。 ソ ー ス 3 、 ド レ イ ン 4 はゲー ト絶緣膜てあるゲー ト 酸化膜 5 を介して設けられたゲー ト電極 6 を形成した後に、 イ オ ン 注入を用いて設けられている。 半導体基扳 1 の裏側に設けた高抵抗 層 7 は、 前記半導体基板 1 の裏側に リ ンをプリ デポする こ とにより 形成されている。 この高抵抗層 7 と しては、 不純物拡散層だけでな く S i 0 2膜、 S i N'膜、 S i 3 膜、 Ta 20 5膜などの絶縁膜を抵抗と して 用いても良い。 第 3図は本発明による半導体装置の動作原理を示す ための電流経路図である。 電極と しては、 ソ 一 ス 33、 ド レ イ ン 34 ゲ一 ト 36、 基板 31から成り 、 このう ちソ —ス 33は直接ァースされ、 基板 31は抵抗 Rを介してアースされている。 以下に第 3 図を用いて、 本発明による半導体装置の動作原理を説明する。 ド レイ ン電圧が ν υ = 5 Vで一定の場合、 ゲー ト電圧が V G = 0 Vにおいては、 チヤ ルは形成されず、 ソ ース と基板との間に 5 \'の電位障壁のみができ る。 チ ャ ル長が大きい （ L 2 ) 場合でも、 ゲー ト電圧 V。 ≥ V t h (しきい値電圧） においては- , チ ャ えルが形成さ い、 ソ ― スァ ら V レ < ンへと 子か供 '½されるが 子 一部 チ ルの ド L 新たな用紙 イ ン側端部においてホ ッ トエ レク ト ロ ンとなり、 ィ ンパク トイオ ン 化を起こし、 なだれ状に電子 · ホール対を発生させる。 このとき、 ホール （ n チャ ネル ト ラ ンジスタ の場合） は基板に注入され、 第 5 図に示すように基板電流 I S U B として基板電極 58へと流れる。 しか しこの発明では、 基板電極の手前に抵抗 Rがあるため、 ホール （ P チャネル ト ラ ンジスタ の場合は、 電子） は基板内部に蓄積されやす く 、 その結果として基板電位を上昇させている。 従って、 ソースと 基板が順方向動作し、 ソースから基板に少数キ ャ リ ア （電子） が注 入される。 ソースから注入された電子は、 再結合を起こしながら一 部はド レイ ンに達して、 ド レイ ン電流として寄与する。 以上の現象 の総和として、 第 4図に示すような急激な ド レイ ン電流の増加が起 き る。 第 4図は W Z L - 20 Z 10の場合ド レイ ン電圧 V。 = 3. 0 V . ゲ— ト電圧 V c = 1 . 75 V付近で上記の現象が起きていることを示す 例である。
以上のように、 こ の発明では 5 V以下の ド レイ ン電圧、 ゲ— ト電 圧において従来にない極めて高い相互コ ンダクタ ンスを得ている。 ちなみに第 2図 (a)〜（c)は従来の M 0 S F E. Tの構造断面図、 電流経 路図、 電流 -電圧特性図を示しており、 第 2図に示すような構造に おいては、 第 5図で示すように半導体基板 1 a と ドレイ ン 4 との間 の空乏層の幅が広いため、 通常の電源電圧においてはド レイ ン端に おけるイ ンパク トィォン化は殆んど発生せず、 従って第 6図におい ても第 4図に見られるような急激な ド レイ ン電流の増加は認められ ない。
第 7図は、 本発明の第 2の実施例である半導体装置の構造断面図 である。 この実施例においては高抵抗領域？ 7は第 1 の実施例と異な り基板 71の裏側には設けられず、 基板表面側に拡散層として設けら れている。 この場合においても高抵抗領域の不純物濃度は半導体領 域 71のそれに比べてより低濃度となっている。 このような構诰を採 用することによつても、 第 1図に示す構造の半導体装置と全く 同様 の効果を実現することができる。
以上の説明からも明らかなように、 本発明を実施するうえで高抵 抗領域を半導体基板の裏面又は表面に設けることが必要なのではな く 、 少な く とも基板と接地電極との間に抵抗を何らかの形 （場合に よっては外部抵抗でも良く ） で設けて基板に多数キャ リ アが蓄積し やすい構造とすることが本質的に重要である。
この高抵抗領域 7、 37、 77は、 ドレイ ン近傍で生じたホールある いは電子が基板 1 、 31、 71 (半導体領域） 内から基板電極 8、 38、 78 (半導体領域に電位を与えるための電極） へ逃げに く く する機能 を持てばよい。 したがって、 その抵抗値は少な く とも半導体領域 1 - 31、 71の抵抗値より も大きいことが必要である。
この発明は、 以上説明したよう に基板への少数キャ リ ア注入効果 を利用するこ とにより、 従来にない高速動作を特徴とする半導体装 置を製造できる効果がある。

Claims

請 求 の 範 囲
1 . 第 1導電型の半導体領域と、 前記第 1導電型と異なる第 2導電 型のソース及び ドレイ ンと、 前記ソース · ドレイ ン間のチャネル 領域上に設けられたゲ— ト絶緣膜と、 前記ゲ— ト絶緣膜上に設け られたゲー ト電極とからなる半導体装置において、 前記第 1導電 型の半導体領域の不純物濃度を高くするとともに、 前記ゲー ト絶 緣膜下のチヤネル領域を前記半導体領域の不純物濃度より も低濃 度とし、 前記半導体領域と基板電極との間に高抵抗の食荷を直列 に設けたことを特徴とする半導体装置。
2 . 前記高抵抗の負荷は、 前記第 1導電型の半導体領域の裏側に設 けられることを特徴とする請求の範囲第 1項記載の半導体装置。
3 . 前記高抵抗の負荷は、 前記第 1導電型の半導体領域の表面側に 設けられていることを特徴とする請求の範囲第 1項記載の半導体
4 . 前記高抵抗の負荷が低濃度の不純物拡散層により形成されるこ とを特徴とする請求の範囲第 1 〜 3項のいずれかに記載された半 導体装置。
5 . 前記高抵抗の負荷が S i 02 , S i N , S i 3 N! 4 , Ta 205等の絶緣膜によ り形成されることを特徴とする請求の範囲第 1 〜 3項のいずれか に記載された半導体装置。
6 . ゲー ト铯緣膜下の前記低濃度不純物領域の厚さが 1000 A以下で あることを特徴とする請求の範囲第 1項記載の半導体装置。
？ . 前記低濃度不純物領域が、 ェ ピタキシャル成長層からなる こ と を特徴とする請求の範囲第 6項記載の半導体装置。
8 . チャ ネル長が 2 /«π以上、 かつ ド レイ ン電圧が V D が 5 V以下に おいて、 ドレイ ン近傍でィ ンパク トイ オン化現象を起こすように 構成されていることを特徴とする請求の範囲第 1 項記載の半導体
PCT/JP1990/000918 1989-07-18 1990-07-16 Semiconductor device WO1991001570A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910700283A KR920702028A (ko) 1989-07-18 1990-07-16 반도체 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18668389 1989-07-18
JP1/186683 1989-07-18

Publications (1)

Publication Number Publication Date
WO1991001570A1 true WO1991001570A1 (en) 1991-02-07

Family

ID=16192813

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1990/000918 WO1991001570A1 (en) 1989-07-18 1990-07-16 Semiconductor device

Country Status (3)

Country Link
EP (1) EP0434850A4 (ja)
KR (1) KR920702028A (ja)
WO (1) WO1991001570A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054743A (en) * 1995-08-17 2000-04-25 Oki Electric Industry Co., Ltd. High voltage MOS transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140772A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3974486A (en) * 1975-04-07 1976-08-10 International Business Machines Corporation Multiplication mode bistable field effect transistor and memory utilizing same
US4432008A (en) * 1980-07-21 1984-02-14 The Board Of Trustees Of The Leland Stanford Junior University Gold-doped IC resistor region
DE3208500A1 (de) * 1982-03-09 1983-09-15 Siemens AG, 1000 Berlin und 8000 München Spannungsfester mos-transistor fuer hoechstintegrierte schaltungen
JPS60207383A (ja) * 1984-03-31 1985-10-18 Toshiba Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140772A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0434850A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054743A (en) * 1995-08-17 2000-04-25 Oki Electric Industry Co., Ltd. High voltage MOS transistor

Also Published As

Publication number Publication date
KR920702028A (ko) 1992-08-12
EP0434850A1 (en) 1991-07-03
EP0434850A4 (en) 1991-10-02

Similar Documents

Publication Publication Date Title
Parke et al. Bipolar-FET hybrid-mode operation of quarter-micrometer SOI MOSFETs (MESFETs read MOSFETs)
US4989058A (en) Fast switching lateral insulated gate transistors
JPH09119870A (ja) 温度検出方法、半導体装置及び温度検出回路
JPH10219U (ja) スイッチオフ機構を有する電力用半導体部品
JPS58501205A (ja) モノリシツクに合併されたｆｅｔ及びバイポ−ラ接合トランジスタ
JPH0864811A (ja) 電力装置集積化構造体
US6111289A (en) Semiconductor device
JPH06268227A (ja) 絶縁ゲート型バイポーラトランジスタ
US4954869A (en) MOS-controlled thyristor (MCT)
JPH0732249B2 (ja) 高速スイツチング横形絶縁ゲ−トトランジスタ
US4622573A (en) CMOS contacting structure having degeneratively doped regions for the prevention of latch-up
JPH09186323A (ja) 電力用絶縁ゲートバイポーラトランジスタ
US5298769A (en) GTO thyristor capable of preventing parasitic thyristors from being generated
USRE40712E1 (en) High-breakdown-voltage semiconductor apparatus
JP2703240B2 (ja) 導電変調型ｍｏｓｆｅｔ
WO1991001570A1 (en) Semiconductor device
US5345103A (en) Gate controlled avalanche bipolar transistor
JP2513665B2 (ja) 絶縁ゲ−ト型サイリスタ
JP2536122B2 (ja) ｐチャンネル絶縁ゲ―ト型バイポ―ラトランジスタ
US20230240088A1 (en) Ambipolar transistor structure and electronic device
JP2551152B2 (ja) Ｍｏｓコントロールサイリスタ
JPH07211894A (ja) 電圧駆動型半導体装置
JP3110094B2 (ja) 絶縁ゲート型サイリスタ
Dinda et al. Study of ambipolar current of a steep slope tunneling FET with drain underlap
JPH079990B2 (ja) 半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB NL

WWE Wipo information: entry into national phase

Ref document number: 1990910927

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1990910927

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1990910927

Country of ref document: EP