WO1989003127A1 - Structure of superconductor wiring and process for its formation - Google Patents

Structure of superconductor wiring and process for its formation Download PDF

Info

Publication number
WO1989003127A1
WO1989003127A1 PCT/JP1988/000987 JP8800987W WO8903127A1 WO 1989003127 A1 WO1989003127 A1 WO 1989003127A1 JP 8800987 W JP8800987 W JP 8800987W WO 8903127 A1 WO8903127 A1 WO 8903127A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
superconductor
yttrium
elements
manufacturing
Prior art date
Application number
PCT/JP1988/000987
Other languages
English (en)
French (fr)
Inventor
Yoshio Murakami
Tadashi Sugihara
Takuo Takeshita
Original Assignee
Mitsubishi Kinzoku Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62248773A external-priority patent/JPS6490574A/ja
Priority claimed from JP62305370A external-priority patent/JPH01145879A/ja
Priority claimed from JP62332982A external-priority patent/JPH01171243A/ja
Application filed by Mitsubishi Kinzoku Kabushiki Kaisha filed Critical Mitsubishi Kinzoku Kabushiki Kaisha
Priority to KR1019890700937A priority Critical patent/KR930001567B1/ko
Publication of WO1989003127A1 publication Critical patent/WO1989003127A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53285—Conductive materials containing superconducting materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0772—Processes including the use of non-gaseous precursors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a superconductor wiring, and more particularly to a superconductor ceramic wiring structure and a method of manufacturing the same.
  • a typical example of a ⁇ -ray superstructure made of a superconductor is described by Yamanaka et al. In Electronic Materials, August 1987, Vol. 26, No. 8, pp. 89-92. It is reported in an article entitled “Superconducting wiring technology on aluminum substrate”. According to this article, as shown in Fig. 1, a plurality of wiring bodies 100 are printed on a normal alumina base plate and FGA (Fine Grained A 1 u rn ina) substrate 102, respectively. Formed by sintering a plurality of rusted base bodies, the bases being prepared by mixing powder of powdered molybium-copper oxide in an organic vehicle. Sa
  • 'It was a thing.
  • a plurality of roosters 100 are directly printed on a normal alumina substrate and an FGA substrate 102, and no protective film is provided on the rooster S-line 100.
  • the normal Al- : mina substrate 102 is inferior in purity to the FGA substrate, and contains a considerable amount of pure aluminum substrate. ''''
  • the above-described conventional superconductor wiring 100 has a problem in its stability.
  • the wiring book 100 tends to lose superconductivity in a relatively short period of time, and therefore, the current path is interrupted in those writing objects 100. .
  • Another conventional superconductor interconnect is formed using sputtering technology. That is, the target of yttrium-monolithium is sputtered in a vacuum to form an amorphous superconductor material layer, and this amorphous superconductor material is formed. The layer was crystallized by heating to about 900 degrees Celsius in an argon gas atmosphere ⁇ . However, since the other superconductor ⁇ was crystallized in the high-temperature annealing process, oxygen was volatilized from the superconductor material layer, and a superconductor ceramic having a predetermined composition ratio could not be obtained. I got a point.
  • the critical temperature Tc of the superconductor ceramic is largely controlled by the composition ratio of the element, in the sputtering that requires an annealing step in which the amount of volatilized oxygen is difficult to control, the superconductor ceramic is subjected to a predetermined temperature. Reproduced in composition ratio.
  • an object of the present invention is to provide a structure of a superconductor wiring which remains in a superconducting state for a long time.
  • Another object of the present invention is to provide a method for manufacturing a superconductor wiring structure in which the composition ratio can be easily controlled.
  • a superconductor ceramic wire is formed in an insulator lacking any one of the elements contained in the above-described superconducting ceramic, and the conductor is insulated. It is something to protect. '
  • a superconducting j $ IE wire structure comprising a superconducting ceramic wire made of ⁇ is provided.
  • the earth metal Yuan Qin., Zhen and Nitrogen and 0 is a compound made of a compound containing 3 elements selected from 4 elements
  • 'Two or more elements may be selected from the group of scandium, yttrium, and lanthanide, and two or more elements may be selected from the alkaline earth metal.
  • FIG. 1 is a cross-sectional view of a wiring structure reported by Yamanaka et al.
  • FIGS. 2 to 6 are a series of steps for forming a superconductor wire structure according to a first embodiment of the present invention.
  • FIG. 7 to FIG. 11 show a series of steps for forming a superconductor wiring structure according to a second embodiment of the present invention.
  • FIG. 14 is a plan view showing a superconductor structure according to a third embodiment of the present invention.
  • FIGS. 14 to 17 show a superconducting single wiring structure according to a fourth embodiment of the present invention.
  • FIG. 18 is a cross-sectional view showing a different process for performing the above steps.
  • FIG. 18 shows a superconductor wiring structure according to a fifth embodiment of the present invention. ].
  • Reference numeral 1 indicates a substrate of a semiconductor, for example, a single-crystal silicon, and an insulating layer 2, for example, silicon dioxide is grown on the surface of the substrate 1Q. A part of the insulating layer 2 is removed to expose the surface of the semiconductor substrate 1. On the exposed surface, the source electrode 3 and the drain electrode 4 have a gap of about 0.5 micron. At each other. The source electrode 3, the drain electrode 4, and the exposed surface of the semiconductor grave 1 are covered with an insulating layer 5. A gate electrode of a superconductor ceramic is formed on the upper layer 5 through a different process described later. Figure 2 shows the intermediate structure at this stage.
  • the target of a compound containing one or more elements selected from the group of scandium, yttrium, and lanthanide, one or more alkaline earth metals, and copper is prepared, and the target is sputtered in a vacuum to apply the amorphous wire layer S on the insulating layer 5. Since the above-mentioned target does not intentionally contain nitrogen, the IH wire layer 6 'does not contain or contains a very small amount of oxygen.
  • the wiring layer is put in a high-temperature atmosphere and annealed for crystallization. As described above, since the wiring layer 6 does not contain silicon at this stage, the composition ratio does not change during the high-temperature annealing. As shown in FIG.
  • a photoresist 7 is applied on the wiring layer 6 as shown in FIG. 3, and the photoresist 7 is subjected to a different lithography step II to form a pattern. Then, a mask layer 8 is formed.
  • the structure of this stage is shown in Figure 4:
  • the mask layer 8 is thus formed, the wiring layer 6 is selectively removed by reactive ion etching as shown in FIG. You.
  • the ton of this wiring body 9 is about 0.5 micron.
  • the shape of the wiring body 9: is defined, the mask layer 8 is not removed, and the syrup is ion-implanted into the I-body 9.
  • the amount of nitrogen that can be ion-implanted is the amount necessary to obtain a constant superconducting ceramic composition.
  • the superconductivity after ion implantation ⁇ ceramic is a molecular formula (Yb3 . having 3 a) C u 3 .0 cord formed ratio represented by Y.
  • the superconductor ceramic wiring body 10 shown in FIG. 6 is obtained by annealing at about 500 degrees Celsius.
  • the annealing after ion implantation is lower than the annealing after sputtering, and the composition change due to oxygen scavenging can be observed.
  • the source electrode 3 and the drain electrode 4 are protected from ion implantation.
  • the thickness of the insulating layer 5 may be increased.
  • the superconductor ceramic wiring body 10 formed by the above-mentioned first steps functions as a gate electrode of the field-effect transistor.
  • the voltage applied to the gate electrode By controlling the voltage applied to the gate electrode, the carrier concentration at the semiconductor interface increases, and the spread of the wave function that seeps from the gate electrode also increases.
  • the wave function from the source electrode 3 and the wave function from the drain electrode 4 overlap, and the semiconductor interface becomes a superconductive state. Therefore, the transistor operation can be realized by controlling the voltage of the gate electrode to switch the semiconductor interface between the superconducting state and the normal conducting state.
  • the semiconductor substrate is made of single crystal silicon in the above embodiment, it may be made of a compound semiconductor such as indium oxide.
  • the lithographic technique was used for pattern formation, but the pattern may be formed by the method described in (1).
  • the wiring layer may be formed by a method other than the sputtering, for example, a three-source evaporation method or an ion plating method.
  • FIG. 7 an insulating layer 112 is formed on a yttrium-stabilized / zirconia substrate 111.
  • This insulating layer 12 is an oxide of the title and sales, for example, a pattern is formed by screen printing. C Then, as shown in FIG.
  • the thickness of the photoresist 13 is set to a thickness sufficient to protect a portion of the insulating layer 12 other than a region where a wiring is to be formed in the insulating layer 12 from the ion to be implanted in a later-described ion implantation process.
  • a photoresist 14 is partially removed by using a lithographic technique to provide a frontage 14 for exposing a region where a radiation line is to be formed.
  • the photo resist mask # 15 is formed as shown in FIG.
  • barium ions are implanted into the wiring forming region.
  • ion implantation is performed at an output of about 200 KeV, so that barium ions reach a depth of about 350 angstroms in the insulating layer 12 (see FIG. 10).
  • the power of the ion implanter is set to about IMeV. .
  • the mask layer 15 is removed from above the insulating layer 12 and performs a low annealing at about 500 degrees Celsius to activate the inserted ions.
  • the superconductor ceramics of the superconductor ceramics which is in the form of an ultra-small cell, is incomplete, as shown in Fig. I1.
  • the distribution of the barrier formed by ion implantation formed in the layer 12 is approximately Gaussian. Therefore, when barium is driven at a force of about 200 eV as described above, a gas distribution having a maximum value of about 350 angstroms is obtained, as shown in Fig. 11.
  • the wiring body 16 is formed in the isolated image 12. As a result, the 15-wire body 16 is hardly affected by water vapor in the air or carbon dioxide, and exhibits a superconducting state for a long time.
  • the insulating layer 12 is formed on the substrate 11 in the above embodiment, the insulating layer may also serve as the substrate.
  • the upper layer may be formed as an oxide J of barium and silver, and may be ion-implanted with yttrium. May be an oxide of yttrium and barium, and copper may be ion-implanted.
  • an ion beam may be converged, and a circuit pattern may be drawn directly on the insulating layer with the ion beam.
  • the three-dimensional circuit pattern may be formed by repeating this direct drawing and the deposition of yttrium-copper oxide.
  • FIG. 12 is a sectional view showing the structure of a superconductor wiring according to a third embodiment of the present invention.
  • an insulating layer 22 made of an oxide of indium and copper is screen-printed on an yttrium-stabilized zirconia substrate 21, and a mask layer is formed except for an area where a wiring is to be formed. (Not shown).
  • barium is ion-implanted into the wiring formation planned region.
  • the output energy is changed stepwise to form a wiring body 23 extending in the depth direction of the insulating layer 22.
  • the output energy of the ion implanter is changed in 3 ′ stages of about 50 ⁇ KeV, about 100 KeV, and about 300 KeV.
  • the result is a profile in which three different Gaussian distributions are superimposed on each other, and a rooster S-ray body 23 exposed on the surface of the insulating layer 23 is formed.
  • the superconducting wiring structure according to the fourth embodiment is formed on the yttrium-stabilized silicon substrate 31 through the steps described below. That is, as shown in FIG. 13, first, an insulating layer 32 is formed on a jitter stabilized zirconia substrate 31 by, for example, screen printing.
  • the insulating layer 32 is an oxide of a low-moisture-permeation layer. The composition ratio of oxygen in the oxide is selected so that the oxide does not become superconductive at the time of use. ing. -Next, as shown in FIG. 14, the photoresist is placed on the insulating layer 32.
  • the photoresist 33 is applied, and the photoresist 33 is formed by a conventional lithography technique to form a pattern 34 for exposing the wiring formation area as shown in FIG.
  • the thickness of the photoresist 3 ′ 3 is selected so that oxygen is hardly mixed in the ion implantation step to be described later in the insulating layer 32 other than the IS line formation region. In this way, the photo resist
  • the ion implantation energy is set to about 50 KeV, and the distribution of oxygen reaches the maximum concentration at a height of about 600 angstroms from the surface of the sterilized slaughterhouse 32.
  • the ion implantation energy is changed by the appearance of the maximum concentration 1.
  • the ion implantation energy is increased by about 200 It may be set to K e V.
  • the second layer and the third oxide should form an insulating layer and a wiring book, and the operating temperature should be about 8 ° C. If you set it three times, you can use the first oxide and the second oxide.
  • FIG. 18 shows a fifth embodiment of a superconductor IE wire according to the present invention.
  • Fig. 18 [The superconducting wiring shown here is a bit stream stable.
  • the wiring body 42 of the superconductor ceramic is exposed on the surface of the insulating layer 43.
  • an insulating layer 43 is screen-printed on the yttrium-stabilized zirconia substrate 41, and is covered with a mask layer (not shown) except for an area where a wiring is to be formed.
  • the insulating layer 43 is made of an oxide of copper.
  • the composition ratio of oxygen in the oxide is selected so that the oxide does not become superconductive at a used temperature. Thereafter, oxygen is ion-implanted into the wiring formation planned region.
  • the output energy is changed stepwise to form a wiring body 42 extending in the length direction of the insulating layer 43.
  • the output energy of the ion implanter is changed in three stages of about 5 KeV, about 10 KeV, and about 30 KeV.
  • a profile is obtained in which three different Gaussian distributions are superimposed on each other, and the wiring body 42 exposed on the surface of the insulating layer 43 is formed.
  • the wiring body 42 has a substantially constant concentration distribution from the surface of the insulating layer 43 to a length of about 1000 angstroms.
  • the superconductor wiring structure and the manufacturing method of the present invention can be applied to a wiring body of a semiconductor integrated circuit and a g-line pattern of a thick film integrated circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

m糞田 ^
超䌝導䜓配線の構造およびその圢成方法
技術分野
本発明は超䌝導䜓配線に関し、 特に、 .超䌝導䜓セラミ ックの配線 構造およびその補造方法に閡する。 背景技術
超䌝導䜓の酉 Ύ線搆造に関する兞型䟋は、 山䞭らによ り、 電子材料 1 9 8 7幎 8月号、 第 2 6巻、 第 8番、 第 8 9頁〜第 9 2頁の 「ァ ルミナ基板䞊の超䌝導配線技術」 ず題する蚘事に報告されおいる。 この蚘事によるず、 第 1 図に瀺されおいるよ うに、 耇数の配線䜓 1 0 0が、 通垞のアルミナ基版ず F G A (F i n e G r a i n e d A 1 u rn i n a ) 基板 1 02䞊にそれぞれ印刷された耇数のベ䞀 ス ト䜓を焌成する こ ずによ り圢成され、 そのベ䞀ス ト はィ ッ 卜 リ ゥ ムヌバリ りム䞀銅酞化物の粉末を有檚ビヒクル䞭に混合しお準備さ
'れたものである。 耇数の酉 1 0 0は通垞のアルミナ基扳ず F G A基板 .1 0 2ずに盎接印刷されおおり、' 酉 S線䜓 1 0 0に 、 䜕等保 護膜を付䞎しおいない。 通垞のアル - :ミナ基板 1 0 2は F G A基板に 比べるず玔床においお劣っおお り、 それ钕、 通垞のアルミ ナ基板 かなりの 箔 が含たれおいる。' ' '
'しかしながら、 䞊蚘埓来の超䌝導䜓配線 1 0 0はその安定性にお いお問題を含んでいる。 すなわち、 配線本 1 0 0は比范的短期間の 内に超䌝導性を倱う傟向があ り、 それ故、 それらの蚘鎳䜓 1 0 0で は電流経路が遮断ざれおし た う こずになる。
たた、 別の埓来の超䌝導䜓配線はスバッタ リング技術を䜿甚しお 圢成される。 .すなわち、 ィ ッ ト リりム䞀ノ リ りムヌ錕銥化物のタヌ ゲッ ト を真空䞭でスバッ タ リングしおアモルファス状態の超䌝導䜓 物質局を圢成し、 このァモルフ ァス^態の超䌝導䜓物質局をアルコ' ンガス雰囲気 Ίで摂氏玄 9 0 0床に加熱し お結晶化しおいた。 しかしながら、 䞊蚘別の超䌝導䜓 Ÿ線は高枩ァニヌル工皋で結晶 化しおいたので、 酞玠が超䌝導䜓物質局から揮発し、 所定の玐成比 の超䌝導䜓セラミ ックが埗られないずいう問題点があ぀た。 超䌝導 䜓セラミックの臚界枩床 T c はその癌玠の組成比にかなり支配ざれ るので、 揮発する酞玠量を制埡しがたいァニヌル工皋を必芁ずする スパッタリングでは、 超䌝導䜓セラミ ックを所定の組成比で再珟' i生 よ く圢成できない。
したがっお、 本発明の目的は長期間超䌝導 ϊ犬態に留たれる超䌝導 䜓配線の镜造を提䟛する こずである。
たた、 本発明の別の目的は組成比を制埡し易い超䌝導䜓配線攆造 の補造方法を提䟛するこ ずである。 発明の闆瀺 . 本願発明は超䌝導䜓セラミックの £線䜓を䞊蚘超䌝導 ί本セラミ ッ クに含たれる元玠のいずれか 1 ぀を欠いた絶緣锊䞭に圢成し、 配镍 䜓を絶瞁锊で保護するもので.ある。 . '
したがっお、 本発明の第 1 の芳点によるず、 スカンゞりムずむ ツ ト リ りムずランタノィ ド ずの矀から遞択された少な く ずも  ぀の元 玠ず、 少なく ずも L぀のアルカ リ土類金属元玠ず、 鋇ず該玠ずの 4 ぀の元玠の内から遞択された 3぀の元玠を含む化合'锈で䜜られた絶 緣《本ず、 該絶緣 によ り電気的に分離ざれ、 スカンゞりムずむ ツ 卜 リりムずランタノィ ドずの矀から遞択された少なく ずも I ぀の元玠 ず、 少なく ずも 1 ぀のアルカリ土類金眞元玠ず、 錕ずも含む酞化锊 で䜜られた超䌝導䜓セラミックの 線䜓ずを備えた超沄導 j$ IE線の 構造が提䟛される。
たた、 本発明の第 2の芳.点によるず、 ス力ンゞゥムずィ ッ ト リ ゥ ムずランタ ノむ ド ずの矀から遞択された少なく ずも 1 ぀の元玠ず、 少なく ずも 1 ぀のァル力 リ土類金属元秊ず.、 鎮ず篛玠ず 0 4 ぀の元 玠から遞択された 3぀の元玠を含む化合物で䜜られた铯緣䜓で ç·£ 局を圢成する工皋ず、 䞊蚘絶緣局に配線圢成領域を画成する工皋ず、 䞊蚘配線圢成領域に䞊蚘 4぀の元玠の内䞊蚘絶緣䜓に含たれない元 玠をむオン泚入しお超䌝導䜓セラミ ックの配線䜓を圢成する工皋.ず を備えた超䌝導䜓配線の補造方法が提䟛される。 ' 䞊蚘スカンゞりムずむ ツ 卜 リ りムずランタ ノィ ド ずの矀から 2以 䞊の元玠が遞択されおもよ く、 䞊蚘アル力 リ土類金属から も 2以䞊 の元玠が遞択されおもよい。 図面の簡単な説明
第 1 図は山䞭らによ り報告ざれおいる配線構造の断面図、 第 2図 〜第 6図は本発明の第 1 実斜䟋に係る超䌝導䜓^線構造を圢成する ための䞀連の工皋を瀺す ^面図、' 第 7図〜第 1 1 図は本発明の第 2 実斜䟋に係る超䌝導䜓配線構造を圢成するための䞀連のェ皋を瀺す '断面図、 第 1 2図は本発明の第 3実斜䟋に係る超䌝導䜓 鎳镌造を 瀺す靳面図、 第 1 4図〜第 1 7図は本発明の第 4実 ^倒に係る超䌝 導 ί本配線構造を圢成するための䞀違の工皋を瀺す断面図、 第 1 8 図 は本発明の第 5実斜䟋に係る超䌝導䜓配線構造を瀺す ^面]である。 発明を実跑するための最良の圢態
第 1 実斜䟋 "
最初に第 2'図〜第 &図を参照しお、 本発明を薄膜集積回路の配線 局に適呚する䟋を説明する。
参照番号.1 は半導䜓、 䟋えば単結晶シ リ コ ンの基扳を瀺し おお り、 この.芋導䜑基板 1 Q衚面には絶緣局 2、 䟋えば二酞化シリ コン屠が 成長されおいる。 この絶緣局 2の䞀郚は陀去されお半導䜓基板 1 の 衚面が露出されおおり、 この露出した衚面䞊で゜ヌス電極 3 ず ド レ ã‚€ ン電極 4 ずが玄 0 . 5 ミク口ンの間隔をおいお察向し おいる。 こ れらの゜ヌス電極 3 ず ド しむ ン電極 4 ず露出 しおいる半導䜓墓扳 1 の衚面ずは絶緣局 5で被われおおり、 䞊蚘玄〔.' 5 ミ グ ンの問隔 䞊の铯緣局 5䞊に埌述する䞀違の工皋を経お超䌝導䜓セラ ミックの ゲヌ ト電極が圢成される。 この段階における䞭間構造を第 2図に瀺 す。
次に、 スカンゞりムずむ ッ ト リりムずランタノィ ド の矀から遞 択された 1 ぀たたは耇数の元玠ず、 1 ぀たたば耇数のアル力リ土類 金属ず、 銅ずを含む化合物のタヌゲッ ト を準備し、 このタヌゲッ ト を真空䞭でスパッ タ リングしおアモルファス状態の Ÿ線局 Sを絶緣 å±€ 5䞊に被着する。 䞊蚘タヌゲッ ト には意図的に篛玠を含めおいな いので、 IHç·šå±€ 6'は癌玠を含たないか、 含んでいおもきわめお少量 である。 次に、 配線局を高枩雰'圏気䞭に匱き、 ァニヌルしお結晶化 を図る。 䞊述のように、 この段階では、 配線局 6ば篛玠を含'たない ので、 䞊蚘高枩ァニヌル䞭にその組成比が倉化するこずはない。 、、 に、 第 3図に瀺されおいるように配線局 6䞊にホト レゞス ト 7が塗 垃され、 このホ ト レゞス ト 7は䞀違のリ゜グラフ ィ工皋を IIおパ ヌン圢^され、 マスク局 8が圢成される。 この段階の申間镎造は第 4図に瀺されおい:る。 '· . かようにしおマスク局 8が圢成されるず、 配線局 6は第 5図に瀺 ざれ.おいる ように反応性むオン゚ツチングで遞択的に陀去ざれお配 線!本 9が圢成される。 この配線䜓 9の蝠は玄 0 . 5 ミク πンでるる。 配線䜓 9:の圢钛が芏定されるず、 マスク局 8が陀去ざれ、 謖玠が I 籙䜓 9にむ オン泚入ざれる。 ここでむオン泚入ざれる篛玠は 定の 超䌝導俞セラミ ックの組成を埗るのに必芁な量であ り'、 本実斜䟋で はィオン泚入埌の超䌝導 ^セラミックは分子匏  Y b 3 . 3 a  C u 3.0 ύで衚される玐成比を有する。 このよ うにし おむオン泚入 が実行されるず、 · 摂氏玄 5 0 0床でァニヌルざれ、 第 6図に瀺され おいる超䌝導䜓セラミ ックの配線䜓 1 0が埗られる。 このように、 むオン泚入埌のァニヌルはスパ ッタ リング埌のァニヌルに比ぞる ず 䜎^であ り、 酞玠の揮癞による組成の倉化は ^芖できる。
なお、 ゜ヌス電極 3 ず ド レむ ン電極 4ずをむオン泚入から保護す るために、 絶緣局 5の厚さを倧き く しおもよい。
䞊蚘䞀達の工皋により圢成された超䌝導䜓セラミ ックの配線䜓 1 0は電界効果圢ト ランゞスタのゲヌ ト 電極ず しお機胜する。 このゲ 䞀ト電極に印加される電圧を制.埡する ず、 半導䜓界面のキ ダ リァ濃 床は増加し、 ゲヌ ト電極から しみだした波動関数の広がり も増加す る。 その結果、 ゜ヌス電極 3からの波動関数ず ド レ むン電極 4から の波動関数ずは重なるよ うになり、 半導䜓界面は超䌝導状態になる。 埓っお、 ゲヌ ト電極の電圧を制埡しお、 半導䜓界面を超䌝導状態ず 垞䌝導状態ずの間で切り換え、 ト ランゞスタ動䜜を実珟するこずが でき る。
なお、 䞊蚘実斜䟋では、 半導䜓基板を単結晶シリ コ ンず したが、 むンゞりム 0玠のような化合物半導䜓ず しおもよい。 たた、 䞊蚘実 斜䟋ではパタヌン圢成にリ ゜グラフ ィ技術を䜿^したが、 ߟの方法 でパタヌン圢成しおもよ く。 配線局も,スパッ 倕リ ング以倖の方法、 ' 䟋えば、 䞉源蒞着法、 むオンプレむティ ング法を䜿, しおもよい。 曎に、 ' Ÿ線䜓 よボ スカンゞゥムずむ ツ ト リりムずランタノ ィ ドずの 矀'から遞択された耇数の元玠ず、. 耇数のアルカリ土類金属ず、 鋞ず の酞化物で構成ざれおもよ く、 かかる酞化饬を䟋瀺するず、 分子匏 ' ( G d ε . 5 Hps . 5 ) i , a ( Β 'a ε . S r s . 2 . C u s . Þ 0 ·=. . で衚され る.酞化 Ÿや、. 分子匏 ( E r ε , & S m Þ . ί ) ·:·... : ( Β a e , * = C a 3 . 2 -:〉 
. 3 C U S . 8 0 9で衚される酞化 であ'る。 第 2実^䟋
次に、 第 7図〜第 1 1 図を'参照しおィ ッ ト リ りム安定化ゞルコ二 ァ基.板 1 1 䞊に厚膜集積回路 Q配線を圢成する䟋を説明.する。 た ず、 第 7図に瀺されおいるよ うに、 ã‚€ ッ ト リりム安定化 ·ゞルコニァ基板 1 1 䞊に絶緣局 1 12を圢成する。 この絶緣局 1 2はィ ッ ト リ ゥず銷 ずの酞化物であ り、 䟋え'ば、 スク リヌン印刷でパタヌン圢成 れる c 次に、 第 8図に瀺ざれおいるよ うに、 絶緣局 1 2䞊にホ ト レ ゞス · 1 3を塗垃する。 ホ ト レゞス ト 1 3の厚さは埌述するィオン泚入ェ 皋で絶緣局 1 2䞭の配線圢成予定領域以倖の郚分を泚入されるィォ ンから保護するのに足り る厚ざにする。
次に、 リ゜グラフ ィ技術を䜿甚しおホ ト レゞス ト 1 3を郚分的に 陀去し ΪΕ線圢成予定領域を露出させる間口 1 4を蚭ける。 このよう にしおホト レゞス トのマスク逍 1 5が第 9図に瀺されおいるように 圢成される。 続いお、 配線圢成予定領域にバリりムむオンを泚入す る。 むオン打ち蟌みは本実斜䟋の堎合、 出力玄 2 0 0 K e Vで実旖 されるので、 バリりムむオンは絶緣局 1 2䞭に玄 3 5 0オングス ト ロヌムの深さに達する 第 1 0図参照 o したしながら、 配線圢成 予定領域以倖はマスク局 1 5で被われおいるので、 バリりムむオン は泚入されない。 たた、 バリりムむオンを玄 1 0 0 0オングス ト 口 䞀ムの滢ざに打ち蟌むには、 むオン泚入機の岀カは玄 I M e Vに蚭 定される。 .
むオン泚入埌、 マスク局 1 5は絶緣局 1 2䞊から陀去され、 ^入 ざれたむオンを掻性化するために摂氏玄 5 0 0床で䜎^ァニヌルを 実旖する。 その锗杲、 むオン打ち蟌みによる递玠䞍足も薛消されお 第 i 1 図に瀺されおいるようにむ ツ ト リゥムヌバリゥムヌ錕銥化 の超䌝導䜓セラミ ツクの 12線本 1 6が絶緣局 1 2䞭に圢成される むオン泚入で打ち蟌たれたバリ ゥムの分垃は近䌌的にガりス分垃ず なる。 したがっお.、 䞊述のよう に 力玄 2 0 0 e Vでバリりムを 打ち蟌むず、 溧さ玄 3 5 0オングス ト ロヌムに最倧倀を有するガ ス分垃になり、 第 1 1 図に瀺されおいるように、 配線䜓 1 6は絶緣 像 1 2䞭に圢成ざれる。 その結果、 15線䜓 1 6は空気䞭の氎蒞気や ニ癌化炭玠の圱響を受けにく く、 長 間にわたり超䌝導祅態を瀺す こずになる。
なお、 䞊蚘実 Ÿ䟋では、 絶緣局 1 2を基板 1 1 䞊に圢成したが、 絶緣局を基板ず兌 Ÿしおもよい。 たた、 絕緣局をバリりムず錕ずの 篛化 Jずし、 ã‚€ ッ ト リ りムをむオン泚入しおもよ く、 曎に、 铯緣局 ã‚’ã‚€ ッ ト リ りムずバリりムずの酞化物ず し、 銅をィオン泚入しおも よい。 曎に、 むオン打ち蟌み時に、 むオンビヌムを収束させ、 該ィ オンビヌムで絶緣局に盎接回路パタヌンを描いおもよい。 この盎接 描画ずィ ッ ト リりムヌ銅酞化物の蒞着ずを繰り返し、 3次元の回路 パタヌンを圢成しおもよい。 第 3実斜䟋
第 1 2図は本発明の第 3実斜䟋に係る超䌝導䜓配線の構造を瀺す '断面図である。 本実斜䟋では、 ã‚€ ッ ト リりム安定化ゞルコニァ基板 2 1 䞊にむ ツ リ ゥムず銅ずの酞化物からなる絶緣局 2 2をスク リ ヌン印刷し、 配線圢成予定領域を陀きマスク局 䞍図瀺 で被う。 この埌、 配線圢成予定領域にバリりムをむオン泚入する。 このィォ ン泚入時には、 出力ェネルギを段階的に倉化させ絶緣局 2 2の深さ 方向に延びる配線䜓 2 3 を圢成する。 本実斜䟋では、 むオン泚入機 の出力゚ネルギは玄 5 0· K e V、 箄 1 0 0 K e V、 箄 3 0 0 K e V の 3 '段階に倉化させる。 その結杲、 互いに異なる 3 ぀のガりス分垃 を重畳し.たプ フ ァィルになり、 絶緣局 2 3 の衚面に露出した酉 S線 䜓 2 3が圢成される。 第 4実斜䟋..' ... · . . .
次に、 第 1 3図 第 1 7図を参照しお本発明の第 4実旛䟋を説明 する。 第 4実斜䟋に係る超䌝導 本配線構造はィ ッ ト リりム安定化 iン ルコニァ基板 3 1 䞊に以䞋に説明する工皋を経お圢成される。 す わち、 たず第 1 3図に瀺ざれおいるよ うに、 ィ ッ ト リ ゥム安定化ゞ ルコニァ基板 3 1 䞊に絶緣局 3 2を、 䟋えば、 スク リ䞀ン印刷で圢 成する。 この絶緣局 3 2 はィ ッ トリゥムヌパ'リゥ.ム䞀銅の Ÿ化物で あるが、 該酞化物䞭の酞玠の組成比は、 䞊蚘酞化物が䜿甚 床で超 䌝導状態にならないよう に遞択され.おいる。 - 次に第 1 4図に瀺ざれおいる よ うに、 絶緣局 3 2䞊にホ し ゞス ト 3 3を塗垃し、 ホ ト レゞス ト 33は通垞のリ゜グラフィ技術でパ タヌン生成ざれお第 1 5図に瀺されおいるように配線圢成領域を露 出する閲ロ 34を圢成する。 このホト レゞス ト 3 '3の厚さは、 䞊蚘 IS線圢成領域以倖の絶緣局 32に埌述するィオン泚入工皋で酞玠が ほずんど到違できないよう遞定する。 このようにしおホト レゞス ト
33から開口 34を有するマスク 35が䜜られるず、 第 1 6図に瀺 されおいるように、 酞玠が配線圢成領域に泚入され、 蚘鎳圢成領域 は䜿甚^床で超䌝導状態を瀺す酞玠の組成比になる。 本実斜䟋の堎 合は、 むオン泚入゚ネルギは玄 50 K e Vに蚭定され、 酞玠の分垃 は絶緣屠 3 2の衚面から玄 60 0オングスト ロヌムの溁さで最倧濃 床ずなる。 むオン泚入ェネルギは最倧濃床の珟れる 1さにより倉曎 され、 䟋えば、 絶緣局 32の衚面から玄 30 00オングス ト ロヌム の溁さに濃床分垃の最倧倀を圢成するには、 ィオン泚入゚ネルギを 箄 2 00 K e Vに蚭定すればよい。 䞊蚘むッ ト リりム䞀バリりム䞀 錫の篛化物では、 分子匏 Y.3 a 2. Þ C us.sO ÷で袠される递化 は 铯察 Ÿ床玄 83床で超䌝導状態を瀺すが、 分子匏 Y B a sC u ;.: 0 ε.で衚される酞化 Ÿは䞊蚘絶察 Ÿ床玄 83床では超䌝導状態を瀺 さず、 分子匏 Y B a 2.2 C u s.a Os.sで衚される癌化锊は絶察 床玄
40床で超䌝導钛態を瀺す。 したがっお、 床を絶察枩床玄 4 0床に蚭定するなら、 2番目の篛化 ず第 3番目の酞化 Ÿずで絶 緣局ず配線本を圢成すればよく、 䜿^枩床を絶察^床玄 8 3床に蚭.' 定すれば第 1番目の递化物ず第 2番目も酞化锊ずを利 すればよい。
この埌、 マスク 35は陀去ざれ、 䜎枩ァニヌルが実斜される c そ の結果、 第 1 7図に瀺されおいるように超 Ÿ導䜓セラミックの IH線 本3 6が絶緣局 3 2䞭に圢成される。 ' 第 5実斜䟋
1 8図には、 本発明に係る超䌝導䜓 IE線の第 5実斜䟋が瀺さ a おいる。 第 1 8図【こ瀺さ た超䌝導䜓配線搆造はィ ッ ト リゥム安定 化ゞルコニァ基板 4 1 䞊に圢成されおおり、 超䌝導䜓セラ ミ ックの 配線䜓 4 2は絶瞁局 4 3の衚面に露出しおいる。 かかる構造を圢成 するには、 むッ ト リりム安定化ゞルコニァ基板 4 1 䞊に絶瞁局 4 3 をスク リヌン印刷し、 '配線圢成予定領域'を陀きマスク局 䞍図瀺 で被う。 絶緣局 4 3はむ ツ ト リ ゥムヌバリゥムヌ銅の酞化物である が、 酞化物䞭の酞玠の組成比は、 䞊蚘酞化物が䜿甚溫床で超䌝導状 態にならないように遞択されおいる。 この埌、 配線圢成予定領域に 酞玠をむオン泚入する。 このむオン泚入時には、 出力゚ネルギを段 階的に倉化させ絶緣局 4 3の溁さ方向に延びる配線䜓 4 2 を圢成す る。 本実斜䟋では、 むオン泚入機の出力゚ネルギは玄 5 K e V、 箄 1 0 K e V、 箄 3 0 K e Vの 3段階に倉化させる。 その結果、 互い に異なる 3぀のガりス分垃を重畳したプロフ ァィルになり、 絶緣局 4 3の衚面に露出した配線䜓 4 2が圢成される。 配線䜓 4 2は絶緣 å±€ 4 3の衚面から玄 1 0 0 0オングス ト ロ䞀ムの溁さ たでほが䞀定 の濃床分垃ずなる。 産業䞊の利 ^可胜性 、
本発明の超䌝導䜓配線構造およびその補造方法は、 Ÿ獏集積回路 の配線䜓および厚膜集積回路の蓄 g線バタヌンに適^できる。

Claims

蚀青 求 の 範 固
1 . スカンゞりムずむッ ト リりムずランタノむ ドずの矀から遞択ざ れた少なく ずも 1 ぀の元玠ず、 少なく ずも 1 ぀のアルカリ土類金属 元玠ず、 銅ず酞玠ずの 4぀の元玠の内から遞択された 3぀の元玠を 含む化合物で䜜られた絶緣䜓ず、
該絶緣䜓により電気的に分離され、 スカンゞりムずむツ ト リりム ずランタノむ ドずの矀から遞択された少なく ずも 1 ぀の元玠ず、 少 なく ずも 1 ぀のアルカリ土類金属元玠ず、 銅ずを含む酞化 Ÿで䜜ら れた超䌝導䜓セラミックの IB線䜓ずを備えた超䌝導 ί本配線の構造。
2 . 特蚱請求の範囲第 1項に蚘茉された超䌝導䜓配線の搆造におい お、 䞊蚘絶瞁䜓はスカンゞりムずむッ ト リりムずランタノィ ドずの 矀から遞択された少なく ずも 1 ぀の元玠ず、 少なく ずも 1 ぀のアル 力リ土類金属元 '玠ず、'銅ずの化合物である。
3 . 特蚱請求の範囲第 1項に蚘蜜ざれた超䌝導䜓配線の構造におい お、 䞊蚘絶緣本はスカンゞりムずむツ ト リりムずランタノィ ドずの 矀から遞択ざれた少なく ずも 1 ぀の元玠ず、 少なく ずも 1 ぀のアル 力リ土類金属元玠ず、 鍔ずの内から遞^された 2぀の元玠を舍む篛 化锊である。
4 . 特蚱請求の範囲第 3項に蚘蜜ざれた超䌝導䜓蚘線の構造におい お、 䞊蚘絶緣.䜓 むッ ト リりムず銅ずを含む酞化 Ÿであり、 䞊蚘 g 䌝導䜓セラミックはむッ ト リりムずバリゥムず鋞ずを含む篛化 Ÿで
5 - 特蚱請求の範園第 3項に蚘茉された超沄導^ ^線の構造におい お、 䞊蚘超䌝導䜓セラミック © 15線䜓は䞊蚘絶緣䜓の内郚に-圢成さ れ いる。 .
6 . 特蚱請求の範囲第 3項に蚘茉されおいる超䌝導䜓 IE線の構造に おいお、 䞊蚘超䌝導察セラミックの IE線本は䞊蚀己絶緣䜓の衚面に露 出しおいる。
7 . 特蚱請求'の範囲第 1項に蚘茉された超䌝導䜓配線の搆造におい お、 䞊蚘絶緣䜓は䞊蚘超䌝導䜓セラミ ックに含たれる酞玠ずは異な る組成比で酞玠を曎に含んでいる。
8 . スカンゞりムずむ ッ ト リりムずランタノ ã‚€ ドずの矀から遞択さ れた耇数の元玠ず、 耇数のアルカリ土類金属元玠ず、 '銅ず酞玠ずの 元玠の内から遞択ざれたいずれか 1 ぀の元玠を欠いた化合物で䜜ら れた絶瞁䜓ず、
該絶緣䜓によ り電気的に分離され、 スカンゞりムずむ ツ ト リりム ずランタノ ィ ドずの矀から遞択された耇数の元玠ず、 耇数のアル力 リ土類金属元玠ず、 銅ずを含む酞化物で䜜られた超䌝導䜓セラ ミ ッ クの配線䜓ずを備えた超䌝導䜓配線の構造。
9 . スカンゞゥムずむ ッ ト リりムずランタノ ã‚€ ドずの矀から遞択さ れた少なく'ずも 1 ぀の元玠ず、 少なく ずも 1 ぀のアル力リ土類金属 元玠ず、 銅ず酞玠ずの 4぀の元玠から遞択された 3぀の元玠を含む 化合物で䜜られた絶緣䜓で絶緣局を圢成するェ皋ず、
.䞊蚘絶緣局に配線圢成領域を画成する工皋ず、
' 䞊蚘 .配線圢成領域に䞊蚘 4぀の元玠の内䞊蚘絶緣 に舍たれな 、 元玠.をィオン泚入しお超䌝導䜓セラミ ックの配線䜓を圢成する工皋 ずを備えた超䌝導䜓配線の補造方法。 '
1 0 . 特蚱請求 G)範囲第 9項に蚘蜜された超䌝導䜓 S線の補造方法 においお、 䞊蚘 線圢成領域は䞊蚘絶緣局をハ'タヌン圢成しお画成 する。
1 1 . 特蚱請求の範囲第 1 0項に蚘茉された超䌝導 ί本配線の補造方 法においお、 䞊蚘配線圢成領域はィォン泚入埌に䜎 ^ァニヌルされ る。
1 2 . 特蚱請求の範囲第 9項に蚘蜜された超䌝導䜓配線の補造方法 においお、 䞊蚘配線圢成領域は䞊蚘絶緣局䞊に圢成されたマス ク局 から露出しお画成されおいる。 .
1 3 . 特蚱請求の範囲第 1 2項に蚘茉ざれた超䌝導䜓配線の補造方 法においお、 䞊蚘絶緣䜓はむ ッ ト リりムず鋞ずの酞化物であ り、 該 酞化物䞭にバリりムがむオン泚入される。
1 4 . 特蚱請求の範囲第 1 3項に蚘蜜ざれた超䌝導䜓配線の補造方 法においお、 䞊蚘ィオン泚入は所定の単䞀泚入゚ネルギで実斜され る。 '
1 5 . 特蚱請求の範囲第 1 4項に蚘蜜された超䌝導䜓 線の補造方 法においお、 䞊蚘単䞀泚入゚ネルギば玄 2 0 0 K e Vである。
1 6 . 特蚱請求の範囲第 1 3項に蚘蜜された超䌝導本Ÿ線の補造方 法においお、 䞊蚘むオン泚入は泚入゚ネルギを倉化さ^お実斜され
。
1 7 . 特蚱請求の範囲第 1 6項に蚘茉された超䌝導 ί本配線の補造方 法においお、 䞊蚘泚入゚ネルギは玄 5 0 K e Vから玄 3 0 0 K e V に倉化する。
1 8 . スカンゞりムずむッ ト リりムずランタノむ ドずの矀から遞択 された少なく ずも 1぀の元玠ず、 少なく ずも 1぀のアル力リ土類金 属元玠ず、 鋌ずの酞化饬であっお、 動䜜枩床においお電気的に絶緣 ^態に留たる絶緣逍を圢成する工皋ず、 .
䞊蚘絶緣局に IE線圢成領域を画成する工皋ず、
䞊蚘 IS鎳圢成領域に酞玠をィオン泚入しお超䌝導䜓セラミックの 配線䟝を圢成する'工皋ずを備えた超䌝導 i本配線の補造方法。
1 9 . 特蚱請求の範囲第 1 8項に ϊΎ蜜された 䌝導䜓 IS線の補-造方 法においお、 䞊蚘 ΪΗ線圢成領域はむオン泚入埌に䜎枩ァニヌルされ る。
2 0 . 特蚱請求の範囲第 1 9項に蚘茉された超䌝導 ί本蚘線の補造方 法においお、 䞊蚘配線圢成領域は䞊蚘絶緣局䞊に圢成されたマスク 局から露岀しお画成ざれおいる。 · 2 1 . 特蚱請求の範囲第 2 0項に蚘蜜された超䌝導䜓配線の補造方 法においお、 䞊蚘むオン泚入は所定の単䞀泚入゚ネルギで実斜され る。 -'
2 2 . 特蚱請求の範囲第 2 1項に蚘蜜ざれた 云導䜓蚘線の補造方 法においお、 䞊蚘単䞀泚入゚ネルギは玄 5 0 K e Vである。
2 3 . 特蚱請求の範囲第 2 0項に蚘蜜ざれた超䌝導䜓配線の補造方 法においお、 䞊蚘むオン泚入は泚入゚ネルギを倉化させお実斜され る。 
2 4 . 特蚱請求の範画第 2 3項に蚘茉された超䌝導䜓配線の補造方 法においお、 䞊蚘泚入ェネルギは玄 5 K e Vから玄 3 0 K e Vに倉 化する。 -
PCT/JP1988/000987 1987-09-30 1988-09-28 Structure of superconductor wiring and process for its formation WO1989003127A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890700937A KR930001567B1 (ko) 1987-09-30 1988-09-28 쎈전도첎 배선의 구조 및 ê·ž 형성방법

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP62248773A JPS6490574A (en) 1987-09-30 1987-09-30 Formation of superconductor wiring
JP62/248773 1987-09-30
JP62/305370 1987-12-01
JP62305370A JPH01145879A (ja) 1987-12-01 1987-12-01 超䌝導䜓配線の構造及びその圢成方法
JP62332982A JPH01171243A (ja) 1987-12-25 1987-12-25 超䌝導䜓配線の構造及びその圢成方法
JP62/332982 1987-12-25

Publications (1)

Publication Number Publication Date
WO1989003127A1 true WO1989003127A1 (en) 1989-04-06

Family

ID=27333752

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1988/000987 WO1989003127A1 (en) 1987-09-30 1988-09-28 Structure of superconductor wiring and process for its formation

Country Status (2)

Country Link
EP (1) EP0338084A4 (ja)
WO (1) WO1989003127A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63265473A (ja) * 1987-04-23 1988-11-01 Agency Of Ind Science & Technol 超䌝導電子回路の䜜成法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1035087C (zh) * 1987-05-18 1997-06-04 䜏友电气工䞚株匏䌚瀟 制䜜超富电路囟圢的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63265473A (ja) * 1987-04-23 1988-11-01 Agency Of Ind Science & Technol 超䌝導電子回路の䜜成法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Physical Review Letters, Vol. 58, No. 9, (1987), M.K. WU et al (Superconductivity at 93K in a New Mixed-Phase Y-Ba-Cu-O Compound System at Ambient Pressure) p. 908-910 *
See also references of EP0338084A4 *
Zeitschrift fur Physik B Condensed Matter, Vol. 64, (1986), J.G. BEDNORZ and K.A. MULLER (Possible High Tc Superconductivity in the Ba-LA-Cu-O System) p. 189-193 *

Also Published As

Publication number Publication date
EP0338084A1 (en) 1989-10-25
EP0338084A4 (en) 1989-12-14

Similar Documents

Publication Publication Date Title
EP0307246A2 (en) Method of manufacturing superconducting devices
JPH01157579A (ja) 超電導䜓の補造方法及び超電導回路の䜜補方法
JPS61206279A (ja) 超電導玠子
JP3382588B2 (ja) 超䌝導−通垞−超䌝導ゞョセフ゜ン接合䞭に通垞局を䜜補するためのむオン泚入の䜿甚
Matsui et al. Focused ion beam processes for high‐T c superconductors
JPH0638525B2 (ja) 超電導装眮の䜜補方法
WO1989003127A1 (en) Structure of superconductor wiring and process for its formation
JPH01171247A (ja) 超䌝導䜓配線の構造
US5219834A (en) Process for producing a superconducting transistor
JP4940494B2 (ja) 䞍揮発性半導䜓蚘憶装眮およびその補造方法
JPH0577314B2 (ja)
JPH0358488A (ja) プレヌナ型ゞョセフ゜ン玠子及びその補造方法
EP0325408A2 (en) Semiconductor device having an interconnection layer
KR930001567B1 (ko) 쎈전도첎 배선의 구조 및 ê·ž 형성방법
Dindo et al. Deep Levels in Semi‐Insulating LEC GaAs Before and After Silicon Implantation
JPH04275470A (ja) 超電導䜓絶瞁䜓局構造からなる補品、およびその補品の補造方法
JPH01203203A (ja) 超䌝導材料局の圢成方法
JPS63304678A (ja) 酞化物超電導回路の補造方法
US6441394B2 (en) Intrinsic Josephson superconducting tunnel junction device
JP2641973B2 (ja) 超電導玠子およびその䜜補方法
JP2641974B2 (ja) 超電導玠子および䜜補方法
JPH039579A (ja) 酞化物超䌝導パタヌン
JP2003168831A (ja) ゞョセフ゜ン接合の䜜補方法
JPH02194673A (ja) 超䌝導薄膜のパタヌンニング方法
JP2641970B2 (ja) 超電導玠子および䜜補方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LU NL SE

WWE Wipo information: entry into national phase

Ref document number: 1988908375

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1988908375

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1988908375

Country of ref document: EP