WO1982001438A1 - Remote supervisory control unit - Google Patents

Remote supervisory control unit Download PDF

Info

Publication number
WO1982001438A1
WO1982001438A1 PCT/JP1981/000284 JP8100284W WO8201438A1 WO 1982001438 A1 WO1982001438 A1 WO 1982001438A1 JP 8100284 W JP8100284 W JP 8100284W WO 8201438 A1 WO8201438 A1 WO 8201438A1
Authority
WO
WIPO (PCT)
Prior art keywords
master station
time
station
circuit
slave
Prior art date
Application number
PCT/JP1981/000284
Other languages
English (en)
French (fr)
Inventor
Denki Kk Mitsubishi
Original Assignee
Yamanaka Torao
Teraji Nobuo
Ryugou Tadahiko
Sakai Fumiaki
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamanaka Torao, Teraji Nobuo, Ryugou Tadahiko, Sakai Fumiaki filed Critical Yamanaka Torao
Publication of WO1982001438A1 publication Critical patent/WO1982001438A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2209/00—Arrangements in telecontrol or telemetry systems
    • H04Q2209/10—Arrangements in telecontrol or telemetry systems using a centralized architecture

Definitions

  • This invention relates to a remote monitoring control device.
  • a remote monitoring control device is a device that monitors and controls distant equipment via a small number of signal transmission lines.For this reason, the remote monitoring control device encodes data for monitoring and control and is specified in advance. At the same speed. Therefore, data transmission usually has a time delay of several hundred milliseconds to several seconds. Since high-speed signal transmission in the transmission is unnecessary, this transmission time delay is usually not a problem.
  • This invention uses a dedicated signal transmission line and a code transmission / reception circuit without using a signal transmission line and a code transmission / reception circuit in a normal remote monitoring control circuit, and synchronizes the clock circuit of the parent and child.
  • the purpose of this is to provide equipment that can be used to control and monitor the equipment installed in the slave station from the master station.
  • a signal having a predetermined transmission delay time characteristic and a signal between the slave station and the slave station.
  • a transmission / reception circuit provided in the master station and the slave station for transmitting / receiving signals to / from the above-mentioned signal transmission path, and the master / slave station and the slave station.
  • Clock circuits provided in the master station and slave stations are provided for time synchronization, and when the clock circuit of the master station reaches a predetermined time, a time setting signal is sent from the master station. , And sets the clock circuit of the slave station after the transmission delay time from the predetermined time.
  • the present invention discloses that a device installed in a slave station is controlled and monitored from a master station, and has a predetermined transmission delay time characteristic.
  • a time circuit provided in the master station and the slave station is provided, and the time circuit of the master station reaches a predetermined time.
  • a time setting signal of a predetermined pattern is transmitted from the master station, and the clock circuit of the slave station is set after the transmission delay time from the predetermined time, and the time setting is performed.
  • Remote monitor control shall be the Toku ⁇
  • the function of synchronizing the clock circuit between the master station and the slave station using the same signal transmission line and code transmission / reception circuit as the conventional remote monitoring control device is provided. You can give it.
  • FIG. 1 is a diagram showing an example of a block diagram of a remote monitoring control device according to the present invention
  • FIGS. 1 are diagram showing an example of a block diagram of a remote monitoring control device according to the present invention.
  • FIGS. 3 and 4 are timing charts of codes transmitted and received between the master station 0 and the slave station 0.
  • FIG. 1 is a diagram showing an example of a block diagram of the remote monitoring control device according to the present invention.
  • 0 is the master station of the remote monitoring control device.
  • GP is a display hook that indicates the status of each slave station
  • CD is three desks for issuing control commands to each slave station
  • TW is the recording of operations and data.
  • CPUr is an arithmetic processing circuit
  • DOo is an output circuit
  • DIs is an input circuit
  • TC is a type-controller control circuit
  • CL is an iris clock.
  • Road TRo is a mark
  • the signal transmission / reception circuit is a modulation / demodulation circuit.
  • CPl ⁇ is an arithmetic processing circuit
  • ⁇ ⁇ is a modulation / demodulation circuit
  • D is an input circuit
  • DO is an output circuit
  • C Li is a slave clock circuit.
  • Slave station 2 also has one suffix of the name of each circuit.
  • All good beauty L 2 is Ru Oh respectively master station 0 and the slave station 1 your good beauty 2 sintering department in the signal transmission path.
  • FIG. 1 Next, the operation of FIG. 1 will be described with reference to FIGS. 2, 3, and 4 showing timing charts of codes transmitted and received between the master station and the slave stations. I will explain.
  • Fig. 2 is a diagram showing the timing chart of the codes transmitted and received during normal remote monitoring control
  • Fig. 3 synchronizes the slave clock circuit with the master clock circuit
  • Fig. 4 shows the timing chart of the codes to be transmitted and received when the clock is transmitted.
  • Fig. 4 synchronizes the slave clock circuit with the master clock circuit and returns the quality of the result to the master station.
  • FIG. 3 is a diagram showing a timing chart of codes transmitted and received in the case where the present invention is used. First, an operation in performing a normal remote monitoring control will be described.
  • DI Contact good beauty state of the monitored equipment that is input to the DI 2 of each station processing circuits CPUx Contact good beauty CPU 2 of the slave station 1 Contact good beauty 2 have you in FIG. 1 is always , And keep a record of its latest state.
  • the arithmetic processing circuit CPU Q of the master station 0 periodically creates a code for the data request for each slave station and generates a code transmission / reception circuit TR. To be given.
  • the given code is a so-called parallel code in which each bit exists in parallel, and the code transmission / reception circuit T transmits these sequentially in time and converts the so-called serial code.
  • a modulation and demodulation circuit MD To be given. Modulation / demodulation circuit MD.
  • MDi or the MD 2 was or signal transmission path, Den gills are in the modulation and demodulation circuitry MD 0 of the master station 0 and via the code sending and receiving circuit TR. Reach. Code reception circuit TR Q is received by code arithmetic processing circuits CPU. CPU Q memorizes this and outputs the output circuit DO. The display is displayed on the display panel GP via.
  • a timing chart of code transmission and reception performed by the above operation is shown in the first half of FIG. On the left side of the figure
  • the master station 0 transmits the data request code DRCh of the slave station 1.
  • the arrow pointing downward indicates the signal transmission status, and indicates that the mobile station arrives at the slave station 1 after a delay of r im s ec and at the slave station 2 after a delay of r 2 msec. Showing
  • the arithmetic processing circuit CPU of the slave station 1 determines that the coding power of the incoming data request is greater than that of the own station, and transmits the latest data.
  • This signal DOT ⁇ is also inclined
  • the arithmetic processing circuit CPU of the master station 0 records this as described above and displays it on the display panel GP via the output circuit D Oo. Then the arithmetic processing circuit CPUo is to transmit the code reception circuitry TP Q creates a data request code DRQ 2 against the slave station 2, the same operation as against the slave station 1 is that Re I row .
  • the device is determined to be a control code, and a control command is given to the device via the output circuit DOi shown in FIG. 1 and the input code is given to the device via the input circuit.
  • Check the response of the device create the response code RES, and send it to master station 0.
  • the master station 0 responds to the response from the slave station 1
  • VvlPO Check the response and display on the display panel GP. After that, the arithmetic processing circuit CPU. Returns to the operation of the slave station data request, and creates and sends the data request code DRQ 2 to the slave station 2 .
  • the master clock circuit CLOi is installed in master station 0 and slave clock circuits C Li and CL 2 are installed in slave stations 1 and 2, respectively, and abnormalities occur in the arithmetic processing circuits CPU and CRJ 2 .
  • the input signal from the input circuit and the input signal from the DI 2 > are added to the time signals from the slave clock circuits CI ⁇ and CL 2 >, and the data is recorded.
  • data including time information is transmitted, and the arithmetic processing circuit of master station 0 is transmitted.
  • the invention of the present invention obviates that drawback.
  • the arithmetic processing circuit CPU D of the master station 0 should set the time to [for example, 00:00 am 0 seconds 0 milliseconds) is transmitted and the time setting code TSE is transmitted.
  • the slave stations 1 and 2 receives this and calculates
  • CPUx your good beauty CPU 2 is to store the settings all-out time to to wait a setting command signal S ET you arrive at the next.
  • Arithmetic processing circuit of master station 0 CPU Q is master clock circuit CL. It monitors the output of, and issues the setting command signal SET at the point of to.
  • setting command signal S ET is the transmission delay time, immediately Chi time to + ⁇ , arrives at the slave station 2 to the slave station 1 your good beauty time to + on 2, the arithmetic processing circuit Ri by the arrival of this CPUi All good beauty CPU 2 when the respective child clock circuit CL! All good beauty CL 2 time to + ⁇ , to set your good beauty to + Te 2.
  • the value of 2 is measured in advance and each is added to the calculation processing circuit CPUi and CPU 2 if they are included in the memory section. It can be set more easily.
  • the synchronization between the master clock and each slave clock is performed.
  • the following shows the normal data request, transmission operation, and control according to the transmission operation and necessity as shown in the latter part of FIG. The operation is performed.
  • Fig. 4 is a timing chart showing the operation in this case.
  • the process up to the transmission and reception of the time setting code (to) is the same as that of Fig. 3, but the setting command signal BT is not a simple pulse but a predetermined bit No. Turns (for example, 1 ⁇ 1 ⁇ 1 ⁇ 1). Will row the first bit the rising time setting of the child when the total circuit your good beauty CL 2 in of the bit path Turn-down of this in the sub-stations 1 your good beauty 2, but subsequently-out
  • the code transmission / reception circuit ⁇ 3 ⁇ 4 and the bit pattern received by TR 2 are the processing patterns of the arithmetic processing circuit CPU and CPU 2 If the judgment result is good, it is judged that the slave clock setting time was correct. Read and collate from master station 0 to each slave station 1 and 2 sequentially to see if the settings are good.
  • FIGS. 1, 2, 3 and 4 are examples given to explain the configuration and operation of the present invention in a manner that is easy to understand.
  • the signal transmission lines are not connected sequentially to slave stations 1 to 2 but are laid radially from master station 0 to slave stations 2 respectively. In this case, it is of course possible to use Liao.
  • the setting command signal SET in Fig. 3 has information at the time of its rise, the last bit of the time setting code TSE is extended, and it is dropped at the time of to. This can also be used as a setting command signal.
  • the master station to the child station are used by using the same signal transmission path and code transmission / reception circuit as the conventional remote monitoring control device.
  • Industrial applicability that has the function of synchronizing the clock circuit between stations
  • This invention can be used for remote monitoring and control of each device of the power system.

Description

明 細 書
発明 の名称
遠方監視制御装置
技術分野
こ の 発明 は 遠方監視制 御装置 に 関 す る 。
背景技術
遠方監視制御装置 は 遠方 に あ る 設備 を 少数 の 信 号伝送路 を 介 し て監視制御す る 装置 で あ り 、 こ の た め 監視制御 の デ ー タ を 符号化 し 、 予 め 規定 さ れ た 速度で伝送す る 。 従っ て デー タ 伝送 に は 通常数 百 ミ リ 秒〜数秒の 時間遅れが生ず る が、 遠方 の 設 備側 に反射神経的 に動作す る 保護装置が あ る た め 親局〜子局 間 で の高速な 信号伝送 は 不要 で あ り 、 こ の伝送時間遅れ は 通常 は 問題 と な ら な い 。
し か る に 最近遠方監視制 御 シ ス テ ム の高 度化 、 広域化 に伴 な い、 各遠方設備 の保護 は 従来通 り 各 場所設置の 保護装置 に よ り 行な う と し て も 、 そ れ ら の動作時刻 、 動作頌序 を 正確 に 記録、 解析す る 必要性が生 じ た り 、 ま た 計測 デー タ の 収集 に 際 し て も 異 な る 子局 の デ ー タ の 収集 時点 が一致 し て い な け れ ば な ら な い と い う 問題 力 生 じ て き た 。 こ れ ら の 問題 の 解決 に は 、 遠方監視制御装置 に 時計 回路 を 設 け保護装置や機器 の動作は こ の 時刻 の符号 と 共 に伝送 し 、 ま た 予 め 定 め た 時刻 に 全子 局一斉 に計測 を 行 な っ て一旦計測 デー タ を メ 乇 リ に 収納 し た 後親局 に伝送す る 方法が考 え ら れ る 。
こ の場合に重要 な こ と は 、 親局 と 子局 の 時計 回 路が実用上差支 え な い誤差の範囲 で 同期が と れ て い る こ と で あ る
電力系銃 に お け る 機器の 動作や デー タ の解析に は誤差 を数 ミ リ 秒以内 に押 え る 必要があ り 、 の た め 従来 は 遠方監視制 御用 の デー タ 伝送 と は別 に 親子の 時計 回路の 同 期 を と る た め の 専用 の信号伝 送路 と 符号送受信 回 路 を 使用 す る 必要が あ っ た 。 発明の 開示
こ の発明 は 、 特 に専用 の 信号伝送路や符号送受 信 回路 を 使用 せず通常の 遠方監視制御周 の 信号伝 送路 と 符号送受信 回 路 の.み で親子 の 時計 回路の 同 期 を と る こ と がで き る 装置 を 提供す る こ と を 目 的 と す る も の で あ り 、 子局 に 設 け ら れ た 機器 を 親局 か ら 制御お よ び監視す る も の に お い て 、 所定の伝 送遅れ時間 特性 を 有 し 、 篛局 と 子局 と の 間 の 信号
Ο ?Ι WIPO を 伝送 す る 信号伝送路、 親局 お よ び子局 に 設 け ら れ て上記信号伝送路 と の 信号の送受信 を お こ な う 送受信 回 路 、 な ら び に親局 と 子局 と を 時間 的 に同 期 さ せ る た め に 親局 お よ び子局 に 設 け ら れ た 時計 回 路 を 備 え 、 親局 の 時計 回路が所定時刻 に 達す る と 親局 か ら 時刻設定信号 を 送信 し て 子局 の 時計 回 路 を 上記所定時刻 よ り 上記伝送遅れ 時間 後 に設定 す る こ と を 特徴 と す る 遠方監視制御装置で あ る 。 ま た こ の発 明 は 、 子局 に 設 け ら れ た 機器 を 親局 か ら 制御 お よ び監視す る も の に お い て 、 所定の 伝送 遅れ時間 特性 を 有 し 、 親局 と 子局 と の 間 の 信号 を 伝送す る 信号伝送路 、 親局 お よ び子局 に 設 け ら れ て上記信号伝送路 と の 信号の受送信 を お こ な う 送 受信回 路、 な ら び に 親局 と 子局 と を 時間 的 に 同期 さ せ る た め に 親局 お よ び子局 に 設 け ら れ た 時間 回 路 を 備 え 、 親局 の 時 間 回 路が所定時刻 に達す る と 親局か ら 所定の パ タ 一 ン の 時刻設定信号 を 送信 し て 子局 の 時計 回 路 を 上記所定時刻 よ り 上記伝送遅 れ時間 後 に 設定す る と と も に 、 上記 時刻 設定信号 が所定 の パ タ ー ン で あ る 力 否か を 判 別 し そ の結果 を 親局 に送信す る こ と を 特徵 と す る 遠方監視制御
O PI ^ 装置で あ る 。
従っ て こ の発 明 に よ れ ば、 従来の遠方監視制御 装置 と 同一の信号伝送路 と 符号送受信回 路 を 使用 し て親局〜子局 間 の 時計回 路の 同 期 を と る 機能 を も た せ る こ と がで き る 。
図面の簡単な説明
第 1 図 は こ の発 明 に よ る 遠方監視制御装置の ブ ロ ッ ク ダ イ ヤ グ ラ ム の 1 例 を 示す 図、 第 2 図 、 第
3 図 お よ び第 4 図 は親局 0 お よ び子局 2 間 で 送受信 さ れ る 符号の タ ィ ム チ ヤ ー ト を 示す図で あ る 0
発明 を 実施す る た め の 最良 の形態
第 1 図 は こ の発明 に よ る 遠方監視制御装置の ブ ロ ッ ク ダ イ ヤ グ ラ ム の 1 例 を 示す 図 で あ る 。
第 1 図 に お い て 0 は遠方監視制 御装置の 親局
2 ， は 子局で あ る 。 親局 0 に お い て GPは各 子局の状態 を 表示す る 表示釜 、 CDは各子局 に 制 御 指令 を 発 す る た め の 3 御 卓 、 TW は 動作や デ ー タ の記録 を 行な う タ イ プ ラ イ タ 、 CPUr は演算処 理 回 路 、 DOo は 出力 回 路、 DI s は入力 回 路、 TC は タ イ プ ラ イ タ 制御 回 路、 CL: は 甍 時計 回 路、 TRo は符
O PI
V,IPO 号送受信 回路、 は 変復調 回 路で あ る 。
ま た 子局 1 に お い て CPl^は 演算処理 回 路、 ΜΓ^ は 変復調 回路、 は 符号送受信回 路、 D は 入 力 回路 、 DO は 出 力 回 路、 C Li は 子時計回 路で あ る
子局 2 も 各 回路 の 名称 の サ フ ィ ッ ク ス が 1 力 > ら
2 に 変っ て い る の み で 同 様の構成で あ る 。
お よ び L2 は 夫 々 親局 0 と 子局 1 お よ び 2 を 結 ぶ信号伝送路で あ る 。
次に 第 1 図 の 動作 に つ い て 、 親局〜子局 間 で送 受信 さ れ る 符号の タ ィ ム チ ヤ ー ト を 示す第 2 図 、 第 3 図 お よ び第 4 図 を 用 い て 説明 す る 。
第 2 図 は 通常の 遠方監視制御 を 行 な う 際 に 送受 信 さ れ る 符号の タ イ ム チ ャ ー ト を 示す 図 、 第 3 図 は 子時計 回 路 を 親時計 回 路 に 同期 さ せ る 際 に送受 信す る 符号の タ イ ム チ ャ ー ト を 示す 図 、 第 4 図 は 子時計 回 路 を 親時計 回 路 に 同 期 さ せ 、 そ の結果の 良否 を 親局 に返信す る 場合.に 送受信す る 符号 の タ ィ ム チ ヤ 一 ト を 示す 図 で あ る - ま ず通常の遠方監視制 ¾ を 行な う 際 の 動作 に つ い て 説 明 す る
O:-:FI
、 W 。 第 1 図 に お い て子局 1 お よ び 2 の演算処理回 路 CPUxお よ び CPU2 は 常時各局 の入力 回 路 DI お よ び D I 2 に入力 さ れ て い る 被監視機器 の 状態 を 走査 し 、 そ の 最新の状態 を記億 し て い る 。 親局 0 の演算処 理回路 CPUQは周 期 的 に各子局 に対す る デー タ 要求 の符号 を 作成 し 、 符号送受信回路 TR。 に 与 え る 。 与 え ら れ る 符号 は各 ビ ッ ト が並列 に存在す る 、 い わ ゆ る 並列符号で あ り 符号送受信 回路 T は こ れ を 時間 的 に順次送出 し て い わ ゆ る 直列符号 を 変換 し 、 変復調 回路 MD。 に 与 え る 。 変復調 回路 MD。 は こ れ を 信号伝送路 に適合 し 、 雑音の影響 も 受 け に く い形、 例 え ば音声周 波帯域 の 局 波数億移（Frequency Shi f t Keyi ng略 し て FSK ) 信号 に 変調 し て信号伝送 路 お よ び L2 を 介 し て子局. 1 お よ び 2 に 伝送す る 。 子局 1 お よ び 2 に お い て は 夫 々 変復調 回 路 MDi お よ び MD2 が親局か ら 到来 し た 信号 を 復調 し て符号 送受信回路 Τ およ び TR2に伝え る 。 符号送受信 回 路 TRi お よ び TR2 は 到来 し た 直列 符号 を 並列符号 に戻 し て演算処理回路 CPU およ び CPU2 に 伝 え る 。 演算処理回路 CPUi お よ び CPU2は到来 し た デー タ 要 求の符号が 自 局 の も の で あ る か否か を 判定 し 、 局 の 場合は 記億 し て い る 自 局 の 制御機器及 び計測 値の最新の 状態 を 符号送受信 回路 ま た は TR2 に 与 え る 。 以下 は デー タ 要求信号 と は 逆 の方 向 に 符号送受信 回路 TRi ま た は TR2 か ら 変復調 回 路
MDi ま た は MD2 、 信 号伝送路 ま た は 、 を 介 し て親局 0 の 変復調 回 路 MD0 に 伝 え ら れ 、 符号送 受信回路 TR。 に達す る 。 符号送受信 回路 TRQ は 受 信 し た 符号 を 演算処理回 路 C P U。に伝え、 CPUQは こ れ を 記憶す る と と も に 出力 回 路 DO。 を 介 し て表示 盤 GPに表示 を 行な わ せ る 。
以上 の動作で行な わ れ る 符号送受信の タ ィ ム チ ャ 一 卜 が第 2 図 の 前半 に 示 さ れて い る 。 図左端 の
0 ， 2 は 夫 々 第 1 図 に お け る 局 の番号 を 示す ま ず親局 0 よ り.子局 1 の デー タ 要求符号 DRChを 送 信す る 。 斜下へ 向 う 矢印 は 信号伝送 の状況 を 表わ し 、 ri ms ec の 時間遅れ の後子局 1 に 、 ま た r2msec の 時間遅れ の 後子局 2 に到着す る こ と を 示 し て い る
子局 1 の 演算処理 回路 CPU は 到来 し た デー タ 要 求 の 符号力 > ' 自 局 の も の で あ る こ と を 判定 し 、 最新 状態 の デ ー タ の 送信 を 行 な う 。 こ の 信号 DOT\ も 斜
ΟΜΡΙ
、
/?N iO 5 上へ向 う 点線の如 く て i ms ec の 時間遅れの 後親局 0 へ到着す る 。 親局 0 の演算処理回 路 CPU は 前述の 如 く こ れ を記億す る と と も に 出力 回路 D Oo を 介 し て表示盤 GPへ表示 さ せ る 。 続いて 演算処理回路 CPUoは 子局 2 に対す る デー タ 要求符号 DRQ2 を 作成 し 符号送受信回 路 TP Q に送信 さ せ 、 子局 1 に対す る 場合 と 同様な動作が行な わ れ る 。
次に親局 0 よ り 子局 1 の機器の 制御 を 行な う 場 合は 、 制御卓 CDに お い て該 当 機器の 選択お よ び入 切等の 制御操作 を 行な え ば 、 こ の 信号が入力 回路 D I o に入力 さ れ 、 演算処理 回路 CPUoは こ れ を 受 け て該当符号 を作成 し 、 符号送受信 回 路 Τ Ρ。 に第 2 図後半の 「子局 1 機器制御」 の符号 OPEi を 送信 さ せ る 。 子局 1 お よ び 2 に こ の符号が到着 し 夫 々 の 符号送受信 回 路 Τ Ρ^ お よ び T P2 に よ り 受信 さ れ る と 子局 1 の演算処理 回路 CPUiは 自 局 に対す る 制御 符号で あ る こ と を 該 当機器 を 判定 し 、 第 1 図 の 出 力 回路 DOi を介 し て該当 機器 に 飼御指令 を 与 え る そ し て入力 回路 を 介 し て該 当檨器の 応動 を 確 認 し 、 応答の符号 RES を 作成 し て親局 0 に送信す る 。 親局 0 で は 子局 1 力ゝ ら の応答 に よ り 該 当機器
VvlPO の応動 を 確認 し 表示盤 GPへの表示 を 行 な う 。 そ の 後演算処理回路 CPU。は子局 デー タ 要求の 動作 に戻 り 、 子局 2 に 対 し デー タ 要求符号 DRQ2 を 作成 し 送 出 す る 。
以上 が第 2 図 の タ イ ム チ ヤ 一 ト に よ る 通常の遠 方監視制御 の 動作で あ る が、 従来 の遠方監視制御 シ ス テ ム で は 上記 に よ る 監視制御 の動作で 特に 実 用 上 の 問題 は な か っ た 。
し カゝ る に 最近 シ ス テ ム の高度化 、 広域化 に伴な い 、 単 な る 遠方機器 の監視制 の み で は な く 、 異 状発生時 に異 な る 場所の 機器 の 動作順序 を 記録解 祈 し た り 、 同 時点で の 計測値 を 収集 し た り す る 必 要が生 じ て き た 。
こ の た め 親局 0 に は 親時計 回路 CLOi子局 1 お よ び 2 に は夫 々 子時計 回路 C Li お よ び C L2 を 設 け 、 演算処理回路 CPU お よ び CRJ2 は 異状発生時 に は夫 々 入力 回 路 お よ び D I 2 力 > ら の入 力 信号 に子時 計 回路 C I^ お よ び C L 2 カ> ら の 時刻 信号 を 加 え て記 億 し 、 親局 0 か ら の デ ー タ 要求 に 対 し て 時刻 情報 も 含 む デー タ を 送信 し 、 親局 0 の 演算処理 回路
CPUoは そ れ ら を 時系列 的 に 編集 し て タ ィ プ ィ タ 制御回 路 TCを 介 し て タ ィ ブ ラ ィ タ TWに記録 さ せ た り 、 子局 1 お よ び 2 の演算処理回 路 CPUiお よ び CPU2で予 め 定 め た 同一時点 の計測 デー タ を 記億 し て親局 0 に送信 し 親局 0 の演算処理回路 CPU。が こ れ ら の デー タ に 基い て監視制 ¾対象 シ ス テ ム の状 況 を 解析す る こ と が行な わ れ る よ う に な っ た 。
こ の場合重要な こ と は親局 と 各子局 の 時計 回路 が実用 上差支 え な い範囲 で 同期が と れて い る こ と で あ る が、 前述の 如 く こ の た め に 従来は 専用 の 信 号伝送路 と 符号送受信回路 を 必要 と し た 。
の 発明 は そ の欠点 を な く し た も の で あ り 、 第
3 図 に よ り そ の 動作 を 説明 す る
第 3 図 の左端の 0 ， 2 は第 2 図 の そ れ と 同
—で あ り 、 最初 に 子局 に対す る デー タ 要求 DRQ2 と そ れ に基 く デー タ 送信 DOT2の タ イ ム チ ャ ー ト 力 描 かれて い る カ こ れは第 2，図 で説明 し た の と 全 く 同 じ 動作で あ る
そ し て時刻設定の 時点 （ 例 え ば 1 曰 1 回午前 0 時 ） が近付 く と 、 親局 0 の 演算処理回路 CPUDは 設 定すべ き 時刻 t o 〔 例 え ば午前 0 時 0 分 0 秒 0 ミ リ 秒 ） を符号化 し た 時刻設定符号 TS E を 送 信す る 各子局 1 お よ び 2 は こ れ を 受信 し 演算処理 回 路
CPUxお よ び CPU2は 設定すべ き 時刻 to を 記憶 し て 次 に到来す る 設定指令信号 S ET を待機す る 。 親局 0 の 演算処理 回路 CPUQは 親時計 回 路 C L。 の 出 力 を 監 視 し 、 to の 時点 に 設定指令信号 S ET を 発す る 。 設 定指令信号 S ET は 伝送遅れ時間 の後、 即 ち 時刻 to + τ , に子局 1 お よ び時刻 to +て2 に 子局 2 に到着 し 、 こ の 到着 に よ り 演算処理 回路 CPUiお よ び CPU2 は 夫 々 子時計 回路 C L! お よ び CL2 を 時 刻 to + τ , お よ び to +て 2 に 設定す る 。 丄 お よ び て 2 の 値 は 予 め 測 定 し た 上で夫 々.演算処理 回 路 CPUiお よ び CPU2 の 記 億部 に 入れ て お け ば そ れ ら を 加算す る こ と に よ り 容易 に 設定す る こ と が で き る 。
以上 に よ り 親時計 と 各子時計 の 同 期 が行な わ れ . 以下 は 第 3 図後半 に 図示 の よ う に通常 の デー タ 要' 求、 送信の 動作や必要 に 応 じ 制 ^ の 動作が行 な わ れ る 。
上記 は 単 に子時計 の 時刻 設定 を 行 な う の み で あ る が、 設定指令信号が雑音等 の た め 正 し く 伝送 さ れ な い と 正 し い 時刻 の 設定が行 な わ れ な い の で 、 こ れ を 判定 し 、 結果 を 親局 に 返信 し て 必要 な 場合 は再度時刻 設定の 動作 を 行な わ せ る こ と も 可能で あ る
第 4 図 は こ の場合の 動作 を 示す タ ィ ム チ ヤ ー ト で あ る
時刻設定符号 (to) の送受信迄 は 第 3 図 と 同 じ で あ る が、 設定指令信号 BTが単純な パ ル ス で は な く 予め 定 め た ビ ッ ト ノヽ。 タ ー ン （ 例 え ば 1 〇 1 〇 1 〇 1 ) と な っ て い る 。 各子局 1 お よ び 2 で は こ の ビ ッ ト パ タ ー ン の最初の ビ ッ ト の立上 り 時点で子時 計回路 お よ び C L2 の 設定 を 行な う が、 引続 き 符号送受信 回路 Τ¾ お よ び TR2 に よ り 受信 さ れ る ビ ッ ト パ タ ー ン を 演算処理回 路 CPU お よ び CPU2が 予 め 定 め た ビ ッ ト パ タ ー ンで あ る か否力 > を 照合 し 判定結果が良好で あ れば子時計設定の 時点が正 し かっ た と 判定す る 。 読い て 親局 0 か ら 各子局 1 お よ び 2 に順次設定が良好か否か を 照合す る 符号 0¾？ OK2 ？ を 送信 し 、 各子局 は判定結果 0¾ 、 0Κ2 を返信す る 。 全て良好で あ れ ば第 4 図最後の よ う に通常の 動作 に移 り 、 否の 局があ れば再度設定動 作 を繰返す
第 4 図 の 動作 を行な わ せれ ば 更 に信頼度の高
OMPI WIPO い装置 を 得 る こ と 力 > 'で き る 。 '
な お 、 第 1 図 、 第 2 図 、 第 3 図 お よ び第 4 図 は こ の 発 明 の 構成お よ び動作 を 分 り 易 く 説 明す る た め に挙 げた 1 例 で あ り 、 子局 カ' 2 ケ 所 よ り 多 い場 合 や 、 子局 の デ ー タ 信号 を 親局 か ら の要求に よ ら ず常時 サ イ ク リ ッ ク に送信す る 方式に お い て も 、 ま た 信号伝送路 は 第 1 図 の よ う に 子局 1 カゝ ら 2 へ と 順次接続で な く 親局 0 か ら 子局 2 夫 々 へ放 射状 に布設 さ れ て い る 場 合 に お い て も 遼用 で き る こ と は 勿論 で あ る 。
さ ら に第 3 図 の 設定指令信号 SET は そ © 立 上 り の 時点 に 情報があ る の で 、 逆 に 時刻設定符号 TSE の 最後の ビ ッ ト を 延長 し て toの 時点 で落 し 、 こ れ を 設定指令信号 と す る こ と も 可能 で あ る 。
以上 の 説 明 よ り 明 ら か な よ う に 、 こ の 発 明 に よ れ ば 、 従来 の遠方監視制 御装置 と 同 一 の 信号伝送 路 と 符号送受信 回 路 を 使用 し て 親 局〜 子局 間 の 時 計 回路 の 同期 を と る 機能 を も た せ る こ と カ 'で き る 産業上 の利用 可能性
こ の 発明 は 、 電力系 統の 各機器 の遠方監視制御 等 に利用 で き る
霍^-
OMPI WIPO" ,ν Τ10

Claims

請 求 の 範 囲
(1) 子局 に 設 け ら れ た 機器 を 親局 か ら 制御 お よ び 監視す る も の に おい て 、 所定の 伝送遅れ時間 特性 を 有 し 、 親局 と 子局 と の 間 の信号 を 伝送す る 信号 伝送路、 親局 お よ び子局 に 設 け ら れ て 上記信号伝 送路 と の信号の送受信 を お こ な う 送受信回路、 な ら び に親局 と 子局 と を 時間 的 に 同 期 さ せ る た め に 親局 お よ び子局 に設 け ら れた 時計 回路 を 備 え 、 親 局 の 時計 回路が所定時刻 に達す る と 親局か ら 時刻 設定信号 を 送信 し て子局 の 睹計 回路 を 上記所定時 刻 よ り 上記伝送遅れ時間後に設定す る こ と を 特徴 と す る 遠方監視制 御装置。
(2) 子局 に 設 け ら れ た 機藩 を 親局 カゝ ら 制御お よ び 監視す る も の にお い て 、 所定の 伝送遅れ時間特性 を 有 し 、 親局 と 子局 と の 間 の 信号 を伝送す る 信号 伝送路 、 親局 お よ び子局 に設 け ら れて上記信号伝 送路 と の 信号の受送信 を お こ な う 送受信 回路、 な ら び に 親局 と 子局 と を 時間 的 に 同 期 さ せ る た め に 親局 お よ び子局 に 設 け ら れた 時間 回 路 を 億え 、 親 局の 時間 回路が所定時刻 に達す る と 親局 か ら 所定 の バ タ 一 ン の 時刻 設定信号 を 送信 し て 子局 の 時計 回 路 を 上記所定時刻 よ り 上記伝送遅れ 時 間 後 に 設 定す る と と も に 、 上記時刻 設定信号が所定の バ タ ー ンで あ る か否か を 判別 し そ の 結果 を 親局 に 送信 す る こ と を 特徵 と す る 遠方監視制 御装置。
PCT/JP1981/000284 1980-10-16 1981-10-15 Remote supervisory control unit WO1982001438A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP80/145495801016 1980-10-16
JP55145495A JPS5769496A (en) 1980-10-16 1980-10-16 Remote controller

Publications (1)

Publication Number Publication Date
WO1982001438A1 true WO1982001438A1 (en) 1982-04-29

Family

ID=15386576

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1981/000284 WO1982001438A1 (en) 1980-10-16 1981-10-15 Remote supervisory control unit

Country Status (4)

Country Link
JP (1) JPS5769496A (ja)
CH (1) CH660087A5 (ja)
DE (1) DE3152447C2 (ja)
WO (1) WO1982001438A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176433A (en) * 1981-04-22 1982-10-29 Omron Tateisi Electronics Co Absolute time synchronizing system for decentralized processing system
JPS60239819A (ja) * 1984-05-15 1985-11-28 Fuji Xerox Co Ltd 情報処理装置用時刻補正装置
JPS6192057A (ja) * 1984-10-11 1986-05-10 Casio Comput Co Ltd 無線通信方式
DE3751571T2 (de) * 1986-05-20 1996-04-11 Mitsubishi Electric Corp Verfahren zur Synchronisation der Echtzeituhren in einem Datenübertragungssystem.
JPS6363238A (ja) * 1986-09-04 1988-03-19 Matsushita Commun Ind Co Ltd ネツトワ−クシステムの時刻合わせ装置
JPH0668799B2 (ja) * 1987-03-02 1994-08-31 三菱電機株式会社 遠方監視制御方式
JPH0546364Y2 (ja) * 1987-06-15 1993-12-03
JPH01144887A (ja) * 1987-12-01 1989-06-07 Nec Corp テレメータシステムの観測局装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5098721A (ja) * 1973-12-27 1975-08-06
JPS5026322B1 (ja) * 1970-07-30 1975-08-30
JPS5188258A (en) * 1975-01-31 1976-08-02 Tsushineiseio mochiitajikokusochidokihoshiki
JPS5354682A (en) * 1976-10-27 1978-05-18 Hitachi Ltd Information transfer device
JPS5599630A (en) * 1979-01-25 1980-07-29 Toshiba Corp Time correction method
JPS56116199A (en) * 1980-02-18 1981-09-11 Mitsubishi Electric Corp Remoteecontrolling controller

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2154696B2 (de) * 1971-11-04 1974-07-04 Robert Bosch Elektronik Gmbh, 1000 Berlin Und 7000 Stuttgart Verfahren zum drahtlosen Steuern von mindestens zwei Objekten
DE2154697C3 (de) * 1971-11-04 1974-08-22 Robert Bosch Elektronik Gmbh, 1000 Berlin Und 7000 Stuttgart Verfahren und Vorrichtung zum drahtlosen Steuern von mindestens zwei Objekten

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5026322B1 (ja) * 1970-07-30 1975-08-30
JPS5098721A (ja) * 1973-12-27 1975-08-06
JPS5188258A (en) * 1975-01-31 1976-08-02 Tsushineiseio mochiitajikokusochidokihoshiki
JPS5354682A (en) * 1976-10-27 1978-05-18 Hitachi Ltd Information transfer device
JPS5599630A (en) * 1979-01-25 1980-07-29 Toshiba Corp Time correction method
JPS56116199A (en) * 1980-02-18 1981-09-11 Mitsubishi Electric Corp Remoteecontrolling controller

Also Published As

Publication number Publication date
JPS5769496A (en) 1982-04-28
CH660087A5 (de) 1987-03-13
DE3152447T1 (ja) 1982-11-18
DE3152447C2 (de) 1987-09-24

Similar Documents

Publication Publication Date Title
US3927404A (en) Time division multiple access communication system for status monitoring
EP0188117B1 (en) System for adjusting signal transmission timing in time-division multiplexing signal transmission
EP0092237B1 (en) Repeater station for use in a radio relay system to protect time deviations of time slots
KR20010022555A (ko) 자동 어드레스 할당 방법, 자동 어드레스 할당을 위한 버스 시스템 및 상기 방법의 범주에서 버스 시스템에 사용될 수 있는 통신 스테이션
KR20000002198A (ko) 양 방향 전력선 통신을 이용한 원격제어장치 및 그 제어방법
JPH0668799B2 (ja) 遠方監視制御方式
WO1982001438A1 (en) Remote supervisory control unit
EP0071367B1 (en) Self-sequencing data bus allocation system
KR910005999B1 (ko) 통신제어방식
ES8507753A1 (es) Procedimiento y aparato de telecontrol para transmision de datos en lineas fisicas
KR100201209B1 (ko) 텔레미터. 텔레콘트롤시스템
US4510600A (en) Digital signal transmission system
JPS634379B2 (ja)
EP0173348B1 (en) Method of implementing burst acquisition control in tdma system
JPS6342920B2 (ja)
EP0216379B1 (en) Communication method and equipment therefor
SU955167A1 (ru) Устройство дл контрол и передачи информации
JPS5828997B2 (ja) 監視制御方式
US6944693B2 (en) Method for centrally setting data rate in a data transmission facility and a device for centrally setting data rates
JPS58127439A (ja) 光デ−タ入出力装置
JPH0715419A (ja) 機器の制御装置
KR100225043B1 (ko) 인터럽트를 이용한 다중 직렬통신방법 및 직렬통신장치
JPS62171349A (ja) 通信制御装置
SU1084846A1 (ru) Устройство дл контрол работы технологического оборудовани
JPH0252899B2 (ja)

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): CH DE US

RET De translation (de og part 6b)

Ref document number: 3152447

Country of ref document: DE

Date of ref document: 19821118

WWE Wipo information: entry into national phase

Ref document number: 3152447

Country of ref document: DE