TWM650486U - 訊號轉換裝置 - Google Patents

訊號轉換裝置 Download PDF

Info

Publication number
TWM650486U
TWM650486U TW112209416U TW112209416U TWM650486U TW M650486 U TWM650486 U TW M650486U TW 112209416 U TW112209416 U TW 112209416U TW 112209416 U TW112209416 U TW 112209416U TW M650486 U TWM650486 U TW M650486U
Authority
TW
Taiwan
Prior art keywords
bit
circuit
low
input signal
signal
Prior art date
Application number
TW112209416U
Other languages
English (en)
Inventor
蔡國華
陳宗澧
游哲豪
張燊豪
戴尼許 馬哈茂德
Original Assignee
緯穎科技服務股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 緯穎科技服務股份有限公司 filed Critical 緯穎科技服務股份有限公司
Priority to TW112209416U priority Critical patent/TWM650486U/zh
Publication of TWM650486U publication Critical patent/TWM650486U/zh

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

一種訊號轉換裝置，包含中高位元電路、降壓電路、低位元電路及低位元路徑判斷電路。中高位元電路用以比較輸入訊號及高參考訊號以產生高位元，及依據高位元決定是否產生中位元。降壓電路耦接於中高位元電路，用以對輸入訊號進行降壓以產生降壓訊號。低位元電路用以將輸入訊號及降壓訊號二者中之一者與低參考訊號進行比較以產生低位元。低位元路徑判斷電路耦接於中高位元電路、降壓電路及低位元電路，用以依據高位元或中位元而使輸入訊號傳遞至降壓電路或低位元電路。

Description

訊號轉換裝置
本揭露關於電路，特別是一種訊號轉換裝置。
電腦系統在各種領域中都有廣泛用途，包含輸入輸出、控制、算數邏輯、記憶等。當使用需求增加時，電腦系統可透過擴充卡擴展或升級功能。在相關技術中，電腦系統的主板(motherboard)會在擴充插槽上設置許多不同應用或是不同版本的擴充卡，而為使主板能夠區分各個擴充卡，需在擴充插槽上預留多個輸入/輸出(input/output，IO)腳位，例如，擴充卡的張數或版本數共八種，則需預留三個IO腳位，以讓主板透過三個IO腳位所提供的訊號來辨別各擴充卡。然而，預留的多個IO腳位會造成多餘的耗費。在其他相關技術中，電腦系統會使用類比數位轉換器(analog to digital converter，ADC)來辨別不同的擴充卡。但是，ADC的價格昂貴，會造成製造成本增加。
本揭露實施例提供一種訊號轉換裝置，包含中高位元電路、降壓電路、低位元電路及低位元路徑判斷電路。中高位元電路用以比較輸入訊號及高參考訊號以產生高位元，及依據高位元決定是否產生中位元。降壓電路耦接於中高位元電路，用以對輸入訊號進行降壓以產生降壓訊號。低位元電路用以將輸入訊號及降壓訊號二者中之一者與低參考訊號進行比較以產生低位元。低位元路徑判斷電路耦接於中高位元電路、降壓電路及低位元電路，用以依據高位元或中位元而使輸入訊號傳遞至降壓電路或低位元電路。
第1圖係為本揭露實施例中之一種電腦系統1的方塊圖。電腦系統1可為個人電腦或伺服器。電腦系統1可包含主板(motherboard)10及擴充卡12。主板10可具有擴充插槽（未繪出），及可經由擴充插槽耦接於擴充卡12。擴充卡12可插入主板10的擴充插槽，用以擴展或升級硬體功能，使得電腦系統1的功能得以靈活擴展，並提升用戶的使用體驗。擴充卡12可適用於不同應用或具有不同版本。例如，擴充卡12可為顯示卡、聲音卡、網路卡、通用序列匯流排(universal serial bus，USB)擴充卡、或快捷週邊組件互連介面(peripheral component interconnect express，PCI-E)擴充卡。擴充卡12可傳送輸入訊號VIN至主板10，以使主板10依據輸入訊號VIN辨別擴充卡12的應用及版本。輸入訊號VIN可具有電壓準位，且可對應擴充卡12的應用及/或版本。例如，輸入訊號VIN的電壓準位可為0伏特(volt，V)、0.6V、1V、1.8V、2.4V及3.2V中之一者，並分別對應不同應用及/或不同版本的擴充卡12。
主板10可包含訊號轉換裝置102及積體電路(integrated circuit，IC)100。在一些實施例中，IC 100可為基板管理控制器(baseboard management controller，BMC)、複雜可程式邏輯裝置（complex programmable logic device，CPLD）、或其他可監控電腦系統1的硬體元件，但不限於此。訊號轉換裝置102可從擴充卡12接收輸入訊號VIN以輸出一組數位訊號至IC 100，該組數位訊號可包含高位元HB、中位元MB及低位元LB，但不限於此。在一些實施例中，輸入訊號VIN可包含其他電壓準位、該組數位訊號亦可包含其他數量的位元。輸入訊號VIN及該組數位訊號的對應關係可如以下表格1所示：
表格 1
VIN(V) HB MB LB
3.2 1 X 1
2.4 1 X 0
1.8 0 1 1
1 0 1 0
0.6 0 0 1
0 0 0 0
在表格1中，高位元HB及低位元LB可為邏輯”1”或邏輯”0”，且中位元MB可為邏輯”1”、邏輯”0”或邏輯”X”(隨意(don’t care))。IC 100可讀取該組數位訊號以辨別擴充卡12的應用及/或版本，及進行相應的訊號處理。由於主板10僅需擴充插槽中的1個輸入/輸出(input/output，IO)腳位即可接收輸入訊號VIN，故可減少IO腳位的耗費，且訊號轉換裝置102的成本低於類比數位轉換器(analog to digital converter，ADC)，因此還可降低整體製造成本。
第2圖係為第1圖中之訊號轉換裝置102的方塊圖。訊號轉換裝置102可包含中高位元電路20、低位元路徑判斷電路22、降壓電路24及低位元電路26。低位元路徑判斷電路22可耦接於中高位元電路20，降壓電路24可耦接於中高位元電路20及低位元路徑判斷電路22，且低位元電路26可耦接於低位元路徑判斷電路22及降壓電路24。
中高位元電路20可比較輸入訊號VIN及高參考訊號以產生高位元HB，及依據高位元HB決定是否產生中位元MB。高參考訊號可具有電壓準位，且可介於輸入訊號VIN的次高電壓準位(例如2.4V)及第三高電壓準位(例如1.8V)之間。例如，高參考訊號可為2.1V。在一些實施例中，若輸入訊號VIN超出高參考訊號，中高位元電路20可輸出邏輯”1”作為高位元HB；而若輸入訊號VIN未超出高參考訊號，中高位元電路20可輸出邏輯”0”作為高位元HB。在一些實施例中，若高位元HB為邏輯”1”，中高位元電路20可不產生中位元MB；而若高位元HB為邏輯”0”，中高位元電路20可決定要產生中位元MB，及比較輸入訊號VIN及中參考訊號以產生中位元MB。中參考訊號可具有電壓準位，且可介於輸入訊號VIN的次低電壓準位(例如0.6V)及第三低電壓準位(例如1V)之間。例如，中參考訊號可為0.9V。在一些實施例中，若輸入訊號VIN超出中參考訊號，中高位元電路20可輸出邏輯”1”作為中位元MB；而若輸入訊號VIN未超出中參考訊號，中高位元電路20可輸出邏輯”0”作為中位元MB。
低位元路徑判斷電路22可依據高位元HB或中位元MB而使輸入訊號VIN傳遞至降壓電路24或低位元電路26。在一些實施例中，若中位元MB為邏輯”1”，低位元路徑判斷電路22可使輸入訊號VIN傳遞至降壓電路24；而若中位元MB為邏輯”0”，低位元路徑判斷電路22可使輸入訊號VIN傳遞至低位元電路26。在另一些實施例中，若高位元HB為邏輯”1”，低位元路徑判斷電路22可使輸入訊號VIN傳遞至降壓電路24；而若高位元HB為邏輯”0”，低位元路徑判斷電路22可使輸入訊號VIN傳遞至低位元電路26。在另一些實施例中，若高位元HB或中位元MB為邏輯”1”，低位元路徑判斷電路22可使輸入訊號VIN傳遞至降壓電路24；而若高位元HB及中位元MB皆不為邏輯”1”(即高位元HB及中位元MB皆為邏輯”0”)，則低位元路徑判斷電路22可使輸入訊號VIN傳遞至低位元電路26。降壓電路24可對輸入訊號VIN進行降壓以產生降壓訊號VIN’。降壓訊號VIN’可具有電壓準位。低位元電路26可將輸入訊號VIN及降壓訊號VIN’二者中之一者與低參考訊號進行比較以產生低位元LB。低參考訊號可具有電壓準位，且可介於輸入訊號VIN的最低電壓準位(例如0V)及次低電壓準位(例如0.6V)之間。例如，低參考訊號可為0.5V。在一些實施例中，若輸入訊號VIN超出低參考訊號，低位元電路26可輸出邏輯”1”作為低位元LB；而若輸入訊號VIN未超出低參考訊號，低位元電路26可輸出邏輯”0”作為低位元LB。
第3圖係為第2圖中之訊號轉換裝置102的操作方法300的流程圖。操作方法300包含步驟S302至S310，用以將輸入訊號VIN轉換為高位元HB、中位元MB及低位元LB。任何合理的技術變更或是步驟調整都屬於本揭露所揭露的範疇。步驟S302至S310的詳細內容如下所述：
步驟S302:  中高位元電路20比較輸入訊號VIN及高參考訊號以產生高位元HB，及依據高位元HB決定是否產生中位元MB；
步驟S304:  低位元路徑判斷電路22判斷高位元HB或中位元MB是否為1？若是，繼續步驟S306；若否，繼續步驟S310；
步驟S306:  降壓電路24對輸入訊號VIN進行降壓以產生降壓訊號VIN’；繼續步驟S308；
步驟S308:  低位元電路26將降壓訊號VIN’與低參考訊號進行比較以產生低位元LB；
步驟S310:  低位元電路26將輸入訊號VIN與低參考訊號進行比較以產生低位元LB。
操作方法300的細節可於前面段落找到，在此不再贅述。
第4圖係為第2圖中之訊號轉換裝置102的電路圖。訊號轉換裝置102可包含高位元比較器U1、中位元比較器U2、低位元比較器U3、電位轉換器(level shifter)L1及L2、電晶體M1至M4、反相器I1及I2、及二極體電路D1及D2。
中高位元電路20可包含高位元比較器U1及中位元比較器U2、電位轉換器L1、反相器I2及電晶體M1。高位元比較器U1包含正向輸入端，用以接收輸入訊號VIN；反向輸入端，用以接收高參考訊號(例如2.1V)；供電端，用以接收供電電壓(例如3.3V)；及輸出端，用以產生高位元HB。電位轉換器L1包含輸入端，耦接於高位元比較器U1的輸出端；及輸出端。電位轉換器L1可將其輸入端的3.3V電壓轉換為5V電壓，並於其輸出端進行輸出。反相器I2包含輸入端，耦接於電位轉換器L1的輸出端；及輸出端。電晶體M1可包含控制端，耦接於反相器I2的輸出端；第一端，用以接收輸入訊號VIN；及第二端。中位元比較器U2包含正向輸入端，耦接於電晶體M1的第二端，用以接收輸入訊號VIN；反向輸入端，用以接收中參考訊號(例如0.9V)；供電端，用以接收供電電壓(例如3.3V)；及輸出端，用以產生中位元MB。在一些實施例中，中高位元電路20可拆成中位元電路及高位元電路，其中高位元電路可包含高位元比較器U1，中位元電路可包含中位元比較器U2、電位轉換器L1、反相器I2及電晶體M1。
低位元路徑判斷電路22可包含電位轉換器L2、電晶體M2至M4及反相器I1。電位轉換器L2包含輸入端，耦接於中位元比較器U2的輸出端；及輸出端。電位轉換器L2可將其輸入端的3.3V電壓轉換為5V電壓，並於其輸出端進行輸出。電晶體M2可包含控制端，耦接於電位轉換器L2的輸出端；第一端，耦接於電晶體M1的第二端；及第二端。反相器I1包含輸入端，耦接於電位轉換器L2的輸出端；及輸出端。電晶體M3可包含控制端，耦接於反相器I1的輸出端；第一端，耦接於電晶體M1的第二端；及第二端。電晶體M4可包含控制端，耦接於電位轉換器L1的輸出端；第一端，用以接收輸入訊號VIN；及第二端。
降壓電路24可包含二極體電路D1及D2。二極體電路D2包含第一端，耦接於電晶體M4的第二端，用以接收輸入訊號VIN；及第二端，用以輸出降壓訊號VIN’。二極體電路D1包含第一端，耦接於電晶體M2的第二端，用以接收輸入訊號VIN；及第二端，用以輸出降壓訊號VIN’。二極體電路D2的壓降可大於二極體電路D1的壓降。例如，二極體電路D2可包含4個串聯的二極體，以提供2.4V的壓降，二極體電路D1可包含1個二極體，以提供0.6V的壓降。
低位元電路26可包含低位元比較器U3。低位元比較器U3包含正向輸入端，耦接於電晶體M3的第二端、二極體電路D1的第二端及二極體電路D2的第二端，用以接收輸入訊號VIN及降壓訊號VIN’二者中之一者；反向輸入端，用以接收低參考訊號(例如0.5V)；供電端，用以接收供電電壓(例如3.3V)；及輸出端，用以產生低位元LB。
在一些實施例中，輸入訊號VIN、高參考訊號、中參考訊號、低參考訊號及供電電壓的電壓準位可依實際應用或設計要求而定。在一些實施例中，比較器之數量、電位轉換器L1及/或電位轉換器L2之設置及其轉換電壓的電壓準位可依實際應用或設計要求而定。在一些實施例中，電晶體M1至M4可為N通道金屬氧化物半導體（N-channel metal oxide semiconductor，NMOS）電晶體，電晶體M1至M4的控制端可為閘極端，第一端可為汲極端及第二端可為源極端。
以下討論訊號轉換裝置102的運作，請一併參考表格1。若輸入訊號VIN為3.2V，由於輸入訊號VIN超出高參考訊號(3.2V＞2.1V)，高位元比較器U1會輸出邏輯”1”作為高位元HB，電位轉換器L1會將其輸入端的3.3V電壓轉換為5V電壓後輸出，使電晶體M4導通，從而將輸入訊號VIN傳遞至二極體電路D2，二極體電路D2會據以產生降壓訊號VIN’(0.8V)。電晶體M1因反相器I2而截止，中位元比較器U2則會據以輸出邏輯”X”作為中位元MB。由於降壓訊號VIN’超出低參考訊號(0.8V＞0.5V)，低位元比較器U3會輸出邏輯”1”作為低位元LB。
若輸入訊號VIN為2.4V，由於輸入訊號VIN超出高參考訊號(2.4V＞2.1V)，高位元比較器U1會輸出邏輯”1”作為高位元HB，電位轉換器L1會將其輸入端的3.3V電壓轉換為5V電壓後輸出，使電晶體M4導通，從而將輸入訊號VIN傳遞至二極體電路D2，二極體電路D2會據以產生降壓訊號VIN’(0V)。電晶體M1因反相器I2而截止，中位元比較器U2則會據以輸出邏輯”X”作為中位元MB。由於降壓訊號VIN’未超出低參考訊號(0V＜0.5V)，低位元比較器U3會輸出邏輯”0”作為低位元LB。
若輸入訊號VIN為1.8V，由於輸入訊號VIN未超出高參考訊號(1.8V＜2.1V)，高位元比較器U1會輸出邏輯”0”作為高位元HB，電位轉換器L1會輸出0V電壓，使電晶體M4截止，二極體電路D2不會產生降壓訊號VIN’。電晶體M1因反相器I2而導通，從而將輸入訊號VIN傳遞至中位元比較器U2的正向輸入端。由於輸入訊號VIN超出中參考訊號(1.8V＞0.9V)，中位元比較器U2會輸出邏輯”1”作為中位元MB。電位轉換器L2會將其輸入端的3.3V電壓轉換為5V電壓後輸出，使電晶體M2導通，電晶體M3因反相器I1而截止。輸入訊號VIN透過電晶體M2傳遞至二極體電路D1的第一端，二極體電路D1則會據以產生降壓訊號VIN’(1.2V)。由於降壓訊號VIN’超出低參考訊號(1.2V＞0.5V)，低位元比較器U3會輸出邏輯”1”作為低位元LB。
若輸入訊號VIN為1V，由於輸入訊號VIN未超出高參考訊號(1V＜2.1V)，高位元比較器U1會輸出邏輯”0”作為高位元HB，電位轉換器L1會輸出0V電壓，使電晶體M4截止，二極體電路D2不會產生降壓訊號VIN’。電晶體M1因反相器I2而導通，從而將輸入訊號VIN傳遞至中位元比較器U2的正向輸入端。由於輸入訊號VIN超出中參考訊號(1V＞0.9V)，中位元比較器U2會輸出邏輯”1”作為中位元MB。電位轉換器L2會將其輸入端的3.3V電壓轉換為5V電壓後輸出，使電晶體M2導通，電晶體M3因反相器I1而截止。輸入訊號VIN透過電晶體M2傳遞至二極體電路D1的第一端，二極體電路D1則會據以產生降壓訊號VIN’(0.4V)。由於降壓訊號VIN’未超出低參考訊號(0.4V＜0.5V)，低位元比較器U3會輸出邏輯”0”作為低位元LB。
若輸入訊號VIN為0.6V，由於輸入訊號VIN未超出高參考訊號(0.6V＜2.1V)，高位元比較器U1會輸出邏輯”0”作為高位元HB，電位轉換器L1會輸出0V電壓，使電晶體M4截止，二極體電路D2不會產生降壓訊號VIN’。電晶體M1因反相器I2而導通，從而將輸入訊號VIN傳遞至中位元比較器U2的正向輸入端。由於輸入訊號VIN未超出中參考訊號(0.6V＜0.9V)，中位元比較器U2會輸出邏輯”0”作為中位元MB。電位轉換器L2會輸出0V電壓，使電晶體M2截止，二極體電路D1不會產生降壓訊號VIN’。電晶體M3因反相器I1而導通，輸入訊號VIN透過電晶體M3傳遞至低位元比較器U3的正向輸入端。由於輸入訊號VIN超出低參考訊號(0.6V＞0.5V)，低位元比較器U3會輸出邏輯”1”作為低位元LB。
若輸入訊號VIN為0V，由於輸入訊號VIN未超出高參考訊號(0V＜2.1V)，高位元比較器U1會輸出邏輯”0”作為高位元HB，電位轉換器L1會輸出0V電壓，使電晶體M4截止，二極體電路D2不會產生降壓訊號VIN’。電晶體M1因反相器I2而導通，從而將輸入訊號VIN傳遞至中位元比較器U2的正向輸入端。由於輸入訊號VIN未超出中參考訊號(0V＜0.9V)，中位元比較器U2會輸出邏輯”0”作為中位元MB。電位轉換器L2會輸出0V電壓，使電晶體M2截止，二極體電路D1不會產生降壓訊號VIN’。電晶體M3因反相器I1而導通，輸入訊號VIN透過電晶體M3傳遞至低位元比較器U3的正向輸入端。由於輸入訊號VIN未超出低參考訊號(0V＜0.5V)，低位元比較器U3會輸出邏輯”0”作為低位元LB。
本揭露的訊號轉換裝置102依據輸入訊號VIN輸出一組數位訊號，因此主板10僅需擴充插槽中的1個IO腳位即可辨別擴充卡的應用及/或版本，不僅可減少IO腳位的耗費，亦可降低整體製造成本。
1:電腦系統 10:主板 100:積體電路(IC) 102:訊號轉換裝置 12:擴充卡 20:中高位元電路 22:低位元路徑判斷電路 24:降壓電路 26:低位元電路 300:操作方法 D1、D2:二極體電路 HB:高位元 I1、I2:反相器 L1、L2:電位轉換器 LB:低位元 M1至M4:電晶體 MB:中位元 S302至S310:步驟 U1:高位元比較器 U2:中位元比較器 U3:低位元比較器 VIN:輸入訊號 VIN’:降壓訊號
第1圖係為本揭露實施例中之一種電腦系統的方塊圖。 第2圖係為第1圖中之訊號轉換裝置的方塊圖。 第3圖係為第2圖中之訊號轉換裝置的操作方法的流程圖。 第4圖係為第2圖中之訊號轉換裝置的電路圖。
102:訊號轉換裝置
20:中高位元電路
22:低位元路徑判斷電路
24:降壓電路
26:低位元電路
HB:高位元
LB:低位元
MB:中位元
VIN:輸入訊號
VIN’:降壓訊號

Claims (10)

  1. 一種訊號轉換裝置，包含： 一中高位元電路，用以比較一輸入訊號及一高參考訊號以產生一高位元，及依據該高位元決定是否產生一中位元； 一降壓電路，耦接於該中高位元電路，用以對該輸入訊號進行降壓以產生一降壓訊號； 一低位元電路，用以將該輸入訊號及該降壓訊號二者中之一者與一低參考訊號進行比較以產生一低位元；及 一低位元路徑判斷電路，耦接於該中高位元電路、該降壓電路及該低位元電路，用以依據該高位元或該中位元而使該輸入訊號傳遞至該降壓電路或該低位元電路。
  2. 如請求項1所述之訊號轉換裝置，其中若該高位元為邏輯”1”，該中高位元電路不產生該中位元。
  3. 如請求項1所述之訊號轉換裝置，其中若該高位元為邏輯”0”，該中高位元電路比較該輸入訊號及一中參考訊號以產生該中位元。
  4. 如請求項3所述之訊號轉換裝置，其中該中高位元電路包含： 一中位元比較器，包含： 一正向輸入端，用以接收該輸入訊號； 一反向輸入端，用以接收該中參考訊號；及 一輸出端，用以產生該中位元。
  5. 如請求項3所述之訊號轉換裝置，其中若該中位元為邏輯”1”，該低位元路徑判斷電路使該輸入訊號傳遞至該降壓電路。
  6. 如請求項3所述之訊號轉換裝置，其中若該中位元為邏輯”0”，該低位元路徑判斷電路使該輸入訊號傳遞至該低位元電路。
  7. 如請求項1所述之訊號轉換裝置，其中該中高位元電路包含： 一高位元比較器，包含一正向輸入端，用以接收該輸入訊號；一反向輸入端，用以接收該高參考訊號；及一輸出端，用以產生該高位元。
  8. 如請求項1所述之訊號轉換裝置，其中該降壓電路包含一二極體電路，包含一第一端，用以接收該輸入訊號；及一第二端，用以輸出該降壓訊號。
  9. 如請求項1所述之訊號轉換裝置，其中該低位元電路包含： 一低位元比較器，包含一正向輸入端，用以接收該輸入訊號及該降壓訊號二者中之一者；一反向輸入端，用以接收該低參考訊號；及一輸出端，用以產生該低位元。
  10. 如請求項1所述之訊號轉換裝置，其中若該高位元為邏輯”1”，該低位元路徑判斷電路使該輸入訊號傳遞至該降壓電路。
TW112209416U 2023-09-01 2023-09-01 訊號轉換裝置 TWM650486U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW112209416U TWM650486U (zh) 2023-09-01 2023-09-01 訊號轉換裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112209416U TWM650486U (zh) 2023-09-01 2023-09-01 訊號轉換裝置

Publications (1)

Publication Number Publication Date
TWM650486U true TWM650486U (zh) 2024-01-11

Family

ID=90456194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112209416U TWM650486U (zh) 2023-09-01 2023-09-01 訊號轉換裝置

Country Status (1)

Country Link
TW (1) TWM650486U (zh)

Similar Documents

Publication Publication Date Title
KR100247256B1 (ko) 반도체 집적회로 장치
CN106664270B (zh) 数据通信系统、数据通信装置以及传感器装置
JP2005514595A5 (zh)
JPH10163854A (ja) レベルコンバータ及び半導体装置
US6769044B2 (en) Input/output interface and semiconductor integrated circuit having input/output interface
WO2018055666A1 (ja) インターフェース回路
US20030038673A1 (en) Semiconductor device
TWM650486U (zh) 訊號轉換裝置
US20080148091A1 (en) Signal bus, multilevel input interface and information processor
US10438668B2 (en) Power supply management device and memory system
JP3555076B2 (ja) 多値記憶半導体記憶装置の読み出し回路
US11502877B2 (en) Signal transmitting device, signal receiving device, transmitting and receiving system using the signal transmitting and receiving devices, and transmitting and receiving method
JP2021068930A (ja) 半導体集積回路およびコントローラ
US20140210537A1 (en) Electronic device
JP2016139921A (ja) 出力回路及び集積回路
KR20220120877A (ko) 신호 전송 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
EP1094396A2 (en) Bus system suitable for increasing transmission speed
JP7395390B2 (ja) 半導体装置
TWI740632B (zh) 電腦裝置及電源閘控電路
CN217563319U (zh) 主板电路及电路系统
WO2022217575A1 (zh) 一种低损耗运算电路及其运行方法
US11675403B2 (en) Electronic circuit for outputting voltage based on a plurality of input voltages
JP2007274741A (ja) レベル判定回路
KR100336041B1 (ko) 자동 클럭 딜레이 검출 및 초기 파라미터 셋팅 특성을 가진 클럭 포워딩 회로
JP2004078717A (ja) セルライブラリデータベース、並びにこれを用いた集積回路のタイミング検証システム及び耐電圧検証システム