TWM649641U - 整合式線圈模組 - Google Patents

整合式線圈模組 Download PDF

Info

Publication number
TWM649641U
TWM649641U TW112207598U TW112207598U TWM649641U TW M649641 U TWM649641 U TW M649641U TW 112207598 U TW112207598 U TW 112207598U TW 112207598 U TW112207598 U TW 112207598U TW M649641 U TWM649641 U TW M649641U
Authority
TW
Taiwan
Prior art keywords
electrode
flange
iron core
plate body
coil
Prior art date
Application number
TW112207598U
Other languages
English (en)
Inventor
謝明諺
楊祥忠
申寶琳
羅偉軒
Original Assignee
西北臺慶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西北臺慶科技股份有限公司 filed Critical 西北臺慶科技股份有限公司
Priority to TW112207598U priority Critical patent/TWM649641U/zh
Publication of TWM649641U publication Critical patent/TWM649641U/zh

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

一種整合式線圈模組,其包含:一基板;數個電感元件,該電感元件設於基板上,該各個電感元件之間設有間距,該電感元件包含一鐵芯,該鐵芯繞設有第一線圈及第二線圈,該鐵芯兩側設有第一法蘭及第二法蘭,且該第一法蘭及第二法蘭之間設有第三法蘭,該第三法蘭設於鐵芯上,該第一法蘭上設有第一電極及第二電極,第二法蘭上設有第三電極及第四電極,第三法蘭上設有第五電極及第六電極;一板體,該板體設於數個電感元件上,將電感元件罩住;藉由上述組合可使本創作達到將數個電感元件整合成一個,使SMT(Surface-mount technology,表面黏著技術)製程簡化,且可使各個電感元件之間的間距縮小,使占用基板的面積縮小。

Description

整合式線圈模組
一種線圈模組,尤指一種整合式線圈模組。
如圖1所示,現有的電感元件通常都會同時設有數個於基板10上,且每個電感元件20上方都會設有一板體30,這使得在進行SMT(Surface-mount technology,表面黏著技術)製程時較為繁瑣,且難以縮小各個電感元件20之間的間距。
是故,如何將上述等缺失加以屏除,即為本案創作人所欲解決之技術困難點之所在。
有鑑於上述問題,因此本創作之目的在於提供一種整合式線圈模組。
為達以上目的,本創作提供一種整合式線圈模組,其包含:一基板。
數個電感元件,該電感元件設於基板上,該各個電感元件之間設有間距,該電感元件包含一鐵芯,該鐵芯繞設有第一線圈及第二線圈,該鐵芯兩側設有第一法蘭及第二法蘭,且該第一法蘭及第二法蘭之間設有第三法蘭,該第三法蘭設於鐵芯上,該第一法蘭上設有第一電極及第二電 極,第二法蘭上設有第三電極及第四電極,第三法蘭上設有第五電極及第六電極,該第一線圈分別電性接設(焊固)於該第一電極、第五電極和第三電極上,該第二線圈分別電性接設(焊固)於該第二電極、第六電極和第四電極上。
一板體,該板體設於數個電感元件上,將電感元件罩住。
藉由上述組合可使本創作達到將數個電感元件整合成一個,使SMT(Surface-mount technology,表面黏著技術)製程簡化,且可使各個電感元件之間的間距縮小,使占用基板的面積縮小。
〔習用〕
10:基板
20:電感元件
30:板體
〔本創作〕
1:基板
2:電感元件
21:鐵芯
22:第一法蘭
221:第一電極
222:第二電極
23:第二法蘭
231:第三電極
232:第四電極
24:第三法蘭
241:第五電極
242:第六電極
25:第一線圈
26:第二線圈
3:板體
31:隔板
d:間距
〔圖1〕為先前技術之示意圖。
〔圖2〕為本創作之組合圖。
〔圖3〕為本創作之分解圖。
〔圖4〕為本創作電感元件之下視圖。
〔圖5〕為本創作第二實施例電感元件之下視圖。
〔圖6〕為本創作電感元件之間設有隔板之示意圖。
〔圖7〕為本創作板體與隔板為一體成形之組合圖。
為使 貴審查員方便簡潔瞭解本創作之其他特徵內容與優點及其所達成之功效能夠更為顯現,茲將本創作配合附圖,詳細說明如下:請配合參閱圖2、圖3、圖4所示,一種整合式線圈模組,其包含: 一基板1。
數個電感元件2,該電感元件2設於基板1上,該各個電感元件2之間設有間距d,該電感元件2包含一鐵芯21,該鐵芯21上繞設有第一線圈25及第二線圈26,該鐵芯21兩側設有第一法蘭22及第二法蘭23,且該第一法蘭22及第二法蘭23之間設有第三法蘭24,該第三法蘭24設於鐵芯21上,該第一法蘭22上設有第一電極221及第二電極222,第二法蘭23上設有第三電極231及第四電極232,第三法蘭24上設有第五電極241及第六電極242,該第一線圈25分別電性接設(焊固)於該第一電極221、第五電極241和第三電極231上,該第二線圈26分別電性接設(焊固)於該第二電極222、第六電極242和第四電極232上。
一板體3,該板體3設於數個電感元件2上,將電感元件2罩住,且該板體3的長度等於數個電感元件2的總和加上各個電感元件2之間間距d的總和。
請再配合參閱圖2、圖3、圖5所示,本創作還有另一實施例,其包含:一基板1。
數個電感元件2,該電感元件2設於基板1上,該各個電感元件2之間設有間距d,該電感元件2包含一鐵芯21,該鐵芯21上繞設有第一線圈25及第二線圈26,該鐵芯21兩側設有第一法蘭22及第二法蘭23,且該第一法蘭22及第二法蘭23之間設有第三法蘭24,該第三法蘭24設於鐵芯21上,該第一法蘭22上設有第一電極221及第二電極222,第二法蘭23上設有第三電極231及第四電極232,第三法蘭24上設有第五電極241及第六電極242,該第一 線圈25分別電性接設(焊固)於該第一電極221、第六電極242和第四電極232上,該第二線圈26分別電性接設(焊固)於該第二電極222、第五電極241和第三電極231上。
一板體3,該板體3設於數個電感元件2上,將電感元件2罩住,且該板體3的長度等於數個電感元件2的總和加上各個電感元件2之間間距d的總和。
其中,該板體3為磁性金屬。
其中,該基板1為電路板。
請再配合參閱圖6,其中,電感元件2間可設有隔板31,該隔板31將電感元件2之間隔開,可加強避免電感元件2漏磁而互相干擾。
其中,該隔板31為磁性金屬。
請再配合參閱圖7所示,其中該隔板31可與板體3為一體成形。
藉由上述組合可使本創作的板體3可達到將數個電感元件2整合成一個,使SMT(Surface-mount technology,表面黏著技術)製程簡化,且可使各個電感元件2之間的間距縮小,有效縮小占用基板1的面積,且藉由隔板31可達到避免電感元件2漏磁而互相干擾。
以上所論述者,僅為本創作較佳實施例而已,並非用以限定本創作之專利範圍;故在不脫離本創作之精神與範圍內所作之等效形狀、構造或組合之變換,皆應涵蓋於本創作之專利範圍內。
1:基板
2:電感元件
22:第一法蘭
23:第二法蘭
24:第三法蘭
3:板體

Claims (10)

  1. 一種整合式線圈模組,其包含:
    一基板;
    數個電感元件,該電感元件設於基板上,該各個電感元件之間設有間距,該電感元件包含一鐵芯,該鐵芯上繞設有第一線圈及第二線圈,該鐵芯兩側設有第一法蘭及第二法蘭,且該第一法蘭及第二法蘭之間設有第三法蘭,該第三法蘭設於鐵芯上,該第一法蘭上設有第一電極及第二電極,第二法蘭上設有第三電極及第四電極,第三法蘭上設有第五電極及第六電極,該第一線圈分別電性接設(焊固)於該第一電極、第五電極和第三電極上,該第二線圈分別電性接設(焊固)於該第二電極、第六電極和第四電極上;
    一板體,該板體設於數個電感元件上,將電感元件罩住,且該板體的長度等於數個電感元件的總和加上各個電感元件之間間距的總和。
  2. 如請求項1所述之整合式線圈模組,其中該板體為磁性金屬。
  3. 如請求項1所述之整合式線圈模組,其中該電感元件間設有隔板。
  4. 如請求項3所述之整合式線圈模組,其中該隔板為磁性金屬。
  5. 如請求項3所述之整合式線圈模組,其中該隔板與板體為一體成形。
  6. 一種整合式線圈模組,其包含:
    一基板;
    數個電感元件,該電感元件設於基板上,該各個電感元件之間設有間距,該電感元件包含一鐵芯,該鐵芯上繞設有第一線圈及第二線圈,該鐵芯兩側設有第一法蘭及第二法蘭,且該第一法蘭及第二法蘭之間設有第三 法蘭,該第三法蘭設於鐵芯上,該第一法蘭上設有第一電極及第二電極,第二法蘭上設有第三電極及第四電極,第三法蘭上設有第五電極及第六電極,該第一線圈分別電性接設(焊固)於該第一電極、第六電極和第四電極上,該第二線圈分別電性接設(焊固)於該第二電極、第五電極和第三電極上;
    一板體,該板體設於數個電感元件上,將電感元件罩住,且該板體的長度等於數個電感元件的總和加上各個電感元件之間間距的總和。
  7. 如請求項6所述之整合式線圈模組,其中該板體為磁性金屬。
  8. 如請求項6所述之整合式線圈模組,其中該電感元件間設有隔板。
  9. 如請求項8所述之整合式線圈模組,其中該隔板為磁性金屬。
  10. 如請求項8所述之整合式線圈模組,其中該隔板與板體為一體成形。
TW112207598U 2023-07-20 2023-07-20 整合式線圈模組 TWM649641U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW112207598U TWM649641U (zh) 2023-07-20 2023-07-20 整合式線圈模組

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112207598U TWM649641U (zh) 2023-07-20 2023-07-20 整合式線圈模組

Publications (1)

Publication Number Publication Date
TWM649641U true TWM649641U (zh) 2023-12-21

Family

ID=90041025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112207598U TWM649641U (zh) 2023-07-20 2023-07-20 整合式線圈模組

Country Status (1)

Country Link
TW (1) TWM649641U (zh)

Similar Documents

Publication Publication Date Title
JP5432918B2 (ja) プリント配線版の製造方法
JP4873522B2 (ja) 積層インダクタ
JP5339398B2 (ja) 積層インダクタ
US20060145804A1 (en) Multiple choke coil and electronic equipment using the same
JP6919194B2 (ja) コイル部品及びこれを備える回路基板
JP2005327876A (ja) コイル部品及びその製造方法
JP2007173573A (ja) コイル部品
US10319506B2 (en) Coil component
JP2004014549A (ja) 磁心型積層インダクタ
TWM649641U (zh) 整合式線圈模組
JP2006049383A (ja) コモンモードチョークコイル
US9041506B2 (en) Multilayer inductor and method of manufacturing the same
JP3590532B2 (ja) コイル部品実装回路基板装置
JP5617614B2 (ja) コイル内蔵基板
US7515028B1 (en) Coil component
JP4735098B2 (ja) トランス
TWM650845U (zh) 整合式線圈模組結構
TWM556915U (zh) 電感元件
JPH11186055A (ja) 複合磁気部品
JPH08236356A (ja) 複合素子
JP3467609B2 (ja) フィルムコンデンサ
KR20190014727A (ko) 듀얼 코어 평면 트랜스포머
KR20120066132A (ko) 평면형 인덕터
JP2008270383A (ja) インダクタンス部品とその製造方法
JP2009026897A (ja) コイル部品