TWM642303U - 封裝結構 - Google Patents

Abstract

一種封裝結構包含基座、晶片、引線。基座包含支撐體以及電路佈線，支撐體包含相對的第一面以及第二面，且電路佈線佈設於第一面以及第二面之間。晶片設置於第一面之上，且與電路佈線電性連接。引線設置於第一面之上，且藉由電路佈線與晶片電性連接。晶片具有第一高度，引線具有第二高度，且第二高度大於或等於第一高度。

Description

封裝結構

本創作係有關一種封裝結構，尤指藉尖端放電原理而可避免靜電傷害的一種封裝結構。

一般的半導體晶粒例如發光二極體(LED)等，通常會採取適當之封裝方式，以增加晶粒之可靠度與所述晶粒所製成之元件的壽命。普通的封裝結構係採用質輕且堅固的塑料製成，若以發光二極體來說還需要考慮到的是透光度等。

然而，一般以塑料為主的封裝材料並無法有效地避免被封裝於其內之晶粒遭受靜電的攻擊，而使得封裝結構在產線或客戶端進行操作或移動時，容易受到靜電的傷害，為此降低了生產之良率，提高了生產成本且提高了客戶對產品進行維護之成本。

為此，如何設計出一種封裝結構，來解決前述的技術問題，乃為本案創作人所研究的重要課題。

本創作之目的在於提供一種封裝結構，其可解決傳統技術中封裝結構容易受到靜電傷害而提高了生產與維護之成本的技術問題，可有效避免靜電傷害，達到提升良率且節約成本之目的。

為達成前揭目的，本創作所提出的一種封裝結構包含基座、晶片以及引線。基座包含支撐體以及電路佈線，支撐體包含相對的第一面以及第二面，且電路佈線佈設於第一面以及第二面之間。晶片設置於第一面之上，且與電路佈線電性連接。引線設置於第一面之上，且藉由電路佈線與晶片電性連接。晶片具有第一高度，引線具有第二高度，且第二高度大於或等於第一高度。

在某些實施例中，電路佈線包含彼此分隔的正極部以及負極部，晶片與正極部以及負極部電性連接，且引線設置於正極部或負極部之上。

在某些實施例中，電路佈線更包含接地部，晶片設置於接地部之上，且引線設置於正極部、負極部或接地部之上。

在某些實施例中，所述之封裝結構更包含穩壓元件，穩壓元件設置於第一面之上，且被夾設於引線以及電路佈線之間。

在某些實施例中，支撐體於第一面之周緣形成圍阻體，引線設置於圍阻體之上，且與埋設於圍阻體的部分電路佈線電性連接。

為達成前揭目的，本創作所提出的一種封裝結構包含電路佈線、晶片、引線以及封裝膠。晶片設置於電路佈線之上。引線設置於電路佈線之上，且藉由電路佈線與晶片電性連接。封裝膠設置於電路佈線之上，且包覆晶片以及引線。晶片具有第一高度，引線具有第二高度，且第二高度大於或等於第一高度。

在某些實施例中，電路佈線包含彼此分隔的正極部以及負極部，晶片與正極部以及負極部電性連接，且引線設置於正極部或負極部之上。

在某些實施例中，電路佈線更包含接地部，晶片設置於接地部之上，且引線設置於正極部、負極部或接地部之上。

在某些實施例中，所述之封裝結構更包含穩壓元件，穩壓元件設置於電路佈線之上，且被夾設於引線以及電路佈線之間。

在某些實施例中，所述之封裝結構更包含圍阻體。引線設置於圍阻體之上，且與埋設於圍阻體的部分電路佈線電性連接。

綜上所述，本創作之封裝結構在使用時，設置於第一面上之引線與佈設於第一面以及第二面之間的電路佈線電性連接，且可以與晶片並列且相鄰於基座上。由於引線於第一面上突伸之高度(例如，第二高度)，比起晶片於第一面上突伸之高度(例如，第一高度)還要來得高，加上引線之材質可採用具高導電性的材料(例如，金、銀、銅等)製成，故引線可於基座上發揮近似於避雷針之作用。當所述封裝結構於第一面之上遭受到靜電之攻擊時，引線遠離基座之末端受到外加之靜電的感應而產生尖端放電，藉此中和掉外加靜電所帶之電荷，引線可藉由佈設於第一面以及第二面之間的電路佈線，而將靜電所帶之電荷傳導至基座之第二面(例如，接地或中性區等)。藉此，避免了外加靜電所帶的電荷由基座的其他部分或甚至是直接於晶片之上進行電荷中和，而造成基座或晶片遭受電荷中和所突然產生之大電流衝擊，而被擊穿或擊毀。

為此，本創作所述之封裝結構，可解決傳統技術中封裝結構容易受到靜電傷害而提高了生產與維護之成本的技術問題，可有效避免靜電傷害，達到提升良率且節約成本之目的。

為了能更進一步瞭解本創作為達成預定目的所採取之技術、手段及功效，請參閱以下有關本創作之詳細說明與附圖，相信本創作特徵與特點，當可由此得一深入且具體之瞭解，然而所附圖式僅提供參考與說明用，並非用來對本創作加以限制者。

1~7:封裝結構

10:基座

11:支撐體

12:電路佈線

20:晶片

30:引線

40:封裝膠

50:穩壓元件

100:連接線

111:第一面

112:第二面

113:圍阻體

121:正極部

122:負極部

123:接地部

H1:第一高度

H2:第二高度

圖1為本創作第一實施例之封裝結構的剖面示意圖；圖2為本創作第二實施例之封裝結構的剖面示意圖；圖3為本創作第三實施例之封裝結構的剖面示意圖；圖4為本創作第四實施例之封裝結構的剖面示意圖；圖5為本創作第五實施例之封裝結構的剖面示意圖；圖6為本創作第六實施例之封裝結構的剖面示意圖；以及圖7為本創作第七實施例之封裝結構的剖面示意圖。

以下係藉由特定的具體實施例說明本創作之實施方式，熟悉此技術之人士可由本說明書所揭示之內容輕易地瞭解本創作之其他優點及功效。本創作亦可藉由其他不同的具體實例加以施行或應用，本創作說明 書中的各項細節亦可基於不同觀點與應用在不悖離本創作之精神下進行各種修飾與變更。

須知，本說明書所附圖式繪示之結構、比例、大小、元件數量等，均僅用以配合說明書所揭示之內容，以供熟悉此技術之人士瞭解與閱讀，並非用以限定本創作可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本創作所能產生之功效及所能達成之目的下，均應落在本創作所揭示之技術內容得能涵蓋之範圍內。

茲有關本創作之技術內容及詳細說明，配合圖式說明如下。

圖1為本創作第一實施例之封裝結構的剖面示意圖。

如圖1所示，本創作所提出的一種封裝結構1包含基座10、晶片20以及引線30。

基座10包含支撐體11以及電路佈線12，支撐體11包含相對的第一面111以及第二面112，且電路佈線12佈設於第一面111以及第二面112之間。

在某些實施例中，基座10可包含藍寶石、聚對苯二甲酸乙二酯(positron emission tomography,PET)、雙馬來醯亞胺三嗪樹脂(bismaleimide triazine，亦可稱之為BT樹脂)或陶瓷(例如，氧化鋁(Al₂O₃))等材料，然其非限制性。

在某些實施例中，所述基座10可以是印刷電路板(printed circuit board,PCB)、具線路化的陶瓷基板(ceramic substrate)、或晶粒支 架(leadframe)等。進一步而言，如圖1所示之的第一實施例中，基座10係呈平板狀之一基板，然其非限制性。

在某些實施例中，電路佈線12包含彼此分隔的正極部121、負極部122以及接地部123。晶片20與正極部121以及負極部122電性連接，且引線30設置於正極部121或負極部122之上。晶片20設置於接地部123之上，且引線30設置於正極部121、負極部122或接地部123之上。進一步而言，如圖1所示之的第一實施例中，引線30係設置於接地部123之上，然其非限制性。

在某些實施例中，正極部121以及負極部122可沿著基座10之周緣而覆設於第一面111以及第二面112，以使得正極部121以及負極部122可分別地傳導電訊號於第一面111以及第二面112之間。並且，接地部123係穿設於基座10之內，而得以傳導電訊號於第一面111以及第二面112之間。進一步而言，如圖1所示之第一實施例中，引線30可藉由接地部123而將封裝結構1之外的靜電由第一面111傳導至第二面112，藉此避免靜電直接對基座10或晶片20造成損害，然其非限制性。

晶片20設置於第一面111之上，且與電路佈線12電性連接。

在某些實施例中，晶片20可以是發光二極體(light-emitting diode,LED)或其他半導體晶粒(die)所構成，所述發光二極體(LED)可包含可見光範疇之紅光發光二極體(例如：鋁砷化鎵(AlGaAs)、砷化鎵磷化物(GaAsP)、磷化銦鎵鋁(AlGaInP)、磷化鎵摻雜氧化鋅(GaP：ZnO))、橙光發光二極體(例如：砷化鎵磷化物(GaAsP)、磷化銦鎵鋁(AlGaInP)、磷化鎵 摻雜X(GaP：X))、黃光發光二極體(例如：砷化鎵磷化物(GaAsP)、磷化銦鎵鋁(AlGaInP)、磷化鎵摻雜氮(GaP：N))、綠光發光二極體(例如：銦氮化鎵(InGaN)、氮化鎵(GaN)、磷化鎵(GaP)、磷化銦鎵鋁(AlGaInP)、鋁磷化鎵(lGaP))、藍光發光二極體(例如：硒化鋅(ZnSe)、銦氮化鎵(InGaN)、碳化矽(SiC))、紫光發光二極體(例如：銦氮化鎵(InGaN))，以及可包含不可見光範疇的紅外光發光二極體(例如：砷化鎵(GaAs)、鋁砷化鎵(AlGaAs))或紫外光二極體(例如：鑽石(diamond)、氮化鋁(AlN)、鋁鎵氮化物(AlGaN)、氮化鋁鎵銦(AlGaInN))等，且發光二極體之形式亦可包含有機發光二極體(organic light-emitting diode,OLED)，然其非限制性。

在某些實施例中，晶片20是藉由打線接合(wire bond)的方式與正極部121以及負極部122電性連接，即是晶片20通過連接線100而與正極部121以及負極部122傳輸電訊號，然其非限制性。

引線30設置於第一面111之上，且藉由電路佈線12與晶片20電性連接。

在某些實施例中，引線30係設置於電路佈線12之接地部123，引線30可藉由接地部123而將封裝結構1之外的靜電由第一面111傳導至第二面112，藉此避免靜電直接對基座10或晶片20造成損害，然其非限制性。

在某些實施例中，引線30之材質可採用具高導電性的材料(例如，金、銀、銅等)製成，然其非限制性。

在某些實施例中，晶片20具有第一高度H1，引線30具有第二高度H2，且第二高度H2大於或等於第一高度H1。進一步而言，引線30可以與晶片20並列且相鄰於基座10上。

在某些實施例中，封裝結構1可更包含封裝膠40，封裝膠40可塗覆於第一面111之電路佈線12上，且包覆晶片20、連接線100以及引線30，用以保護晶片20、連接線100以及引線30。進一步而言，當所述晶片20是發光二極體時，封裝膠40可以是可透光之材質，且可摻入螢光粉或散射顆粒以達到特定之光學效果，然其非限制性。

為此，在使用前述封裝結構1時，由於引線30於第一面111上突伸之高度(例如，引線30之第二高度H2)，比起晶片20於第一面111上突伸之高度(例如，第一高度H1)還要來得高，加上引線30之材質可採用具高導電性的材料製成，故引線30可於基座10上發揮近似於避雷針之作用。當所述封裝結構1於第一面111之上遭受到靜電之攻擊時，引線30遠離基座10之末端受到外加之靜電的感應而產生尖端放電，藉此中和掉外加靜電所帶之電荷，引線30可藉由佈設於第一面111以及第二面112之間的電路佈線12，而將靜電所帶之電荷傳導至基座10之第二面112(例如，接地或中性區等)。藉此，避免了外加靜電所帶的電荷由基座10的其他部分或甚至是直接於晶片20之上進行電荷中和，而造成基座10或晶片20遭受電荷中和所突然產生之大電流衝擊，而被擊穿或擊毀。

圖2為本創作第二實施例之封裝結構的剖面示意圖。

請一併參閱圖1以及圖2，本創作所述之第二實施例的封裝結構2與前述第一實施例的封裝結構1大致相同，惟引線30係設置於電 路佈線12之正極部121，引線30可藉由正極部121而將封裝結構1之外的靜電由第一面111傳導至第二面112，藉此避免靜電直接對基座10或晶片20造成損害，然其非限制性。

為此，在使用前述封裝結構2時，由於引線30於第一面111上突伸之高度(例如，引線30之第二高度H2)，比起晶片20於第一面111上突伸之高度(例如，第一高度H1)還要來得高，加上引線30之材質可採用具高導電性的材料製成，故引線30可於基座10上發揮近似於避雷針之作用。當所述封裝結構2於第一面111之上遭受到靜電之攻擊時，引線30遠離基座10之末端受到外加之靜電的感應而產生尖端放電，藉此中和掉外加靜電所帶之電荷，引線30可藉由佈設於第一面111以及第二面112之間的電路佈線12，而將靜電所帶之電荷傳導至基座10之第二面112(例如，接地或中性區等)。藉此，避免了外加靜電所帶的電荷由基座10的其他部分或甚至是直接於晶片20之上進行電荷中和，而造成基座10或晶片20遭受電荷中和所突然產生之大電流衝擊，而被擊穿或擊毀。

圖3為本創作第三實施例之封裝結構的剖面示意圖。

請一併參閱圖2以及圖3，本創作所述之第三實施例的封裝結構3與前述第二實施例的封裝結構2大致相同，惟所述之封裝結構3更包含穩壓元件50，且穩壓元件50設置於電路佈線12之上，且被夾設於引線30及電路佈線12之間。

進一步而言，如圖3所示之第三實施例中，穩壓元件50係設置於引線30及負極部122之間，引線30可藉由穩壓元件50以及負極 部122而將封裝結構3之外的靜電由第一面111傳導至第二面112，藉此避免靜電直接對基座10或晶片20造成損害，然其非限制性。

在某些實施例中，穩壓元件50可包含齊納二極體(Zener diode)，所述齊納二極體係利用二極體在反向電壓作用下的崩潰效應，進而製造而成的一種具有穩定電壓功能的電子技術元件，因而被稱之為穩壓二極體。進一步而言，穩壓元件50可提供晶片20更進一步的耐壓保護，然其非限制性。

為此，在使用前述封裝結構3時，由於引線30於第一面111上突伸之高度(例如，引線30及穩壓元件50之第二高度H2)，比起晶片20於第一面111上突伸之高度(例如，第一高度H1)還要來得高，加上引線30之材質可採用具高導電性的材料製成，故引線30可於基座10上發揮近似於避雷針之作用。當所述封裝結構3於第一面111之上遭受到靜電之攻擊時，引線30遠離基座10之末端受到外加之靜電的感應而產生尖端放電，藉此中和掉外加靜電所帶之電荷，引線30可藉由佈設於第一面111以及第二面112之間的電路佈線12，而將靜電所帶之電荷傳導至基座10之第二面112(例如，接地或中性區等)。藉此，避免了外加靜電所帶的電荷由基座10的其他部分或甚至是直接於晶片20之上進行電荷中和，而造成基座10或晶片20遭受電荷中和所突然產生之大電流衝擊，而被擊穿或擊毀。

圖4為本創作第四實施例之封裝結構的剖面示意圖。

請一併參閱圖2以及圖4，本創作所述之第四實施例的封裝結構4與前述第二實施例的封裝結構2大致相同，惟晶片20可以是球柵 陣列封裝(ball grid array,BGA)封裝，且可將晶片20的焊接點(圖中未示)直接分別地焊接於正極部121以及負極部122，為此可免除了接地部123以及連接線100，然其非限制性。

為此，在使用前述封裝結構4時，由於引線30於第一面111上突伸之高度(例如，引線30之第二高度H2)，比起晶片20於第一面111上突伸之高度(例如，第一高度H1)還要來得高，加上引線30之材質可採用具高導電性的材料製成，故引線30可於基座10上發揮近似於避雷針之作用。當所述封裝結構4於第一面111之上遭受到靜電之攻擊時，引線30遠離基座10之末端受到外加之靜電的感應而產生尖端放電，藉此中和掉外加靜電所帶之電荷，引線30可藉由佈設於第一面111以及第二面112之間的電路佈線12，而將靜電所帶之電荷傳導至基座10之第二面112(例如，接地或中性區等)。藉此，避免了外加靜電所帶的電荷由基座10的其他部分或甚至是直接於晶片20之上進行電荷中和，而造成基座10或晶片20遭受電荷中和所突然產生之大電流衝擊，而被擊穿或擊毀。

圖5為本創作第五實施例之封裝結構的剖面示意圖。

請一併參閱圖3以及圖5，本創作所述之第五實施例的封裝結構5與前述第三實施例的封裝結構3大致相同，惟晶片20可以是球柵陣列封裝(BGA)封裝，且可將晶片20的焊接點(圖中未示)直接分別地焊接於正極部121以及負極部122，為此可免除了接地部123以及連接線100，然其非限制性。

為此，在使用前述封裝結構5時，由於引線30於第一面111上突伸之高度(例如，引線30及穩壓元件50之第二高度H2)，比起晶 片20於第一面111上突伸之高度(例如，第一高度H1)還要來得高，加上引線30之材質可採用具高導電性的材料製成，故引線30可於基座10上發揮近似於避雷針之作用。當所述封裝結構5於第一面111之上遭受到靜電之攻擊時，引線30遠離基座10之末端受到外加之靜電的感應而產生尖端放電，藉此中和掉外加靜電所帶之電荷，引線30可藉由佈設於第一面111以及第二面112之間的電路佈線12，而將靜電所帶之電荷傳導至基座10之第二面112(例如，接地或中性區等)。藉此，避免了外加靜電所帶的電荷由基座10的其他部分或甚至是直接於晶片20之上進行電荷中和，而造成基座10或晶片20遭受電荷中和所突然產生之大電流衝擊，而被擊穿或擊毀。

圖6為本創作第六實施例之封裝結構的剖面示意圖。

請一併參閱圖4以及圖6，本創作所述之第六實施例的封裝結構6與前述第四實施例的封裝結構4大致相同，惟基座10係呈杯狀的一晶粒支架(leadframe)，支撐體11於該第一面111之周緣形成圍阻體113，圍阻體113環設於晶片20之外，且封裝膠40填滿圍阻體113所圈繞之空間而形成一平面，然其非限制性。

在某些實施例中，電路佈線12之正極部121由第一面111穿設於圍阻體113之下，而貫通至第二面112，然其非限制性。

在某些實施例中，電路佈線12之負極部122由第一面111穿設於圍阻體113之內，且垂直貫通於圍阻體113之上表面1131以及第二面112之間，然其非限制性。

為此，在使用前述封裝結構6時，由於引線30於第一面111上突伸之高度(例如，引線30之第二高度H2)，比起晶片20於第一面111上突伸之高度(例如，第一高度H1)還要來得高，加上引線30之材質可採用具高導電性的材料製成，故引線30可於基座10上發揮近似於避雷針之作用。當所述封裝結構6於第一面111之上遭受到靜電之攻擊時，引線30遠離基座10之末端受到外加之靜電的感應而產生尖端放電，藉此中和掉外加靜電所帶之電荷，引線30可藉由佈設於第一面111以及第二面112之間的電路佈線12，而將靜電所帶之電荷傳導至基座10之第二面112(例如，接地或中性區等)。藉此，避免了外加靜電所帶的電荷由基座10的其他部分或甚至是直接於晶片20之上進行電荷中和，而造成基座10或晶片20遭受電荷中和所突然產生之大電流衝擊，而被擊穿或擊毀。

圖7為本創作第七實施例之封裝結構的剖面示意圖。

請一併參閱圖6以及圖7，本創作所述之第七實施例的封裝結構7與前述第六實施例的封裝結構6大致相同，惟所述之封裝結構7更包含穩壓元件50，且引線30以及穩壓元件50被設置於圍阻體113之上。

進一步而言，如圖7所示之第七實施例中，穩壓元件50係設置於引線30及負極部122之間，引線30與埋設於圍阻體113的負極部122電性連接，且引線30可藉由穩壓元件50以及埋設於圍阻體113的負極部122而將封裝結構7之外的靜電由第一面111傳導至第二面112，藉此避免靜電直接對基座10或晶片20造成損害，然其非限制性。

在某些實施例中，穩壓元件50可包含齊納二極體(Zener diode)，所述齊納二極體係利用二極體在反向電壓作用下的崩潰效應，進而製造而成的一種具有穩定電壓功能的電子技術元件，因而被稱之為穩壓二極體。進一步而言，穩壓元件50可提供晶片20更進一步的耐壓保護，然其非限制性。

為此，在使用前述封裝結構7時，由於引線30於第一面111上突伸之高度(例如，引線30及穩壓元件50之第二高度H2)，比起晶片20於第一面111上突伸之高度(例如，第一高度H1)還要來得高，加上引線30之材質可採用具高導電性的材料製成，故引線30可於基座10上發揮近似於避雷針之作用。當所述封裝結構7於第一面111之上遭受到靜電之攻擊時，引線30遠離基座10之末端受到外加之靜電的感應而產生尖端放電，藉此中和掉外加靜電所帶之電荷，引線30可藉由佈設於第一面111以及第二面112之間的電路佈線12，而將靜電所帶之電荷傳導至基座10之第二面112(例如，接地或中性區等)。藉此，避免了外加靜電所帶的電荷由基座10的其他部分或甚至是直接於晶片20之上進行電荷中和，而造成基座10或晶片20遭受電荷中和所突然產生之大電流衝擊，而被擊穿或擊毀。

值得一提的是，依據靜電放電(electrostatic discharge,ESD)實驗數據顯示，以尖端放電對不同封裝結構進行測試，未加入引線30的封裝結構之耐壓能力僅3KV至12KV，而本案之改良結構耐壓能力可於15KV至30KV，加入引線30的封裝結構則順利通過ESD測試足見本案引進引線30以提升靜電防護之功效。

綜上所述，本創作之封裝結構在使用時，設置於第一面上之引線與佈設於第一面以及第二面之間的電路佈線電性連接，且可以與晶片並列且相鄰於基座上。由於引線於第一面上突伸之高度(例如，第二高度)，比起晶片於第一面上突伸之高度(例如，第一高度)還要來得高，加上引線之材質可採用具高導電性的材料(例如，金、銀、銅等)製成，故引線可於基座上發揮近似於避雷針之作用。當所述封裝結構於第一面之上遭受到靜電之攻擊時，引線遠離基座之末端受到外加之靜電的感應而產生尖端放電，藉此中和掉外加靜電所帶之電荷，引線可藉由佈設於第一面以及第二面之間的電路佈線12，而將靜電所帶之電荷傳導至基座之第二面(例如，接地或中性區等)。藉此，避免了外加靜電所帶的電荷由基座的其他部分或甚至是直接於晶片之上進行電荷中和，而造成基座或晶片遭受電荷中和所突然產生之大電流衝擊，而被擊穿或擊毀。

在某些實施例中，封裝結構可更包含穩壓元件，穩壓元件可被夾設於引線及電路佈線之間，可提供晶片更進一步的耐壓保護。

為此，本創作所述之封裝結構，可解決傳統技術中封裝結構容易受到靜電傷害而提高了生產與維護之成本的技術問題，可有效避免靜電傷害，達到提升良率且節約成本之目的。

以上所述，僅為本創作較佳具體實施例之詳細說明與圖式，惟本創作之特徵並不侷限於此，並非限制本創作，本創作之所有範圍應以下述之申請專利範圍為準，凡合於本創作申請專利範圍之精神與其類似變化之實施例，皆應包括於本創作之範疇中，任何熟悉該項技藝者在本創作之領域內，可輕易思及之變化或修飾皆可涵蓋在以下本案之專利範圍。

1:封裝結構

10:基座

11:支撐體

12:電路佈線

20:晶片

30:引線

40:封裝膠

100:連接線

111:第一面

112:第二面

121:正極部

122:負極部

123:接地部

H1:第一高度

H2:第二高度

Claims (10)

1. 一種封裝結構，包含：一基座，包含一支撐體以及一電路佈線，該支撐體包含相對的一第一面以及一第二面，且該電路佈線佈設於該第一面以及該第二面之間；一晶片，設置於該第一面之上，且與該電路佈線電性連接；以及一引線，設置於該第一面之上，且藉由該電路佈線與該晶片電性連接；其中，該晶片具有一第一高度，該引線具有一第二高度，且該第二高度大於或等於該第一高度。
2. 如請求項1所述之封裝結構，其中，該電路佈線包含彼此分隔的一正極部以及一負極部，該晶片與該正極部以及該負極部電性連接，且該引線設置於該正極部或該負極部之上。
3. 如請求項2所述之封裝結構，其中，該電路佈線更包含一接地部，該晶片設置於該接地部之上，且該引線設置於該正極部、該負極部或該接地部之上。
4. 如請求項1所述之封裝結構，更包含：一穩壓元件，設置於該第一面之上，且被夾設於該引線以及該電路佈線之間。
5. 如請求項4所述之封裝結構，其中，該支撐體於該第一面之周緣形成一圍阻體，該引線設置於該圍阻體之上，且與埋設於該圍阻體的部分該電路佈線電性連接。
6. 一種封裝結構，包含：一電路佈線；一晶片，設置於該電路佈線之上；一引線，設置於該電路佈線之上，且藉由該電路佈線與該晶片電性連接；以及一封裝膠，設置於該電路佈線之上，且包覆該晶片以及該引線；其中，該晶片具有一第一高度，該引線具有一第二高度，且該第二高度大於或等於該第一高度。
7. 如請求項6所述之封裝結構，其中，該電路佈線包含彼此分隔的一正極部以及一負極部，該晶片與該正極部以及該負極部電性連接，且該引線設置於該正極部或該負極部之上。
8. 如請求項7所述之封裝結構，其中，該電路佈線更包含一接地部，該晶片設置於該接地部之上，且該引線設置於該正極部、該負極部或該接地部之上。
9. 如請求項6所述之封裝結構，更包含：一穩壓元件，設置於該電路佈線之上，且被夾設於該引線以及該電路佈線之間。
10. 如請求項9所述之封裝結構，更包含：一圍阻體，該引線設置於該圍阻體之上，且與埋設於該圍阻體的部分該電路佈線電性連接。

Images