TWM623182U - 發光二極體驅動器以及發光二極體驅動設備 - Google Patents

發光二極體驅動器以及發光二極體驅動設備 Download PDF

Info

Publication number
TWM623182U
TWM623182U TW110208951U TW110208951U TWM623182U TW M623182 U TWM623182 U TW M623182U TW 110208951 U TW110208951 U TW 110208951U TW 110208951 U TW110208951 U TW 110208951U TW M623182 U TWM623182 U TW M623182U
Authority
TW
Taiwan
Prior art keywords
data
signal
clock signal
circuit
recovered
Prior art date
Application number
TW110208951U
Other languages
English (en)
Inventor
葉哲維
梁可駿
方詠仁
劉益全
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Publication of TWM623182U publication Critical patent/TWM623182U/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • H05B45/33—Pulse-amplitude modulation [PAM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一種發光二極體驅動器以及包括發光二極體驅動器的發光二極體驅動設備。其中，發光二極體驅動器，包括：解碼電路，接收數據訊號並從中解碼用於驅動LED發光顯示的顯示數據和恢復時鐘訊號；以及編碼電路，利用恢復時鐘訊號對解碼的顯示數據進行編碼以產生編碼數據訊號，其中，該數據訊號是以第一編碼格式編碼的，而該編碼數據訊號是採用第二編碼格式編碼的。

Description

發光二極體驅動器以及發光二極體驅動設備
本公開總地涉及顯示領域，具體涉及一種發光二極體(light-emitting diode；LED)驅動器以及包括LED驅動器的LED驅動設備。
通常，在LED顯示系統中採用級聯的LED驅動器來驅動LED進行顯示。在級聯LED驅動器之間，一般採用序列週邊介面(SPI)，各個LED驅動器需要設置獨立的用於接收數據訊號的數據訊號引腳和用於接收時鐘訊號的時鐘訊號引腳。因為不僅需要使用數據訊號線來進行數據傳輸，還需要使用公共時鐘訊號線來傳輸時鐘訊號，以便利用接收到的時鐘訊號對數據進行採樣。換句話說，在級聯的LED驅動器之間需要設置單獨的時鐘訊號線以及相應的硬體引腳，以便將時鐘訊號與數據訊號分開進行傳輸，從而使得LED顯示系統能夠正常工作。如第1圖所示，級聯的各個LED驅動器1、2,…N之間設置有公共時鐘訊號線，以便為各級LED驅動器提供時鐘訊號SCLK。
根據本創作的一方面，提出了一種LED驅動器，其包括：解碼電路，接收數據訊號並從中解碼出用於驅動LED發光顯示的顯示數據和恢復時鐘訊 號；以及編碼電路，利用恢復時鐘訊號對解碼的顯示數據進行編碼以產生編碼數據訊號，其中，該數據訊號是以第一編碼格式編碼的，而該編碼數據訊號是採用第二編碼格式編碼的，其中，第一編碼格式和第二編碼格式也可以採用不同的編碼格式。
可選地，根據上述的LED驅動器，第一編碼格式和第二編碼格式中的至少一個可以採用曼徹斯特編碼格式和四階脈波振幅調變PAM4編碼格式之一。
可選地，根據上述的LED驅動器，在第一編碼格式採用曼徹斯特編碼格式的情況下，該解碼電路可以包括：第一延遲電路，對接收的數據訊號的時序進行延遲，產生第一恢復數據訊號；第一採樣電路，對接收的數據訊號進行採樣，產生第二恢復數據訊號；以及第一邏輯運算電路，對第一恢復數據訊號和第二恢復數據訊號進行邏輯運算，產生解碼的顯示數據和恢復時鐘訊號；其中，第一採樣電路利用恢復時鐘訊號對接收的數據訊號進行採樣。
可選地，根據上述的LED驅動器，第一延遲電路可以對接收的數據訊號進行1/4周期延遲，以產生第一恢復數據訊號。
可選地，根據上述的LED驅動器，第一採樣電路可以包括：第二延遲電路，接收第一邏輯運算電路產生的恢復時鐘訊號，並對恢復時鐘訊號進行1/2周期延遲而產生採樣時鐘訊號；以及第一暫存器，利用該採樣時鐘訊號對接收的數據訊號進行採樣，產生第二恢復數據訊號。
可選地，根據上述的LED驅動器，第一邏輯運算電路可以包括：第一邏輯閘電路，對第一恢復數據訊號和第二恢復數據訊號進行互斥或運算，產生該恢復時鐘訊號；以及第二邏輯閘電路，對第二恢復數據訊號進行反相，以產生解碼的顯示數據。
可選地，根據上述的LED驅動器，在第二編碼格式採用曼徹斯特編 碼格式的情況下，該編碼電路可以包括：第一數據轉換電路，利用基於恢復時鐘訊號產生的第一時鐘訊號對解碼的顯示數據進行轉換而產生第一轉換數據；第二採樣電路，對第一轉換數據進行採樣而產生第二轉換數據；以及第二邏輯運算電路，對第二轉換數據和基於恢復時鐘訊號產生的第二時鐘訊號進行邏輯運算而產生編碼數據訊號。
可選地，根據上述的LED驅動器，第一數據轉換電路可以包括：第一分頻電路，對接收的恢復時鐘訊號進行分頻產生第二時鐘訊號，並將所述第二時鐘信號作為第一時鐘信號輸出；第二暫存器，利用第一時鐘訊號對解碼的顯示數據進行採樣，並輸出第一經採樣數據；第三暫存器，利用與第一時鐘訊號反相的訊號對解碼的顯示數據進行採樣，並輸出第二經採樣數據；以及數據選擇器，接收第一經採樣數據和第二經採樣數據，並基於第一時鐘訊號的電平選擇第一經採樣數據和第二經採樣數據之一作為第一轉換數據輸出給第二採樣電路。
可選地，根據上述的LED驅動器，第一數據轉換電路可以包括：第一分頻電路，對接收的恢復時鐘信號進行分頻產生第二時鐘信號；相位延遲電路，該相位延遲電路對第一分頻電路輸出的第二時鐘訊號進行相位延遲，並將經相位延遲的第二時鐘訊號作為該第一時鐘訊號輸出；第二暫存器，利用第一時鐘信號對解碼的顯示資料進行採樣，並輸出第一經採樣資料；第三暫存器，利用與第一時鐘信號反相的信號對解碼的顯示資料進行採樣，並輸出第二經採樣資料；以及資料選擇器，接收第一經採樣資料和第二經採樣資料，並基於第一時鐘信號的電平選擇第一經採樣資料和第二經採樣資料之一作為第一轉換資料輸出給第二採樣電路。
可選地，根據上述的LED驅動器，第一經採樣數據可以由第二暫存器的第二數據輸出端輸出，而第二經採樣數據可以由第三暫存器的第一數據輸 出端輸出。
可選地，根據上述的LED驅動器，第二採樣電路可以包括：第四暫存器，利用與恢復時鐘訊號反相的訊號對第一轉換數據進行採樣，並輸出第二轉換數據。
可選地，根據上述的LED驅動器，第二邏輯運算電路可以包括：第三邏輯閘電路，對第一分頻電路輸出的第二時鐘訊號與第二轉換數據進行互斥或運算，產生編碼數據訊號。
可選地，根據上述的LED驅動器，在第一編碼格式採用PAM4編碼格式的情況下，該解碼電路可以包括：預處理電路，對接收的數據訊號進行預處理並輸出經預處理的數據訊號；比較器電路，將經預處理的數據訊號與相應的閾值訊號進行比較，產生相應的位元溫度計碼；PAM4解碼器，對位元溫度計碼進行解碼並輸出解碼的數據訊號。
可選地，根據上述的LED驅動器，該比較器電路可以包括：第一比較器、第二比較器和第三比較器，其中，第一、第二和第三比較器設定了不同的閾值訊號，並且分別將經預處理的數據訊號與不同的閾值訊號進行比較而產生相應的位元溫度計碼。
可選地，根據上述的LED驅動器，解碼電路還可以包括時鐘恢復電路和第二數據轉換電路，其中，該時鐘恢復電路接收來自第一、第二和第三比較器之一輸出的位元溫度計碼，從中提取恢復時鐘訊號並將其輸出給第二數據轉換電路；該第二數據轉換電路，利用恢復時鐘訊號對PAM4解碼器輸出的解碼的數據訊號進行轉換，產生二元形式的解碼顯示數據。
可選地，根據上述的LED驅動器，第二數據轉換電路可以包括：第五暫存器和第六暫存器，利用恢復時鐘訊號對PAM4解碼器輸出解碼的數據訊號進行採樣，以分別輸出第三經採樣數據和第四經採樣數據作為二元形式的解碼 顯示數據。
可選地，根據上述的LED驅動器，在第一編碼格式採用PAM4編碼格式且第二編碼格式採用曼徹斯特編碼格式的情況下，該解碼電路還可以包括：介面電路，接收第三經採樣數據和第四經採樣數據，並基於恢復時鐘訊號的電平選擇第三經採樣數據和第四經採樣數據之一作為解碼的顯示數據。
根據本創作的另一方面，提出了一種LED驅動設備，其包括序列連接的N級LED驅動器，其中，第一級LED驅動器接收初始數據訊號並輸出第一級數據訊號，第k級LED驅動器接收第k-1級LED驅動器輸出的第k-1級數據訊號並輸出第k級數據訊號，1<k
Figure 110208951-A0305-02-0007-28
N。
根據本創作提出的LED驅動器以及相應的LED驅動設備，由於不再需要單獨傳輸時鐘訊號，而是通過對在各級LED驅動器之間傳輸的數據訊號進行相應的編碼，將時鐘訊號嵌入到數據訊號中，相應取消了各級LED驅動器之間單獨傳輸時鐘訊號的硬體設置，降低了印刷電路板布線複雜度，並且降低了產品的成本；此外，還可以降低LED驅動設備的耗電和電磁干擾，從而提高了LED的顯示品質。
DATA:數據訊號
SCLK:時鐘訊號
RX:接收器
TX:發送器
A:第一恢復數據訊號
B:第二恢復數據訊號
DEF1:第一暫存器
RCK1:採樣時鐘訊號
D1、D2、D3、D4、D5:數據位元
D1B、D2B、D3B、D4B、D5B:反相後的位元
FCK:恢復時鐘訊號
DODD:奇數位元
DEVEN:偶數位元
OUT1:第一轉換數據
OUT2:第二轉換數據
RCK:恢復時鐘訊號
RCK2:第二時鐘訊號
Comp.A、Comp.B、Comp.C:比較器
CDR:時鐘數據恢復電路
第1圖示出了傳統的LED驅動設備的示意性架構。
第2A-2C圖示出了時鐘訊號與數據訊號採用不同的傳輸路徑進行傳輸可能引起的採樣問題。
第3圖示出了根據本創作一實施例的LED驅動設備的示意性架構。
第4圖是根據本創作一實施例的LED驅動器的示意性方塊圖。
第5圖是根據本創作另一實施例的LED驅動器的示意性方塊圖。
第6圖是根據本創作一實施例的對一數據位元進行編碼以及相應解碼的示意圖。
第7圖是根據第6圖所示的編碼方式對一數據流進行編碼以及相應的解碼的示意圖。
第8A-8D圖是根據本創作一實施例的利用不同的編碼方式對兩個連續數據位元進行編碼以及相應解碼的示意圖。
第8E圖是分別根據第8A-8D圖所示的不同編碼方式對一數據流進行編碼以及相應解碼的示意圖。
第9圖是根據本創作一實施例的LED驅動器中的解碼電路的示意性方塊圖。
第10A-10B圖是根據本創作一實施例的LED驅動器中的解碼電路以及相應訊號時序的示意圖。
第11圖是根據本創作一實施例的LED驅動器中的編碼電路的示意性方塊圖。
第12A-12B圖是根據本創作一實施例的LED驅動器中的編碼電路以及相應訊號時序的示意圖。
第13圖是根據本創作又一實施例的LED驅動器中的編碼電路的電路示意圖。
第14圖是根據本創作的一實施例的利用四階脈波振幅調變(PAM4)對數據進行編碼的示意圖。
第15圖是示出根據本創作的一實施例的對PAM4編碼的數據訊號進行解碼的解碼電路的示意圖。
第16圖是根據本創作的一實施例的編碼電路和解碼電路之間的介面電路的示意圖。
第17圖是根據本創作的一實施例的LED驅動器中接收數據的接收器RX的示意圖。
第18圖是根據本創作的一實施例的LED驅動器中發送數據的發送器TX的示 意圖。
第19圖是根據本創作的一實施例的LED驅動器的示意圖。
現在參考附圖來描述主題，其中，全文中相似的參考標號用於指代相似的元件。在下面的描述中，出於解釋的目的，闡述了許多具體細節以便提供對主題的透徹理解。然而，顯然的是，在沒有這些具體細節的情況下也可以實施本原理。
本說明書示出了本創作的原理。因此，可以理解的是，儘管本文未明確描述或示出，但是本領域技術人員能夠設計出體現本創作原理的各種配置。
本原理自然不限於在此描述的實施例。
第1圖示出了傳統的LED驅動設備的示意性架構。如第1圖所示，其傳輸介面採用序列週邊介面(SPI or Serial Peripheral Interface)，數據訊號DATA和時鐘訊號SCLK被輸入給LED驅動器1，經由級聯串接的方式，通過驅動器1將數據傳輸給驅動器2，驅動器2再將數據傳輸給驅動器3，以此類推。在所有驅動器1-N電路都收到數據後，再同步將數據DATA輸出給LED顯示系統從而顯示畫面。此外，級聯的各級LED驅動器之間還連接有公共的時鐘訊號線，從而可以接收時鐘訊號SCLK，並且各級LED驅動器通過利用時鐘訊號SCLK對接收到的數據訊號DATA進行採樣。
由於時鐘訊號和數據訊號採用不同的傳輸路徑進行傳輸，這可能會產生問題。第2A-2C圖示出了時鐘訊號與數據訊號採用不同的傳輸路徑進行傳輸可能導致的採樣問題。
如第2A圖所示，在發送端和接收端之間通過兩條傳輸路徑分別傳輸時鐘訊號和數據訊號。如果由於某些原因，例如，由於製程或者材料等原因， 印刷電路板(PCB)布線不當，當傳輸時鐘訊號的路徑的長度L1不等於傳輸數據訊號的路徑的長度L2時，會造成接收端取樣或保持時間的損失。如第2B圖所示，假設發送端發送一組數據訊號和時鐘訊號，為保證在利用時鐘訊號對數據訊號進行採樣時具有最佳的採樣和保持時間，例如，理想的最佳採樣時間和保持時間皆為0.5UI。然而，由於傳輸路徑L1和L2之不匹配，實際到達接收端的數據訊號和時鐘訊號的時序如第2C圖所示，則在這種情況下，將剩下0.2UI的採樣時間而損失了0.3UI的採樣時間。
為此，根據本創作的原理，通過對待傳輸的數據進行編碼，將時鐘訊號嵌入編碼後的數據訊號中，從而在各級LED驅動器之間僅僅傳輸編碼後的數據訊號，而不再需要提供額外的時鐘訊號，消除了由於設置兩條傳輸路徑分別傳輸數據訊號和時鐘訊號時不同傳輸路徑之間可能存在的不匹配所導致的對數據進行採樣的精度和穩定度的影響。
第3圖示出了根據本創作一實施例的LED驅動設備的示意性架構。與第1圖所示的常規LED驅動設備相比，取消了向各級LED驅動器單獨提供時鐘訊號，而是在各級LED驅動器之間傳輸經編碼的數據訊號，其中通過對經編碼的數據訊號進行解碼，可以恢復出數據和時鐘訊號。
第4圖示出了根據本創作一實施例的可用於第3圖所示的LED驅動設備的單級LED驅動器的示意性方塊圖。如第4圖所示，該LED驅動器，包括解碼電路，其接收數據訊號並從中解碼用於驅動LED發光顯示的顯示數據DATA和恢復時鐘訊號CLK；以及編碼電路，其利用恢復時鐘訊號對解碼的顯示數據進行編碼以產生編碼數據訊號，其中，該數據訊號是以第一編碼格式編碼的，而該編碼數據訊號是採用第二編碼格式編碼的。
第4圖還示出了通過接收器RX從外部接收編碼的數據訊號，例如，從前一級LED驅動器或者從控制器接收編碼的數據訊號，而通過發送器TX向下一 級LED驅動器發送經編碼的數據訊號。
可選地，第一級LED驅動器亦可直接接收未經過任何編碼的數據訊號。
可選地，根據本創作的實施例，可以在單級LED驅動器內採用多種編解碼方式。第5圖是根據本創作一實施例的LED驅動器的示意性方塊圖。例如，如第5圖所示，接收器RX可接收編碼方式一的數據訊號，並通過解碼方式一解碼，以生成解碼後的數據DATA和恢復的時鐘訊號CLK可再通過編碼器使用編碼方式二對解碼後的數據DATA進行編碼，以生成經編碼的資料信號，並通過發送器RX將經編碼的數據訊號發送給下一級LED驅動器，而該下一級LED驅動器的接收器再以相對應的解碼方式進行解碼。
利用本創作的原理的LED驅動器以及驅動設備，可以實現以下優點：
例如，由於取消了單獨傳輸時鐘訊號，相應取消了在各級LED驅動器之間設置的時鐘訊號線以及對應的硬體引腳，可以降低印刷電路板的布線複雜度、節省印刷電路板的使用層數，降低印刷電路板成本。
另外，通過使用某種編碼方式對待傳輸的數據訊號進行編碼，無需單獨傳輸時鐘訊號，還可以降低驅動電路耗電和電磁干擾，並可減小晶片面積、降低晶片封裝成本。
此外，如果在各級LED驅動器的發送端和接收端使用不同編碼和解碼方式，例如，如果若交叉混用不同編解碼方式，由於數據流同時以不同形式傳輸並且使用不同帶寬，還可以實現進一步降低電磁干擾的益處。
根據本創作的原理，提出了通過使用某種編碼方式對待傳輸的數據訊號進行編碼，無需在各級LED驅動器之間單獨傳輸時鐘訊號。由於將時鐘訊號內嵌於數據訊號中，通過接收端對採樣時鐘訊號和數據進行恢復，因此，不會造成SCLK和DATA在傳輸過程中之偏移，也不會對時鐘訊號和數據的同步特性 造成不利影響。第6圖是根據本創作一實施例的對一數據位元進行編碼以及相應解碼的示意圖。如第6圖所示，例如，可以採用曼徹斯特編碼方式將數據訊號(例如，數據流)中的數據位元“1”編碼為“01”，而將數據位元“0”編碼為“10”。相應地，在接收到數據訊號時，採用對應的解碼方式，例如，將“01”解碼為數據位元“1”而將“10”解碼為數據位元0。第7圖是根據第6圖所示的編碼方式對一數據流進行編碼以及從編碼的數據訊號中對數據位元進行解碼的示意圖。
第8A-8D圖是根據本創作另一實施例的利用不同的編碼方式對兩個連續數據位元進行編碼以及相應解碼的示意圖。
例如，根據一實施例，如第8A圖所示，在發送數據流之前，先對數據流進行編碼時，將連續的兩個數據位元“00”編碼為“1010”，將連續的兩個數據位元“01”編碼為“1001”，將連續的兩個數據位元“10”編碼為“0110”，而將連續的兩個數據位元“11”編碼為“0101”，然後向下一級發送編碼後的數據訊號。相應地，在接收到編碼後的數據訊號時，採用對應的解碼方式進行解碼，將“1010”解碼為連續的兩個數據位元“00”，將“1001”解碼為連續的兩個數據位元“01”，將“0110”解碼為連續的兩個數據位元“10”，而將“0101”解碼為連續的兩個數據位元“11”。
可選地，根據另一實施例，如第8B圖所示，在發送數據流之前，先對數據流進行編碼時，將連續的兩個數據位元“00”編碼為“0101”，將連續的兩個數據位元“01”編碼為“0110”，將連續的兩個數據位元“10”編碼為“1001”，而將連續的兩個數據位元“11”編碼為“1010”，然後向下一級發送編碼後的數據訊號。相應地，在對接收到的編碼後的數據訊號時，採用對應的解碼方式進行解碼，將“0101”解碼為連續的兩個數據位元“00”，將“0110”解碼為連續的兩個數據位元“01”，將“1001”解碼為連續的兩個數據位元 “10”，而將“1010”解碼為連續的兩個數據位元“11”。
可選地，根據又一實施例，如第8C圖所示，在發送數據流之前，先對數據流進行編碼時，將連續的兩個數據位元“00”編碼為“1001”，將連續的兩個數據位元“01”編碼為“1010”，將連續的兩個數據位元“10”編碼為“0101”，而將連續的兩個數據位元“11”編碼為“0110”，然後向下一級發送編碼後的數據訊號。相應地，在接收到編碼後的數據訊號時，採用對應的解碼方式進行解碼，將“1001”解碼為連續的兩個數據位元“00”，將“1010”解碼為連續的兩個數據位元“01”，將“0101”解碼為連續的兩個數據位元“10”，而將“0110”解碼為連續的兩個數據位元“11”。
可選地，根據再一實施例，如第8D圖所示，在發送數據流之前，先對數據流進行編碼時，將連續的兩個數據位元“00”編碼為“0110”，將連續的兩個數據位元“01”編碼為“0101”，將連續的兩個數據位元“10”編碼為“1010”，而將連續的兩個數據位元“11”編碼為“1001”，然後向下一級發送編碼後的數據訊號。相應地，在對接收到的編碼後的數據訊號時，採用對應的解碼方式進行解碼，將“0110”解碼為連續的兩個數據位元“00”，將“0101”解碼為連續的兩個數據位元“01”，將“1010”解碼為連續的兩個數據位元“10”，而將“1001”解碼為連續的兩個數據位元“11”。
第8E圖是分別根據第8A-8D圖所示的四種編碼方式分別對一數據流進行編碼的示意圖。此外，如上所述，如果在各級LED驅動器的發送端和接收端使用不同編碼和解碼方式，例如，如果若交叉混用不同編解碼方式，例如，交叉混用第8A-8D圖所示的四種編解碼方式，由於數據流同時以不同形式傳輸並且使用不同帶寬，還可以實現進一步降低電磁干擾的益處。
第9圖示出了根據本創作一實施例的LED驅動器中的解碼電路的示意性方塊圖。第9圖示出的解碼電路可以用於對接收到的採用曼徹斯特編碼方式 編碼的數據訊號進行解碼，並且從中恢復數據DATA和時鐘訊號。如第9圖所示，該解碼電路包括：第一延遲電路，對接收的數據訊號的時序進行延遲，產生第一恢復數據訊號；第一採樣電路，對接收的數據訊號進行採樣，產生第二恢復數據訊號；以及第一邏輯運算電路，對第一恢復數據訊號和第二恢復數據訊號進行邏輯運算，產生解碼的顯示數據和恢復時鐘訊號；其中，第一採樣電路利用恢復時鐘訊號對接收的數據訊號進行採樣。
根據本創作的一實施例，第一延遲電路對接收的數據訊號進行1/4周期延遲，以產生第一恢復數據訊號。
可選地，第一採樣電路包括：第二延遲電路，接收第一邏輯運算電路產生的恢復時鐘訊號，並對恢復時鐘訊號進行1/2周期延遲而產生採樣時鐘訊號；以及第一暫存器，利用該採樣時鐘訊號對接收的數據訊號進行採樣，產生第二恢復數據訊號。
可選地，第一邏輯運算電路包括：第一邏輯閘電路，對第一恢復數據訊號和第二恢復數據訊號進行互斥或運算，產生該恢復時鐘訊號；以及第二邏輯閘電路，對第二恢復數據訊號進行反相，以產生解碼的顯示數據。
作為示例，第10A圖示出根據本創作一實施例的LED驅動器中的解碼電路的具體結構的示意圖。
如第10A圖所示，在接收到編碼的數據訊號後，第一延遲電路將編碼的數據訊號延遲1/4周期((1/4)Tb，其中Tb表示編碼資料信號的週期)，產生第一恢復數據訊號A；第一採樣電路(DFF1)，對接收到的編碼的數據訊號進行採樣，產生第二恢復數據訊號B；第一邏輯運算電路中的第一邏輯閘電路(XOR1)，對第一恢復數據訊號A和第二恢復數據訊號B進行“互斥或(XOR)”邏輯運算，從而產生恢復時鐘訊號；第一邏輯運算電路中的第二邏輯閘電路，對第二恢復數據訊號B進行反相，以產生解碼的顯示數據。
可選地，如第10A圖所示，第一採樣電路中的第二延遲電路，接收第一邏輯運算電路產生的恢復時鐘訊號，並對恢復時鐘訊號進行1/2周期((1/2)Tb，其中Tb表示編碼資料信號的週期)延遲而產生採樣時鐘訊號RCK1；以及第一採樣電路中的第一暫存器DFF1，利用該採樣時鐘訊號RCK1對接收的數據訊號進行採樣，產生第二恢復數據訊號B。
第10B圖是示出了對應於第10A圖所示的解碼電路的相應訊號的時序的示意圖。如第10B圖所示，接收到的編碼數據訊號經過1/4周期延遲後得到第一恢復數據訊號A，第一恢復數據訊號A與第一暫存器DFF1輸出的第二恢復數據訊號B經過互斥或運算，得到恢復時鐘訊號，恢復時鐘訊號經由1/2周期延遲得到採樣時鐘訊號RCK1，其中，第二恢復數據訊號B是通過第一暫存器DFF1利用採樣時鐘訊號RCK1的上升沿對接收到的編碼數據訊號進行採樣而獲得的，而第二恢復數據訊號B經過邏輯閘反相，得到解碼的數據。作為示例，在第10B圖示出的數據訊號中，D0B、D1B、D2B、D3B、D4B、D5B表示數據位元D0、D1、D2、D3、D4、D5的反相後的位元。
第11圖示出了根據本創作一實施例的LED驅動器中的編碼電路的示意性方塊圖。第11圖示出的編碼電路可以用於對數據流進行曼徹斯特編碼，從而產生編碼後的數據訊號。
如第11圖所示，編碼電路包括：第一數據轉換電路，利用基於恢復時鐘訊號產生的第一時鐘訊號對解碼的顯示數據進行轉換而產生第一轉換數據；第二採樣電路，對第一轉換數據進行採樣而產生第二轉換數據；以及第二邏輯運算電路，對第二轉換數據和基於恢復時鐘訊號產生的第二時鐘訊號進行邏輯運算而產生編碼數據訊號。可選的，所述第一時鐘信號與所述第二時鐘信號相同，或者所述第一時鐘信號是所述第二時鐘信號的相位延遲的信號。
根據本創作的一實施例，其中，第一數據轉換電路包括：第一分頻 電路，對接收的恢復時鐘訊號進行分頻產生第二時鐘訊號，並將所述第二時鐘信號作為第一時鐘信號輸出；第二暫存器，利用第一時鐘訊號對解碼的顯示數據進行採樣，並輸出第一經採樣數據；第三暫存器，利用與第一時鐘訊號反相的訊號對解碼的顯示數據進行採樣，並輸出第二經採樣數據；以及數據選擇器，接收第一經採樣數據和第二經採樣數據，並基於第一時鐘訊號的電平選擇第一經採樣數據和第二經採樣數據之一作為第一轉換數據輸出給第二採樣電路。
可選地，第一數據轉換電路包括：第一分頻電路，對接收的恢復時鐘信號進行分頻產生第二時鐘信號；相位延遲電路，該相位延遲電路對第一分頻電路輸出的第二時鐘訊號進行相位延遲，並將經相位延遲的第二時鐘訊號作為該第一時鐘訊號輸出；第二暫存器，利用第一時鐘信號對解碼的顯示資料進行採樣，並輸出第一經採樣資料；和第三暫存器，利用與第一時鐘信號反相的信號對解碼的顯示資料進行採樣，並輸出第二經採樣資料；以及資料選擇器，接收第一經採樣資料和第二經採樣資料，並基於第一時鐘信號的電平選擇第一經採樣資料和第二經採樣資料之一作為第一轉換資料輸出給第二採樣電路。
可選地，第一經採樣數據由第二暫存器的第二數據輸出端輸出，而第二經採樣數據由第三暫存器的第一數據輸出端輸出。
可選地，第二採樣電路包括：第四暫存器，利用與恢復時鐘訊號反相的訊號對第一轉換數據進行採樣，並輸出第二轉換數據。
可選地，第二邏輯運算電路包括：第三邏輯閘電路，對第一分頻電路輸出的第二時鐘訊號與第二轉換數據進行互斥或運算，產生編碼數據訊號。
作為示例，第12A圖示出根據本創作一實施例的LED驅動器中的編碼電路的示意圖。根據一實施例，在編碼電路中，在接收到待編碼的數據流之後，通過第一數據轉換電路(例如包括序列轉並列電路以及相應的數據選擇器)利用恢復時鐘訊號對待編碼的數據流進行數據轉換，產生第一轉換數據，第二採 樣電路(例如，包括相應的暫存器)對第一轉換數據進行採樣而產生第二轉換數據，而第二邏輯運算電路通過對第二轉換數據和基於恢復時鐘訊號得到的採樣時鐘進行邏輯運算而產生編碼的數據訊號。
如第12A圖所示，通過序列轉並列電路利用恢復時鐘訊號FCK將待編碼的數據流轉換為奇數位元DODD和偶數位元DEVEN的並列輸出，並且利用相應的數據選擇器對並列輸出的奇數位元和偶數位元進行選擇，從而產生第一轉換數據OUT1；第二採樣電路對第一轉換數據OUT1進行採樣而產生第二轉換數據OUT2；而第二邏輯運算電路通過對第二轉換數據OUT2和基於恢復時鐘訊號的第二時鐘訊號進行邏輯運算而產生編碼的數據訊號。
第12B圖是示出了對應於第12A圖所示的編碼電路的相應訊號的時序的示意圖。如第12B圖所示，解碼數據表示待編碼的數據流。FCK表示恢復時鐘訊號，(FCK/2)表示對恢復時鐘訊號進行二分頻後產生的作為採樣時鐘的第二時鐘訊號，OUT1表示第一轉換數據，OUT2表示第二轉換數據，編碼數據表示編碼後的數據訊號。
作為示例，可以結合第13圖所示的編碼電路的結構來具體說明對數據流進行編碼的過程。如第13圖所示，將待編碼的數據流輸入到第一數據轉換電路中的第二暫存器和第三暫存器的數據端，將恢復時鐘訊號RCK經過第一分頻電路進行二分頻之後，產生第二時鐘信號RCK2，並將其作為第一時鐘訊號RCK2(其被用作採樣時鐘)，第二暫存器利用第一時鐘訊號RCK2對待編碼的數據流進行採樣，並且經由其第二輸出端/Q輸出第一經採樣數據A，而第三暫存器利用與第一時鐘訊號RCK2反相的訊號對待編碼的數據流進行採樣，並且經由其第一輸出端Q輸出第二經採樣數據B；數據選擇器利用第一時鐘訊號RCK2的電平來選擇第一經採樣數據和第二經採樣數據之一作為第一轉換數據OUT1輸出給第二採樣電路中的第四暫存器，第四暫存器利用與恢復時鐘訊號反相的訊號對第 一轉換數據OUT1進行採樣，並且輸出第二轉換數據OUT2；第二邏輯運算電路中的第三邏輯閘電路，對第一分頻電路輸出的第二時鐘訊號RCK2與第二轉換數據進行互斥或運算，產生編碼的數據訊號。
可選地，如第13圖所示，還可以包括相位延遲電路，該相位延遲電路對第一分頻電路輸出的第二時鐘訊號進行相位延遲phi(π)(即，將第二時鐘信號相位延遲1/2週期)，並將經相位延遲的第一時鐘訊號作為該第二時鐘訊號輸出給第二暫存器和第三暫存器。
根據本創作的一實施例，還提供了一種對數據流進行編碼的另一種方式，即，利用四階脈波振幅調變(PAM4)的編碼方式。第14圖是根據本創作的一實施例的利用四階脈波振幅調變(PAM4)對數據進行編碼的示意圖。如第14圖所示，通過將兩個位元數據調製在訊號振幅上，可以將四組數據位元(00,01,11,10)對應於不同振幅大小，從而實現對數據流的壓縮編碼，並且實現只使用一半頻寬的益處。
根據本創作的一實施例，提供了一種對通過PAM4編碼格式編碼的數據訊號進行解碼的解碼電路，該解碼電路包括：預處理電路，對接收的數據訊號進行預處理並輸出經預處理的數據訊號；比較器電路，將經預處理的數據訊號與相應的閾值訊號進行比較，產生相應的位元溫度計碼；以及PAM4解碼器，對位元溫度計碼進行解碼並輸出解碼的數據訊號。
可選地，該比較器電路包括：第一比較器、第二比較器和第三比較器，其中，第一、第二和第三比較器設定了不同的閾值訊號，並且分別將經預處理的數據訊號與不同的閾值訊號進行比較而產生相應的位元溫度計碼。
可選地，該解碼電路還包括時鐘恢復電路和第二數據轉換電路，其中，該時鐘恢復電路接收來自第一、第二和第三比較器之一輸出的位元溫度計碼，從中提取恢復時鐘訊號並將其輸出給第二數據轉換電路；該第二數據轉換 電路，利用恢復時鐘訊號對PAM4解碼器輸出的解碼的數據訊號進行轉換，產生二元形式的解碼顯示數據(即，解碼顯示資料包括兩個元素)。
可選地，第二數據轉換電路包括：第五暫存器和第六暫存器，利用恢復時鐘訊號對PAM4解碼器輸出解碼的數據訊號進行採樣，以分別輸出第三經採樣數據和第四經採樣數據作為二元形式的解碼顯示數據(即，第三經採樣資料和第四經採樣資料作為解碼顯示資料的兩個元素)。
例如，如第14圖所示，由於利用PAM4編碼方式分別將數據流的位元組00,01,11,10編碼至不同的電壓振幅基準，在接收到編碼後的PAM4數據訊號後，可以經過第一級放大器放大且均衡化，然後先經過由三組具有不同臨界值的比較器進行量化，從而將PAM4編碼訊號轉換成位元溫度計碼，再通過位元溫度計碼轉二進制碼解碼器(Thermometer Code to Binary Code Decoder)，將該訊號轉換二進制碼形式，從而完成將具有多電壓基準的訊號轉換至二進制電壓基準訊號，並且利用由時鐘數據恢復電路CDR產生的恢復時鐘訊號通過對該二進制電壓基準訊號進行採樣而產生恢復數據流。儘管在第15圖中沒有明確示出，可選地，在該解碼電路的放大器之前，可以設置相應的訊號預處理器電路，以便例如對接收到的PAM4編碼數據訊號進行預處理，例如，訊號整形、均衡化等等。當然，這些預處理也可以結合訊號的放大處理一併進行。
第15圖是示出根據本創作的一實施例的對PAM4編碼的數據訊號進行解碼的解碼電路的示意圖。如第15圖所示，接收的PAM4編碼的數據訊號通過放大器進行放大處理(如上所述，可以一併進行訊號的整形、均衡化的預處理)，將放大後的訊號送入三組比較器comp.A,comp.B和comp.C進行比較量化，由於三組比較器分別設置有不同的閾值，因此可以根據接收的放大訊號的幅度，輸出不同的位元溫度計碼，將不同的位元溫度計碼輸出給位元溫度計碼轉二進制碼解碼器(例如，第15圖所示的PAM4解碼器)，可以將其轉換至二進制電壓基 準。此外，如第15圖所示，通過時鐘數據恢復電路(Clock and Data Recovery,CDR)從例如第二組比較器輸出的位元溫度計碼VOUT，B中提取出正確的頻率和相位的恢復時鐘訊號，並且通過該恢復時鐘訊號對位元溫度計碼轉二進制碼解碼器輸出的二進制數據訊號進行採樣，例如，通過將恢復時鐘訊號作為第五和第六暫存器的採樣時鐘，從而對位元溫度計碼轉二進制碼解碼器輸出的二進制數據訊號進行採樣，來實現對數據的恢復。
根據本創作的一實施例，可以在各級LED驅動器之間採用不同編碼方式，並且通過相應的介面電路來實現不同編解碼方式之間的轉換。以曼徹斯特編碼轉換至PAM4編碼為例，可以採用曼徹斯特解碼器搭配PAM4編碼器，換句話說，可以採用曼徹斯特解碼器對接收到的以曼徹斯特編碼方式編碼的數據訊號進行解碼，得到待傳輸的數據流，然後，可以採用PAM4編碼器對待傳輸的數據流進行編碼，並將編碼後的數據訊號發送給下一級LED驅動器；反之，當將PAM4編碼轉換至曼徹斯特編碼時，可以採用PAM4解碼器搭配曼徹斯特編碼器，具體而言，可以採用PAM4解碼器對接收到的以PAM4編碼方式編碼的數據訊號進行解碼，得到待傳輸的數據流，然後，可以採用曼徹斯特編碼器對待傳輸的數據流進行編碼，並將編碼後的數據訊號發送給下一級LED驅動器。
此外，應注意，儘管本創作作為示例，列舉了可以採用曼徹斯特編碼方式和PAM4編碼方式對待傳輸的數據流進行編碼和相應的解碼，但本創作技術方案不限於這兩種編碼方式，而是可以涵蓋其他類型的編碼方式，只要相應的編碼方式可以實現對數據流的編碼，以便將時鐘訊號嵌入到編碼後的數據訊號中，並且在對編碼後的數據訊號進行解碼時，可以恢復出編碼之前的數據流和時鐘訊號即可。
作為示例，第16圖示出了根據本創作的一實施例的編碼電路和解碼電路之間的示意性的介面電路。如第16圖所示，由PAM4解碼器產生的恢復數 據和恢復時鐘訊號經由一組序列器(serializer)產生序列的數據，並且將產生的序列數據和恢復時鐘訊號送入如第12A圖所示的編碼電路，從而對序列數據和恢復時鐘訊號進行編碼後，即可完成PAM4編碼至曼徹斯特編碼的轉換。
作為示例，第17圖示出了可以用於第4圖和/或第5圖中所示的接收器RX的具體電路。如第17圖所示，該接收器可以採用差分電路的形式，其中，可以通過第17圖所示的DIN+和/或DIN-端子接收如第3圖中所示的數據訊號DATA，並且通過VOUTN和VOUTP端子將接收器RX輸出的訊號提供給相應的解碼器。作為示例，接收器接收的數據訊號可以是單端訊號或者雙端差動訊號，接收器輸出的訊號也可以是是單端訊號或者雙端訊號(例如差動訊號)，
作為示例，第18圖示出了可以用於第4圖和/或第5圖中所示的發送器TX的具體電路。如第18圖所示，該發送器可以採用全差分電路的形式，其中，可以通過第18圖所示的DIN+和/或DIN-端子接收如第4圖和/或第5圖中所示的編碼後的數據訊號，並且通過Vout+和Vout-端子(例如，可以將其對應於第3圖所示的SDOUT引腳)將訊號輸出給下一級的LED驅動器的接收器RX。作為示例，編碼後的數據訊號可以是單端訊號或者雙端訊號(例如，差動訊號)。
第19圖示出了將第17圖的差分接受器和第18圖的差分發送器應用於第5圖的LED驅動器的結構。
根據本創作提出的LED驅動器以及相應的LED驅動設備，由於不再需要單獨傳輸時鐘訊號，而是通過對在各級LED驅動器之間傳輸的數據訊號進行相應的編碼，將時鐘訊號嵌入到數據訊號中，相應取消了各級LED驅動器之間單獨傳輸時鐘訊號的硬體設置，降低了印刷電路板布線複雜度，並且降低了產品的成本；此外，還可以降低LED驅動設備的耗電和電磁干擾，從而提高了LED的顯示品質。
本申請描述了包括工具，特徵，實施例，模型，方法等的各種方面。 這些方面中的許多是專門描述的，並且至少為了示出各個特徵，通常以聽起來可能受到限制的方式來描述。然而，這是出於描述清楚的目的，並且不限制那些方面的應用或範圍。實際上，所有不同方面都可以組合和互換以提供其他方面。此外，這些方面也可以與先前申請中描述的方面組合和互換。
當附圖作為流程圖呈現時，應當理解，其還提供對應裝置的方塊圖。類似地，當附圖作為方塊圖呈現時，應當理解，其還提供對應方法/過程的流程圖。
本文描述的實現方式和方面可以在例如方法或處理，裝置，軟體程序，數據流或訊號中實現。即使僅在單個實現形式的上下文中討論(例如，僅作為方法討論)，討論的特徵的實現方式也可以以其他形式(例如，裝置或程序)來實現。裝置可以在例如適當的硬體，軟體和韌體中實現。方法例如可以在例如處理器中實現，該處理器一般指代處理設備，包括例如計算機，微處理器，積體電路或可編程邏輯設備。處理器也包括通信設備，例如計算機，行動電話，便攜/個人數位助理(“PDA”)，以及便於終端用戶之間的訊息通訊的其他設備。
對“一個實施例”或“實施例”或“一個實現方式”或“實現方式”的引用以及其其他變型意味著結合實施例描述的具體特徵，結構，特性等包括在至少一個實施例中。因此，在整個文件中出現在各個地方的短語“在一個實施例中”或“在實施例中”或“在一個實現方式中”或“在實現方式中”以及任何其他變型的出現不一定都指代同一個實施例。
我們描述許多實施例。這些實施例的特徵可以單獨提供或以任何組合提供。此外，實施例可以單獨或以任何組合而跨各種請求項類別和類型包括以下特徵，設備或方面中的一個或多個。
進一步地，當結合實施例來描述該特定的特徵、結構或特性時，可以認為結合其他實施例(無論是否明確描述)來實施這種特徵、結構或特性是 在本領域技術人員的知識範圍內的。
已經描述了許多實施方式。然而，可以理解的是，可以對其進行各種修改。例如，不同實施方式的元素可以被組合、補充、修改、或移除，以產生其他實施方式。另外，本領域普通技術人員可以理解的是，可以用其他結構和過程代替所公開的結構和過程，並且所得到的實施方式將以至少基本上相同的方法執行至少基本上相同的功能，以至少實現與所公開的實施方式基本相同的結果。因此，本申請考慮了這些和其他實施方式。
DATA:數據訊號

Claims (18)

  1. 一種發光二極體驅動器，包括：差分接收器，接收差動訊號，並輸出數據訊號；解碼電路，從差分接收器接收所述數據訊號並從中解碼出用於驅動LED發光顯示的顯示數據和恢復時鐘訊號；編碼電路，利用恢復時鐘訊號對解碼的顯示數據進行編碼以產生編碼數據訊號；以及差分發送器，從編碼電路接收所述編碼數據訊號，並輸出差動編碼訊號，其中，該數據訊號是以第一編碼格式編碼的，而該編碼數據訊號是採用第二編碼格式編碼的，其中，第一編碼格式和第二編碼格式採用不同的編碼格式。
  2. 如請求項1的發光二極體驅動器，其中，所述數據訊號為單端訊號或雙端差動訊號，所述編碼數據訊號為單端訊號或雙端差動訊號。
  3. 如請求項2的發光二極體驅動器，其中，在第一編碼格式採用曼徹斯特編碼格式時，該解碼電路包括：第一延遲電路，對接收的數據訊號的時序進行延遲，產生第一恢復數據訊號；第一採樣電路，對接收的數據訊號進行採樣，產生第二恢復數據訊號；以及第一邏輯運算電路，對第一恢復數據訊號和第二恢復數據訊號進行邏輯運算，產生解碼的顯示數據和恢復時鐘訊號；其中，第一採樣電路利用恢復時鐘訊號對接收的數據訊號進行採樣。
  4. 如請求項3的發光二極體驅動器，其中，第一延遲電路對接收的數據訊號進行1/4周期延遲，以產生第一恢復數據訊號。
  5. 如請求項4的發光二極體驅動器，其中，第一採樣電路包括：第二延遲電路，接收第一邏輯運算電路產生的恢復時鐘訊號，並對恢復時鐘 訊號進行1/2周期延遲而產生採樣時鐘訊號；以及第一暫存器，利用該採樣時鐘訊號對接收的數據訊號進行採樣，產生第二恢復數據訊號。
  6. 如請求項5的發光二極體驅動器，其中，第一邏輯運算電路包括：第一邏輯閘電路，對第一恢復數據訊號和第二恢復數據訊號進行互斥或運算，產生該恢復時鐘訊號；以及第二邏輯閘電路，對第二恢復數據訊號進行反相，以產生解碼的顯示數據。
  7. 如請求項2的發光二極體驅動器，其中，在第二編碼格式採用曼徹斯特編碼格式時，該編碼電路包括：第一數據轉換電路，利用基於恢復時鐘訊號產生的第一時鐘訊號對解碼的顯示數據進行轉換而產生第一轉換數據；第二採樣電路，對第一轉換數據進行採樣而產生第二轉換數據；以及第二邏輯運算電路，對第二轉換數據和基於恢復時鐘訊號產生的第二時鐘訊號進行邏輯運算而產生編碼數據訊號。
  8. 如請求項7的發光二極體驅動器，其中，第一數據轉換電路包括：第一分頻電路，對接收的恢復時鐘訊號進行分頻產生第二時鐘訊號，並將所述第二時鐘信號作為第一時鐘信號輸出；第二暫存器，利用第一時鐘訊號對解碼的顯示數據進行採樣，並輸出第一經採樣數據；第三暫存器，利用與第一時鐘訊號反相的訊號對解碼的顯示數據進行採樣，並輸出第二經採樣數據；以及數據選擇器，接收第一經採樣數據和第二經採樣數據，並基於第一時鐘訊號的電平選擇第一經採樣數據和第二經採樣數據之一作為第一轉換數據 輸出給第二採樣電路。
  9. 如請求項7的發光二極體驅動器，其中，第一數據轉換電路包括：第一分頻電路，對接收的恢復時鐘信號進行分頻產生第二時鐘信號；相位延遲電路，該相位延遲電路對第一分頻電路輸出的第二時鐘訊號進行相位延遲，並將經相位延遲的第二時鐘訊號作為該第一時鐘訊號輸出；第二暫存器，利用第一時鐘信號對解碼的顯示資料進行採樣，並輸出第一經採樣資料；第三暫存器，利用與第一時鐘信號反相的信號對解碼的顯示資料進行採樣，並輸出第二經採樣資料；以及資料選擇器，接收第一經採樣資料和第二經採樣資料，並基於第一時鐘信號的電平選擇第一經採樣資料和第二經採樣資料之一作為第一轉換資料輸出給第二採樣電路。
  10. 如請求項7的發光二極體驅動器，其中，第一經採樣數據由第二暫存器的第二數據輸出端輸出，而第二經採樣數據由第三暫存器的第一數據輸出端輸出。
  11. 如請求項7的發光二極體驅動器，其中，第二採樣電路包括：第四暫存器，利用與恢復時鐘訊號反相的訊號對第一轉換數據進行採樣，並輸出第二轉換數據。
  12. 如請求項8或9的發光二極體驅動器，其中，第二邏輯運算電路包括：第三邏輯閘電路，對第一分頻電路輸出的第二時鐘訊號與第二轉換數據進行互斥或運算，產生編碼數據訊號。
  13. 如請求項2、7-11任一項的發光二極體驅動器，其中，在第一編碼格式採用PAM4編碼格式時，該解碼電路包括： 預處理電路，對接收的數據訊號進行預處理並輸出經預處理的數據訊號；比較器電路，將經預處理的數據訊號與相應的閾值訊號進行比較，產生相應的位元溫度計碼；PAM4解碼器，對位元溫度計碼進行解碼並輸出解碼的數據訊號。
  14. 如請求項13的發光二極體驅動器，其中，該比較器電路包括：第一比較器、第二比較器和第三比較器，其中，第一、第二和第三比較器設定了不同的閾值訊號，並且分別將經預處理的數據訊號與不同的閾值訊號進行比較而產生相應的位元溫度計碼。
  15. 如請求項14的發光二極體驅動器，其中，解碼電路還包括時鐘恢復電路和第二數據轉換電路，其中，該時鐘恢復電路接收來自第一、第二和第三比較器之一輸出的位元溫度計碼，從中提取恢復時鐘訊號並將其輸出給第二數據轉換電路；該第二數據轉換電路，利用恢復時鐘訊號對PAM4解碼器輸出的解碼的數據訊號進行轉換，產生二元形式的解碼顯示數據。
  16. 如請求項15的發光二極體驅動器，其中，第二數據轉換電路包括：第五暫存器和第六暫存器，利用恢復時鐘訊號對PAM4解碼器輸出解碼的數據訊號進行採樣，以分別輸出第三經採樣數據和第四經採樣數據作為二元形式的解碼顯示數據。
  17. 如請求項16的發光二極體驅動器，其中，在第一編碼格式採用PAM4編碼格式且第二編碼格式採用曼徹斯特編碼格式時，該解碼電路還包括：介面電路，接收第三經採樣數據和第四經採樣數據，並基於恢復時鐘訊號的電平選擇第三經採樣數據和第四經採樣數據之一作為解碼的顯示數據。
  18. 一種發光二極體驅動設備，包括序列連接的N級發光二極體驅動器，其中，各級發光二極體驅動器是根據請 求項1-17任一項的發光二極體驅動器，其中，第一級發光二極體驅動器接收初始數據訊號並輸出第一級數據訊號，第k級發光二極體驅動器接收第k-1級發光二極體驅動器輸出的第k-1級數據訊號並輸出第k級數據訊號，1<k
    Figure 110208951-A0305-02-0029-29
    N。
TW110208951U 2020-07-29 2021-07-29 發光二極體驅動器以及發光二極體驅動設備 TWM623182U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063058480P 2020-07-29 2020-07-29
US63/058,480 2020-07-29

Publications (1)

Publication Number Publication Date
TWM623182U true TWM623182U (zh) 2022-02-11

Family

ID=80004780

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110208951U TWM623182U (zh) 2020-07-29 2021-07-29 發光二極體驅動器以及發光二極體驅動設備
TW110127928A TWI810620B (zh) 2020-07-29 2021-07-29 發光二極體驅動器以及發光二極體驅動設備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110127928A TWI810620B (zh) 2020-07-29 2021-07-29 發光二極體驅動器以及發光二極體驅動設備

Country Status (3)

Country Link
US (1) US11974371B2 (zh)
CN (2) CN114067725A (zh)
TW (2) TWM623182U (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828221B (zh) * 2022-07-04 2024-01-01 新唐科技股份有限公司 照明系統的控制器與資料轉換方法
CN115762395A (zh) * 2022-12-06 2023-03-07 錼创显示科技股份有限公司 像素电路及显示面板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023891A (en) 1989-07-25 1991-06-11 Sf2 Corporation Method and circuit for decoding a Manchester code signal
US5245635A (en) 1991-12-04 1993-09-14 Honeywell Inc. Clock recovery circuit for Manchester encoded data
US6069922A (en) * 1997-11-14 2000-05-30 Nortel Networks Corporation Method and apparatus for reducing cross-talk in broadband systems using line-coding
DE10048352A1 (de) * 2000-09-29 2002-04-25 Siemens Ag Verfahren zur Übertragung eines hochfrequenten binären Datenstroms über eine Kommunikationsstrecke mit galvanischer Trennung
KR100965598B1 (ko) * 2003-12-11 2010-06-23 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
JP2008526073A (ja) * 2004-12-23 2008-07-17 エヌエックスピー ビー ヴィ データ信号を受信および／または復号するインターフェース回路ならびに方法
CN101365274A (zh) * 2008-07-21 2009-02-11 北京巨数数字技术开发有限公司 一种led芯片级联信号的单线传输方法
CN101833924A (zh) * 2009-03-11 2010-09-15 奇景光电股份有限公司 具有时钟信号内嵌传送的液晶显示器
CN103943079B (zh) * 2014-03-06 2016-05-18 京东方科技集团股份有限公司 一种显示系统中数据传输的方法及相关装置
CN104064150A (zh) 2014-07-08 2014-09-24 苏州卓能微电子技术有限公司 一种led驱动芯片双通道信号传输方法
CN106877873B (zh) 2015-12-10 2023-06-13 重庆川仪自动化股份有限公司 基于fpga的曼彻斯特码的编解码器及编解码方法
US9699009B1 (en) 2016-06-30 2017-07-04 International Business Machines Corporation Dual-mode non-return-to-zero (NRZ)/ four-level pulse amplitude modulation (PAM4) receiver with digitally enhanced NRZ sensitivity
US9900963B1 (en) * 2016-10-14 2018-02-20 Contemporary Communications, Inc. Lighting controller
CN108063661B (zh) 2017-12-20 2021-01-08 珠海全志科技股份有限公司 基于曼彻斯特编码的采样电路和接收电路
CN110191539B (zh) * 2019-06-10 2021-09-07 酷矽半导体科技(上海)有限公司 驱动电路、驱动芯片及显示系统、显示方法
US20210049952A1 (en) 2019-08-13 2021-02-18 Novatek Microelectronics Corp. Light-emitting diode driving apparatus
CN110415641A (zh) * 2019-08-26 2019-11-05 深圳市好的照明有限公司 一种双线级联led驱动电路
RU197284U1 (ru) * 2019-12-27 2020-04-17 федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет ИТМО" (Университет ИТМО) Устройство управления потоком излучения
CN111416600B (zh) 2020-03-25 2022-09-23 哈尔滨工业大学 基于电流模整流器结构的自适应阈值pam4解码器

Also Published As

Publication number Publication date
TW202221681A (zh) 2022-06-01
US20220039231A1 (en) 2022-02-03
TWI810620B (zh) 2023-08-01
CN114067725A (zh) 2022-02-18
US11974371B2 (en) 2024-04-30
CN216119513U (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
TWI810620B (zh) 發光二極體驅動器以及發光二極體驅動設備
JP3542809B2 (ja) 遷移制御された平衡エンコード体系
TWI575488B (zh) 顯示裝置用資料傳送系統、顯示裝置用資料傳送方法、及顯示裝置
US20060093147A1 (en) Apparatus and method for scaramling/de-scrambling 16-bit data at PCT express protocol
US20030120791A1 (en) Multi-thread, multi-speed, multi-mode interconnect protocol controller
JPH11500887A (ja) 遷移制御されたデジタルエンコード及び信号伝送システム
JPH11506289A (ja) デジタルビデオ伝送のためのブロックコーディング
CN101753269B (zh) 信息处理装置和信号传输方法
JP2810857B2 (ja) 通信データ・ストリームの変換方法及びシステム
US7103110B2 (en) Dual phase pulse modulation encoder circuit
US6606328B1 (en) Look ahead encoder/decoder architecture
CN116416919A (zh) 显示控制芯片和显示控制系统
CN114142964A (zh) 一种多芯片模块中芯片间的超短距离数据传输方法及装置
US20050220232A1 (en) Circuit arrangement and a method to transfer data on a 3-level pulse amplitude modulation (PAM-3) channel
JP2011103552A (ja) 情報処理装置、及び信号処理方法
CN109831192B (zh) 用于传送器、接收器的物理层电路及其方法、及通讯系统
US7283011B2 (en) Method for performing dual phase pulse modulation
US7260151B2 (en) Dual phase pulse modulation system
US20220269305A1 (en) Data formatting of a low voltage drive circuit data communication system
US8166219B2 (en) Method and apparatus for encoding/decoding bus signal
JP4780350B2 (ja) シリアルデータ通信のための符号化方式
CN114362770B (zh) 数据发送器件、数据接收器件、电子装置以及方法
US12125459B2 (en) Data transmission and recovery with algorithmic transition codes
US11663157B1 (en) Joint electron devices engineering council (JESD)204-to-peripheral component interconnect express (PCIe) interface
WO2002001725A1 (fr) Emetteur optique et circuit convertisseur de code utilise dans ce dernier