TWM601461U - 晶片封裝結構 - Google Patents

晶片封裝結構 Download PDF

Info

Publication number
TWM601461U
TWM601461U TW109204079U TW109204079U TWM601461U TW M601461 U TWM601461 U TW M601461U TW 109204079 U TW109204079 U TW 109204079U TW 109204079 U TW109204079 U TW 109204079U TW M601461 U TWM601461 U TW M601461U
Authority
TW
Taiwan
Prior art keywords
chip
ring
sensing
area
retaining wall
Prior art date
Application number
TW109204079U
Other languages
English (en)
Inventor
丁榆軒
Original Assignee
鷹克國際股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鷹克國際股份有限公司 filed Critical 鷹克國際股份有限公司
Priority to TW109204079U priority Critical patent/TWM601461U/zh
Publication of TWM601461U publication Critical patent/TWM601461U/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Micromachines (AREA)

Abstract

一種晶片封裝結構，其包括一基板、一感測晶片、一環狀擋牆、多個導線及一封裝材料，基板表面具有一晶片貼裝區及多個打線接點，感測晶片貼裝於晶片貼裝區，感測晶片具有一用以接收環境資訊的感測區及多個電接點，環狀擋牆設於感測晶片並圍繞感測區，環狀擋牆間隔於感測區與該些電接點之間，該些導線分別連接於該些打線接點及該些電接點之間，封裝材料設於基板及感測晶片的部分表面而包覆該些打線接點、電接點及導線，環狀擋牆所圍繞的區域未設有封裝材料。

Description

晶片封裝結構
本新型是關於一種封裝技術，特別是一種非扇出型封裝的晶片封裝結構。
微機電（MEMS）通常包含一個微處理器和一個用以取得環境資訊的微型感測器，因此，一個微機電晶片上通常具有一個可直接或至少間接接觸環境資訊的感測區，這些感測區可能必須裸露，並且不會被常規封裝材料包覆。
現有微機電晶片貼裝於電路基板後，可能利用打線技術實現微機電晶片與電路基板的電性連接，但由於無法使用常規封裝材料覆蓋感測區，這使得金線直接裸露於外界，裝置的信賴性嚴重不足。
為了解決前述問題，扇出型封裝的方法被提出，通過在微機電晶片上設置具有流體通道的扇出層，實現避免導線裸露，同時又允許感測區可直接或間接接觸環境資訊。但另一方面，扇出型封裝的製程複雜、昂貴，顯著增加了微機電的設置成本。
本新型之主要目的在於提供一種非扇出型封裝方式的晶片封裝技術。
為了達成上述及其他目的，本新型提供一種晶片封裝結構，其包括一基板、一感測晶片、一環狀擋牆、多個導線及一封裝材料，基板表面具有一晶片貼裝區及多個打線接點，感測晶片貼裝於晶片貼裝區，感測晶片具有一用以接收環境資訊的感測區及多個電接點，環狀擋牆設於感測晶片並圍繞感測區，環狀擋牆間隔於感測區與該些電接點之間，該些導線分別連接於該些打線接點及該些電接點之間，封裝材料設於基板及感測晶片的部分表面而包覆該些打線接點、電接點及導線，環狀擋牆所圍繞的區域未設有封裝材料。
本新型通過在感測晶片上增設一環狀擋牆，這使得感測晶片貼裝於基板後，仍可使用封裝材料針對性地將打線接點、電接點及導線封裝包覆，但又保護感測區不被封裝材料污染，從而不但免除了繁複、成本高的扇出型封裝製程，同時又避免導線裸露而衍生的信賴性不足問題，滿足微機電產業長期存在的需求。
請參考第1、2圖，所繪示者為本新型晶片封裝結構的其中一實施例，該晶片封裝結構涉及微機電系統，其包括一基板10、一感測晶片20、一環狀擋牆30、多個導線40及一封裝材料50。
基板10表面具有一晶片貼裝區11及多個打線接點12。基板10可以是常規電路板結構中的單面單層板、雙面板或多層板，其結構中包括導電區及非導電區，導電區主要為基板10中的線路，非導電區例如是電路板結構中的介電質層、防焊層或封裝膠，例如聚醯亞胺、環氧樹脂或其他電路板結構常用的樹脂。
感測晶片20貼裝於晶片貼裝區11，並具有一用以接收環境資訊的感測區21及多個電接點22。感測晶片20為一微機電系統（MEMS），視其設計需求，感測區21可接收的環境資訊可為但不限於光線、壓力、聲音、溫度、濕度或特定化合物存在與否及/或其濃度。舉例而言，感測晶片20可為但不限於用以量測不同壓力範圍的壓力感測晶片、用以量測氣體種類或濃度的氣體感測晶片、用以感測流量與流速的流量感測晶片、用來感測加速度變化的加速度感測晶片、用以感測溫度變化的溫度感測晶片、用以感光的感光晶片等。
環狀擋牆30設於感測晶片20並圍繞感測區21，其間隔於感測區21與電接點22之間，且環狀擋牆30具有一外環面31及一頂面32。從俯視圖觀之，環狀擋牆30所圍繞的區域為封閉區域，用以使所圍繞的區域獨立於外部區域，且環狀擋牆30可具有多邊形、圓形或其他不規則輪廓。環狀擋牆30例如為絕緣體，其可為但不限於環氧樹脂、酚醛樹脂、聚醯亞胺等材質。
導線40分別連接於該些打線接點12及該些電接點22之間，用以讓基板10與感測晶片20之間形成訊號連接。導線40例如為金線等導電線材製成。
封裝材料50設於基板10及感測晶片20的部分表面而包覆打線接點12、電接點22及導線40，其完整包覆環狀擋牆30的外環面31，並與環狀擋牆30的頂面31等高齊平，用以避免打線接點12、電接點22及導線40氧化或污損。由於膨脹係數的差異或其他設計選擇，因此在其他可能的實施方式中，環狀擋牆的頂面也可能略高或略低於封裝材料。封裝材料可為電路板領域中常規的封裝材料。
以下通過第3至9圖說明前述晶片封裝結構的製法。
貼膜：請參考第3圖，首先，在一晶圓1的一工作面2層合至少一層半固化的乾膜3，晶圓1具有多個感測晶片20（圖中僅例示其中一者），各感測晶片20具有一用以接收環境資訊的感測區21及多個電接點22，乾膜3覆蓋感測區21及電接點22。所述乾膜3的主要組成可為但不限於光可成像樹酯，其以含羧基光可成像樹酯為佳，或者併用環氧樹酯與含羧基光可成像樹酯，或者併用其他熱硬化性樹酯、光硬化性樹酯與含羧基光可成像樹酯。舉例而言，光可成像樹酯包能是不飽和羧酸與含不飽和基化合物的共聚物、或含羧基二醇化合物與二醇化合物的加成聚合物，乾膜的漿料可先被塗布於一例如由PET薄膜的載體膜上，再將漿料烘乾而具有指觸乾燥性，但高分子尚未完全聚合、硬化的狀態，成為所述乾膜。在可能的實施方式中，載體膜上的乾膜具有5-200 µm的厚度，例如具有10-150 µm的厚度。視最終環狀擋牆所需高度，可在晶圓上連續層合多層乾膜，多層層合的乾膜總厚度例如為10-500 µm，更進一步地，乾膜總厚度例如為20-200 µm，再更進一步地，乾膜總厚度例如為30-300 µm，俾便後續封裝步驟的進行，確保導線能被封裝材料完整包覆。另一方面，在貼膜前，於晶圓上形成多個感測晶片的步驟，可視需要以常規製程完成。在各層乾膜完成貼膜後，載體膜可被移除。
局部固化：令半固化的乾膜3的一部份完全固化，乾膜3中完全固化的部分分別完整圍繞感測晶片20的感測區21，但特別不圍繞後續供導線連接的電接點22。如第4圖所示，對於主要組成為光可成像樹脂的乾膜3而言，可以通過照光（例如UV光）進行固化，照光前利用光罩4遮蔽不需完全固化的部分，但暴露欲完全固化的部分。
移除乾膜：如第5圖所示，利用溶劑將乾膜中未完全固化的部分自工作面2移除，保留乾膜中完全固化的部分，被保留的部分成為多個分別圍繞該些感測晶片20的感測區21的環狀擋牆30（圖中均僅例示其中一者），各環狀擋牆30將其所圍繞的感測區21與其他電接點22間隔開。
切割：利用切割機將晶圓1上多個感測晶片20切割分開，成為多顆各別獨立的感測晶片20（如第6圖所示）。
黏晶：如第7圖所示，將切割後的各感測晶片20分別貼裝（例如利用銀膠）於一基板10的晶片貼裝區11，基板10另具有多個打線接點12。具有晶片貼裝區及打線接點的基板可由常規電路基板製程依設計需求製得。
打線：利用打線機將多個導線40（例如金線）分別連接於該些打線接點12及該些電接點22之間（如第8圖所示），用以讓基板10與感測晶片20之間形成訊號連接。
封膠：如第9圖所示，將打線後的感測晶片20置於一模具5的一模穴，感測晶片20置入模穴後，上模5A的一內模面5A1壓抵於環狀擋牆30的頂面32，此時模穴內仍具有鏤空的一第一腔室6及一第二腔室7，環狀擋牆30位於第一、第二腔室6、7之間而使第一、第二腔室6、7在空間上不連通，其中，感測區21位於第一腔室6內，打線接點12、電接點22及導線40則均位於第二腔室7內，之後，通過模具5的注料口在第二腔室7內填入封裝材料50，並令封裝材料50硬化，其完整包覆環狀擋牆30的外環面31，並與環狀擋牆30的頂面31等高齊平，而後退模，製得如第1、2圖所示的晶片封裝結構。在其他可能的實施方式中，只要可以完整包覆打線接點、電接點及導線，封裝材料的頂面也可低於環狀擋牆。
在可能的實施方式中，環狀擋牆30所圍構的感測區21上可另填充其他異於前述封裝材料50的功能性膠體，例如可線性傳遞壓力的膠體，亦即，感測區21上即便設有膠體，該膠體也不會與該封裝材料50相同。
綜合上述，本新型所製得的晶片封裝結構針對性地將打線接點、電接點及導線封裝包覆，但又保護感測區不被封裝材料污染，從而不但免除了繁複、成本高的扇出型封裝製程，同時又避免導線裸露而衍生的信賴性不足問題，滿足微機電產業長期存在的需求。
1:晶圓 2:工作面 3:乾膜 4:光罩 5:模具 5A:上模 5A1:內模面 6:第一腔室 7:第二腔室 10:基板 11:晶片貼裝區 12:打線接點 20:感測晶片 21:感測區 22:電接點 30:環狀擋牆 31:外環面 32:頂面 40:導線 50:封裝材料
第1圖為本新型其中一實施例的剖面示意圖。
第2圖為本新型其中一實施例的俯視示意圖。
第3至9圖為本新型其中一實施例的製程步驟示意圖。
10:基板
11:晶片貼裝區
12:打線接點
20:感測晶片
21:感測區
22:電接點
30:環狀擋牆
31:外環面
32:頂面
40:導線
50:封裝材料

Claims (3)

  1. 一種晶片封裝結構，包括： 一基板，其表面具有一晶片貼裝區及多個打線接點； 一感測晶片，貼裝於該晶片貼裝區，該感測晶片具有一用以接收環境資訊的感測區及多個電接點； 一環狀擋牆，設於該感測晶片並圍繞該感測區，該環狀擋牆間隔於該感測區與該些電接點之間； 多個導線，分別連接於該些打線接點及該些電接點之間；以及 一封裝材料，設於該基板及該感測晶片的部分表面而包覆該些打線接點、該些電接點及該些導線，且該環狀擋牆所圍繞的區域未設有該封裝材料。
  2. 如請求項1所述的晶片封裝結構，其中該環狀擋牆具有一外環面，該封裝材料接觸該外環面。
  3. 如請求項1所述的晶片封裝結構，其中該環狀擋牆具有一頂面，該封裝材料與該頂面等高。
TW109204079U 2020-04-08 2020-04-08 晶片封裝結構 TWM601461U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109204079U TWM601461U (zh) 2020-04-08 2020-04-08 晶片封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109204079U TWM601461U (zh) 2020-04-08 2020-04-08 晶片封裝結構

Publications (1)

Publication Number Publication Date
TWM601461U true TWM601461U (zh) 2020-09-11

Family

ID=73644622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109204079U TWM601461U (zh) 2020-04-08 2020-04-08 晶片封裝結構

Country Status (1)

Country Link
TW (1) TWM601461U (zh)

Similar Documents

Publication Publication Date Title
US8643169B2 (en) Semiconductor sensor device with over-molded lid
US10435290B2 (en) Wafer level package for a MEMS sensor device and corresponding manufacturing process
CN105470212B (zh) 用于半导体器件的封装及其组装方法
CN101620022A (zh) 压力感测元件封装及其制作方法
KR101332859B1 (ko) 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법
TW202023007A (zh) 半導體封裝結構及其製法
US11655143B2 (en) Semiconductor component and method for producing same
TWI716312B (zh) 晶片封裝結構及其製法
CN212151613U (zh) 芯片封装结构
TWI538113B (zh) 微機電晶片封裝及其製造方法
TWM601461U (zh) 晶片封裝結構
TWI401774B (zh) 微機電晶片封裝結構及其製造方法
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
TWI715684B (zh) 用於封裝至少一半導體裝置之方法和半導體裝置
CN113526449A (zh) 芯片封装结构及其制法
TWI750542B (zh) 感測器及其封裝組件
US11427466B2 (en) Semiconductor package structure and method for manufacturing the same
TWI689015B (zh) 電子封裝件及其製法
KR102432627B1 (ko) 반도체 패키지
TWI672786B (zh) 電子封裝件及其製法
TWI688049B (zh) 電子封裝件及其製法
US11760623B2 (en) No-gel pressure sensor package
US11239130B2 (en) Selective molding for integrated circuit
US20220270960A1 (en) Open-Cavity Package for Chip Sensor
US20230365396A1 (en) Mems sensor package and its manufacturing method