TWI401774B - 微機電晶片封裝結構及其製造方法 - Google Patents

微機電晶片封裝結構及其製造方法 Download PDF

Info

Publication number
TWI401774B
TWI401774B TW099101245A TW99101245A TWI401774B TW I401774 B TWI401774 B TW I401774B TW 099101245 A TW099101245 A TW 099101245A TW 99101245 A TW99101245 A TW 99101245A TW I401774 B TWI401774 B TW I401774B
Authority
TW
Taiwan
Prior art keywords
wafer
mems
pads
cover
package structure
Prior art date
Application number
TW099101245A
Other languages
English (en)
Other versions
TW201126661A (en
Inventor
Han Cheng Hsu
Chien Chih Huang
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW099101245A priority Critical patent/TWI401774B/zh
Publication of TW201126661A publication Critical patent/TW201126661A/zh
Application granted granted Critical
Publication of TWI401774B publication Critical patent/TWI401774B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Micromachines (AREA)

Description

微機電晶片封裝結構及其製造方法
本發明係關於一種晶片封裝結構及其製造方法，詳言之，係關於一種微機電晶片封裝結構及其製造方法。
參考圖1，其顯示習知微機電晶片封裝結構之示意圖。該習知微機電晶片封裝結構100包括：一基板101、一微機電晶片102、一驅動晶片103、複數條導線104及一蓋體105。該基板101具有複數個接墊106，該微機電晶片102及該驅動晶片103係設置於該基板101之一表面上。該等導線104分別電性連接該微機電晶片102與該驅動晶片103、該微機電晶片102與部分接墊106以及該驅動晶片103與部分接墊106。
該蓋體105設置於該基板101上並覆蓋該微機電晶片102、該驅動晶片103及該等導線104，且與該基板101形成一容室107。並且，該蓋體105具有一貫孔108，該貫孔108導通該容室107與外界。在圖1之習知微機電晶片封裝結構100中，該微機電晶片102係為一微機電麥克風晶片，而該容室107則為一共鳴空間，該貫孔108係做為聲音訊號進出之路徑。
在上述之習知微機電晶片封裝結構100中，由於該蓋體105係設置於該基板101上以覆蓋該微機電晶片102、該驅動晶片103及該等導線104，其不僅造成整體晶片封裝結構100具有較大之尺寸，且因該微機電晶片102及該驅動晶片103以及該等導線104連接該等晶片102、103與該等接墊106之接點係裸置於該容室107內且未受到封膠體之保護，外界之濕氣及汙染易透過該貫孔108進入該容室107或是其他外力之影響，可能使得該等晶片102、103以及導線104之接點產生氧化或破壞，而使可靠度下降。
因此，實有必要提供一種創新且具進步性的微機電晶片封裝結構及其製造方法，以解決上述問題。
本發明提供一種微機電晶片封裝結構，其包括：一載體、一微機電晶片、複數條導線、一線包覆膠膜(FOW；film-over-wire)、一蓋體及一封膠體。該載體定義有一晶片接合區，並具有複數個連接墊，該等連接墊係位於該晶片接合區外。該微機電晶片設置於該晶片接合區，該微機電晶片具有一感測區及複數個銲墊，該等銲墊位於該感測區之外圍。該等導線電性連接該等銲墊及該等連接墊。該線包覆膠膜設置於該等銲墊上，以完全包覆該等導線連接該等銲墊之一端。該蓋體藉由該線包覆膠膜設置於該微機電晶片上，與該微機電晶片形成一第一腔室，該蓋體具有一窗口。該封膠體覆蓋該載體、該微機電晶片、該等導線、該線包覆膠膜及部分該蓋體，且顯露該窗口。
本發明另提供一種微機電晶片封裝結構之製造方法，包括以下步驟：(a)提供一載體，該載體定義有一晶片接合區，並具有複數個連接墊，該等連接墊係位於該晶片接合區外；(b)設置至少一晶片於該晶片接合區，該至少一晶片至少包括一微機電晶片，該微機電晶片具有一感測區及複數個銲墊，該等銲墊位於該感測區之外圍；(c)以複數條導線分別電性連接該等銲墊及該等連接墊；(d)設置一線包覆膠膜於該等銲墊上，以完全包覆該等導線連接該等銲墊之一端；(e)設置一蓋體於該線包覆膠膜上，該蓋體具有一窗口，該蓋體與該微機電晶片形成一第一腔室；及(f)以封膠體覆蓋該載體、該微機電晶片、該線包覆膠膜、該等導線及部分該蓋體，且顯露該窗口。
在本發明之微機電晶片封裝結構及其製造方法中，該線包覆膠膜係設置於該等銲墊上，並完全包覆該等導線連接該等銲墊之一端，藉此，該線包覆膠膜及該封膠體可提供該等導線與該等銲墊及該等連接墊之接點保護作用，使其與空氣及水氣隔絕，以防止其產生氧化，並可防止外力之影響，因此提高微機電晶片封裝結構之可靠度。再者，該蓋體藉由該線包覆膠膜設置於該微電晶片上，且該等銲墊係位於該蓋體之頂板投影至該等銲墊所在之一假想平面的投影面積範圍之內，如此可在提供適當第一腔室容積需求下有效縮小蓋體大小，另外，該蓋體之頂板投影至該假想平面的投影面積愈大，可愈降低整體封裝體厚度，本發明提供該第一腔室之容積設計更多彈性，並且本發明之該載體可進一步設置凹穴，可增加第二腔室之容積(微機電晶片之作用空間)，以提高該微機電晶片之靈敏度。
參考圖2B，其顯示本發明微機電晶片封裝結構之第一實施例之示意圖。在本實施例中，該微機電晶片封裝結構包括：一載體1、一微機電晶片2、複數條導線3、一線包覆膠膜(FOW；film-over-wire)4、一蓋體5及一封膠體7。該載體1包含一晶片接合區11及複數個連接墊12，該等連接墊12係位於該晶片接合區11外。
在本實施例中，該載體1係為四邊扁平無接腳封裝(QFN)之導線架。該導線架具有一晶片承載座及複數個引腳，該等引腳設置於該晶片承載座之周圍。該晶片接合區11係位於該晶片承載座，該等連接墊12係位於該等引腳。
該微機電晶片2設置於該晶片接合區11，該微機電晶片2具有一感測區21及複數個銲墊211，該等銲墊211位於該感測區21之外圍。在本實施例中，該微機電晶片2係藉由一黏著層9設置於該晶片接合區11。
該等導線3電性連接該等銲墊211至該等連接墊12。該線包覆膠膜4設置於該等銲墊211上，以完全包覆該等導線3連接該等銲墊211之一端。該蓋體5藉由該線包覆膠膜4設置於該微機電晶片2上，其具有一窗口51，且與該微機電晶片2形成一第一腔室6。該線包覆膠膜4對該等導線3形成保護作用，使得該蓋體5不會接觸到該等導線3。
在本實施例中，該蓋體5係為金屬材料或矽材料，且該蓋體5具有一環牆53及一頂板52。該環牆53連接該頂板52，該環牆53係設置於該線包覆膠膜4上。定義該等銲墊211所在之平面為一假想平面(圖中未示)，較佳地，該等銲墊211係位於該頂板52投影至該假想平面的投影面積範圍之內。
要注意的是，該微機電晶片2係可為微機電麥克風晶片，其中該感測區21具有一振動薄膜，該振動薄膜下方具有一凹口22，該凹口22與該載體1形成一第二腔室8(參考圖2B)；或者，該微機電晶片2可為微光學晶片，其中該感測區21係為一感光部，該窗口51係為一可透光區域(參考圖3)。
該封膠體7覆蓋該載體1、該微機電晶片2、該等導線3、該線包覆膠膜4及部分該蓋體5，且顯露該窗口51。在本實施例中，該封膠體7高於該頂板而形成一凹陷結構71。
參考圖4，其顯示本發明微機電晶片封裝結構之第二實施例之示意圖。本實施例之微機電晶片封裝結構與第一實施例之微機電晶片封裝結構(圖2B)大致相同，其不同處在於蓋體5之結構。在本實施例中，該蓋體5之環牆53包括一垂直部分531及一水平部分532。該水平部分532之一端設置於該線包覆膠膜4上，該垂直部分531連接該水平部分532之另一端及該頂板52，定義該等銲墊211所在之平面為一假想平面(圖中未示)，使得該等銲墊211係位於該頂板52投影至該假想平面的投影面積範圍之內。
在本實施例中，該蓋體5之面積係大於該微機電晶片2之面積，亦即，該等銲墊211係位於該頂板52投影至該假想平面的投影面積範圍之內。相較於第一實施例，若形成相同容積之第一腔室6，本實施例之蓋體設計可降低整體封裝體厚度，並且針對第一腔室6之容積設計提供更多彈性。其他與第一實施例之微機電晶片封裝結構相同部分係以相同元件符號表示，且在此不再加以贅述。
參考圖5，其顯示本發明微機電晶片封裝結構之第三實施例之示意圖。本實施例之微機電晶片封裝結構與第一實施例之微機電晶片封裝結構(圖2B)大致相同，其不同處在於該載體1更包括一凹穴111，其位於該晶片接合區11內，該黏著層9更包括一透孔91，該透孔91連通該凹口22及該凹穴111，以形成該第二腔室8。其他與第一實施例之微機電晶片封裝結構相同部分係以相同元件符號表示，且在此不再加以贅述。
其中，該第二腔室8具有較大之容積，因此提供了該微機電晶片2更大之作用空間。例如，該微機電晶片2係為一微機電麥克風晶片，較大之該第二腔室8則提供了振動薄膜更大之共鳴腔，且更提高了微機電麥克風晶片之靈敏度。
參考圖6，其顯示本發明微機電晶片封裝結構之第四實施例之示意圖。本實施例之微機電晶片封裝結構與第一實施例之微機電晶片封裝結構(圖2B)大致相同，其不同處在於，在本實施例中該載體1係為一基板，該等連接墊12係位於該基板上且設置於該晶片接合區11(如虛線所界定)之外。在本實施例中，該微機電晶片2係為微機電麥克風晶片，可理解的是，該微機電晶片2亦可為如圖3所示之微光學晶片。另外，該微機電晶片封裝結構之蓋體5亦可為如圖4所示之蓋體5。
參考圖7，其顯示本發明微機電晶片封裝結構之第五實施例之示意圖。本實施例之微機電晶片封裝結構與第三實施例之微機電晶片封裝結構(圖5)大致相同，其不同處在於，在本實施例中該載體1係為一基板，該等連接墊12係位於該基板上且設置於該晶片接合區11(如虛線所界定)之外。在本實施例中，該微機電晶片2係為微機電麥克風晶片，可理解的是，該微機電晶片2亦可為如圖3所示之微光學晶片。另外，該微機電晶片封裝結構之蓋體5亦可為如圖4所示之蓋體5。
在第四及第五實施例中，作為該載體1之基板係可選自下列群組：一有機基板(organic substrate)、一陶瓷基板(ceramic substrate)、一玻璃環氧基板(glass epoxy substrate)、一FR-4基板、一FR-5基板、一纖維強化基板(fiber-reinforced substrate)、一BT樹脂(bismaleimide triazine resin,BT resin)基板。
參考圖8，其顯示本發明微機電晶片封裝結構之第六實施例之示意圖。本實施例之微機電晶片封裝結構與第一實施例之微機電晶片封裝結構(圖2B)大致相同，其不同處在於該第六實施例之微機電晶片封裝結構更包括一第二晶片10。在本實施例中，該第二晶片10設置於該晶片接合區11，且複數條導線係包括複數條第一導線31、複數條第二導線32及複數條第三導線33。該等第一導線31電性連接該微機電晶片2部份之該等銲墊211至該第二晶片10，該等第二導線32電性連接該第二晶片10至該等連接墊12，且該等第三導線33電性連接部份之該等銲墊211至該等連接墊12。其中，該第二晶片10係為邏輯晶片或專用積體電路(ASIC)晶片。
在其他實施例中，該載體1可更包括一凹穴111，該黏著層9更包括一透孔91，該透孔91連通該凹口22及該凹穴111，以形成該第二腔室8(如圖9所示，可參考圖5所示之第三實施例)。在圖8及圖9中，該載體1係為一QFN導線架，可理解的是，該載體1亦可為一基板。
圖10顯示本發明之微機電晶片封裝方法之流程圖。以下係配合上述各實施例中之微機電晶片封裝結構加以詳述。配合參考步驟S81、圖2A及圖2B，提供一載體1，該載體1定義有一晶片接合區11，並具有複數個連接墊12，該等連接墊12係位於該晶片接合區11外。其中，該載體1可為一QFN導線架，該晶片接合區11係位於QFN導線架之晶片承載座，該等連接墊12係位於QFN導線架之引腳；或該載體1可為一基板，該等連接墊12係位於該基板上且設置於晶片接合區之外。
參考步驟S82，設置至少一晶片於該晶片接合區11，該至少一晶片至少包括一微機電晶片2(圖2B-7)，該至少一晶片亦可包括一微機電晶片2及一第二晶片(圖8-9)。該微機電晶片2具有一感測區21及複數個銲墊211，該等銲墊211位於該感測區21之外圍。較佳地，在步驟S82中該微機電晶片2係藉由一黏著層9設置於該晶片接合區11。
參考步驟S83，以複數條導線3分別電性連接該等銲墊211及該等連接墊12。
參考步驟S84，設置一線包覆膠膜4於該等銲墊211上，以完全包覆該等導線3連接該等銲墊211之一端。
參考步驟S85，設置一蓋體5於該線包覆膠膜4上，該蓋體5具有一窗口51，該蓋體5與該微機電晶片2形成一第一腔室6。
參考步驟S86，以封膠體7覆蓋該載體1、該微機電晶片2、該線包覆膠膜4、該等導線3及部分該蓋體5，且顯露該窗口51。在本實施例中，步驟S86包括以下步驟：步驟S861，以一覆蓋材13至少覆蓋該蓋體5之窗口51(參考圖2A)；步驟S862，以該封膠體7覆蓋該載體1、該微機電晶片2、該線包覆膠膜4、該等導線3及部分該蓋體5(參考圖2A)；及步驟S863，移除該覆蓋材13，以顯露該蓋體5之窗口51(參考圖2B)。可理解的是，該覆蓋材13可僅覆蓋該窗口51處(亦即該蓋體5之頂板52上除該窗口51處之外亦覆蓋有該封膠體7)。
要注意的是，若微機電晶片封裝結構係為如圖5、圖7或圖9所示之微機電晶片封裝結構，則步驟S81另包括一於該晶片接合區11形成一凹穴111之步驟，步驟S82另包括一於該黏著層9形成一透孔91之步驟，且該透孔91連通該凹穴111，使該微機電晶片2與該載體1之間形成一第二腔室8。
另外，若微機電晶片封裝結構係包括該微機電晶片2及一第二晶片10，則在步驟S82中，該第二晶片10及該微機電晶片2係設置於該晶片接合區11，在步驟S83中，另包括以複數條第一導線31電性連接該第二晶片10及該微機電晶片2之步驟、以複數條第二導線32電性連接部分該等連接墊及該第二晶片10之步驟，及以複數條第三導線33電性連接部分該等連接墊及該微機電晶片之步驟(請參考圖8及圖9)。
在本發明之微機電晶片封裝結構及其製造方法中，該線包覆膠膜4係設置於該等銲墊211上，並覆蓋該等導線3連接該等銲墊211之一端，藉此，該線包覆膠膜4及該封膠體7可提供該等導線3與該等銲墊211及該等連接墊之接點保護作用，使其與空氣及水氣隔絕，以防止其產生氧化，並可防止外力之影響，因此提高微機電晶片封裝結構之可靠度。再者，該蓋體5藉由該線包覆膠膜4設置於該微電晶片2上，且該等銲墊211係位於該頂板52投影至該等銲墊211所在之假想平面的投影面積範圍之內，如此可在提供適當第一腔室6容積需求下有效縮小蓋體大小，另外，該蓋體5之頂板52投影至該假想平面的投影面積愈大(亦即該頂板52之面積愈大)，可愈降低整體封裝體厚度，本發明提供該第一腔室6之容積設計更多彈性，並且本發明之該載體1之凹穴111及該黏著層9之透孔91，更可增加該第二腔室8之容積(微機電晶片2之作用空間)，以提高該微機電晶片2之靈敏度。
上述實施例僅為說明本發明之原理及其功效，並非限制本發明。因此習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1．．．載體
2．．．微機電晶片
3．．．導線
4．．．線包覆膠膜
5．．．蓋體
6．．．第一腔室
7．．．封膠體
8．．．微機電晶片
9．．．黏著層
10．．．第二晶片
11．．．晶片接合區
12．．．連接墊
13．．．覆蓋材
21．．．感測區
22．．．凹口
31．．．第一導線
32．．．第二導線
33．．．第三導線
51．．．窗口
52．．．頂板
53．．．環牆
71．．．凹陷結構
91．．．透孔
100．．．習知微機電晶片封裝結構
101．．．基板
102．．．微機電晶片
103．．．驅動晶片
104．．．導線
105．．．蓋體
106．．．接墊
107．．．容室
108．．．貫孔
111．．．凹穴
211．．．銲墊
531．．．垂直部分
532．．．水平部分
圖1顯示習知微機電晶片封裝結構之示意圖；
圖2A顯示一覆蓋材至少覆蓋本發明第一實施例微機電晶片封裝結構之蓋體之窗口之示意圖；
圖2B顯示本發明微機電晶片封裝結構之第一實施例之示意圖；
圖3顯示本發明微機電晶片封裝結構之第一實施例之另一態樣示意圖；
圖4顯示本發明微機電晶片封裝結構之第二實施例之示意圖；
圖5顯示本發明微機電晶片封裝結構之第三實施例之示意圖；
圖6顯示本發明微機電晶片封裝結構之第四實施例之示意圖；
圖7顯示本發明微機電晶片封裝結構之第五實施例之示意圖；
圖8顯示本發明微機電晶片封裝結構之第六實施例之示意圖；
圖9顯示本發明微機電晶片封裝結構之第六實施例之另一態樣示意圖；及
圖10顯示本發明之微機電晶片封裝方法之流程圖。
1．．．載體
2．．．微機電晶片
3．．．導線
4．．．線包覆膠膜
5．．．蓋體
6．．．第一腔室
7．．．封膠體
8．．．第二腔室
9．．．黏著層
11．．．晶片接合區
12．．．連接墊
21．．．感測區
22．．．凹口
51．．．窗口
52．．．頂板
53．．．環牆
71．．．凹陷結構
211．．．銲墊

Claims (19)

  1. 一種微機電晶片封裝結構，包括：一載體，定義有一晶片接合區，並具有複數個連接墊，該等連接墊係位於該晶片接合區外；一微機電晶片，設置於該晶片接合區，該微機電晶片具有一感測區及複數個銲墊，該等銲墊位於該感測區之外圍；複數條導線，電性連接該等銲墊及該等連接墊；一線包覆膠膜(FOW；film-over-wire)，設置於該等銲墊上，以完全包覆該等導線連接該等銲墊之一端；一蓋體，藉由該線包覆膠膜設置於該微機電晶片上，與該微機電晶片形成一第一腔室，該蓋體具有一窗口；及一封膠體，覆蓋該載體、該微機電晶片、該等導線、該線包覆膠膜及部分該蓋體，且顯露該窗口。
  2. 如請求項1之微機電晶片封裝結構，其中該蓋體具有一環牆及一頂板，該環牆連接該頂板，該環牆係設置於該線包覆膠膜上。
  3. 如請求項2之微機電晶片封裝結構，其中定義該等銲墊所在之平面為一假想平面，該等銲墊係位於該頂板投影至該假想平面的投影面積範圍之內。
  4. 如請求項2之微機電晶片封裝結構，其中該環牆包括一垂直部分及一水平部分，該水平部分之一端設置於該線包覆膠膜上，該垂直部分連接該水平部分之另一端及該頂板，定義該等銲墊所在之平面為一假想平面，使得該等銲墊係位於該頂板投影至該假想平面的投影面積範圍之內。
  5. 如請求項2之微機電晶片封裝結構，其中該封膠體高於該頂板而形成一凹陷結構。
  6. 如請求項1之微機電晶片封裝結構，其中該蓋體係為金屬材料或矽材料。
  7. 如請求項1之微機電晶片封裝結構，其中該載體係為四邊扁平無接腳封裝(QFN)之導線架，該導線架具有一晶片承載座及複數個引腳，該等引腳設置於該晶片承載座之周圍，該晶片接合區係位於該晶片承載座，該等連接墊係位於該等引腳。
  8. 如請求項1之微機電晶片封裝結構，其中該載體係為基板，其係選自下列群組：一有機基板(organic substrate)、一陶瓷基板(ceramic substrate)、一玻璃環氧基板(glass epoxy substrate)、一FR-4基板、一FR-5基板、一纖維強化基板(fiber-reinforced substrate)、一BT樹脂(bismaleimide triazine resin,BT resin)基板。
  9. 如請求項1之微機電晶片封裝結構，其中該微機電晶片係為微機電麥克風晶片，該感測區具有一振動薄膜，該振動薄膜下方具有一凹口，該凹口與該載體形成一第二腔室。
  10. 如請求項9之微機電晶片封裝結構，更包括一黏著層，設置於該微機電晶片與該載體之間。
  11. 如請求項10之微機電晶片封裝結構，其中該載體更包括一凹穴，該黏著層更包括一透孔，該透孔連通該凹口及該凹穴，以形成該第二腔室。
  12. 如請求項1之微機電晶片封裝結構，其中該微機電晶片係為微光學晶片，其中該感測區係為一感光部，該窗口係為一可透光區域。
  13. 如請求項1之微機電晶片封裝結構，更包括一第二晶片，設置於該晶片接合區，其中該等導線另包括複數條第一導線、複數條第二導線及複數條第三導線，該等第一導線電性連接該等銲墊至該第二晶片，該等第二導線電性連接該第二晶片至該等連接墊，該等第三導線電性連接該微機電晶片至該等連接墊。
  14. 如請求項9之微機電晶片封裝結構，其中該第二晶片係為邏輯晶片或專用積體電路(ASIC)晶片。
  15. 一種微機電晶片封裝結構之製造方法，包括以下步驟：(a)提供一載體，該載體定義有一晶片接合區，並具有複數個連接墊，該等連接墊係位於該晶片接合區外；(b)設置至少一晶片於該晶片接合區，該至少一晶片至少包括一微機電晶片，該微機電晶片具有一感測區及複數個銲墊，該等銲墊位於該感測區之外圍；(c)以複數條導線分別電性連接該等銲墊及該等連接墊；(d)設置一線包覆膠膜(FOW；film on wire)於該等銲墊上，以完全包覆該等導線連接該等銲墊之一端；(e)設置一蓋體於該線包覆膠膜上，該蓋體具有一窗口，該蓋體與該微機電晶片形成一第一腔室；及(f)以封膠體覆蓋該載體、該至少一晶片、該線包覆膠膜、該等導線及部分該蓋體，且顯露該窗口。
  16. 如請求項15之方法，其中步驟(f)包括以下步驟：(f1)以一覆蓋材至少覆蓋該蓋體之窗口；(f2)以該封膠體覆蓋該載體、該至少一晶片、該線包覆膠膜及部分該蓋體；及(f3)移除該覆蓋材，以顯露該蓋體之窗口。
  17. 如請求項15之方法，其中在步驟(b)中係利用一黏著層，以固定該微機電晶片於該晶片接合區。
  18. 如請求項17之方法，其中步驟(a)另包括一於該晶片接合區形成一凹穴之步驟，步驟(b)另包括一於該黏著層形成一透孔之步驟，且該透孔連通該凹穴，使該微機電晶片與該載體之間形成一第二腔室
  19. 如請求項15之方法，其中在步驟(b)中，該至少一晶片係包括該微機電晶片及一第二晶片，該第二晶片設置於該晶片接合區，在步驟(c)中，另包括以該等導線電性連接該第二晶片及該微機電晶片之步驟、電性連接部分該等連接墊及該第二晶片之步驟，及電性連接部分該等連接墊及該微機電晶片之步驟。
TW099101245A 2010-01-18 2010-01-18 微機電晶片封裝結構及其製造方法 TWI401774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099101245A TWI401774B (zh) 2010-01-18 2010-01-18 微機電晶片封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099101245A TWI401774B (zh) 2010-01-18 2010-01-18 微機電晶片封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201126661A TW201126661A (en) 2011-08-01
TWI401774B true TWI401774B (zh) 2013-07-11

Family

ID=45024599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099101245A TWI401774B (zh) 2010-01-18 2010-01-18 微機電晶片封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI401774B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9656853B2 (en) 2015-06-22 2017-05-23 Merry Electronics(Shenzhen) Co., Ltd. MEMS chip package

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557813B (zh) * 2015-07-02 2016-11-11 萬國半導體（開曼）股份有限公司 超薄芯片的雙面暴露封裝結構及其製造方法
US9437528B1 (en) 2015-09-22 2016-09-06 Alpha And Omega Semiconductor (Cayman) Ltd. Dual-side exposed semiconductor package with ultra-thin die and manufacturing method thereof
TWI808541B (zh) * 2021-11-22 2023-07-11 財團法人工業技術研究院 晶片封裝結構的透氣封裝蓋及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI235010B (en) * 2003-09-29 2005-06-21 Taiwan Carol Electronics Co Lt Micro-type single-chip microphone and its manufacturing method
TWI291838B (en) * 2006-01-25 2007-12-21 Ind Tech Res Inst Microphone structure
TWI293500B (en) * 2006-03-03 2008-02-11 Advanced Semiconductor Eng Microelectromechanical microphone packaging system
TWM345339U (en) * 2007-10-18 2008-11-21 Bse Co Ltd MEMS microphone package
TWI315095B (en) * 2006-10-12 2009-09-21 Advanced Semiconductor Eng Semiconductor packaging structure having electromagnetic shielding function and method for manufacturing the same
TWI319690B (en) * 2006-09-08 2010-01-11 Ind Tech Res Inst Structure and manufacturing method of inversed microphone module and microphone chip component

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI235010B (en) * 2003-09-29 2005-06-21 Taiwan Carol Electronics Co Lt Micro-type single-chip microphone and its manufacturing method
TWI291838B (en) * 2006-01-25 2007-12-21 Ind Tech Res Inst Microphone structure
TWI293500B (en) * 2006-03-03 2008-02-11 Advanced Semiconductor Eng Microelectromechanical microphone packaging system
TWI319690B (en) * 2006-09-08 2010-01-11 Ind Tech Res Inst Structure and manufacturing method of inversed microphone module and microphone chip component
TWI315095B (en) * 2006-10-12 2009-09-21 Advanced Semiconductor Eng Semiconductor packaging structure having electromagnetic shielding function and method for manufacturing the same
TWM345339U (en) * 2007-10-18 2008-11-21 Bse Co Ltd MEMS microphone package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9656853B2 (en) 2015-06-22 2017-05-23 Merry Electronics(Shenzhen) Co., Ltd. MEMS chip package

Also Published As

Publication number Publication date
TW201126661A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
US8104356B2 (en) Pressure sensing device package and manufacturing method thereof
CN102659069B (zh) 具有至少一个mems组件的部件及其制造方法
US9986354B2 (en) Pre-mold for a microphone assembly and method of producing the same
US8194896B2 (en) Packaging structure and method of a MEMS microphone
TW201036120A (en) Exposed pad backside pressure sensor package
JP2006303371A (ja) 半導体装置の製造方法
TW200620496A (en) Semiconductor package free of carrier and fabrication method thereof
TWI401774B (zh) 微機電晶片封裝結構及其製造方法
US8003426B2 (en) Method for manufacturing package structure of optical device
KR20080035210A (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
TW200729429A (en) Semiconductor package structure and fabrication method thereof
TW200849509A (en) Microelectromechanical system package and the method for manufacturing the same
CN102190282A (zh) 微机电芯片封装结构及其制造方法
US20100078796A1 (en) Semiconductor Device
JP2010073765A (ja) 半導体装置およびその製造方法
JP4326609B2 (ja) 半導体素子を製造する方法
TWI735843B (zh) 微機電系統麥克風封裝
TW201532205A (zh) 微機電晶片封裝及其製造方法
TW200601511A (en) Method for manufacturing stacked multi-chip package
TWI549522B (zh) 微機電麥克風
CN218447868U (zh) 一种封装结构和电子设备
JP2003318362A (ja) 樹脂封止形半導体装置
KR20100002868A (ko) 반도체 패키지
KR101252809B1 (ko) 밀폐형 패키지
KR100753409B1 (ko) 초박형 패키지 및 그 제조방법