TWM586919U - 電路模組及其電路板 - Google Patents

電路模組及其電路板 Download PDF

Info

Publication number
TWM586919U
TWM586919U TW108206016U TW108206016U TWM586919U TW M586919 U TWM586919 U TW M586919U TW 108206016 U TW108206016 U TW 108206016U TW 108206016 U TW108206016 U TW 108206016U TW M586919 U TWM586919 U TW M586919U
Authority
TW
Taiwan
Prior art keywords
heat dissipation
pad
circuit board
solder
input
Prior art date
Application number
TW108206016U
Other languages
English (en)
Inventor
况敬國
吳秉南
陳怡伶
Original Assignee
西柏科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西柏科技股份有限公司 filed Critical 西柏科技股份有限公司
Priority to TW108206016U priority Critical patent/TWM586919U/zh
Publication of TWM586919U publication Critical patent/TWM586919U/zh

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本創作係提供一種電路模組,其包括電路板以及設置於電路板上的晶片,晶片包括散熱焊端以及至少一輸入輸出焊端,電路板包括具有複數散熱穿孔的散熱焊盤、用以與該至少一輸入輸出焊端電性相連的至少一輸入輸出焊盤以及設置於散熱焊盤上的至少一錫膏,且該至少一錫膏避開該複數散熱穿孔,並用以供散熱焊盤以及散熱焊端相連接。

Description

電路模組及其電路板
本創作係涉及電路的領域,尤其係關於一種電路模組及一種電路模組的組裝方法。
現今電路模組的組裝,基本上都是透過錫膏(solder paste)將電子零件黏貼焊接於電路板上,而焊接的過程可採用表面黏著技術(Surface Mounted Technology,SMT)或是波峰焊(Wave solering)的焊接技術來達成,而由於表面黏著技術具有可靠性高、抗震能力強、焊點缺陷率低、高生產效率等優點,故成為電子組裝業中被受重視的工藝。
請參閱圖1,其為習知採用表面黏著技術將晶片焊接於電路板的概念示意圖。晶片1包括有複數輸入輸出焊端11以及被該些輸入輸出焊端11圍繞的散熱焊端12,且該些輸入輸出焊端11以及散熱焊端12皆暴露於晶片1的底面,而電路板2包括分別相對應於晶片1之複數輸入輸出焊端11的複數輸入輸出焊盤21、相對應於晶片1之散熱焊端12的散熱焊盤22以及複數錫膏23;其中,該些錫膏23分別印刷於該些輸入輸出焊盤21以及散熱焊盤22上,且晶片1可於設置在該些錫膏23上並經過回焊(reflow)製程後被焊接於電路板2上,使得晶片1與電路板2之間能進行 訊號的傳遞。
特別說明的是,為了保持晶片1及/或其周邊電子元件的工作效能與工作壽命,晶片1的散熱顯得格外重要。是以,電路板2上的散熱焊盤22除了提供可靠的焊接面積,散熱焊盤22還具有複數散熱穿孔221,以供晶片1的熱能往外流出。惟,散熱焊盤22上的該些散熱穿孔221雖然提供了散熱途徑,但反而使得經過回焊(reflow)製程而高溫融化成液體的錫膏23容易流入其中,導致晶片1的焊錫覆蓋率(即錫膏23與散熱焊端12之接觸面積除以散熱焊端12之總面積的比值)經常低於50%,且晶片1會有空焊(solder empty)的情形發生。此外,基於現有的電路板2結構,相關作業人員亦難以進行重工作業。
根據以上的說明,習知電路模組及其組裝方法具有改善的空間。
本創作之一第一目的在提供一種其散熱焊盤上的錫膏避開散熱穿孔的電路板,藉以保證焊接於其上之晶片的焊錫覆蓋率符合晶片的規格需求,並防止晶片發生空焊(solder empty)的情形。
本創作之一第二目的在提供一種具有上述電路板的電路模組。
於一較佳實施例中,本創作提供一種電路板,用以供一晶片焊接於其上,包括:一散熱焊盤,具有複數散熱穿孔;至少一輸入輸出焊盤,用以與該晶片之至少一輸入輸出焊端 電性相連;以及至少一錫膏,設置於該散熱焊盤上,用以供該散熱焊盤以及該晶片之一散熱焊端相連接;其中,該至少一錫膏不與該複數散熱穿孔中之任一者相接觸。
於一較佳實施例中,該至少一輸入輸出焊盤包括複數輸入輸出焊盤,且該散熱焊盤被該複數輸入輸出焊盤圍繞。
於一較佳實施例中,該至少一錫膏位於複數散熱穿孔中之至少二散熱穿孔之間。
於一較佳實施例中,該至少一錫膏之包括複數錫膏,且該複數錫膏與該複數散熱穿孔係錯位設置,且任一該錫膏不與任一該散熱穿孔相接觸。
於一較佳實施例中,於該晶片焊接於該電路板後,該至少一錫膏與該晶片之該散熱焊端的一接觸面積除以該晶片之該散熱焊端的一總面積形成有一焊錫覆蓋率,且該焊錫覆蓋率係符合該晶片之一規格需求。
於一較佳實施例中,該散熱焊盤還具有一重工孔,用以進行一重工程序。
於一較佳實施例中,該重工孔之一孔面積大於任一該散熱穿孔之一孔面積。
於一較佳實施例中,本創作亦提供一種電路模組,包括:一晶片,包括一散熱焊端以及至少一輸入輸出焊端;以及一電路板,包括一散熱焊盤以及用以與該至少一輸入輸出焊端電性相連之至少一輸入輸出焊盤,且該散熱焊盤具有複數散熱 穿孔;其中,該散熱焊端以及該散熱焊盤之間設置有至少一錫膏,用以供該散熱焊端以及該散熱焊盤相連接,且該至少一錫膏不與該複數散熱穿孔中之任一者相接觸。
於一較佳實施例中,該至少一輸入輸出焊盤包括複數輸入輸出焊盤,且該散熱焊盤被該複數輸入輸出焊盤圍繞。
於一較佳實施例中,該至少一錫膏位於複數散熱穿孔中之至少二散熱穿孔之間。
於一較佳實施例中,該至少一錫膏之包括複數錫膏,且該複數錫膏與該複數散熱穿孔係錯位設置。
於一較佳實施例中,於該晶片焊接於該電路板後,該至少一錫膏與該晶片之該散熱焊端的一接觸面積除以該晶片之該散熱焊端的一總面積形成有一焊錫覆蓋率,且該焊錫覆蓋率係符合該晶片之一規格需求。
於一較佳實施例中,該散熱焊盤還具有一重工孔,用以進行一重工程序。
於一較佳實施例中,該重工孔之一孔面積大於任一該散熱穿孔之一孔面積。
1‧‧‧晶片
2‧‧‧電路板
3‧‧‧電路模組
4‧‧‧鋼板
5‧‧‧刮刀
11‧‧‧輸入輸出焊端
12‧‧‧散熱焊端
21‧‧‧輸入輸出焊盤
22‧‧‧散熱焊盤
23‧‧‧錫膏
31‧‧‧晶片
32‧‧‧電路板
41‧‧‧鋼板穿孔
221‧‧‧散熱穿孔
311‧‧‧輸入輸出焊端
312‧‧‧散熱焊端
321‧‧‧輸入輸出焊盤
322‧‧‧散熱焊盤
323‧‧‧錫膏
323a‧‧‧錫膏
323b‧‧‧錫膏
3221‧‧‧散熱穿孔
3222‧‧‧重工孔
圖1:係為習知採用表面黏著技術將晶片焊接於電路板的概念示意圖。
圖2:係為本創作電路模組於一第一較佳實施例之結構概念示意圖。
圖3:係為圖2所示電路模組的組裝概念示意圖。
圖4:係為本創作電路模組之組裝方法的一較佳方塊 流程示意圖。
圖5:係為圖4所述鋼板的上視概念示意圖。
圖6A:係為利用圖5所示鋼板於圖3所示電路板上印刷錫膏的概念示意圖。
圖6B:係為利用圖5所示鋼板於圖3所示電路板上印刷錫膏的概念示意圖。
圖6C:係為利用圖5所示鋼板於圖3所示電路板上印刷錫膏的概念示意圖。
圖7:係為本創作電路模組於一第二較佳實施例之電路板的結構概念示意圖。
本創作之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的,於圖式與說明書中,相同標號係代表相同或相似構件。於圖式中,基於簡化與方便標示,形狀與厚度可能經過誇大表示。可以理解的是,未特別顯示於圖式中或描述於說明書中之元件,為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本創作之內容而進行多種之改變與修改。
請參閱圖2與圖3,圖2為本創作電路模組於一第一較佳實施例之結構概念示意圖,圖3為圖2所示電路模組3的組裝概念示意圖。電路模組3包括晶片31以及電路板32,晶片31包括有複數輸入輸出焊端311以及被該些輸入輸出焊端311圍繞的散熱焊端312,且該些輸入輸出焊端311以及散熱焊端312皆暴露於晶片31的底面,而電路板32包括分別相對應於晶片31之該 些輸入輸出焊端311的複數輸入輸出焊盤321、相對應於晶片31之散熱焊端312的散熱焊盤322以及複數錫膏323,且散熱焊盤322被該些輸入輸出焊盤321圍繞。
其中,該些錫膏323分別印刷於該些輸入輸出焊盤321以及散熱焊盤322上,且晶片31可於設置在該些錫膏323上並經過回焊(reflow)製程後被焊接於電路板32上,使得晶片31的每一輸入輸出焊端311與電路板32上相對應之輸入輸出焊盤321電性相連,且晶片31的散熱焊端312與電路板32的散熱焊盤322相連接,因此晶片31與電路板32之間能進行訊號的傳遞。惟,回焊製程係為熟知本技藝人士所知悉,故在此即不再予以贅述。
再者,電路板32上的散熱焊盤322除了提供可靠的焊接面積外,散熱焊盤322還具有複數散熱穿孔3221,用來供晶片31的熱能往外流出,藉以保持晶片31及/或其周邊電子元件(圖未示)的工作效能與工作壽命。而特別說明的是,於本創作中,印刷於散熱焊盤322上的至少部分錫膏323b係避開該些散熱穿孔3221,亦即,當該至少部分的錫膏323b印刷於散熱焊盤322後,該些錫膏323b與該些散熱穿孔3221係錯位設置而不與該些散熱穿孔3221中的任一者接觸,及/或至少部分的錫膏323b介於任二散熱穿孔3221之間,其好處在於,散熱焊盤322上的該些錫膏323b於電路模組3進行回焊(reflow)製程而高溫融化成液體時不會輕易地流入散熱穿孔3221中,進而能夠保證晶片31的焊錫覆蓋率(即錫膏323與散熱焊端312之接觸面積除以散熱焊端312之總面積的比值)符合晶片31的規格需求,並防止晶片31發生空焊(solder empty)的情形。較佳者,但不以此為限,本較佳實施例中之焊錫 覆蓋率係大於50%。
綜上所述,本創作提供一種電路模組之組裝方法。請參閱圖4,其為本創作電路模組之組裝方法的一較佳方塊流程示意圖。本創作電路模組之組裝方法包括:步驟P1、將複數錫膏323分別印刷於電路板32的散熱焊盤322以及複數輸入輸出焊盤321上,且印刷於散熱焊盤322上的至少部分錫膏323避開散熱焊盤322的複數散熱穿孔3221;步驟P2、將晶片31設置於複數錫膏323上;以及步驟P3、利用回焊製程將晶片31焊接於電路板32上。
於一實施態樣中,上述方法中的步驟P1,係利用一鋼板(stencil)而將複數錫膏323分別印刷於電路板32的散熱焊盤322以及複數輸入輸出焊盤321上。詳言之,請參閱圖5與圖6A~圖6C,圖5為圖4所述鋼板的上視概念示意圖,圖6A~圖6C為利用圖5所示鋼板於圖3所示電路板上印刷錫膏的概念示意圖。鋼板4上具有複數鋼板穿孔41,且複數錫膏323中之每一錫膏323可於鋼板與電路板32對位後流經相對應之鋼板穿孔41而印刷於電路板32的散熱焊盤322上或相對應的輸入輸出焊盤321上。圖6A示意了鋼板4與電路板32對位後,相應於散熱焊盤322的多個鋼板穿孔41係分別與散熱焊盤322上的複數散熱穿孔3221呈錯位關係,圖6B示意了利用刮刀5將複數錫膏323分別填入鋼板的所有鋼板穿孔41,而圖6C示意了鋼板4於複數錫膏323印刷於電路板32上後被抬起或取下。惟,上述僅為將複數錫膏323分別印刷於電路板32上並使印刷於散熱焊盤322上的至少部分錫膏323避開散熱焊盤322之複數散熱穿孔3221的一種實施態樣,並 不以上述為限,熟知本技藝人士皆可依據實際應用需求而進行任何均等的變更設計。
請參閱圖7,其為本創作電路模組於一第二較佳實施例之電路板的結構概念示意圖。本較佳實施例之電路模組大致類似於本案第一較佳實施例中所述者,在此即不再予以贅述。而本較佳實施例與前述第一較佳實施例不同之處在於,電路板32的散熱焊盤322還具有重工孔3222,重工孔3222係貫穿電路板32,作業人員可經由重工孔3222而對晶片31與電路板32之間的焊接狀態進行重工作業。較佳者,重工孔3222的孔面積大於任一散熱穿孔3221的孔面積,且重工孔3222的中心處近乎散熱焊盤322的中心處,但不以上述為限。
當然,於本較佳實施例中,印刷於散熱焊盤322的多個錫膏323b亦避開散熱焊盤322的重工孔3222以及複數散熱穿孔3221,藉以避免該些錫膏323b於電路模組3進行回焊製程而高溫融化成液體時不會輕易地流入重工孔3222或散熱穿孔3221中,進而能夠保證晶片31的焊錫覆蓋率(即錫膏323與散熱焊端312之接觸面積除以散熱焊端312之總面積的比值)符合晶片31的規格需求,並防止晶片31發生空焊(solder empty)的情形。較佳者,但不以此為限,本較佳實施例中之焊錫覆蓋率係大於50%。
以上所述僅為本創作之較佳實施例,並非用以限定本創作之申請專利範圍,因此凡其它未脫離本創作所揭示之精神下所完成之等效改變或修飾,均應包含於本案之申請專利範圍內。

Claims (14)

  1. 一種電路板,用以供一晶片焊接於其上,包括:一散熱焊盤,具有複數散熱穿孔;至少一輸入輸出焊盤,用以與該晶片之至少一輸入輸出焊端電性相連;以及至少一錫膏,設置於該散熱焊盤上,用以供該散熱焊盤以及該晶片之一散熱焊端相連接;其中,該至少一錫膏不與該複數散熱穿孔中之任一者相接觸。
  2. 如申請專利範圍第1項所述之電路板,其中該至少一輸入輸出焊盤包括複數輸入輸出焊盤,且該散熱焊盤被該複數輸入輸出焊盤圍繞。
  3. 如申請專利範圍第1項所述之電路板,其中該至少一錫膏位於複數散熱穿孔中之至少二散熱穿孔之間。
  4. 如申請專利範圍第1項所述之電路板,其中該至少一錫膏之包括複數錫膏,且該複數錫膏與該複數散熱穿孔係錯位設置,且任一該錫膏不與任一該散熱穿孔相接觸。
  5. 如申請專利範圍第1項所述之電路板,其中於該晶片焊接於該電路板後,該至少一錫膏與該晶片之該散熱焊端的一接觸面積除以該晶片之該散熱焊端的一總面積形成有一焊錫覆蓋率,且該焊錫覆蓋率係符合該晶片之一規格需求。
  6. 如申請專利範圍第1項所述之電路板,其中該散熱焊盤還具有一重工孔,用以進行一重工程序。
  7. 如申請專利範圍第6項所述之電路板,其中該重工孔之一孔面積大於任一該散熱穿孔之一孔面積。
  8. 一種電路模組,包括:一晶片,包括一散熱焊端以及至少一輸入輸出焊端;以及一電路板,包括一散熱焊盤以及用以與該至少一輸入輸出焊端電性相連之至少一輸入輸出焊盤,且該散熱焊盤具有複數散熱穿孔;其中,該散熱焊端以及該散熱焊盤之間設置有至少一錫膏,用以供該散熱焊端以及該散熱焊盤相連接,且該至少一錫膏不與該複數散熱穿孔中之任一者相接觸。
  9. 如申請專利範圍第8項所述之電路板,其中該至少一輸入輸出焊盤包括複數輸入輸出焊盤,且該散熱焊盤被該複數輸入輸出焊盤圍繞。
  10. 如申請專利範圍第8項所述之電路模組,其中該至少一錫膏位於複數散熱穿孔中之至少二散熱穿孔之間。
  11. 如申請專利範圍第8項所述之電路模組,其中該至少一錫膏之包括複數錫膏,且該複數錫膏與該複數散熱穿孔係錯位設置。
  12. 如申請專利範圍第8項所述之電路模組,其中於該晶片焊接於該電路板後,該至少一錫膏與該晶片之該散熱焊端的一接觸面積除以該晶片之該散熱焊端的一總面積形成有一焊錫覆蓋率,且該焊錫覆蓋率係符合該晶片之一規格需求。
  13. 如申請專利範圍第8項所述之電路模組,其中該散熱焊盤還具有一重工孔,用以進行一重工程序。
  14. 如申請專利範圍第13項所述之電路模組,其中該重工孔之一孔面積大於任一該散熱穿孔之一孔面積。
TW108206016U 2019-05-14 2019-05-14 電路模組及其電路板 TWM586919U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108206016U TWM586919U (zh) 2019-05-14 2019-05-14 電路模組及其電路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108206016U TWM586919U (zh) 2019-05-14 2019-05-14 電路模組及其電路板

Publications (1)

Publication Number Publication Date
TWM586919U true TWM586919U (zh) 2019-11-21

Family

ID=69190576

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108206016U TWM586919U (zh) 2019-05-14 2019-05-14 電路模組及其電路板

Country Status (1)

Country Link
TW (1) TWM586919U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701980B (zh) * 2019-05-14 2020-08-11 西柏科技股份有限公司 電路模組及其組裝方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701980B (zh) * 2019-05-14 2020-08-11 西柏科技股份有限公司 電路模組及其組裝方法

Similar Documents

Publication Publication Date Title
KR20010092350A (ko) 전자 회로 장치
JP2002026468A (ja) プリント配線基板及び半導体装置
WO2009052761A1 (en) A pcb device and a method of manufacture thereof
WO2006099811A1 (fr) Ensemble de carte de circuits imprimés et procédé de fabrication de celui-ci
US6222738B1 (en) Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof
JP2014183057A (ja) 半導体装置の製造方法および半導体実装基板
EP2533617B1 (en) Printed circuit board with chip package component
JP2017168495A (ja) メタルマスクおよび電子部品実装基板の製造方法
JP2011018853A (ja) プリント基板ユニット及び電子機器
TWM586919U (zh) 電路模組及其電路板
TW201340792A (zh) 印刷電路板
JP2001196534A (ja) 半導体装置および半導体モジュール
TWI701980B (zh) 電路模組及其組裝方法
CN108781513B (zh) 配线基板、电子装置以及配线基板的制造方法
JPH11214819A (ja) 配線板及びその製造方法
CN112259532B (zh) 微波毫米波封装器件及其制作方法
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
CN219227953U (zh) 一种封装结构
JP4950581B2 (ja) 回路モジュール
JP5067283B2 (ja) 部品実装方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2006120940A (ja) 電子部品実装基板、加熱装置及びシールドケース装着方法
CN216123003U (zh) 一种具有自主散热功能的双层pcb板
JPH08191128A (ja) 電子装置

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees