TWM578393U - 畫素陣列 - Google Patents

Abstract

一種畫素陣列包括多條第一訊號線、多條第二訊號線、多個主動元件、多個畫素單元。多條第一訊號線與多條第二訊號線交錯以定義出多個畫素區。多個主動元件與多個畫素單元設置於對應的畫素區內，且各主動元件電性連接於對應的畫素單元、第一訊號線及第二訊號線間。各畫素單元包括第一顏色子畫素與第二顏色子畫素。第一顏色子畫素具有相接的第一輪廓邊與第二輪廓邊。第二顏色子畫素具有相接的第三輪廓邊與第四輪廓邊，第一輪廓邊相鄰於第三輪廓邊，第二顏色子畫素的面積大於第一顏色子畫素的面積。

Description

畫素陣列

本新型創作是有關於一種畫素陣列。

現今市面上常見的電子標籤（Electronic Shelf Label；ESL）的顯示技術中，以電泳式（electrophoretic）電子紙（ePaper）技術為主流，具有低耗電與廣視角的特性，而顯示效果可如同普通紙一般清晰。然而，由於電泳式電子紙主要是透過驅動電子墨水（electronic ink）來改變顯示畫面，與傳統的液晶材料（Liquid Crystal；LC）相比，其改變顯示畫面的更新頻率偏低，將不利於現今多樣化的顯示需求之發展。

隨著科技的逐步發展，目前驅動晶片（driver IC）之耗電問題已大幅改善，在傳統上使用薄膜電晶體（Thin Film Transistor；TFT）驅動液晶的顯示技術中，已可實現低功耗驅動之需求，因而可用於電子標籤的顯示技術，以達到較高的更新頻率與較佳的視覺體驗。然而，液晶顯示技術用於電子標籤存在諸多問題，例如是畫面對比度不佳、畫面存在條紋等，為所屬技術領域人員亟欲解決的重要課題。

本新型創作提供一種畫素陣列，易實現高對比度且顯示效果佳的畫素面板。

本新型創作的畫素陣列包括多條第一訊號線、多條第二訊號線、多個主動元件及多個畫素單元。多條第一訊號線與多條第二訊號線交錯設置，相鄰的多條第一訊號線與相鄰的多條第二訊號線定義出多個陣列排列的畫素區。多個主動元件設置於多個畫素區內，各主動元件與對應的第一訊號線電性連接且與對應的第二訊號線電性連接。多個畫素單元分別與各主動元件電性連接，多個畫素單元分別設置於對應的畫素區內。各畫素單元包括第一顏色子畫素與第二顏色子畫素。第一顏色子畫素具有相接的第一輪廓邊與第二輪廓邊。第二顏色子畫素具有相接的第三輪廓邊與第四輪廓邊，第一輪廓邊相鄰於第三輪廓邊，且第一輪廓邊的長度略小於第三輪廓邊的長度，其中第二顏色子畫素的面積大於第一顏色子畫素的面積。

在本新型創作的一實施例中，上述的各畫素單元的第一顏色子畫素電性連接於相鄰的多條第一訊號線的其中一條，各畫素單元的第二顏色子畫素電性連接於相鄰的多條第一訊號線的另一條，且各畫素單元的第一顏色子畫素與第二顏色子畫素電性連接於同一條第二訊號線。

在本新型創作的一實施例中，上述的各畫素單元的第一顏色子畫素電性連接於相鄰的多條第二訊號線的其中一條，各畫素單元的第二顏色子畫素電性連接於相鄰的多條第二訊號線的另一條，且各畫素單元的第一顏色子畫素與第二顏色子畫素電性連接於同一條第一訊號線。

在本新型創作的一實施例中，上述的兩相鄰的多個畫素單元設置於兩相鄰的多條第二訊號線之間，其中兩相鄰的多個畫素單元的第一顏色子畫素分別電性連接至兩相鄰的多條第二訊號線，兩相鄰的多個畫素單元的第二顏色子畫素電性連接至同一條第一訊號線。

在本新型創作的一實施例中，上述的多條第一訊號線沿第一方向依序設置，其中於第一方向上相鄰的兩畫素單元之間具有兩條第一訊號線。

在本新型創作的一實施例中，上述的多條第一訊號線為多條閘極線，多條第二訊號線為多條資料線。

在本新型創作的一實施例中，上述的多條第一訊號線為多條資料線，多條第二訊號線為多條閘極線。

在本新型創作的一實施例中，上述的第一顏色子畫素與第二顏色子畫素之間具有間隙。

在本新型創作的一實施例中，上述的各畫素單元的第一顏色子畫素的面積為A1，各畫素單元的第二顏色子畫素的面積為A2，滿足下列條件：A1：A2=1：1.6。

在本新型創作的一實施例中，上述的第一顏色子畫素具有第一顏色、第二顏色子畫素具有第二顏色，其中第一顏色為紅色、綠色及藍色之其一或紅色、綠色及藍色之至少兩者的組合，第二顏色為白色。

基於上述，在本新型創作的一實施例的畫素陣列中，畫素陣列包括多條第一訊號線與多條第二訊號線，彼此交錯設置以定義出多個畫素區。多個畫素單元位於多個畫素區內，且多個畫素單元的每一個包括第一顏色子畫素與第二顏色子畫素，彼此相鄰設置。在同一個畫素單元中，相鄰的第一顏色子畫素與第二顏色子畫素之間不具有第一訊號線或第二訊號線，因而第一顏色子畫素能盡可能靠近第二顏色子畫素。如此一來，相鄰的多個第一顏色子畫素間的間隔可以進一步縮小，且相鄰的多個第二子畫素間的間隔可以進一步縮小，改善原先畫素陣列彼此間隔過大所造成之對比度低以及條紋現象。此外，相較於傳統的畫素陣列，第一訊號線與第二訊號線的數量減少，因而能降低驅動晶片的負載及成本。

為讓本新型創作的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A是本新型創作的一實施例的畫素陣列的俯視示意圖。請參見圖1A，在本實施例中，畫素陣列10A包括多條第一訊號線110與多條第二訊號線120，多條第一訊號線110沿第一方向D1依序排列，多條第二訊號線120沿第二方向D2依序排列，使多條第一訊號線110與多條第二訊號線120交錯設置，相鄰的多條第一訊號線110與相鄰的第二訊號線120定義出多個陣列排列的畫素區（未標示）。在本實施例中，第一方向D1與第二方向D2相互垂直，然而本新型創作不以此為限，在其他實施例中，第一方向D1與第二方向D2也可不垂直。

在本實施例中，畫素陣列10A還包括多個主動元件T與多個畫素單元P。多個主動元件T設置於多個畫素區內，各主動元件T與對應的第一訊號線110電性連接且與對應的第二訊號線120電性連接。多個畫素單元P分別與各主動元件T電性連接，多個畫素單元P分別設置於對應的畫素區內。在本實施例中，多個畫素單元P至少具有畫素單元P11、P12、P21及P22，於第一方向D1與第二方向D2所在平面呈陣列設置，圖1A僅示意性繪示畫素陣列10A的四個畫素單元P，但畫素陣列10A所包括的畫素單元P的數量可視實際需求（例如：解析度規格）而定。

在本實施例中，主動元件T可以是薄膜電晶體（Thin Film Transistor；TFT），所述薄膜電晶體具有閘極（未標示）、與閘極重疊的通道（未標示）以及分別與通道的兩側電性連接的源極（未標示）與汲極（未標示）。在本實施例中，所述薄膜電晶體可為底部閘極型薄膜電晶體（bottom gate TFT）、頂部閘極型薄膜電晶體（top gate TFT）或其他適當型式的薄膜電晶體，本新型創作不特別以薄膜電晶體的型式加以限制。在本實施例中，畫素單元P可包括畫素電極（未標示），所述畫素電極可以是透明導電層，其包括金屬氧化物，例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其他合適的氧化物，或是上述至少二者之堆疊層，但本新型創作不以此為限。本新型創作不限制畫素電極需完全透明。在其他實施例中，若畫素陣列10A也可以是反射導電層或反射導電層與透明導電層之組合。

詳細而言，在本實施例中，相鄰的多條第一訊號線110與相鄰的第二訊號線120定義出多個陣列排列的畫素區，其中第一訊號線110至少具有第一訊號線111、112、113及114，第二訊號線120至少具有第二訊號線121、122。其中，畫素單元P11設置於第一訊號線111、112與第二訊號線121、122所圍成的畫素區內，畫素單元P12設置於相鄰的第一訊號線111、112、第二訊號線122與相鄰於第二訊號線122的另一條第二訊號線（未繪示）所圍成的畫素區內，且畫素單元P11與P12分別位於第二訊號線122的相對兩側。畫素單元P21設置於第一訊號線113、114與第二訊號線121、122所圍成的畫素區內，畫素單元P22設置於相鄰於第一訊號線113、114、第二訊號線122與相鄰於第二訊號線122的另一條第二訊號線所圍成的畫素區內，且畫素單元P21與P22分別位於第二訊號線122的相對兩側。在本實施例中，於第一方向D1相鄰的兩畫素單元P11與P21之間具有兩條第一訊號線112與113。

在本實施例中，多條第一訊號線110為多條閘極線，多條第二訊號線120為多條資料線。也就是說，主動元件T為薄膜電晶體時，所述薄膜電晶體的閘極與第一訊號線110電性連接，所述薄膜電晶體的源極與第二訊號線120電性連接。

在本實施例中，各畫素單元P還包括第一顏色子畫素SP1與第二顏色子畫素SP2。第一顏色子畫素SP1具有相接的第一輪廓邊CE1與第二輪廓邊CE2，第二顏色子畫素SP2具有相接的第三輪廓邊CE3與第四輪廓邊CE4。在本實施例中，相互連接的第一輪廓邊CE1與第二輪廓邊CE2可形成封閉線段，所述封閉線段之輪廓定義出第一顏色子畫素SP1之輪廓。相互連接的第三輪廓邊CE3與第四輪廓邊CE4可形成另一封閉線段，所述另一封閉線段之輪廓定義出第二顏色子畫素SP2之輪廓。在本實施例中，第一輪廓邊CE1與第二輪廓邊CE2形成的上述封閉線段，可以是正方形、長方形、菱形、平行四邊形、圓形、橢圓或是不規則的多邊形，本新型創作不以此為限。第三輪廓邊CE3與第四輪廓邊CE4形成的上述另一封閉線段，可以是不規則多邊形、扇形或其他合適的形狀，本新型創作不以此為限。

復請參見圖1A，在本實施例中，第一顏色子畫素SP1的第一輪廓邊CE1相鄰於第二顏色子畫素SP2的第三輪廓邊CE3，彼此相對設置。在本實施例中，第一輪廓邊CE1可實質上與第三輪廓邊CE3平行設置。舉例而言，第一輪廓邊CE1可具有第一彎折點BP1，第一輪廓邊CE1沿第一方向D1設置而在第一彎折點BP1後沿第二方向D2設置。第三輪廓邊CE3可具有第二彎折點BP2，第三輪廓邊CE3沿第一方向D1設置而在第二彎折點BP2後沿第二方向D2設置，然而，本新型創作不以此為限，在其他實施例中，第一輪廓邊CE1與第三輪廓邊CE3可分別不具有第一彎折點與第二彎折點，可為其他形式之態樣，例如第一輪廓邊CE1與第三輪廓邊CE3可為弧狀之態樣，或是第一輪廓邊CE1可具有多個第一彎折點BP1且第三輪廓邊CE3可具有多個第二彎折點BP2，使第一輪廓邊CE1與第三輪廓邊CE3各自的設置方向多次改變。在本實施例中，第一輪廓邊CE1可實質上沿第三輪廓邊CE3共形地設置，然而本新型創作不以此為限。

在本實施例中，較佳地，第一輪廓邊CE1的長度略小於第三輪廓邊CE3的長度。也就是說，第一顏色子畫素SP1與第二顏色子畫素SP2之間具有間隙d，間隙d分隔開第一輪廓邊CE1與第三輪廓邊CE3。雖第一輪廓邊CE1與第三輪廓邊CE3之間具有間隙d，然而本領域具有通常知識可依據實際製程能力，將間隙d的大小盡可能縮小，使第一輪廓邊CE1與第三輪廓邊CE3可緊密相鄰，因而第一顏色子畫素SP1與第二顏色子畫素SP2可更為靠近。換言之，可將第二顏色子畫素SP2看作具有凸出部（未標示）、凹陷部（未標示）或兩者之組合（未標示），位於第三輪廓邊CE3附近，第一顏色子畫素SP1填入第二顏色子畫素SP2的上述凸出部、凹陷部或兩者之組合中，使第一顏色子畫素SP1與第二顏色子畫素SP2形成完整的畫素單元P。

在本實施例中，第一顏色子畫素SP1可包括第一濾光單元（未繪示），用以顯示第一顏色（未繪示）。第二顏色子畫素SP2可具有第二濾光單元（未繪示），用以顯示第二顏色（未繪示），其中第一濾光單元之形狀可實質上相同於第一顏色子畫素SP1之輪廓，第二濾光單元之形狀可實質上相同於第二顏色子畫素SP2之輪廓。在本實施例中，第一顏色子畫素SP1透過第一濾光單元可顯示第一顏色，第二顏色子畫素SP2透過第一濾光單元可顯示第二顏色，其中第一顏色可為紅色、綠色及藍色之其一或紅色、綠色及藍色之至少兩者的組合，第二顏色為白色。

在本實施例中，第二顏色子畫素SP2的面積A2大於第一顏色子畫素SP1的面積A1，然而本新型創作不以此為限，在其他實施例中，第二顏色子畫素SP2的面積A2也可等於第一顏色子畫素SP1的面積A1。舉例而言，各畫素單元P的第一顏色子畫素SP1的面積為A1，各畫素單元P的第二顏色子畫素SP2的面積為A2，滿足下列條件：A1：A2=1：1.6，然而本新型創作不以此為限，所屬領域具有通常知識者可依據所選擇的第一顏色與第二顏色之顏色搭配，來調整第一顏色子畫素SP1的面積A1與第二顏色子畫素SP2的面積A2之比例，以產生不同顏色的顯示畫面。

在本實施例中，各畫素單元P的第一顏色子畫素SP1電性連接於相鄰的第一訊號線110的其中一條，各畫素單元P的第二顏色子畫素SP2電性連接於相鄰的第一訊號線110的另一條，且各畫素單元P的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第二訊號線120。在本實施例中，在第二方向D2上相鄰的兩畫素單元P的兩第一顏色子畫素SP1，分別電性連接於相同的第一連接線110。在第二方向D2上相鄰的兩畫素單元P的兩第二顏色子畫素SP2，分別電性連接於相同的另一第一連接線110。詳細而言，請參見圖1A，在本實施例中，畫素單元P11的第一顏色子畫素SP1電性連接於第一訊號線111，畫素單元P11的第二顏色子畫素SP2電性連接於第一訊號線112，且畫素單元P11的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第二訊號線121。畫素單元P12的第一顏色子畫素SP1電性連接於第一訊號線111，畫素單元P12的第二顏色子畫素SP2電性連接於第一訊號線112，且畫素單元P12的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第二訊號線122。畫素單元P21的第一顏色子畫素SP1電性連接於第一訊號線113，畫素單元P21的第二顏色子畫素SP2電性連接於第一訊號線114，且畫素單元P21的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第二訊號線121。畫素單元P22的第一顏色子畫素SP1電性連接於第一訊號線113，畫素單元P22的第二顏色子畫素SP2電性連接於第一訊號線114，且畫素單元P22的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第二訊號線122。如此一來，圖1A的畫素陣列10A可進一步減少第二訊號線120之數量，降低驅動晶片的負載及成本。

圖1B是本新型創作的另一實施例的畫素陣列的俯視示意圖。在本實施例的畫素陣列10B與圖1A的畫素陣列10A類似，以下就圖1B的畫素陣列10B與圖1A的畫素陣列10A的差異處加以說明，便不再重述畫素陣列10B與畫素陣列10A相同或相似處。在本實施例中，在第二方向D2上相鄰的兩畫素單元P的兩第一顏色子畫素SP1，分別電性連接於相鄰的兩第一連接線110。在第二方向D2上相鄰的兩畫素單元P的兩第二顏色子畫素SP2，分別電性連接於上述相鄰的兩第一連接線110。

詳細而言，請參見圖1B，畫素單元P11的第一顏色子畫素SP1電性連接於第一訊號線111，畫素單元P11的第二顏色子畫素SP2電性連接於第一訊號線112，且畫素單元P11的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第二訊號線121。畫素單元P12的第一顏色子畫素SP1電性連接於第一訊號線112，畫素單元P12的第二顏色子畫素SP2電性連接於第一訊號線111，且畫素單元P12的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第二訊號線122。畫素單元P21的第一顏色子畫素SP1電性連接於第一訊號線113，畫素單元P21的第二顏色子畫素SP2電性連接於第一訊號線114，且畫素單元P21的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第二訊號線121。畫素單元P22的第一顏色子畫素SP1電性連接於第一訊號線114，畫素單元P22的第二顏色子畫素SP2電性連接於第一訊號線113，且畫素單元P22的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第二訊號線122。

圖1C是本新型創作的又一實施例的畫素陣列的俯視示意圖。在本實施例的畫素陣列10C與圖1A的畫素陣列10A類似，以下就圖1C的畫素陣列10C與圖1A的畫素陣列10A的差異處加以說明，便不再重述畫素陣列10C與畫素陣列10A相同或相似處。在本實施例中，多條第一訊號線110為多條資料線，多條第二訊號線120為多條閘極線。也就是說，主動元件T為薄膜電晶體時，所述薄膜電晶體的源極與第一訊號線110電性連接，所述薄膜電晶體的閘極與第二訊號線120電性連接。在本實施例中，畫素單元P的第一顏色子畫素SP1以及第二顏色子畫素SP2分別與對應電性連接的第一訊號線110之連接次序可相互調換。舉例而言，畫素單元P11的第一顏色子畫素SP1可電性連接於第一訊號線112，畫素單元P11的第二顏色子畫素SP2可電性連接於第一訊號線111，畫素單元P12的第一顏色子畫素SP1可電性連接於第一訊號線112，畫素單元P12的第二顏色子畫素SP2可電性連接於第一訊號線111，畫素單元P21的第一顏色子畫素SP1可電性連接於第一訊號線114，畫素單元P21的第二顏色子畫素SP2可電性連接於第一訊號線113，畫素單元P22的第一顏色子畫素SP1可電性連接於第一訊號線114，畫素單元P22的第二顏色子畫素SP2可電性連接於第一訊號線113，本新型創作不以此為限。

圖2A是本新型創作的再一實施例的畫素陣列的俯視示意圖。在本實施例的畫素陣列20A與圖1A的畫素陣列10A類似，以下就圖2A的畫素陣列20A與圖1A的畫素陣列10A的差異處加以說明，便不再重述畫素陣列20A與畫素陣列10A相同或相似處。在本實施例中，各畫素單元P的第一顏色子畫素SP1電性連接於相鄰的多條第二訊號線120的其中一條，各畫素單元P的第二顏色子畫素SP2電性連接於相鄰的多條第二訊號線120的另一條，且各畫素單元P的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第一訊號線110。在本實施例中，在第二方向D2上相鄰的兩畫素單元P的兩第一顏色子畫素SP1，分別電性連接於相鄰的兩第一連接線110。在第二方向D2上相鄰的兩畫素單元P的兩第二顏色子畫素SP2，分別電性連接於上述相鄰的兩第一連接線110。

詳細而言，請參見圖2A，在本實施例中，畫素單元P11的第一顏色子畫素SP1電性連接於第二訊號線121，畫素單元P11的第二顏色子畫素SP2電性連接於第二訊號線122，且畫素單元P11的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第一訊號線111。畫素單元P12的第一顏色子畫素SP1電性連接於第二訊號線122，畫素單元P12的第二顏色子畫素SP2電性連接於第二訊號線123，且畫素單元P12的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第一訊號線112。畫素單元P21的第一顏色子畫素SP1電性連接於第二訊號線122，畫素單元P21的第二顏色子畫素SP2電性連接於第二訊號線121，且畫素單元P21的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第一訊號線113。畫素單元P22的第一顏色子畫素SP1電性連接於第二訊號線123，畫素單元P22的第二顏色子畫素SP2電性連接於第二訊號線122，且畫素單元P21的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第一訊號線114。

圖2B是本新型創作的一實施例的畫素陣列的俯視示意圖。在本實施例的畫素陣列20B與圖2A的畫素陣列20A類似，以下就圖2B的畫素陣列20B與圖2A的畫素陣列20A的差異處加以說明，便不再重述畫素陣列20B與畫素陣列20A相同或相似處。在本實施例中，詳細而言，畫素單元P11的第一顏色子畫素SP1電性連接於第二訊號線121，畫素單元P11的第二顏色子畫素SP2電性連接於第二訊號線122，且畫素單元P11的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第一訊號線112。畫素單元P12的第一顏色子畫素SP1電性連接於第二訊號線123，畫素單元P12的第二顏色子畫素SP2電性連接於第二訊號線122，且畫素單元P12的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第一訊號線111。畫素單元P21的第一顏色子畫素SP1電性連接於第二訊號線121，畫素單元P21的第二顏色子畫素SP2電性連接於第二訊號線122，且畫素單元P21的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第一訊號線113。畫素單元P22的第一顏色子畫素SP1電性連接於第二訊號線123，畫素單元P22的第二顏色子畫素SP2電性連接於第二訊號線122，且畫素單元P22的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第一訊號線114。

圖2C是本新型創作的另一實施例的畫素陣列的俯視示意圖。在本實施例的畫素陣列20C與圖2B的畫素陣列20B類似，以下就圖2C的畫素陣列20C與圖2B的畫素陣列20B的差異處加以說明，便不再重述畫素陣列20C與畫素陣列20B相同或相似處。在本實施例中，詳細而言，畫素單元P21的第一顏色子畫素SP1電性連接於第二訊號線121，畫素單元P21的第二顏色子畫素SP2電性連接於第二訊號線122，且畫素單元P21的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第一訊號線114。畫素單元P22的第一顏色子畫素SP1電性連接於第二訊號線123，畫素單元P22的第二顏色子畫素SP2電性連接於第二訊號線122，且畫素單元P22的第一顏色子畫素SP1與第二顏色子畫素SP2電性連接於同一條第一訊號線113。

圖3A是本新型創作的又一實施例的畫素陣列的俯視示意圖。在本實施例的畫素陣列30A與圖1A的畫素陣列10A類似，以下就圖3A的畫素陣列30A與圖1A的畫素陣列10A的差異處加以說明，便不再重述畫素陣列30A與畫素陣列10A相同或相似處。在本實施例中，兩相鄰的多個畫素單元P設置於兩相鄰的多個第二訊號線120之間，其中兩相鄰的多個畫素單元P的第一顏色子畫素SP1分別電性連接至兩相鄰的多個第二訊號線120，兩相鄰的多個畫素單元P的第二顏色子畫素SP2分別電性連接至兩相鄰的多個第二訊號線120，兩相鄰的多個畫素單元P的第一顏色子畫素SP1電性連接至同一條第一訊號線110，兩相鄰的多個畫素單元P的第二顏色子畫素SP2電性連接至同一條第一訊號線110。

詳細而言，在本實施例中，畫素單元P11與P12設置於第二訊號線121與122之間，畫素單元P11與P12各自的第一顏色子畫素SP1分別電性連接至第二訊號線121與122，畫素單元P11與P12各自的第二顏色子畫素SP2分別電性連接至第二訊號線121與122，畫素單元P11與P12各自的第一顏色子畫素SP1電性連接至同一條第一訊號線112，畫素單元P11與P12各自的第二顏色子畫素SP2電性連接至同一條第一訊號線111。在本實施例中，畫素單元P21與P22設置於第二訊號線121與122之間，畫素單元P21與P22各自的第一顏色子畫素SP1分別電性連接至第二訊號線121與122，畫素單元P21與P22各自的第二顏色子畫素SP2分別電性連接至第二訊號線121與122，畫素單元P21與P22各自的第一顏色子畫素SP1電性連接至同一條第一訊號線113，畫素單元P21與P22各自的第二顏色子畫素SP2電性連接至同一條第一訊號線114。如此一來，相鄰兩畫素單元P可進一步更為靠近，有助於是顯示畫面的對比度提升。

圖3B是本新型創作的再一實施例的畫素陣列的俯視示意圖。在本實施例的畫素陣列30B與圖3A的畫素陣列30A類似，以下就圖3B的畫素陣列30B與圖3A的畫素陣列30A的差異處加以說明，便不再重述畫素陣列30B與畫素陣列30A相同或相似處。在本實施例中，詳細來說，畫素單元P11與P12各自的第一顏色子畫素SP1電性連接至同一條第一訊號線111，畫素單元P11與P12各自的第二顏色子畫素SP2電性連接至同一條第一訊號線112，畫素單元P21與P22各自的第一顏色子畫素SP1電性連接至同一條第一訊號線114，畫素單元P21與P22各自的第二顏色子畫素SP2電性連接至同一條第一訊號線113。

圖4是本新型創作的一實施例的畫素陣列的俯視示意圖。在本實施例的畫素陣列40與圖1A的畫素陣列10A類似，以下就圖4的畫素陣列40與圖1A的畫素陣列10A的差異處加以說明，便不再重述畫素陣列40與畫素陣列10A相同或相似處。在本實施例中，各畫素單元P的第一顏色子畫素SP1電性連接於相鄰的第一訊號線110的其中一條，各畫素單元P的第二顏色子畫素SP2電性連接於相鄰的第一訊號線110的另一條，各畫素單元P的第一顏色子畫素SP1電性連接於相鄰的第二訊號線120的其中一條，各畫素單元P的第二顏色子畫素SP2電性連接於相鄰的第二訊號線120的另一條。

詳細而言，畫素單元P11的第一顏色子畫素SP1電性連接於第一訊號線112，畫素單元P11的第二顏色子畫素SP2電性連接於第一訊號線111，畫素單元P11的第一顏色子畫素SP1電性連接於第二訊號線122，畫素單元P11的第二顏色子畫素SP2電性連接於第二訊號線121。畫素單元P12的第一顏色子畫素SP1電性連接於第一訊號線111，畫素單元P12的第二顏色子畫素SP2電性連接於第一訊號線112，畫素單元P12的第一顏色子畫素SP1電性連接於第二訊號線122，畫素單元P12的第二顏色子畫素SP2電性連接於第二訊號線123。畫素單元P21的第一顏色子畫素SP1電性連接於第一訊號線114，畫素單元P21的第二顏色子畫素SP2電性連接於第一訊號線113，畫素單元P21的第一顏色子畫素SP1電性連接於第二訊號線122，畫素單元P21的第二顏色子畫素SP2電性連接於第二訊號線121。畫素單元P22的第一顏色子畫素SP1電性連接於第一訊號線113，畫素單元P22的第二顏色子畫素SP2電性連接於第一訊號線114，畫素單元P22的第一顏色子畫素SP1電性連接於第二訊號線122，畫素單元P22的第二顏色子畫素SP2電性連接於第二訊號線123。

綜上所述，本新型創作在本新型創作的一實施例的畫素陣列中，畫素陣列包括多條第一訊號線與多條第二訊號線，彼此交錯設置以定義出多個畫素區。多個畫素單元位於多個畫素區內，且多個畫素單元的每一個包括第一顏色子畫素與第二顏色子畫素，彼此相鄰設置。在同一個畫素單元中，相鄰的第一顏色子畫素與第二顏色子畫素之間不具有第一訊號線或第二訊號線，因而第一顏色子畫素能盡可能靠近第二顏色子畫素。如此一來，相鄰的多個第一顏色子畫素間的間隔可以進一步縮小，且相鄰的多個第二子畫素間的間隔可以進一步縮小，改善原先畫素陣列彼此間隔過大所造成之對比度低以及條紋現象。此外，相較於傳統的畫素陣列，第一訊號線的與第二訊號線的數量減少，因而能降低驅動晶片的負載及成本。

本領域具有通常知識者根據上揭實施例及說明，應能實現所需的畫素陣列。在上述各實施例中，僅針對畫素單元P11的第一輪廓邊CE1與第三輪廓邊CE3的技術特徵進行說明，畫素單元P12、P21及P22各自的第一輪廓邊CE1與第三輪廓邊CE3之技術特徵，也可具有相同於畫素單元P11的第一輪廓邊CE1與第三輪廓邊CE3之技術特徵。

雖然本新型創作已以實施例揭露如上，然其並非用以限定本新型創作，任何所屬技術領域中具有通常知識者，在不脫離本新型創作的精神和範圍內，當可作些許的更動與潤飾，故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。

10A、10B、10C、20A、20B、20C、30A、30B、40‧‧‧畫素陣列
110、111、112、113、114‧‧‧第一訊號線
120、121、122、123‧‧‧第二訊號線
A1、A2‧‧‧面積
BP1‧‧‧第一彎折點
BP2‧‧‧第二彎折點
d‧‧‧間隙
D1‧‧‧第一方向
D2‧‧‧第二方向
P、P11、P12、P21、P22‧‧‧畫素單元
T‧‧‧主動元件
SP1‧‧‧第一顏色子畫素
SP2‧‧‧第二顏色子畫素
CE1‧‧‧第一輪廓邊
CE2‧‧‧第二輪廓邊
CE3‧‧‧第三輪廓邊
CE4‧‧‧第四輪廓邊

圖1A是本新型創作的一實施例的畫素陣列的俯視示意圖。
圖1B是本新型創作的另一實施例的畫素陣列的俯視示意圖。
圖1C是本新型創作的又一實施例的畫素陣列的俯視示意圖。
圖2A是本新型創作的再一實施例的畫素陣列的俯視示意圖。
圖2B是本新型創作的一實施例的畫素陣列的俯視示意圖。
圖2C是本新型創作的另一實施例的畫素陣列的俯視示意圖。
圖3A是本新型創作的又一實施例的畫素陣列的俯視示意圖。
圖3B是本新型創作的再一實施例的畫素陣列的俯視示意圖。
圖4是本新型創作的一實施例的畫素陣列的俯視示意圖。

Claims (11)

1. 一種畫素陣列，包括：
   多條第一訊號線；
   多條第二訊號線，該些第一訊號線與該些第二訊號線交錯設置，相鄰的該些第一訊號線與相鄰的該些第二訊號線定義出多個陣列排列的畫素區；
   多個主動元件，設置於該些畫素區內，各該主動元件與對應的第一訊號線電性連接且與對應的第二訊號線電性連接；
   多個畫素單元，分別與各該主動元件電性連接，該些畫素單元分別設置於對應的畫素區內，各該畫素單元包括：
   一第一顏色子畫素，具有相接的一第一輪廓邊與一第二輪廓邊；
   一第二顏色子畫素，具有相接的一第三輪廓邊與一第四輪廓邊，該第一輪廓邊相鄰於該第三輪廓邊，其中該第二顏色子畫素的面積大於該第一顏色子畫素的面積。
2. 如申請專利範圍第1項所述的畫素陣列，其中各該畫素單元的該第一顏色子畫素電性連接於相鄰的該些第一訊號線的其中一條，各該畫素單元的該第二顏色子畫素電性連接於該相鄰的該些第一訊號線的另一條，且各該畫素單元的該第一顏色子畫素與該第二顏色子畫素電性連接於同一條第二訊號線。
3. 如申請專利範圍第1項所述的畫素陣列，其中各該畫素單元的該第一顏色子畫素電性連接於相鄰的該些第二訊號線的其中一條，各該畫素單元的該第二顏色子畫素電性連接於該相鄰的該些第二訊號線的另一條，且各該畫素單元的該第一顏色子畫素與該第二顏色子畫素電性連接於同一條第一訊號線。
4. 如申請專利範圍第1或2項所述的畫素陣列，其中兩相鄰的該些畫素單元設置於兩相鄰的該些第二訊號線之間，其中該兩相鄰的該些畫素單元的第一顏色子畫素分別電性連接至該兩相鄰的該些第二訊號線，該兩相鄰的該些畫素單元的第二顏色子畫素電性連接至同一條第一訊號線。
5. 如申請專利範圍第1項所述的畫素陣列，其中該些第一訊號線沿一第一方向依序設置，其中於該第一方向上相鄰的兩該些畫素單元之間具有兩條該些第一訊號線。
6. 如申請專利範圍第1或2或3項所述的畫素陣列，其中該些第一訊號線為多條閘極線，該些第二訊號線為多條資料線。
7. 如申請專利範圍第1或2或3項所述的畫素陣列，其中該些第一訊號線為多條資料線，該些第二訊號線為多條閘極線。
8. 如申請專利範圍第1項所述的畫素陣列，其中該第一顏色子畫素與該第二顏色子畫素之間具有一間隙。
9. 如申請專利範圍第1項所述的畫素陣列，其中各該畫素單元的該第一顏色子畫素的面積為A1，各該畫素單元的該第二顏色子畫素的面積為A2，滿足下列條件：A1：A2=1：1.6。
10. 如申請專利範圍第1項所述的畫素陣列，其中該第一顏色子畫素具有一第一顏色、該第二顏色子畫素具有一第二顏色，其中該第一顏色為紅色、綠色及藍色之其一或紅色、綠色及藍色之至少兩者的組合，該第二顏色為白色。
11. 如申請專利範圍第1項所述的畫素陣列，其中該第一輪廓邊的長度略小於該第三輪廓邊的長度。