TWM542771U - 晶片測試基座 - Google Patents

Description

晶片測試基座

本創作係關於一種晶片測試基座。

一般而言，晶片(例如積體電路晶片)在製作完成後會進行電性測試，判定晶片是否為電性正常的良品，以確保晶片在出貨時的品質。於進行測試時，待測晶片會被放置於晶片測試基座，並使待測晶片的電性端點例如銲球(solder ball)與探針的測試端接觸，而探針的另一端則與測試電路板電性連接，藉此對晶片進行電性測試。

然而，由於探針的測試端為尖銳的端點，一旦晶片放置於晶片測試基座的位置有些微的偏差，探針的測試端與晶片的銲球接觸時很容易造成銲球受到損傷。另外，現行晶片測試基座在選擇材料時係以絕緣性質作為考量，而忽略靜電因素，因此在進行電性測試的過程中，晶片在接觸到晶片測試基座時容易被晶片測試基座內部累積的靜電荷所破壞，而使得晶片面臨高損壞風險。

本創作之一實施例提供一種晶片測試基座，包括本體部、容置部、複數個通孔、複數個探針及至少一彈性元件。本體部之上表面具有凹槽。容置部設置於本體部之凹槽內，且容置部具有容置空間。各通孔分別貫穿 本體部與容置部，且各通孔於容置部之開口處具有一定位槽。探針分別設置於通孔內。彈性元件設置於本體部與容置部之間。

1‧‧‧晶片測試基座

2‧‧‧晶片測試基座

3‧‧‧晶片測試基座

10‧‧‧本體部

10C‧‧‧凹槽

10U‧‧‧上表面

10B‧‧‧下表面

10X‧‧‧螺孔

12‧‧‧通孔

12A‧‧‧定位槽

20‧‧‧容置部

20A‧‧‧容置空間

20B‧‧‧底部

20L‧‧‧導向側壁

20M‧‧‧定位側壁

20U‧‧‧上表面

201‧‧‧第一區域

202‧‧‧第二區域

22‧‧‧第一固定元件

30‧‧‧探針

301‧‧‧端點

302‧‧‧端點

32‧‧‧彈性元件

40‧‧‧底座

42‧‧‧第二固定元件

44‧‧‧第三固定元件

50‧‧‧待測晶片

52‧‧‧電性端點

X‧‧‧區域

Y‧‧‧區域

由以下詳細說明與附隨圖式得以最佳了解本申請案揭示內容之各方面。注意，根據產業之標準實施方式，各種特徵並非依比例繪示。實際上，為了清楚討論，可任意增大或縮小各種特徵的尺寸。

第1圖繪示本創作之一實施例之晶片測試基座的分解示意圖。

第2圖繪示本實施例之晶片測試基座的剖面示意圖。

第3A圖繪示於一預備模式下之晶片測試基座的示意圖。

第3B圖繪示於一待測模式下之晶片測試基座的示意圖。

第3C圖繪示於一待測模式下之晶片測試基座的示意圖。

第4圖繪示本創作之另一實施例之晶片測試基座的示意圖。

第5圖繪示本創作之另一實施例之晶片測試基座之容置部的上視示意圖。

第6圖為第5圖之區域Y的局部放大示意圖。

第7圖繪示本創作之另一實施例之晶片測試基座的示意圖。

第8圖為本創作之一實施例之晶片測試基座的靜電消散能力的判定方法。

本創作提供了數個不同的實施方法或實施例，可用於實現本創作的不同特徵。為簡化說明起見，本創作也同時描述了特定零組件與佈置的範例。請注意提供這些特定範例的目的僅在於示範，而非予以任何限制。舉例而言，在以下說明第一特徵如何在第二特徵上或上方的敘述中，可能會包括某些實施例，其中第一特徵與第二特徵為直接接觸，而敘述中也可能包括其他不同實施例，其中第一特徵與第二特徵中間另有其他特徵，以致於第一特徵與第二特徵並不直接接觸。此外，本創作中的各種範例可能使 用重複的參考數字和/或文字註記，以使文件更加簡單化和明確，這些重複的參考數字與註記不代表不同的實施例與配置之間的關聯性。

另外，本創作在使用與空間相關的敘述詞彙，如“在...之下”、“低”、“下”、“上方”、"上"、“在…之上”及類似詞彙時，為便於敘述，其用法均在於描述圖示中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖示中所顯示的角度方向外，這些空間相對詞彙也用來描述該裝置在使用中以及操作時的可能角度和方向。該裝置的角度方向可能不同(旋轉90度或其它方位)，而在本創作所使用的這些空間相關敘述可以同樣方式加以解釋。

在本文中所使用的“第一”、“第二”、“第三”以及“第四”語詞係描述各種元件、組件、區域、層、以及/或區段，這些元件、組件、區域、層、以及/或區段應不受限於這些語詞。這些語詞可僅用於一元件、組件、區域、層、或區段與另一元件、組件、區域、層、或區段。除非內文中清楚指明，否則當於本文中使用例如“第一”、“第二”、“第三”以及“第四”語詞時，並非意指序列或順序。。

本創作所描述的晶片測試基座可以降低晶片在進行測試時受損的風險，進而提升測試製程的良率。

參閱第1圖與第2圖。第1圖繪示本創作之一實施例之晶片測試基座的分解示意圖，第2圖繪示本實施例之晶片測試基座的剖面示意圖，其中受限於繪示方向及便於說明起見，部分元件未繪示於部分圖式中。如第1圖與第2圖所示，本實施例之晶片測試基座1包括本體部10、容置部20、複數個通孔12、複數個探針30以及至少一彈性元件32。本體部10之上表面10U具有一凹槽10C，經配置用以放置容置部20。本體部10係由一第一絕 緣材料例如塑膠材料所形成。在一或多個實施例中，凹槽10C之形狀與尺寸實質上與容置部20的形狀與尺寸相對應，藉此當容置部20置放於凹槽10C時可與凹槽10C的內壁緊密接合。在一或多個實施例中，凹槽10C的內壁與上表面10U實質上垂直，但不以此為限。容置部20可設置於本體部10之凹槽10C內，且容置部20具有一底部20B，以及一容置空間20A位於底部20B之上方且經配置用以容置一待測晶片50。容置部20係由一第二絕緣材料例如塑膠材料所形成，且本體部10的第一絕緣材料與容置部20的第二絕緣材料可使用相同或不同的絕緣材料所形成。此外，在選擇容置部20及/或本體部10的材料時，除了考量絕緣特性之外，還需考量其靜電消散能力，以避免待測晶片50在電性測試的過程中被晶片測試基座1內部累積的靜電荷所破壞。在一或多個實施例中，容置部20及/或本體部10的靜電消散能力可藉由本創作之另一實施例所揭示之判定方法所量測出。

在一或多個實施例中，容置空間20A可具有一導向側壁20L經配置用以引導待測晶片50，以及一定位側壁20M經配置用以固定待測晶片50。舉例而言，導向側壁20L可與容置部20的上表面20U連接並為向外傾斜之側壁，藉此可將待測晶片50引導至待測位置的上方。定位側壁20M位於導向側壁20L下方並可與導向側壁20L連接。定位側壁20M的角度可較導向側壁20L的傾斜角度更大，例如定位側壁20M可與容置部20的上表面20U實質上垂直，藉此待測晶片50在經由導向測壁20L引導至定位側壁20M後可被定位側壁20M定位在容置空間20A內並位於容置部20的底部20B上。

各通孔12分別貫穿本體部10與容置部20。通孔12的數目及位置係與待測晶片50的電性端點(例如錫球)52的數目及位置對應，且各通孔12於容置部20之開口處具有一定位槽12A，經配置用以定位電性端點52。在一或 多個實施例中，定位槽12A具有導向側壁，例如向外傾斜的側壁，用以引導電性端點52以與對應之探針30對準。在本實施例中，容置部20的底部20B實質上為平坦部，且所有的定位槽12A實質上係位於同一平面上。探針30分別設置於對應的通孔12內，其中探針30之一端點301係突出至本體部10的凹槽10C內，而其另一端點302則突出於本體部10的下表面10B。在一或多個實施例中，探針30包括彈簧探針(pogo pin)，但不以此為限。彈性元件32設置於本體部10與容置部20之間，以提供彈性支撐。在一或多個實施例中，彈性元件32包括彈簧(spring)，但不以此為限。容置部20可藉由第一固定元件22固定於本體部10之上，其中第一固定元件22係限制容置部20自凹槽10C的上部脫離，但允許容置部20下壓而接近凹槽10C的底部。舉例而言，第一固定元件22可為螺栓(bolt)或螺絲(screw)，可鎖固於本體部10之螺孔10X內，且螺栓頭延伸至容置部20上方以限制容置部20向上移動。

本實施例之晶片測試基座1可進一步另包括一底座40，連接於本體部10之下表面10B，且通孔12可進一步貫穿底座40。在一或多個實施例中，底座40可藉由第二固定元件42固定於本體部10之上，其中第二固定元件42可為例如螺栓、螺絲或其它類似元件。

在一或多個實施例中，晶片測試基座1可固定於一測試電路板(圖未示)上，其中測試電路板係設置於底座40之下方並與探針30之另一端點302電性連接。在一或多個實施例中，晶片測試基座1可藉由第三固定元件44固定於測試電路板上，其中第三固定元件44可為例如螺栓、螺絲或其它類似元件。

參閱第3A圖、第3B圖與第3C圖，並一併參考第1圖與第2圖。第3A 圖、第3B圖與第3C圖為第2圖之區域X的局部放大示意圖，其中第3A圖繪示於一預備模式下之晶片測試基座的示意圖，第3B圖繪示於一待測模式下之晶片測試基座的示意圖，且第3C圖繪示於一待測模式下之晶片測試基座的示意圖。如第3A圖所示，在預備模式下，當將待測晶片50放置在容置空間20A內時，會受到導向側壁20L的引導至待測位置的上方，接著待測晶片50會沿著定位側壁20M下移而定位在容置空間20A內並位於底部20B上方。如第3B圖所示，當待測晶片50下移至容置空間20A內後，電性端點52會位於定位槽12A的開口處，此時電性端點52會沿著定位槽12A的導向側壁滑入定位槽12A內，以與對應之探針30對準，且此時探針30之端點301與電性端點52未接觸。在電性端點52接觸定位槽12A時，彈性元件32可以提供彈性緩衝作用，以減少電性端點52受損風險。如第3C圖所示，在測試模式下，可對容置部20提供一下壓力以使容置部20朝向本體部10的凹槽10C的底部移動，此時待測晶片50會隨著容置部20向下移動而使得電性端點52與對應的探針30的端點301接觸，藉此測試電路板所送出的測試訊號可經由探針30傳送至待測晶片50的電性端點52以進行電性測試，判定待測晶片50是否為電性正常的良品。電性測試結束之後，移除對容置部20的下壓力，此時彈性元件32的彈力會將容置部20上移而使得電性端點52與探針30的端點301分離，接著可載出待測晶片50並再載入另一待測晶片50進行電性測試。

參閱第4圖至第6圖。第4圖繪示本創作之另一實施例之晶片測試基座的示意圖，第5圖繪示本創作之另一實施例之晶片測試基座之容置部的上視示意圖，第6圖為第5圖之區域Y的局部放大示意圖。如第4圖至第6圖所示，在本實施例中，晶片測試基座2之容置部20的底部20B具有第一區域 201與第二區域202，且第一區域201內之定位槽12A係向上突出於第二區域202內之定位槽12A。在本實施例中，第二區域202係環繞第一區域201，例如第一區域201為一矩形區域，而第二區域202為一環形區域，但不以此為限。第一區域201相對該第二區域的設置位置可視定位效果而改變，且第一區域201與第二區域202的形狀、面積、數目及其涵蓋的定位槽12A的數量亦可視定位效果或其它因素加以變更。

由於第一區域201內之定位槽12A係向上突出於第二區域202內之定位槽12A，因此在待測模式下，待測晶片50的一部分的電性端點52會位於第一區域201的定位槽12A內並抵接定位槽12A的導向側壁，而待測晶片50的另一部分的電性端點52不會與位於第二區域202的定位槽12A接觸。也就是說，位於第一區域201的定位槽12A會實際發揮定位功能，而位於第二區域202的定位槽12A則作為緩衝空間。在本實施例中，第一區域201內之定位槽12A向上突出於第二區域202內之定位槽12A的配置可使得在待測模式下僅有一部分的電性端點52與容置部20接觸，因此可以降低電性端點52受損的風險。在測試模式下，當容置部20受下壓力而向下移動後，位於第一區域201與第二區域202的電性端點52均可與對應的探針30的端點301接觸而進行電性測試。

參閱第7圖。第7圖繪示本創作之另一實施例之晶片測試基座的示意圖。如第7圖所示，在本實施例之晶片測試基座3，容置部20的底部20B的第一區域201內之定位槽12A係向上突出於第二區域202內之定位槽12A。與第4圖至第6圖之實施例不同之處在於，本實施例之第一區域201係環繞第二區域202。

參閱第8圖。第8圖為本創作之一實施例之晶片測試基座的靜電消散 能力的判定方法。本實施例之晶片測試基座包括主體部及設置於主體部上的容置部，其詳述元件及相關特徵如前述第1圖至第7圖之實施例所揭示，在此不再贅述。如第8圖所示，本實施例之晶片測試基座的靜電消散能力的判定方法100包括下列步驟：步驟102：對晶片測試基座之容置部施加一饋入電壓；步驟104：量測晶片測試基座在施加饋入電壓後之一第一電壓；步驟106：量測晶片測試基座在施加饋入電壓後之一預定時間的一第二電壓；步驟108：計算第二電壓與第一電壓之一比值；步驟110：比較該比值是否小於一預定比值；步驟112：當該比值小於預定比值，判定晶片測試基座具有靜電消散能力；以及步驟114：當該比值不小於預定比值，判定晶片測試基座不具有靜電消散能力。

在一或多個實施例中，對晶片測試基座施加的饋入直流電壓介於約-1KV至約+1KV之間；預定時間介於約3秒至約5秒；預定比值介於約10%至約15%之間。舉例而言，由於晶片測試基座的電阻值約在10^10ohm至10^13ohm之間，因此當+1KV的饋入電壓饋入晶片測試基座後因該電阻值而產生壓降(約降至350V至550V之間，此電壓值即第一電壓),且在預定時間約3秒內，該第一電壓降至50V(即第二電壓)以下，使該預定比值約介於10%至約15%之間。換言之，當對晶片測試基座施加的饋入電壓為+1KV時，且此時量測到晶片測試基座的第一電壓若在+350V至+550V之間，則在經過3秒之後，若對晶片測試基座所量測出的第二電壓 (放電電壓)小於+50V，則可判定晶片測試基座具有良好的靜電消散能力，反之若對晶片測試基座所量測出的放電電壓大於+50V，則可判定晶片測試基座具有不良的靜電消散能力。本創作之靜電消散能力的判定方法除了應用在晶片測試基座或其組件例如容置部及/或本體部之外，可應用在其它需考量靜電消散能力之裝置、治具或周邊產品上。

值得說明的是，上述晶片測試基座的靜電消散能力的判定方法所設定的饋入電壓、預定時間及預定比值等參數可視待測晶片的抗靜電能力、晶片測試基座的電阻值及其它考量而加以調整，而不以上述實施例所揭示的數值為限。

如本文中所使用，詞語「近似地」、「實質上」、「實質的」及「約」用以描述及說明小變化。當與事件或情形結合使用時，該等詞語可指事件或情形明確發生之情況及事件或情形極近似於發生之情況。舉例而言，當結合數值使用時，該等詞語可指小於或等於彼數值之±10%的變化範圍，諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%、或小於或等於±0.05%。舉另一例來說，「實質正交」可指一變化範圍小於或等於90°的±10%(諸如，小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%、或小於或等於±0.05%)。

另外，有時在本文中按範圍格式呈現量、比率及其他數值。應理解，此類範圍格式係為便利及簡潔起見而使用，且應靈活地理解為不僅包括明確指定為範圍極限之數值，且亦包括涵蓋體於彼範圍內之所有個別數值或子範圍，就如同明確指定每一數值及子範圍一般。

儘管已參考本創作之特定實施例描述並說明本創作，但此等描述及說明並不限制本創作。熟習此項技術者應理解，在不脫離如由所附申請專利範圍界定的本創作之真實精神及範疇的情況下，可作出各種改變且可用等效物取代。說明可不一定按比例繪製。歸因於製程及容限，本創作中之藝術再現與實際裝置之間可存在區別。可存在並未特定說明的本創作之其他實施例。應將本說明書及圖式視為說明性而非限制性的。可作出修改，以使特定情形、材料、物質組成、方法或製程適應於本創作之目標、精神及範疇。所有該等修改均意欲處於此處隨附之申請專利範圍之範疇內。儘管已參看按特定次序執行之特定操作描述本文中所揭示之方法，但應理解，在不脫離本創作之教示的情況下，可組合、再分或重新定序此等操作以形成等效方法。因此，除非本文中具體指示，否則操作之次序及分組並非對本創作之限制。

1‧‧‧晶片測試基座

10‧‧‧本體部

10C‧‧‧凹槽

10U‧‧‧上表面

10B‧‧‧下表面

12‧‧‧通孔

12A‧‧‧定位槽

20‧‧‧容置部

20A‧‧‧容置空間

20B‧‧‧底部

20L‧‧‧導向側壁

20M‧‧‧定位側壁

20U‧‧‧上表面

30‧‧‧探針

301‧‧‧端點

302‧‧‧端點

32‧‧‧彈性元件

40‧‧‧底座

50‧‧‧待測晶片

52‧‧‧電性端點

Claims (10)

1. 一種晶片測試基座，包括：一本體部，該本體部之上表面具有一凹槽；一容置部，設置於該本體部之該凹槽內，其中該容置部具有一容置空間，複數個通孔，其中各該通孔分別貫穿該本體部與該容置部，且各該通孔於該容置部之開口處具有一定位槽；複數個探針，分別設置於該等通孔內；以及至少一彈性元件，設置於該本體部與該容置部之間。
2. 根據申請專利範圍第1項所述之晶片測試基座，另包括一底座，連接於該本體部之下表面，其中該等通孔進一步貫穿該底座。
3. 根據申請專利範圍第1項所述之晶片測試基座，其中各該定位槽具有一導向側壁。
4. 根據申請專利範圍第1項所述之晶片測試基座，其中該容置空間具有一導向側壁，以及一定位側壁。
5. 根據申請專利範圍第1項所述之晶片測試基座，其中該容置部具有一底部位於該容置空間下，該底部具有一第一區域與一第二區域，該第一區域內之該等定位槽係向上突出於該第二區域內之該等定位槽。
6. 根據申請專利範圍第5項所述之晶片測試基座，其中該第二區域係環繞該第一區域。
7. 根據申請專利範圍第5項所述之晶片測試基座，其中該第一區域係環繞該第二區域。
8. 根據申請專利範圍第1項所述之晶片測試基座，其中該本體部係由一第一絕緣材料形成，且該容置部係由一第二絕緣材料形成。
9. 根據申請專利範圍第1項所述之晶片測試基座，其中該至少一彈性元件經配置用以提供一彈性支撐，藉此該容置部可藉由下壓而靠近該本體部而使得各該定位槽朝向對應之該探針移動。
10. 根據申請專利範圍第1項所述之晶片測試基座，其中該至少一彈性元件包括一彈簧。