TWM527604U - 改善光阻不均之薄膜電晶體電路結構 - Google Patents

Description

改善光阻不均之薄膜電晶體電路結構

本創作係關於一種薄膜電晶體電路結構，尤指一種在光阻不均的問題上有顯著改善功效之薄膜電晶體電路結構。

旋轉塗佈(Spin Coating)法是積體電路及薄膜液晶顯示器製程所普遍使用之方法，其係利用快速旋轉產生離心力的方式將塗液拋出而向基板的外圍方向擴散，可以製作高均勻性的微米級薄膜。影響旋轉塗佈品質的因素相當多，例如塗液之流變性及表面張力，以及操作時之加速度、最終定速、氣流排放模式等影響離心力、揮發速率、乾燥速率等參數。而基板上已存在的結構，也會對旋轉塗佈的品質產生關鍵性的影響。

以製作液晶顯示器的薄膜電晶體電路結構而言，玻璃基板上於設置主動式薄膜電晶體電路後，為了使畫素開口率提升，會使用有機光阻鋪設在鈍化層及畫素電極間，藉此降低寄生電容，或是為了做出反射式的凸塊會將鈍化層上方的有機光阻加以圖形化。但由於有機光阻是一種黏滯性高的液體，因此在旋轉塗佈的過程中，玻璃基板表面上既有的不平坦結構會對旋轉塗佈的效果造成嚴重影響，例如交錯布置的電路線會形成有機光阻行進的阻礙物；也就是說，在玻璃基板快速轉動的同時，有機光阻會因為結構表面的不平坦而在各個方向上受到不同程度的阻擋，使有機光阻擴散的結果不均勻，嚴重降低旋轉塗佈後所形成有機層的結構品質，為光阻不均(resist mura)。

針對上述問題，一種解決方式為使用狹縫式塗佈(Slit Coating)設備。狹縫式塗佈製程技術為精密塗佈領域的重要技術之一，係廣泛應用於電子、生醫、包裝、影像相關薄膜產品之製造，其優點為塗液可完成密封、可預先設定塗膜厚度，以及塗膜均勻度高。然而其成本也較為昂貴，需要使用到特殊的機台，因此若能發展其他技術來克服有機光阻塗佈不均勻的問題，則可實現兼顧成本與效果的技術突破目的。

本創作之主要目的，係提供一種改善光阻不均之薄膜電晶體電路結構，其於製作薄膜電晶體時，對覆蓋於電路結構上之層面進行平坦化處理，以消除因覆蓋有電路結構而導致層面有反應出電路結構本身厚度的不均勻問題，進而排除後續塗佈有機光阻時，有機光阻因為不均勻結構而產生的光阻不均問題。

本創作之另一目的，係提供一種改善光阻不均之薄膜電晶體電路結構，其使薄膜電晶體的絕緣層或鈍化層得呈現具有至少一平坦層的結構特徵。

因此，本創作揭示了一種改善光阻不均之薄膜電晶體電路結構，其係包含：一基板；複數個第一電路線，設置於該基板之上；一絕緣層，設置於該基板之上，並覆蓋該些第一電路線；一第二電路線，設置於該絕緣層之上；以及一鈍化層，設置於該絕緣層之上，並覆蓋該些第二電路線；其中，該絕緣層係包含一第一平坦層，該鈍化層係包含一第二平坦層。

為使本創作之特徵及所達成之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明，說明如後：

首先請參考第1A圖，其係薄膜電晶體之部分結構；如圖所示，其係以基板1為承載基底，並於基板1上設置有第一電路線21。在應用於液晶顯示器之薄膜電晶體為例，基於薄膜電晶體液晶顯示器為兩片玻璃單元組成，且一側玻璃單元上有主動式薄膜電晶體電路，一側上有R/G/B色阻及共同電極，故在此應用形式下，基板1係玻璃基板，而第一電路線21則係主動式薄膜電晶體電路的閘極線(gate line)，用於控制電晶體之通路/斷路。

再請參考第1B圖，其係進一步呈現為本創作一較佳實施例之薄膜電晶體電路之部分結構分解示意圖，用以表示設置於第1A圖之結構之上方的絕緣層3、第二電路線22、鈍化層4以及因製程所需而進一步設置之有機層5。第二電路線22係資料線(data line)，用於傳達控制液晶旋轉量，其與第1A圖中所示之第一電路線21係透過絕緣層3隔離而讓兩者的信號互不干擾，且第一電路線21以及第二電路線22雖並非設置於同一平面，但於空間之垂直方向上係交錯排列。第二電路線22則是被鈍化層4所覆蓋，而鈍化層4之上則設置有機層5，以接續製作畫素電極。

為了使畫素開口率提升，有機層5係用於鋪設在鈍化層4及畫素電極間，以降低寄生電容；又或為了做出反射式的凸塊(bump)而會將鈍化層4上方的有機層5加以圖形化。然而由於有機層5是由有機光阻所構成，其為黏滯性高的液體，因此當有機光阻經使用噴嘴(nozzle)塗佈在鈍化層4的一中心點後，接續使用旋轉的方式將有機光阻擴張遍佈至鈍化層4整體表面時，鈍化層4本身的平坦性就對於旋塗效果的優劣至關重要。在本創作一較佳實施例中，如第1B圖所示，係將絕緣層3於相鄰於鈍化層4之表面製作為一第一平坦層30，並使鈍化層4於相鄰於有機層5之表面製作為一第二平坦層40。鈍化層4的第二平坦層40可使有機層5在利用旋塗技術形成時，不會因為存在表面不均勻結構而連帶性地導致有機光阻有分布不均的問題。

請參考第2A~2D圖，其係製備薄膜電晶體之部分流程示意圖，用以表示第一平坦層30之形成；其在過程中係包含步驟為： 步驟S1：設置絕緣層3於基板1上，並覆蓋第一電路線21； 步驟S2：設置圖案化之第一光阻層61於該絕緣層3上，且第一光阻層61之圖案與第一電路線21平行，且第一光阻層61之圖案係與第一電路線21於空間之垂直方向上不相互重疊；以及 步驟S3：移除部分之絕緣層3以及該第一光阻層61，使絕緣層3形成一第一平坦層30。 本創作考量到第一電路線21本身在空間上係占有一定的體積，會使得絕緣層3在設置(例如透過沉積)於基板1上並覆蓋第一電路線21時，絕緣層3的上方表面會反應出第一電路線21的厚度特徵，因此本創作在此實施例於形成絕緣層3之後，進一步透過光阻而將部分的絕緣層3移除，使絕緣層3的上方表面形成第一平坦層30而維持平坦。另外，絕緣層3的厚度係大於第一電路線21的厚度，以確保絕緣層3在被部分移除後仍能維持完整覆蓋第一電路線21。

接著請參考第3A~3E圖，其係製備薄膜電晶體之另一部分流程示意圖，用以表示第二平坦層40之形成；其在過程中係包含步驟為： 步驟S4：設置複數個第二電路線22於絕緣層3之上，第一電路線21以及第二電路線22於空間之垂直方向上係交錯排列； 步驟S5：設置一鈍化層4於第二電路線22之上； 步驟S6：設置圖案化之一第二光阻層62於該鈍化層4上，且第二光阻層62之圖案與第二電路線22平行，且第二光阻層62之圖案係與第二電路線22於空間之垂直方向上不相互重疊；以及 步驟S7：移除部分之鈍化層4以及第二光阻層62，使鈍化層4形成一第二平坦層40。 本創作在此製程階段係考量到第二電路線22本身在空間上也如同第一電路線21，亦占有一定的體積，會使得鈍化層4在設置(例如透過沉積)於絕緣層3上並覆蓋第二電路線22時，鈍化層4的上方表面會反應出第二電路線22的厚度特徵，因此本創作在此實施例於形成鈍化層4之後，進一步透過光阻而將部分的鈍化層4移除，使鈍化層4的上方表面形成第二平坦層40而維持平坦。另外，鈍化層4的厚度係大於第二電路線22的厚度，以確保鈍化層4在被部分移除後仍能維持完整覆蓋第二電路線22。

在具有第二平坦層40的鈍化層4形成後，就可於鈍化層4之上設置有機層5，此有機層5不會因為鈍化層4與有機層5相鄰之一面存在表面不均勻結構而連帶性地導致有機層5有不均勻的問題。進一步而言，有機層5是否得以在旋塗製程中確保均勻性，其關鍵在於鈍化層4是否具有第二平坦層40，因此除了如前述實施例依序製作具有第一平坦層30之絕緣層3以及具有第二平坦層40之鈍化層4之外，在另一實施例中，也可在設置絕緣層3之後，接續設置第二電路線22於絕緣層3之上，而不另對絕緣層3作平坦化處理。換言之，在此另一實施例中，係將第一電路線21以及第二電路線22占有空間導致結構不均的問題疊加至形成鈍化層4之後再行處理，意即僅對鈍化層4與有機層5相鄰之表面作平坦化處理。惟基於第一電路線21以及第二電路線22係在垂直方向上係交錯排列，故若第一電路線21以及第二電路線22之厚度有差異時，需要對鈍化層4的不同位置作不同程度的平坦化處理。

請參考第4圖，其係本創作一較佳實施例之薄膜電晶體之部分結構示意圖，用以表示於第一電路線21以及第二電路線22基於空間之垂直方向上交錯排列而為空間上重疊的位置，絕緣層3以及鈍化層4係不作移除，但仍能維持鈍化層4上方有機層5的平坦特徵。請參考第5圖，即便是絕緣層3以及鈍化層4於第一電路線21以及第二電路線22於空間之垂直方向上重疊的位置不作移除，使得鈍化層4於此些電路線重疊處41有些微凸起，這也不會致使有機光阻在經旋轉塗佈製程而形成有機層5過程中，有機光阻會因不均勻結構阻擋而導致不均勻的問題。此時係出自於電路線重疊處41是受下方的第一電路線21以及第二電路線22交錯而形成，因此電路線重疊處41在鈍化層4上方表面的特徵是呈現均勻且陣列化排列的小凸塊，這使旋塗之有機光阻在擴張遍佈至鈍化層4整體表面時，基於這些電路線重疊處41之間仍然是維持連貫的平坦路徑，因此有機光阻仍然得以沿著這些平坦路徑所構成之第二平坦層40而為均勻擴散，實現改善光阻不均問題的目的。換言之，本創作所指之平坦層，係針對有機光阻在旋塗製程下的流動性而言，是反應出平坦的特性，讓有機光阻可均勻擴散而不受阻滯，並非指絕緣層或鈍化層在表面上具有狹義的完全平坦結構。

綜上所述，本創作詳細揭示了一種改善光阻不均之薄膜電晶體電路結構，其為了改善有機光阻旋轉塗佈在電路圖案上時，會因為電路圖案本身結構的高度落差而使得有機光阻無法順利擴散而造成的塗層不均問題，因此提出一種電路結構，以透過蝕刻或是其他半導體製程技術的將部分的絕緣層或鈍化層移除，使有機光阻所接觸之表面具有平坦的特徵，從而供有機光阻均勻的擴散而不會產生光阻不均的問題。總結而言，本創作確實為一種具有實用價值之改善光阻不均之薄膜電晶體電路結構。

惟以上所述者，僅為本創作之較佳實施例而已，並非用來限定本創作實施之範圍，舉凡依本創作申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本創作之申請專利範圍內。

1‧‧‧基板
21‧‧‧第一電路線
22‧‧‧第二電路線
3‧‧‧絕緣層
30‧‧‧第一平坦層
4‧‧‧鈍化層
40‧‧‧第二平坦層
41‧‧‧電路線重疊處
5‧‧‧有機層
61‧‧‧第一光阻層
62‧‧‧第二光阻層

第1A圖：其係本創作一較佳實施例之薄膜電晶體之部分結構示意圖，用以表示基板及第一電路線； 第1B圖：其係本創作一較佳實施例之薄膜電晶體之部分結構分解示意圖，用以表示絕緣層、第二電路線、鈍化層以及有機層； 第2A~2D圖：其係本創作一較佳實施例於製備薄膜電晶體之部分製作流程示意圖，用以表示第一平坦層之形成； 第3A~3E圖：其係本創作一較佳實施例於製備薄膜電晶體之另一部分製作流程示意圖，用以表示第二平坦層之形成； 第4圖：其係本創作一較佳實施例之薄膜電晶體之部分結構示意圖，用以表示於第一電路線以及第二電路線於交錯方向的位置，絕緣層以及鈍化層係不作移除；以及 第5圖：其係本創作一較佳實施例之薄膜電晶體之部分結構示意圖，用以表示鈍化層於電路線重疊處有些微凸起，而其他非電路線重疊處則為第二平坦層。

22‧‧‧第二電路線

3‧‧‧絕緣層

30‧‧‧第一平坦層

4‧‧‧鈍化層

40‧‧‧第二平坦層

5‧‧‧有機層

Claims (8)

1. 一種改善光阻不均之薄膜電晶體電路結構，其係包含：一基板；複數個第一電路線，設置於該基板之上；一絕緣層，設置於該基板之上，並覆蓋該些第一電路線；一第二電路線，設置於該絕緣層之上；以及一鈍化層，設置於該絕緣層之上，並覆蓋該些第二電路線；其中，該絕緣層係包含一第一平坦層，該鈍化層係包含一第二平坦層。
2. 如申請專利範圍第1項所述之改善光阻不均之薄膜電晶體電路結構，其中該鈍化層之該第二平坦層係用於設置一有機層。
3. 如申請專利範圍第1項所述之改善光阻不均之薄膜電晶體電路結構，其中該些第一電路線係閘極線。
4. 如申請專利範圍第1項所述之改善光阻不均之薄膜電晶體電路結構，其中該基板係玻璃基板。
5. 如申請專利範圍第1項所述之改善光阻不均之薄膜電晶體電路結構，其中該些第二電路線係資料線。
6. 如申請專利範圍第1項所述之改善光阻不均之薄膜電晶體電路結構，其中該些第一電路線以及該些第二電路線於空間之垂直方向上係交錯排列。
7. 一種改善光阻不均之薄膜電晶體電路結構，其係包含：一基板；複數個第一電路線，設置於該基板之上；一絕緣層，設置於該基板之上，並覆蓋該些第一電路線； 一第二電路線，設置於該絕緣層之上；以及一鈍化層，設置於該絕緣層之上，並覆蓋該些第二電路線；其中，該鈍化層係包含一第二平坦層。
8. 如申請專利範圍第7項所述之改善光阻不均之薄膜電晶體電路結構，其中該第二平坦層係用於設置一有機層。