TWM480148U - 相變記憶體再新技術 - Google Patents

相變記憶體再新技術 Download PDF

Info

Publication number
TWM480148U
TWM480148U TW102222988U TW102222988U TWM480148U TW M480148 U TWM480148 U TW M480148U TW 102222988 U TW102222988 U TW 102222988U TW 102222988 U TW102222988 U TW 102222988U TW M480148 U TWM480148 U TW M480148U
Authority
TW
Taiwan
Prior art keywords
memory
voltage
phase change
current
state
Prior art date
Application number
TW102222988U
Other languages
English (en)
Inventor
Stephen J Hudgens
Original Assignee
Ovonyx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ovonyx Inc filed Critical Ovonyx Inc
Publication of TWM480148U publication Critical patent/TWM480148U/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Description

相變記憶體再新技術
本創作係有關於相變記憶體再新技術。
創作背景
本創作一般係關於處理器為主的系統。
處理器為主的系統可包含具有專門或一般用途之處理器的任何裝置。此系統範例包含個人電腦、膝上型電腦、個人數位助理、胞式電話、攝影機、網路板、電子遊戲、以及媒體裝置，例如，數位多功能碟片播放機等一些範例。
習見地，此等裝置使用半導體記憶體、硬碟驅動器、或二者之組合作為儲存裝置。一種常見的半導體記憶體是動態隨機存取記憶體(DRAM)。DRAM是一種依電性記憶體。若無再新，其在電源被移除之後無法保持被儲存在其上之資訊。因此，DRAM可以被採用作為利用微處理機操作之相對快速的儲存。DRAM的一典型應用是結合於系統記憶體。
習見地，處理器為主的系統包含多種不同的記憶體或儲存裝置。此系統範例包含硬碟驅動器、靜態隨機存取記憶體、以及動態隨機存取記憶體。當更多記憶體需要被塞進該處理器為主的系統中時，則需要更多的空間。此外，當需要更多的記憶體時，則需要更多關於保持那些各種 記憶體之經常負載。
於許多處理器為主的系統中，特別是在嵌入式應用中，需要儘可能地以有效的成本製作該系統。此外，於多種應用中，包含嵌入式應用，可能需要儘可能地以最小的尺寸製作該系統。
因此，處理器為主的系統有需要被改進。
依據本創作之一實施例，係特地提出一種操作一相變記憶體之技術，其包含再新一相變記憶體之步驟。
12‧‧‧再新電路
18b‧‧‧臨限裝置
18a‧‧‧記憶體元件
32‧‧‧控制
36‧‧‧基片
105‧‧‧矩陣
52‧‧‧線路
110‧‧‧字組線選擇器
54‧‧‧線路
115‧‧‧位元線選擇器
60‧‧‧較低電極
120‧‧‧讀取/寫入電路
62‧‧‧絕緣體
1251-125n‧‧‧位元線放電電路
64‧‧‧相變記憶體材料
500‧‧‧系統
66‧‧‧頂部電極
510‧‧‧控制器
68‧‧‧障壁薄膜
520‧‧‧輸入/輸出(I/O)裝置
70‧‧‧底部電極
530‧‧‧記憶體
71‧‧‧頂部電極
540‧‧‧無線界面
72‧‧‧硫屬化合物材料
550‧‧‧匯流排
100‧‧‧記憶體裝置
580‧‧‧電池
第1圖是展示本創作一實施例中部份陣列之分解圖；第2圖是依據本創作一實施例之胞元的分解圖和截面圖；以及第3圖是展示本創作一實施例之系統。
較佳實施例之詳細說明
參看至第1圖，依據本創作一實施例，記憶體100可包含以列WL和行BL被配置之記憶胞元(MC)陣列。雖一相對小的陣列被展示，本創作並不受限制於任何特定尺寸之陣列。而在此處被使用之名詞“列”、“字組線”、“位元線”、以及“行”，它們僅意指供展示所用的並且不受限制於所知曉之陣列的相關形式及型式。
記憶體裝置100包含多數個記憶胞MC，其一般以矩陣105之形式被配置。矩陣105形式之記憶胞MC可藉由相關於各矩陣列的字組線 WL1-WLm、以及相關於各矩陣行的位元線BL1-BLn而以m個列和n個行之形式被配置。
記憶體裝置100，於一實施例中，同時也可以包含一些輔助線，其包含供應電壓線Vdd，經由包含記憶體裝置100之晶片而分配供應電壓Vdd，其依據特定記憶體裝置實施例，一般可以自1至3V，例如1.8V；以及分配接地電壓之接地電壓線GND。高電壓供應線Va可提供相對高的電壓，藉由被整合於相同晶片上之裝置(例如，充電泵電壓提升器，其未被展示於圖形中)所產生，或自外部被供應至該記憶體裝置100。例如，於一實施例中，該高電壓Va可以是4.5-5V。
記憶胞MC可以是包含相變記憶胞之任何記憶胞。相變記憶胞範例包含那些使用硫屬化合物記憶體元件18a以及串列地被耦合至裝置18a之存取、選擇、或臨限裝置18b。臨限裝置18b可以是由硫屬化合物合金所構成之雙向的臨限開關，其不具有無定形之結晶式相變，並且其遭受電氣傳導之快速的、電場啟動改變，其只要一保持電壓存在則持續。
矩陣105中之記憶胞MC被連接到字組線WL1-WLm之分別的一組以及位元線BL1-BLn之分別的一組。尤其是，該儲存元件18a可具有被連接到分別的位元線BL1-BLn之第一個端點以及被連接到相關裝置18b之第一端點的第二個端點。裝置18b可具有被連接到一字組線WL1-WLm之第二個端點。另外地，儲存元件18a可以被連接到分別的字組線WL1-WLm，並且相關於該儲存元件18a的裝置18b，可以被連接到該分別的位元線BL1-BLn。
在矩陣105之內的記憶胞MC藉由選擇所對應的列和行組對 而被存取，亦即藉由選擇該對應的字組線和位元線組對。字組線選擇器電路110與位元線選擇器電路115，可分別地依據列位址二元碼RADD和行位址二元碼CADD而進行字組線和位元線之選擇，部份的記憶體位址二元碼ADD，例如，利用記憶體裝置100自外接於記憶體之裝置(例如，微處理機)被接收。字組線選擇器電路110可解碼該列位址碼RADD並且選擇所對應的一字組線WL1-WLm，利用所接收的特定列位址碼RADD而被辨識。位元線選擇器電路115可解碼行位址碼CADD並且選擇所對應的位元線，或者，位元線BL1-BLn之一對應的位元線封包。例如，被選擇之位元線數量取決於可在記憶體裝置100上的叢訊讀取操作期間被讀取之資料字組數量。位元線BL1-BLn可以利用被接收之特定行位址碼CADD被辨識。
位元線選擇器電路115介接於讀取/寫入電路120。讀取/寫入電路120能夠寫入所需的邏輯值進入所選擇的記憶胞MC中，並且讀取目前被儲存於其中的邏輯值。例如，讀取/寫入電路120包含感應放大器，以及比較器、參考電流/電壓產生器、以及電流脈衝產生器以供讀取被儲存於記憶胞MC中之邏輯值。
於一實施例中，於一備用操作情況中，以及在任何讀取或寫入存取至記憶體裝置100之前，字組線選擇電路110可保持字組線WL1-WLm在相對高的未選擇電壓Vdes(例如，大略地等於高電壓Va一半的電壓(Va/2))。在此同時，位元線選擇電路115可維持位元線BL1-BLn被中斷，並且因此被隔離於讀取/寫入電路120，或另外地，維持在該未選擇電壓Vdes。以此方式，沒有記憶胞MC被存取，因為位元線BL1-BLn浮動或大約地等於零的電壓跨越過存取元件18b。熟習本技術者應明白，備用的(冗餘的)列和 行可以被提供並且被選擇裝置所使用以取代壞的列、位元、以及行。
在讀取或寫入操作期間，字組線選擇電路110可降低(或提昇，如果一個MOS電晶體選擇裝置被使用)所選擇的一組字組線WL1-WLm之電壓為一字組線選擇電壓VWL(例如，具有等於0V-接地電位之值，如果雙極性二極體或硫屬化合物胞元，例如，一雙向的臨限開關、選擇裝置被使用)，而於一實施例中，其餘的字組線可以被保持在字組線未選擇電壓Vdes。同樣地，位元線選擇電路115可耦合該等位元線BL1-BLn所被選擇的一位元線(一般，是一被選擇的位元線封包)至讀取/寫入電路120，而其餘的，不被選擇的位元線則可以保持浮動或被保持在未選擇電壓Vdes。一般，當記憶體裝置100被存取時，讀取/寫入電路120迫使一適當的電流脈衝進入各被選擇之位元線BL1-BLn。該脈衝振幅取決於將被進行之讀取或寫入操作。
尤其是，於一實施例中，在一讀取操作期間，一相對高的讀取電流脈衝被施加至各被選擇之位元線。讀取電流脈衝可以具有適當的振幅和適當的時間持續。讀取電流導致雜散電容CBL1-CBLn(一般，大約為1pF)之充電，其本質上相關於寄生位元線BL1-BLn以及行驅動電路，以及，因此，導致在各被選擇之位元線BL1-BLn之位元線電壓VBL的一對應暫態。當讀取電流被迫進入各選擇的位元線BL1-BLn中時，分別的位元線電壓提昇至一對應的穩定狀態值，取決於儲存元件18a之電阻，亦即，取決於被儲存於該被選擇的記憶胞MC中之邏輯值。暫態之持續取決於儲存元件18a之狀態。如果儲存元件18a是在結晶狀態並且臨限裝置18b被導通，當該行被迫為具有大於儲存元件18a是在較高的阻抗或重置狀態之振幅的振幅之電壓 時，胞元電流則經由被選擇之記憶胞MC而流動，並且相對於重置狀態之設定狀態，當一固定電流被迫流動時則在該行線上產生電壓為較低。
於一實施例中，儲存於記憶胞MC中之邏輯值，可藉由位元線電壓(或相關於該位元線電壓之另一電壓)的比較被評估，該電壓是在/或接近於具有適當參考電壓的穩定狀態，例如，以中間狀態或其之等效者而利用一服務參考記憶胞所得到。該參考電壓可被選擇為，當一邏輯值“0”被儲存時位元線電壓，以及當一邏輯值“1”被儲存時位元線電壓之間的中間數值。
為了避免記憶胞MC之假性讀取，位元線雜散電容CBL1-CBLn可以在進行讀取操作之前被放電。為這目的，與位元線BL1-BLn相關聯的位元線放電電路1251-125n被提供。於一實施例中，位元線放電電路1251-125n可在任何操作之前以及其之後，對於放電位元線雜散電容CBL1-CBLn，以記憶體裝置操作之位元線放電相位被引動。
於一實施例中，位元線放電電路1251-125n可以藉由電晶體被製作，尤其是N-通道金氧半場效電晶體(MOSFET)，其具有被連接到對應的位元線BL1-BLn之一排極端、被連接到提供未選擇電壓Vdes之未選擇電壓供應線Vdes的源極端、以及利用放電引動信號DIS_EN被控制之閘極端。在開始寫入或讀取操作之前，放電引動信號DIS_EN暫時地可以被確定為一充分高的正電壓，因而所有的放電金氧半場效電晶體(MOSFET)導通並且連接位元線BL1-BLn至未選擇電壓供應線Vdes。流經放電電晶體之放電電流導致位元線雜散電容CBL1-CBLn之放電以供達到未選擇電壓Vdes。接著，在選擇所需的字組線WL1-WLm之前，放電引動信號DIS_EN被解除確定並 且放電金氧半場效電晶體(MOSFET)關閉。同樣地，該被選擇之列和行線可以分別地被預充電為一適當的安全開始電壓以供用於選擇和讀取或寫入操作。
控制部32可以是控制胞元之讀取和寫入之一可規劃裝置。控制部32可包含再新電路12。於一些實施例中，電路12同時也可以是可規劃的。於所提到的二個實施例中，再新週期可以於時間區間或事件檢測時自動地被執行。
參看至第2圖，陣列105中之胞元MC可以被形成在基片36之上。於一實施例中，基片36可包含被耦合至選擇裝置18b之傳導字組線52。選擇裝置18b，於一實施例中，可以被形成於基片36中並且可以，例如，是二極體、電晶體、或被形成作為基片上面之薄膜合金的非可規劃的硫屬化合物選擇裝置。
選擇裝置18b可以由非可規劃的硫屬化合物材料所形成，其包含頂部電極71、硫屬化合物材料72、以及底部電極70。於一實施例中，選擇裝置18b可以是永久地在重置狀態。雖然一實施例被展示，於其中選擇裝置18b被安置在相變記憶體元件18a之上，其相對的方位也可以被使用。
相反地，相變記憶體元件18a可假設在一個設定或重置狀態，其將在此後更詳細地被說明。於本創作一實施例中，相變記憶體元件18a可包含一絕緣體62、相變記憶體材料64、頂部電極66、以及障壁薄膜68。於本創作一實施例中，下方電極60可以被形成在絕緣體62之內。
於一實施例中，相變材料64可以是適用於非依電性記憶體資料儲存裝置之相變材料。相變材料可以是具有可以經由能量(例如，熱、光、 電位、或電流)應用而被改變之電氣性質(例如，電阻)的材料。
相變材料範例可包含硫屬化合物材料或雙向材料。雙向材料可以是遭受電子或結構改變並且一旦接受電位、電流、光、熱、等等之應用則作用如同半導體的材料。硫屬化合物材料可以是包含來自週期表之VI行的至少一種成分之材料，或可以是包含一種或多種硫化物成分之材料，例如，碲、硫、或硒之任何成分。雙向和硫屬化合物材料可以是可被使用以儲存資訊之非依電性記憶體材料。
於一實施例中，記憶體材料64可以是硫屬化合物成分構件，來自碲-鍺-銻(TexGeySbz)之材料或鍺銻碲(GeSbTe)合金，雖然本創作範疇並不只受限制於這些材料。
於本創作一些實施例中，快速地晶體化之硫屬化合物合金可以被採用作為記憶體材料64。相對地快速設定以及重置操作允許以相變記憶體取代動態隨機存取記憶體。因為動態隨機存取記憶體取代裝置不是預期中的非依電性記憶胞，故在室溫之資料保持有效期或重置狀態的穩定性可被犧牲，以便達成設定狀態之快速規劃。
於本創作一些實施例中，記憶體材料64可具有充分地高的晶體化速率而以10奈秒或較少的速率引動設定狀態之規劃。資料保持可以被犧牲以達成這些速率。
於一些實施例中，如同一般於動態隨機存取記憶體中被進行，資料保持問題可以藉由使用再新技術而被更正。在週期區間中，規劃狀態可藉由再施加規劃信號而被再新。例如，該再新可以在時間區間被進行，例如，一小時一次，或在事件檢測時被進行，例如，包含記憶體材料 64之處理器為主系統的啟動。
一些適當的硫屬化合物材料可以自GST三個相位圖的不同區域而被得到。第一區域是在於或接近Sb2Te3點之GeTe-SB2Te3假性-二元結合線之遠側上。快速晶體化相變記憶體材料之第二區域是在Sb69Te31之接近SbTe共熔點並且可包含添加其他的摻雜成分，例如，銀、銦、鍺、或錫。第三區域是沿著鍺-銻(GeSb)線。可適用合金範例包含於下面：
參看L.van Pietersen等人之著作(J.Appl.Phys.Vol.9(2005)083520)。
這些合金可能因為在非結晶狀態中不穩定之熱量而不適用於習見的相變記憶體。已被規劃為重置狀態之胞元週期地被再新以倒反熱晶體化，其在使用合金(例如，上述那些具有不良資料保持者)之裝置操作期 間自然地發生。
於一實施例中，如果記憶體材料64是非依電性相變材料，則記憶體材料可以藉由施加電氣信號至記憶體材料被規劃成為至少二種記憶體狀態之其中的一種。電氣信號可改變在大致地結晶狀態和大致顯著地非結晶狀態之間的記憶體材料之相位，其中在大致地非結晶狀態中之記憶體材料64的電阻是較大於大致地結晶狀態中之記憶體材料的電阻。因此，於這實施例中，記憶體材料64可以適用於將被改變為在一些電阻值範圍內之一特定電阻值以提供數位或類比資訊之儲存。
改變材料之狀態或相位的記憶體材料之規劃可以藉由施加電壓或強加一適當振幅的電流至線路52和54以熔化材料而被達成，因而越過記憶體材料64以產生電壓電位。電流反應於被施加之電壓電位或電流，而可流經記憶體材料64之一部份，並且可導致記憶體材料64之加熱。
這加熱以及隨後的冷卻可改變記憶體材料64之記憶體狀態或相位。改變記憶體材料64之相位或狀態可改變記憶體材料64之電氣特性。例如，材料64之電阻可以藉由改變記憶體材料64之相位被改變。記憶體材料64同時也可被稱為可規劃阻抗材料或簡單地被稱為可規劃電阻材料。
於一實施例中，大約0.5至1.5伏特之電壓電位差可以藉由施加大約0伏特至線路52以及大約0.5至1.5伏特至上方線路54而被施加跨越一部份的記憶體材料。反應於被施加之電壓電位而流經記憶體材料64之電流可導致記憶體材料之加熱。這加熱和隨後的冷卻可改變記憶體狀態或材料相位。
於一“重置”狀態中，記憶體材料可以是非結晶形的或半非結晶形的狀態，並且於一“設定”狀態中，記憶體材料可以是結晶或半結晶狀態。於非結晶形的或半非結晶形的狀態中的記憶體材料之電阻可以較大於在結晶或半結晶狀態中的材料之電阻。重置和設定與非結晶形和結晶狀態之分別地結合是一種慣例。其他的慣例亦可被採用。
由於電流，記憶體材料64可以被加熱至相對較高的溫度以使記憶體材料非結晶化並且“重置”該記憶體材料。加熱該體積或記憶體材料至相對較低的晶體化溫度可使記憶體材料結晶化並且“設定”該記憶體材料。記憶體材料各種阻抗可藉由變化電流量以及經由記憶體材料體積之持續期間被達成以儲存資訊，或藉由修改規劃電流或電壓脈衝之拖曳邊緣的邊緣速率，例如，藉由使用較少於100n秒之拖曳邊緣速率以重置位元或大於500n秒之拖曳邊緣以設定該位元。
被儲存於記憶體材料64中之資訊可以藉由量測記憶體材料之電阻而被讀取。作為一範例，讀取電流可以使用相對的線路54、52被提供至記憶體材料，並且越過該記憶體材料之產生的讀取電壓可以，例如，使用感應放大器20以對照於參考電壓而被比較。讀取電壓可以成比例於藉由記憶體儲存元件所展示之電阻。
為了選擇在行54和列52上之胞元MC，對於該位置之被選擇胞元MC的選擇裝置18b可以被操作。於本創作一實施例中，選擇裝置18b致動允許電流流經記憶體元件18a。
於一些實施例中，裝置18b以一種低電壓或低場方式A而被斷電並且可能展示非常高的電阻。斷電電阻可以，例如，自100,000歐姆至 較大於10G歐姆的範圍，在一半臨限電壓之偏壓下，例如，大約0.4V。裝置18b可以保持在其之斷電狀態，直至臨限電壓VT或臨限電流IT切換裝置18b之狀態至非常高的傳導性、低電阻導通狀態為止。在導通之後，跨越裝置58之電壓，降至相對於V臨限之稍微地較低的電壓，其被稱為保持電壓VH並且保持非常地接近於臨限電壓。於本創作一實施例中，如一範例，臨限電壓可以是約1.1伏特並且該保持電壓可以是約0.9伏特。
在通過突然跳回區域之後，以該導通狀態，因電流通過該裝置被增加至某一相對高的電流位準，裝置18b電壓降保持接近於保持電壓。在該電流位準之上，裝置保持導通但卻顯示一種因增加電流而電壓降增加之限定差動電阻。裝置18b可保持導通直至經由裝置18b之電流被降至一特徵保持電流值之下，其是取決於形成裝置18b所被採用之尺寸和材料。
於本創作一些實施例中，選擇裝置18b不改變相位。其永久地保持非結晶形並且在其整個操作期間其之電流-電壓特性可保持相同。
例如，於一實施例中，對於由TeAsGeSSe所形成而具有分別為16/13/15/1/55百分比之原子的0.5微米直徑的裝置18b，該保持電流可以是大約為0.1至100微歐姆之級數。在這保持電流之下，該裝置18b斷電並且以低電壓、低電場方式返回至高電阻體制。對於裝置18b之臨限電流一般可以是相同於保持電流之級數。保持電流可以藉由改變程序變量(例如，頂部和底部電極材料以及硫屬化合物材料)而被改變。比較於習見的存取裝置，對於所給予的裝置區域，例如，金屬氧化物半導體場效應電晶體或雙極性接合電晶體，裝置18b可提供高的“導通電流”。
於一些實施例中，在導通狀態的裝置18b之較高的電流密度 允許可供用於記憶體元件18a之較高的規劃電流。其中記憶體元件18a是相變記憶體，這使得能夠用較大的規劃電流相變記憶體裝置，降低附屬平版印刷術特點結構之需要和相稱的處理複雜性、成本、程序變化、以及裝置參數變化。
一種用於定址陣列12之技術使用被施加至所選擇的行之電壓V以及被施加至所選擇的列之零電壓。對於其中裝置56是相變記憶體的情況中，電壓V被選擇而較大於裝置18b最大臨限電壓加上記憶體元件18a重置最大臨限電壓，但是較少於二倍的裝置18b最小臨限電壓。換言之，於一些實施例中，裝置18b之最大臨限電壓加上裝置18a之最大重置臨限電壓可以是較少於V，並且V可以是較少於裝置18b最小臨限電壓的二倍。所有未被選擇的列和行可以被加偏壓於V/2。
利用這技術，沒有偏壓存在未被選擇的列和未被選擇的行之間。這降低基本漏損電流。
在以這方式加偏壓於陣列之後，記憶體元件18a可以藉由所包含的特定記憶體技術所需之任何技術被規劃並且被讀取。使用相變材料之記憶體元件18a可以藉由強加用於記憶體元件相變所需的電流而被規劃或記憶體陣列可藉由強加較低的電流而被讀取以決定裝置18a之電阻。
於相變記憶體元件18a之情況中，規劃陣列105中一所給予之被選擇的位元可以如下所述。未被選擇之列和行可以如上所說明地被加偏壓以供定址。零伏特被施加至所被選擇的列。具有較大於裝置18b之最大臨限電壓加上裝置18a之最大臨限電壓的允諾之電流被加於所選擇的行上。該電流振幅、持續、以及脈衝形狀可以被選擇，因此以所需的相位以及所需 的記憶體狀態而置放記憶體元件18a。
讀取相變記憶體元件18a可如下所示地被進行。未選擇的列和行可以如先前所說明地被加偏壓。零伏特被施加至所選擇的列。在所選擇的行之上，一電壓被施加為較大於最大裝置18b之臨限電壓的數值，但是較少於裝置18b之最小臨限電壓加上元件18a之最小臨限電壓。這被施加之電壓的電流是較少於可規劃或干擾記憶體元件18a之目前相位的電流。如果相變記憶體元件18a被設定，則存取裝置18b導通並且呈現低的電壓、高的電流調節情況至感應放大器。如果裝置18a被重置，則一較大之電壓、較低的電流情況可以被呈現至感應放大器。該感應放大器可比較所產生的行電壓與參考電壓或比較所產生的行電流與參考電流。
上述之讀取和規劃協定僅是可以被採用的技術範例。熟習本技術者應明白，其他的技術亦可被採用。
為避免干擾相變記憶體之記憶體元件18a之一被設定的位元，其峰值電流可以等於裝置18b之臨限電壓減去裝置18b的保持電壓，該數量被除以包含裝置18b電阻、裝置18a外部電阻，加上裝置18a之設定電阻之總串列電阻。這數值可以是較少於將開始重置一被設定的位元經過一短的持續脈衝之最大規劃電流。
返回至第3圖，其說明依據本創作一實施例之系統500的一部份。系統500可以被使用於無線裝置中，例如，移動式電話、個人數位助理(PDA)、膝上型電腦或具有無線性能之輕便型電腦、網路板、無線電話、攜帶型傳呼器、立即通訊裝置、數位音樂播放機、數位攝影機、或可適用於無線地發送及/或接收資訊之其他裝置。系統500可被使用於下面的任何系統 中：無線區域性區域網路(WLAN)系統、無線個人區域網路(WPAN)系統、或移動式網路，雖然本創作之範圍是不受此方面之限制。
系統500可包含彼此經由匯流排550被耦合之控制器510、輸入/輸出(I/O)裝置520(例如，袖珍鍵盤、顯示器)、記憶體530、以及無線界面540。於一實施例中，電池580可供應電力至系統500。應注意到，本創作範圍是不受限制於具有任何或所有這些構件的實施例。
控制器510可包含，例如，一個或多個微處理機、數位信號處理器、微控制器、或其類似者。記憶體530可以被使用以儲存被發送至系統500或由系統500發送之訊息。記憶體530同時也可選擇地被使用以在系統500操作期間儲存利用控制器510所執行之指令，並且可以被使用以儲存使用者資料。該等指令可被儲存作為數位資訊以及使用者資料，如此處所揭示，可以被儲存於一部份的記憶體中作為數位資料以及於另一部份中作為類比記憶體。作為另一範例，在所給予的一部份其本身可以被標明且儲存數位資訊，並且稍後接著可以再被標明並且再被組態以儲存類比資訊。記憶體530可以利用一個或多個不同型式的記憶體而被提供。例如，記憶體530可包含依電性記憶體(任何型式之隨機存取記憶體)、非依電性記憶體(例如，快閃記憶體)、及/或相變記憶體，例如，包含第1圖所展示之記憶體100的記憶體元件18a。
I/O裝置520可以被使用以產生訊息。系統500可使用無線界面540以至/自無線通訊網路發送及接收具有無線電頻率(RF)信號之訊息。無線界面540範例可包含天線、或無線收發機，例如，雙極天線，雖然本創作範圍是不受此方面之限制。同時I/O裝置520也可以傳送一電壓，其反映所被 儲存作為數位輸出者(如果有數位資訊被儲存)，或可以是類比資訊(如果有類比資訊被儲存)。
雖然上面已提供無線應用之範例，然而本創作實施例同時也可被使用於非無線應用中。
於一些實施例中，相變記憶體可以更有效地被嵌進於其他電路中，例如，邏輯電路，因為相變記憶體可具有較少層。動態隨機存取記憶體，需要添加在邏輯上非所需的層。於一些情況中，動態隨機存取記憶體可能需要10至15個半導體層。這些層可能雙倍於其他記憶體(例如，相變記憶體)實際上所需的層數。所有的層必須全面地提供於晶片，即使它們僅採用百分之10至15的晶片。因此，許多優點可經由相變記憶體藉由提供動態隨機存取記憶體之隨插即用的取代而被達成。
於本創作一些實施例中，系統500可預知在取代DRAM之相變記憶體的使用上是沒有差異的。換言之，系統500已經被設計為可使用動態隨機存取記憶體，但是，相變記憶體之代替亦可有效地被採用。這可達成如上述之多種優點以及不在此處被敘述的其他優點。
雖然本創作已以有限數量的相關實施例被說明，熟習本技術者應明白，本創作亦可有許多的修改和變化。附加之申請專利範圍將涵蓋在本創作確實的精神和範疇內之所有的此等修改和變化。
12‧‧‧再新電路
18a‧‧‧記憶體元件
18b‧‧‧臨限裝置
32‧‧‧控制
100‧‧‧記憶體裝置
105‧‧‧矩陣
110‧‧‧字組線選擇器
115‧‧‧位元線選擇器
120‧‧‧讀取/寫入電路
1251-125n‧‧‧位元線放電電路

Claims (3)

  1. 一種相變記憶體，其包含：一硫屬化合物層；跨越該硫屬化合物層的相對接觸點；以及用以可逆地規劃該層為一較多非晶體狀態、較少非晶體狀態、及晶體狀態之一電路，該電路提供週期性更新訊號至經規劃之相變記憶體，該更新訊號以經安排之時間間隔發出，來維持該記憶體於一先前規劃的狀態。
  2. 如申請專利範圍第1項之記憶體，其中該電路提供一旦檢測到一事件時的再新。
  3. 如申請專利範圍第1項之記憶體，其中該硫屬化合物層以10奈秒或少於10奈秒的時間來規劃該晶體狀態。
TW102222988U 2006-06-06 2007-04-27 相變記憶體再新技術 TWM480148U (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/447,821 US20070279975A1 (en) 2006-06-06 2006-06-06 Refreshing a phase change memory

Publications (1)

Publication Number Publication Date
TWM480148U true TWM480148U (zh) 2014-06-11

Family

ID=38566938

Family Applications (2)

Application Number Title Priority Date Filing Date
TW096115019A TW200802371A (en) 2006-06-06 2007-04-27 Refreshing a phase change memory
TW102222988U TWM480148U (zh) 2006-06-06 2007-04-27 相變記憶體再新技術

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW096115019A TW200802371A (en) 2006-06-06 2007-04-27 Refreshing a phase change memory

Country Status (4)

Country Link
US (1) US20070279975A1 (zh)
CN (1) CN101461010A (zh)
TW (2) TW200802371A (zh)
WO (1) WO2007145710A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564214B2 (en) 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679980B2 (en) * 2006-11-21 2010-03-16 Qimonda North America Corp. Resistive memory including selective refresh operation
KR101071705B1 (ko) 2007-12-28 2011-10-11 한국과학기술연구원 쓰기/지우기 내구성 특성이 향상된 상변화 메모리 장치 및 그 프로그래밍 방법
US7894254B2 (en) * 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8199556B2 (en) 2009-09-22 2012-06-12 Micron Technology, Inc. Methods of reading and using memory cells
CN103093816B (zh) * 2013-01-29 2015-08-05 中国科学院苏州纳米技术与纳米仿生研究所 相变存储器驱动电路及置位和复位方法
KR102178832B1 (ko) 2014-07-22 2020-11-13 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR20180024556A (ko) * 2016-08-30 2018-03-08 에스케이하이닉스 주식회사 드리프트 특성을 개선할 수 있는 상변화 메모리 시스템
KR102295524B1 (ko) * 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293598A (ja) * 1986-06-12 1987-12-21 Toshiba Corp 半導体記憶装置
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
JP3774500B2 (ja) * 1995-05-12 2006-05-17 株式会社ルネサステクノロジ 半導体記憶装置
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US6560155B1 (en) * 2001-10-24 2003-05-06 Micron Technology, Inc. System and method for power saving memory refresh for dynamic random access memory devices after an extended interval
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
US6961277B2 (en) * 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
EP1526548A1 (en) * 2003-10-22 2005-04-27 STMicroelectronics S.r.l. Improved bit line discharge method and circuit for a semiconductor memory
JP4322645B2 (ja) * 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
DE102004041191A1 (de) * 2004-08-25 2006-03-02 Infineon Technologies Ag Neue Materialien für elektrische Phasenwechselspeicher
US20060056251A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D Using a phase change memory as a replacement for a dynamic random access memory
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
EP1717817B8 (en) * 2005-04-29 2016-05-18 Micron Technology, Inc. A semiconductor memory device with information loss self-detect capability
US7221579B2 (en) * 2005-06-13 2007-05-22 International Business Machines Corporation Method and structure for high performance phase change memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564214B2 (en) 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device

Also Published As

Publication number Publication date
WO2007145710A1 (en) 2007-12-21
TW200802371A (en) 2008-01-01
CN101461010A (zh) 2009-06-17
US20070279975A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
US8566674B2 (en) Using a phase change memory as a high volume memory
US7577024B2 (en) Streaming mode programming in phase change memories
US7359231B2 (en) Providing current for phase change memories
US7099180B1 (en) Phase change memory bits reset through a series of pulses of increasing amplitude
US7471557B2 (en) Reading phase change memories to reduce read disturbs
US7123535B2 (en) Semiconductor integrated circuit device
US7414883B2 (en) Programming a normally single phase chalcogenide material for use as a memory or FPLA
JP5052805B2 (ja) メモリを読み出すためのビット特定基準レベルの使用
JP4191211B2 (ja) 不揮発性メモリ及びその制御方法
TWM480148U (zh) 相變記憶體再新技術
KR100704329B1 (ko) 프로세서 기반 시스템을 형성하는 방법 및 장치
US8014187B2 (en) Method for driving phase change memory device
US7203087B2 (en) Fast reading, low consumption memory device and reading method thereof
US20110103134A1 (en) Resistance random access memory having common source line
JP2008130166A (ja) メモリ読み出し回路及び方式
US8064265B2 (en) Programming bit alterable memories
US8243505B2 (en) Phase change memory device having write driving control signal corresponding to set/reset write time
US20060056251A1 (en) Using a phase change memory as a replacement for a dynamic random access memory
EP1548745B1 (en) Fast reading, low power consumption memory device and reading method thereof
US8760938B2 (en) Writing bit alterable memories

Legal Events

Date Code Title Description
MK4K Expiration of patent term of a granted utility model