TWM445797U - 接腳排列、電連接器及電子組裝 - Google Patents

接腳排列、電連接器及電子組裝 Download PDF

Info

Publication number
TWM445797U
TWM445797U TW101213859U TW101213859U TWM445797U TW M445797 U TWM445797 U TW M445797U TW 101213859 U TW101213859 U TW 101213859U TW 101213859 U TW101213859 U TW 101213859U TW M445797 U TWM445797 U TW M445797U
Authority
TW
Taiwan
Prior art keywords
pin
pair
differential signal
signal pins
usb
Prior art date
Application number
TW101213859U
Other languages
English (en)
Inventor
Sheng-Yuan Lee
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW101213859U priority Critical patent/TWM445797U/zh
Priority to CN201220461359.5U priority patent/CN202949056U/zh
Priority to US13/615,578 priority patent/US8740651B2/en
Publication of TWM445797U publication Critical patent/TWM445797U/zh

Links

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

接腳排列、電連接器及電子組裝
本創作是有關於一種電連接器，且特別是有關於一種電連接器的接腳排列及其電連接器與電子組裝。
通用序列匯流排3.0(Universal Serial Bus 3.0；USB 3.0)是一種從USB 2.0所發展出來的訊號傳輸規格，其傳輸速率可達到5G bps，而傳統USB 2.0的傳輸速率則僅有480M bps。目前USB 3.0電連接器已確定可相容於USB 2.0電連接器，意即USB 3.0採用了與USB 2.0相同的電連接器結構，並增加了數根用來提供USB 3.0功能的接腳。因此，在基於USB 2.0的電連接器結構下，需要提出USB 3.0電連接器結構，以符合需求。
本創作提出一種接腳排列，適用於一電連接器。接腳排列包括一第一接腳列，其包括一對第一差動訊號接腳、一對第二差動訊號接腳及一位於這兩對差動訊號接腳之間的第一接地接腳。這對第一差動訊號接腳、這對第二差動訊號接腳及第一接地接腳分別具有一表面安置段，其適於銲接至一電路板之一表面接墊。
本創作提出一種電連接器，其包括一金屬殼體、一連接金屬殼體的絕緣座體及一設於絕緣座體上的接腳排列。 接腳排列包括一第一接腳列，其包括一對第一差動訊號接腳、一對第二差動訊號接腳及一位於這兩對差動訊號接腳之間的第一接地接腳。這對第一差動訊號接腳、這對第二差動訊號接腳及第一接地接腳分別具有一表面安置段，其適於銲接至一電路板之一表面接墊。
本創作提出一種電子組裝，其包括一電路板及一電連接器。電路板具有多個表面接墊及多個貫通導孔。電連接器包括一金屬殼體、一連接金屬殼體的絕緣座體及一設於絕緣座體上的接腳排列。接腳排列包括一第一接腳列，其包括一對第一差動訊號接腳、一對第二差動訊號接腳及一位於這兩對差動訊號接腳之間的第一接地接腳。這對第一差動訊號接腳、這對第二差動訊號接腳及第一接地接腳分別具有一表面安置段，其分別銲接至表面接墊。
基於上述，本創作將電連接器的某些對關鍵的差動訊號引腳與接地接腳，以表面安置的方式銲接至電路板的表面接墊，故可避免影響關鍵訊號的傳輸，並維持高速訊號通道的品質。
為讓本創作之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1及圖2分別繪示本創作一實施例的一種USB 3.0電連接器組裝至電路板的前後。請參考圖1及圖2，本實施例之一種電連接器70適於銲接至一電路板7，並與電路 板7構成了一電子組裝體(electric assembly)。
電連接器70包括一金屬殼體72、一連接金屬殼體72的絕緣座體74及一設於絕緣座體74上的接腳排列700，而接腳排列700包括一第一接腳列710及一與第一接腳列710相並排的第二接腳列720。
第一接腳列710包括一對第一差動訊號接腳712、一對第二差動訊號接腳714及一位於這兩對差動訊號接腳712及714之間的第一接地接腳716。在本實施例中，這對第一差動訊號接腳712為USB 3.0架構中的一對傳送差動訊號接腳Tx + 及Tx - ，而這對第二差動訊號接腳714為USB 3.0架構中的一對接收差動訊號接腳Rx + 及Rx - 。
第二接腳列720包括一第二接地接腳722、一電源接腳724及一對位於第二接地接腳722及電源接腳724之間的第三差動訊號接腳726。在本實施例中，這對第三差動訊號接腳726為USB 3.0架構中支援USB 1.0架構或USB 2.0架構的一對傳送/接收差動訊號接腳D+ 及D- 。
在USB 3.0架構中，傳送差動訊號接腳(Tx + 及Tx - )與接收差動訊號接腳(Rx + 及Rx - )為一全雙工(full-duplex)傳輸模式，亦即電子裝置可經由差動訊號接腳(Tx + 及Tx - )與接收差動訊號接腳(Rx + 及Rx - )同時進行訊號的傳送或接收。另外，傳送/接收差動訊號接腳(D+ 及D- )為一半雙工(half-duplex)傳輸模式，亦即電子裝置可經由差動訊號接腳(D+ 及D- )進行資料的傳送或接收。意即，當進行資料傳送時，就無法進行資料接收，而當進行資料接收 時，就無法進行資料傳送。
為了確保電連接器70能穩固地安裝在電路板7上，前述所有的接腳都以導孔穿置的方式銲接至電路板7之貫通導孔7b。此外，為了預防連接於兩不同金屬層之間的貫通導孔(through via)引起寄生特性(the parasitics)而影響訊號傳播(signal propagation)的效能，USB 3.0的高速訊號(Tx + 及Tx - 和Rx + 及Rx - )通常分佈在電路板7之表面金屬層。
圖3及圖4分別繪示本創作另一實施例的一種USB 3.0電連接器組裝至電路板的前後。請參考圖3及圖4，本實施例之一種電連接器80適於銲接至一電路板8，並與電路板8構成了一電子組裝體。
電連接器80包括一金屬殼體82、一連接金屬殼體82的絕緣座體84及一設於絕緣座體84上的接腳排列800，而接腳排列800包括一第一接腳列810及一與第一接腳列810相並排的第二接腳列820。
第一接腳列810包括一對第一差動訊號接腳812、一對第二差動訊號接腳814及一位於這兩對差動訊號接腳812及814之間的第一接地接腳816。在本實施例中，這對第一差動訊號接腳812為USB 3.0架構中的一對傳送差動訊號接腳Tx + 及Tx - ，而這對第二差動訊號接腳814為USB 3.0架構中的一對接收差動訊號接腳Rx + 及Rx - 。
這對第一差動訊號接腳812分別具有一表面安置段812a，其適於銲接至電路板8之表面接墊8a1 ，這對第二差 動訊號接腳814分別具有一表面安置段814a，其亦適於銲接至電路板8之表面接墊8a2 。另外，第一接地接腳816具有一導孔穿置段816a，其適於銲接至電路板8之一貫通導孔8b1 。
第二接腳列820包括一第二接地接腳822、一電源接腳824(例如：Vcc)、一對位於第二接地接腳822及電源接腳824之間的第三差動訊號接腳826。在本實施例中，這對第三差動訊號接腳826為USB 3.0架構中支援USB 1.0架構或USB 2.0架構的一對傳送/接收差動訊號接腳D+ 及D- 。此外，第二接地接腳822靠近這對第二差動訊號接腳814(例如：接收差動訊號接腳Rx + 及Rx - )並排配置，而電源接腳824靠近這對第一差動訊號接腳812(例如：傳送差動訊號接腳Tx + 及Tx - )並排配置。
第二接地接腳822具有一導孔穿置段822a，其適於銲接至電路板8之一貫通導孔8b2 ，電源接腳824具有一導孔穿置段824a，其適於銲接至電路板8之一貫通導孔8b3 ，而這對第三差動訊號接腳826分別具有一導孔穿置段826a，其適於銲接至電路板8之一貫通導孔8b4 。
電連接器80的第一差動訊號接腳812與第二差動訊號接腳814以表面安置的方式銲接至電路板8，可改善兩對差動訊號接腳812及814在電路板8內及突出於電路板8下方的部分引起較大的寄生電容(parasitic capacitance)而對訊號通道的品質造成影響並衰減所傳播的訊號。據此，電連接器80的傳輸速度高於電連接器70的傳輸速度。
圖5及圖6分別繪示本創作再一實施例的一種USB 3.0電連接器組裝至電路板的前後。請參考圖5及圖6，本實施例之一種電連接器90適於銲接至一電路板9，並與電路板9構成了一電子組裝體。
電連接器90包括一金屬殼體92、一連接金屬殼體92的絕緣座體94及一設於絕緣座體94上的接腳排列900，而接腳排列900包括一第一接腳列910及一與第一接腳列910相並排的第二接腳列920。
第一接腳列910包括一對第一差動訊號接腳912、一對第二差動訊號接腳914及一位於這兩對差動訊號接腳912及914之間的第一接地接腳916。在本實施例中，這對第一差動訊號接腳912為USB 3.0架構中的一對傳送差動訊號接腳Tx + 及Tx - ，而這對第二差動訊號接腳914為USB 3.0架構中的一對接收差動訊號接腳Rx + 及Rx - 。
這對第一差動訊號接腳912分別具有一表面安置段912a，其適於銲接至電路板9之表面接墊9a1 ，這對第二差動訊號接腳914分別具有一表面安置段914a，其亦適於銲接至電路板9之表面接墊9a2 。另外，第一接地接腳916亦具有一表面安置段916a，其亦適於銲接至電路板9之表面接墊9a3 。
第二接腳列920包括一第二接地接腳922、一電源接腳924(例如：Vcc)、一對位於第二接地接腳922及電源接腳924之間的第三差動訊號接腳926。在本實施例中，這對第三差動訊號接腳926為USB 3.0架構中支援USB 1.0 架構或USB 2.0架構的一對傳送/接收差動訊號接腳D+ 及D- 。此外，第二接地接腳922靠近這對第二差動訊號接腳914(例如：接收差動訊號接腳Rx + 及Rx - )並排配置，而電源接腳924靠近這對第一差動訊號接腳912(例如：傳送差動訊號接腳Tx + 及Tx - )並排配置。
第二接地接腳922具有一導孔穿置段922a，其適於銲接至電路板9之一貫通導孔9b1 ，電源接腳924具有一導孔穿置段924a，其適於銲接至電路板9之一貫通導孔9b2 ，而這對第三差動訊號接腳926分別具有一導孔穿置段926a，其適於銲接至電路板9之一貫通導孔9b3 。
電連接器90的第一差動訊號接腳912，第二差動訊號接腳914及第一接地接腳916以表面安置的方式銲接至電路板9，可改善兩對差動訊號接腳912及914與第一接地接腳916在電路板9內及突出於電路板9下方的部分引起較大的寄生電容而對訊號通道的品質造成影響並衰減所傳播的訊號。據此，電連接器90的傳輸速度高於電連接器70的傳輸速度。
圖7及圖8分別繪示本創作更一實施例的一種USB 3.0電連接器的前視圖與側視圖。請參考圖7及圖8，本實施例之一種電連接器100適於銲接至一電路板9，並與電路板9構成了一電子組裝體。
電連接器100包括一金屬殼體102、一連接金屬殼體102的絕緣座體104及一設於絕緣座體104上的接腳排列1000。電連接器100與電連接器90的主要差異處在於，電 連接器100的接腳排列1000包括一第一接腳列1010、一第二接腳列1020及一第三接腳列1030。
第一接腳列1010包括一對第一差動訊號接腳1012、一對第二差動訊號接腳1014及一位於這兩對差動訊號接腳1012及1014之間的第一接地接腳1016，其排列方式如同前述之電連接器90的第一接腳列910。在本實施例中，這對第一差動訊號接腳1012為USB 3.0架構中的一對傳送差動訊號接腳Tx + 及Tx - ，而這對第二差動訊號接腳1014為USB 3.0架構中的一對接收差動訊號接腳Rx + 及Rx - 。
此外，這對第一差動訊號接腳1012分別具有一表面安置段1012a，這對第二差動訊號接腳1014分別具有一表面安置段1014a，而第一接地接腳1016亦具有一表面安置段1016a，其適於分別銲接至電路板之表面接墊(未繪示)。
另一方面，第二接腳列1020包括一電源接腳1024及一第一訊號接腳1028，而第三接腳列1030包括一第二訊號接腳1026及一第二接地接腳1022。第二接腳列1020與第三接腳列1030彼此並排且對齊地設置於絕緣座體104的兩側。第一訊號接腳1028與第二訊號接腳1026形成一對第三差動訊號接腳。在本實施例中，第一訊號接腳1028及第二訊號接腳1026分別為支援USB 1.0架構或USB 2.0架構的一對傳送/接收差動訊號接腳D- 及D+ 。
第二接地接腳1022具有一導孔穿置段1022a，電源接腳1024具有一導孔穿置段1024a，適於銲接至電路板之貫通導孔。類似地，這對第三差動訊號接腳1026及1028分 別具有一導孔穿置段1026a及1028a，其適於分別銲接至電路板之貫通導孔(未繪示)。
電連接器90可例如是USB3.0之電連接器中型號為Standard-A之電連接器，而電連接器100可例如是USB3.0之電連接器中型號為Standard-B之電連接器。據此，電連接器90的傳輸速度高於電連接器70的傳輸速度，而將接腳排列中的第一接腳列以表面安置段銲接至電路板之表面接墊的表面安置方式能適用於不同類型之電連接器。
圖9繪示圖2及圖4之安裝至電路板的電連接器其USB 3.0差動模式的效能比較。請參考圖5，由於USB 3.0之訊號速度達到5 Gbps，所以對應的時脈為2.5 GHz。最好考慮將通道效能提升到三倍頻率範圍，即7.5 GHz。
從USB 3.0差動模式的響應比較來看，圖4之以表面安置方式銲接至電路板的差動訊號接腳的差動返回耗損(differential return loss)Sdd11_smd具有較大的頻寬，而圖2之以導孔穿置方式銲接至電路板的差動訊號接腳的差動返回耗損Sdd11_org具有較小的頻寬。
隨著返回耗損的顯著改善，相較於圖2之既有結構的差動介入耗損(differential insertion loss)Sdd12_org，圖4之本實施例的差動介入耗損Sdd12_smd也有所提升，特別是在較高頻的範圍。此外，改善後的介入耗損Sdd12_smd的響應跳動效應(response ringing effect)更小於原有的差動介入耗損Sdd12_org。
由上可知，對於訊號傳播而言，圖4相較於圖2提供 了一個較好的訊號通道。這個原因可能在於，圖2的電連接器結構其兩對差動訊號接腳712及714(參照圖1)之位於電路板7內及突出於電路板7下方的部分會引起較大的寄生電容，並在較高頻率引起響應，如此會對訊號通道的品質造成影響，並衰減所傳播的訊號。而本創作中針對兩對差動訊號接腳712及714連接至電路板的表面接墊並經由電路板的表面佈線連接至電路板上所配置的控制晶片，此佈線設計可獲得較佳的訊號品質，特別是針對高速訊號。
綜上所述，本創作將電連接器的某些對關鍵的差動訊號引腳或接地接腳，以表面安置的方式銲接至電路板的表面接墊，故可避免影響關鍵訊號的傳輸，並維持高速訊號通道的品質。此外，本創作改變了電連接器的某些對關鍵的差動訊號接腳的形狀，以使其可銲接至電路板的表面接墊，因此電連接器的其他元件仍可沿用既有的USB 3.0電連接器，因而節省了電連接器的開發成本。
雖然本創作已以實施例揭露如上，然其並非用以限定本創作，任何所屬技術領域中具有通常知識者，在不脫離本創作之精神和範圍內，當可作些許之更動與潤飾，故本創作之保護範圍當視後附之申請專利範圍所界定者為準。
7‧‧‧電路板
7b‧‧‧貫通導孔
8‧‧‧電路板
8a1 ‧‧‧表面接墊
8a2 ‧‧‧表面接墊
8b1 ‧‧‧貫通導孔
8b2 ‧‧‧貫通導孔
8b3 ‧‧‧貫通導孔
8b4 ‧‧‧貫通導孔
9‧‧‧電路板
9a1 ‧‧‧表面接墊
9a2 ‧‧‧表面接墊
9a3 ‧‧‧表面接墊
9b1 ‧‧‧貫通導孔
9b2 ‧‧‧貫通導孔
9b3 ‧‧‧貫通導孔
70‧‧‧電連接器
72‧‧‧金屬殼體
74‧‧‧絕緣座體
80‧‧‧電連接器
82‧‧‧金屬殼體
84‧‧‧絕緣座體
90‧‧‧電連接器
92‧‧‧金屬殼體
94‧‧‧絕緣座體
100‧‧‧電連接器
102‧‧‧金屬殼體
104‧‧‧絕緣座體
700‧‧‧接腳排列
710‧‧‧第一接腳列
712‧‧‧第一差動訊號接腳
714‧‧‧第二差動訊號接腳
716‧‧‧第一接地接腳
720‧‧‧第二接腳列
722‧‧‧第二接地接腳
724‧‧‧電源接腳
726‧‧‧第三差動訊號接腳
800‧‧‧接腳排列
810‧‧‧第一接腳列
812‧‧‧第一差動訊號接腳
812a‧‧‧表面安置段
814‧‧‧第二差動訊號接腳
814a‧‧‧表面安置段
816‧‧‧第一接地接腳
816a‧‧‧導孔穿置段
820‧‧‧第二接腳列
822‧‧‧第二接地接腳
822a‧‧‧導孔穿置段
824‧‧‧電源接腳
824a‧‧‧導孔穿置段
826‧‧‧第三差動訊號接腳
826a‧‧‧導孔穿置段
900‧‧‧接腳排列
910‧‧‧第一接腳列
912‧‧‧第一差動訊號接腳
912a‧‧‧表面安置段
914‧‧‧第二差動訊號接腳
914a‧‧‧表面安置段
916‧‧‧第一接地接腳
916a‧‧‧表面安置段
920‧‧‧第二接腳列
922‧‧‧第二接地接腳
922a‧‧‧導孔穿置段
924‧‧‧電源接腳
924a‧‧‧導孔穿置段
926‧‧‧第三差動訊號接腳
926a‧‧‧導孔穿置段
1000‧‧‧接腳排列
1010‧‧‧第一接腳列
1012‧‧‧第一差動訊號接腳
1012a‧‧‧表面安置段
1014‧‧‧第二差動訊號接腳
1014a‧‧‧表面安置段
1016‧‧‧第一接地接腳
1016a‧‧‧表面安置段
1020‧‧‧第二接腳列
1022‧‧‧第二接地接腳
1022a‧‧‧導孔穿置段
1024‧‧‧電源接腳
1024a‧‧‧導孔穿置段
1026‧‧‧第二訊號接腳
1026a‧‧‧導孔穿置段
1028‧‧‧第一訊號接腳
1028a‧‧‧導孔穿置段
1030‧‧‧第三接腳列
圖1及圖2分別繪示本創作一實施例的一種USB 3.0電連接器組裝至電路板的前後。
圖3及圖4分別繪示本創作另一實施例的一種USB 3.0電連接器組裝至電路板的前後。
圖5及圖6分別繪示本創作再一實施例的一種USB 3.0電連接器組裝至電路板的前後。
圖7及圖8分別繪示本創作更一實施例的一種USB 3.0電連接器的前視圖與側視圖。
圖9繪示圖2及圖4之安裝至電路板的電連接器其USB 3.0差動模式的效能比較。
9‧‧‧電路板
9a1 ‧‧‧表面接墊
9a2 ‧‧‧表面接墊
9a3 ‧‧‧表面接墊
9b1 ‧‧‧貫通導孔
9b2 ‧‧‧貫通導孔
9b3 ‧‧‧貫通導孔
90‧‧‧電連接器
92‧‧‧金屬殼體
94‧‧‧絕緣座體
900‧‧‧接腳排列
910‧‧‧第一接腳列
912‧‧‧第一差動訊號接腳
912a‧‧‧表面安置段
914‧‧‧第二差動訊號接腳
914a‧‧‧表面安置段
916‧‧‧第一接地接腳
916a‧‧‧表面安置段
920‧‧‧第二接腳列
922‧‧‧第二接地接腳
922a‧‧‧導孔穿置段
924‧‧‧電源接腳
924a‧‧‧導孔穿置段
926‧‧‧第三差動訊號接腳
926a‧‧‧導孔穿置段

Claims (24)

  1. 一種接腳排列，適用於一電連接器，該接腳排列包括：一第一接腳列，包括：一對第一差動訊號接腳；一對第二差動訊號接腳；以及一第一接地接腳，位於該兩對差動訊號接腳之間，其中該對第一差動訊號接腳、該對第二差動訊號接腳及該第一接地接腳分別具有一表面安置段，其適於銲接至一電路板之一表面接墊。
  2. 如申請專利範圍第1項所述之接腳排列，其中該對第一差動訊號接腳為通用序列匯流排3.0架構(Universal Serial Bus 3.0；USB 3.0架構)中的一對傳送(Transmitting)差動訊號接腳Tx + 及Tx - ，而該對第二差動訊號接腳為USB 3.0架構中的一對接收(Receiving)差動訊號接腳Rx + 及Rx - 。
  3. 如申請專利範圍第1項所述之接腳排列，更包括：一第二接腳列，與該第一接腳列並排，該第二接腳列包括：一第二接地接腳；一電源接腳；以及一對第三差動訊號接腳，位於該第二接地接腳及該電源接腳之間， 其中該第二接地接腳、該電源接腳及該對第三差動訊號接腳分別具有一導孔穿置段，其適於銲接至該電路板之一貫通導孔。
  4. 如申請專利範圍第3項所述之接腳排列，其中該對第三差動訊號接腳為USB 3.0架構中支援USB 1.0架構或USB 2.0架構的一對傳送/接收差動訊號接腳D+ 及D- 。
  5. 如申請專利範圍第3項所述之接腳排列，其中該對第一差動訊號接腳為USB 3.0架構中的一對傳送差動訊號接腳Tx + 及Tx - ，而該電源接腳靠近該對傳送差動訊號接腳Tx + 及Tx - 並排配置。
  6. 如申請專利範圍第3項所述之接腳排列，其中該對第二差動訊號接腳為USB 3.0架構中的一對接收差動訊號接腳Rx + 及Rx - ，且該第二接地接腳靠近該對接收差動訊號接腳Rx + 及Rx - 並排配置。
  7. 如申請專利範圍第1項所述之接腳排列，更包括：一第二接腳列，包括一第一訊號接腳以及一電源接腳；以及一第三接腳列，包括一第二訊號接腳以及一第二接地接腳，其中該第一訊號接腳與該第二訊號接腳形成一對第三差動訊號接腳，該第二接腳列與該第三接腳列彼此並排，該第二接地接腳、該電源接腳及該對第三差動訊號接腳分別具有一導孔穿置段，其適於銲接至該電路板之一貫通導孔。
  8. 如申請專利範圍第7項所述之接腳排列，其中該對第三差動訊號接腳為支援USB 1.0架構或USB 2.0架構的一對傳送/接收差動訊號接腳D+ 及D- 。
  9. 一種電連接器，包括：一金屬殼體；一絕緣座體，連接該金屬殼體；以及一接腳排列，設於該絕緣座體上，該接腳排列包括：一第一接腳列，包括：一對第一差動訊號接腳；一對第二差動訊號接腳；以及一第一接地接腳，位於該兩對差動訊號接腳之間，其中該對第一差動訊號接腳、該對第二差動訊號接腳及該第一接地接腳分別具有一表面安置段，其適於銲接至一電路板之一表面接墊。
  10. 如申請專利範圍第9項所述之電連接器，其中該對第一差動訊號接腳為USB 3.0架構中的一對傳送差動訊號接腳Tx + 及Tx - ，而該對第二差動訊號接腳為USB 3.0架構中的一對接收差動訊號接腳Rx + 及Rx - 。
  11. 如申請專利範圍第9項所述之電連接器，其中該接腳排列更包括：一第二接腳列，與該第一接腳列並排，該第二接腳列包括：一第二接地接腳； 一電源接腳；以及一對第三差動訊號接腳，位於該第二接地接腳及該電源接腳之間，其中該第二接地接腳、該電源接腳及該對第三差動訊號接腳分別具有一導孔穿置段，其適於銲接至該電路板之一貫通導孔。
  12. 如申請專利範圍第11項所述之電連接器，其中該對第三差動訊號接腳為USB 3.0架構中支援USB 1.0架構或USB 2.0架構的一對傳送/接收差動訊號接腳D+ 及D- 。
  13. 如申請專利範圍第11項所述之電連接器，其中該對第一差動訊號接腳為USB 3.0架構中的一對傳送差動訊號接腳Tx + 及Tx - ，而該電源接腳靠近該對傳送差動訊號接腳Tx + 及Tx - 並排配置。
  14. 如申請專利範圍第11項所述之電連接器，其中該對第二差動訊號接腳為USB 3.0架構中的一對接收差動訊號接腳Rx + 及Rx - ，且該第二接地接腳靠近該對接收差動訊號接腳Rx + 及Rx - 並排配置。
  15. 如申請專利範圍第9項所述之電連接器，其中該接腳排列更包括：一第二接腳列，包括一第一訊號接腳以及一電源接腳；以及一第三接腳列，包括一第二訊號接腳以及一第二接地接腳，其中該第一訊號接腳與該第二訊號接腳形成一對第 三差動訊號接腳，該第二接腳列與該第三接腳列彼此並排，該第二接地接腳、該電源接腳及該對第三差動訊號接腳分別具有一導孔穿置段，其適於銲接至該電路板之一貫通導孔。
  16. 如申請專利範圍第15項所述之電連接器，其中該對第三差動訊號接腳為支援USB 1.0架構或USB 2.0架構的一對傳送/接收差動訊號接腳D+ 及D- 。
  17. 一種電子組裝，包括：一電路板，具有多個表面接墊及多個貫通導孔；以及一電連接器，包括：一金屬殼體；一絕緣座體，連接該金屬殼體；以及一接腳排列，設於該絕緣座體上，該接腳排列包括：一第一接腳列，包括：一對第一差動訊號接腳；一對第二差動訊號接腳；以及一第一接地接腳，位於該兩對差動訊號接腳之間，其中該對第一差動訊號接腳、該對第二差動訊號接腳及該第一接地接腳分別具有一表面安置段，其分別銲接至該些表面接墊。
  18. 如申請專利範圍第17項所述之電子組裝，其中該 對第一差動訊號接腳為USB 3.0架構中的一對傳送差動訊號接腳Tx + 及Tx - ，而該對第二差動訊號接腳為USB 3.0架構中的一對接收差動訊號接腳Rx + 及Rx - 。
  19. 如申請專利範圍第17項所述之電子組裝，其中該接腳排列更包括：一第二接腳列，與該第一接腳列並排，該第二接腳列包括：一第二接地接腳；一電源接腳；以及一對第三差動訊號接腳，位於該第二接地接腳及該電源接腳之間，其中該第二接地接腳、該電源接腳及該對第三差動訊號接腳分別具有一導孔穿置段，其分別銲接至該些貫通導孔。
  20. 如申請專利範圍第19項所述之電子組裝，其中該對第三差動訊號接腳為USB 3.0架構中支援USB 1.0架構或USB 2.0架構的一對傳送/接收差動訊號接腳D+ 及D- 。
  21. 如申請專利範圍第19項所述之電子組裝，其中該對第一差動訊號接腳為USB 3.0架構中的一對傳送差動訊號接腳Tx + 及Tx - ，而該電源接腳靠近該對傳送差動訊號接腳Tx + 及Tx - 並排配置。
  22. 如申請專利範圍第19項所述之電子組裝，其中該對第二差動訊號接腳為USB 3.0架構中的一對接收差動訊號接腳Rx + 及Rx - ，且該第二接地接腳靠近該對接收差動訊號接腳Rx + 及Rx - 並排配置。
  23. 如申請專利範圍第17項所述之電子組裝，其中該接腳排列更包括：一第二接腳列，包括一第一訊號接腳以及一電源接腳；以及一第三接腳列，包括一第二訊號接腳以及一第二接地接腳，其中該第一訊號接腳與該第二訊號接腳形成一對第三差動訊號接腳，該第二接腳列與該第三接腳列彼此並排，該第二接地接腳、該電源接腳及該對第三差動訊號接腳分別具有一導孔穿置段，其分別銲接至該些貫通導孔。
  24. 如申請專利範圍第23項所述之電子組裝，其中該對第三差動訊號接腳為支援USB 1.0架構或USB 2.0架構的一對傳送/接收差動訊號接腳D+ 及D- 。
TW101213859U 2009-09-18 2012-07-18 接腳排列、電連接器及電子組裝 TWM445797U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101213859U TWM445797U (zh) 2012-07-18 2012-07-18 接腳排列、電連接器及電子組裝
CN201220461359.5U CN202949056U (zh) 2012-07-18 2012-09-11 电连接器
US13/615,578 US8740651B2 (en) 2009-09-18 2012-09-13 Lead arrangement, electric connector and electric assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101213859U TWM445797U (zh) 2012-07-18 2012-07-18 接腳排列、電連接器及電子組裝

Publications (1)

Publication Number Publication Date
TWM445797U true TWM445797U (zh) 2013-01-21

Family

ID=48091454

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101213859U TWM445797U (zh) 2009-09-18 2012-07-18 接腳排列、電連接器及電子組裝

Country Status (2)

Country Link
CN (1) CN202949056U (zh)
TW (1) TWM445797U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI874120B (zh) * 2024-01-30 2025-02-21 瑞昱半導體股份有限公司 輸入輸出裝置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779310A (zh) * 2014-01-25 2014-05-07 嘉兴斯达半导体股份有限公司 一种在功率半导体封装中使用的焊接用信号引线

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI874120B (zh) * 2024-01-30 2025-02-21 瑞昱半導體股份有限公司 輸入輸出裝置

Also Published As

Publication number Publication date
CN202949056U (zh) 2013-05-22

Similar Documents

Publication Publication Date Title
TWI376842B (en) Lead arrangement, electric connector and electric assembly
US9137887B2 (en) Via structure for transmitting differential signals
US8740651B2 (en) Lead arrangement, electric connector and electric assembly
CN103379737B (zh) 印刷电路板
JP5930069B2 (ja) 電子基板及びそのコネクタ接続構造
CN104822225A (zh) 一种电路板和印刷电路板组件
TWI572256B (zh) 線路板及電子總成
KR20100054722A (ko) 고주파 회로 모듈
JP2017092319A (ja) 光モジュール
JP2016506063A (ja) 高速データ伝送用の電気リード線を接続するための電気接続インタフェース
JP2015133288A (ja) コネクタ付きケーブル
CN102726125A (zh) 插式连接器和多层电路板
CN103490229B (zh) 电连接器组件
TWM445797U (zh) 接腳排列、電連接器及電子組裝
US10999923B2 (en) Structure for circuit interconnects
CN101651266A (zh) 接脚配置、电连接器及电子组装件
CN101814471A (zh) 互连结构
US10111317B2 (en) Printed circuit board for transmitting digital signals
US8350637B2 (en) Circuit substrate including a plurality of signal lines and ground lines forming a 3-D grounding circuit loop
TW201611675A (zh) 電路板結構之改良方法
CN211929735U (zh) 线对板信号传输机构
TWM461896U (zh) 電連接器之印刷電路板結構
CN205452593U (zh) 一种连接器
TWI558276B (zh) 電路板
JP2008072022A (ja) 信号伝送ケーブルのコネクタ、信号伝送ケーブルに信号を出力する信号伝送装置

Legal Events

Date Code Title Description
MK4K Expiration of patent term of a granted utility model