TWI847187B - 靜電保護電路及晶片 - Google Patents

靜電保護電路及晶片 Download PDF

Info

Publication number
TWI847187B
TWI847187B TW111126320A TW111126320A TWI847187B TW I847187 B TWI847187 B TW I847187B TW 111126320 A TW111126320 A TW 111126320A TW 111126320 A TW111126320 A TW 111126320A TW I847187 B TWI847187 B TW I847187B
Authority
TW
Taiwan
Prior art keywords
bipolar transistor
well
junction
resistor
protection circuit
Prior art date
Application number
TW111126320A
Other languages
English (en)
Other versions
TW202306100A (zh
Inventor
許杞安
Original Assignee
大陸商長鑫存儲技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長鑫存儲技術有限公司 filed Critical 大陸商長鑫存儲技術有限公司
Publication of TW202306100A publication Critical patent/TW202306100A/zh
Application granted granted Critical
Publication of TWI847187B publication Critical patent/TWI847187B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明公開了一種靜電保護電路及晶片，靜電保護電路包括：可控矽整流器，具有陽極、陰極和靜電泄放路徑；第一觸發單元，連接於所述可控矽整流器的陽極和陰極之間，用於在被保護晶片發生靜電時產生觸發信號；第二觸發單元，連接於所述靜電泄放路徑上，且所述第二觸發單元的輸入端與所述第一觸發單元的輸出端連接，用於基於所述觸發信號，導通所述靜電泄放路徑泄放靜電電流。本發明無需加速並直接通過第一觸發單元輸出高電位觸發第二觸發單元放電導通，從而導通靜電泄放路徑泄放靜電電流，不僅能夠對被保護晶片進行靜電保護，而且具有結構簡單、尺寸較小、觸發速度快的優點。

Description

靜電保護電路及晶片
本發明涉及積體電路技術領域，特別是涉及靜電保護電路及晶片。
現代半導體的製程越來越先進，隨著溝道長度越來越短、接面深度（junction depth）越來越淺、金屬矽化物（silicide）的應用、輕摻雜汲極（LDD，Lightly Doped Drain）的應用及氧化層越來越薄，使得靜電釋放（ESD，Electro-Static discharge）設計的窗口（window）越來越小，ESD保護設計面臨的挑戰越來越大。而現有的靜電保護電路，由於RC電路需要反相器連接放電管NMOS電晶體，使得放電管NMOS電晶體開啟速度較慢，通常需要加速模組來加快放電管NMOS電晶體的開啟，從而提高靜電保護電路的觸發速度。但是，這樣導致靜電保護電路尺寸增大，不僅成本增加，還不符合目前先進製程的積體電路使用要求。有鑑於此，本發明提出以下技術方案，以解決上述問題。
本發明的目的是提供一種靜電保護電路及晶片，針對現有靜電保護電路為了加快觸發速度使用加速模組而導致的靜電保護電路尺寸較大的問題，本發明無需加速並直接通過第一觸發單元輸出高電位觸發第二觸發單元放電導通，從而導通靜電泄放路徑泄放靜電電流，不僅能夠對被保護晶片進行靜電保護，而且具有結構簡單、尺寸較小、觸發速度快的優點。
為解決上述問題，本發明的一實施例提供了一種靜電保護電路，包括：可控矽整流器，具有陽極、陰極和靜電泄放路徑；第一觸發單元，連接於所述可控矽整流器的陽極和陰極之間，用於在被保護晶片發生靜電時產生高電位；第二觸發單元，連接於所述靜電泄放路徑上，且所述第二觸發單元的輸入端與所述第一觸發單元的輸出端連接，用於基於所述高電位導通所述靜電泄放路徑泄放靜電電流。
在其中一個實施例中，所述靜電泄放路徑包括第一雙極性電晶體、第二雙極性電晶體、第一電阻和第二電阻，所述第一雙極性電晶體的發射極為所述可控矽整流器的陽極，所述第一雙極性電晶體的基極與所述第一電阻的一端和所述第二雙極性電晶體的集電極連接，所述第一雙極性電晶體的集電極與所述第二電阻的一端和所述第二雙極性電晶體的基極連接，所述第二電阻另一端與所述第一電阻另一端連接，所述第二雙極性電晶體的發射極作為所述可控矽整流器的陰極。
在其中一個實施例中，所述第一雙極性電晶體為PNP雙極性電晶體，所述第二雙極性電晶體為NPN雙極性電晶體。
在其中一個實施例中，所述可控矽整流器還具有靜電泄放觸發路徑，所述靜電泄放觸發路徑包括第一二極體和第二二極體，所述第一二極體的陰極與所述可控矽整流器的陰極連接，所述第一二極體的陽極與所述第二二極體的陰極連接，所述第二二極體的陽極與所述可控矽整流器的陽極連接。
在其中一個實施例中，所述可控矽整流器包括：襯底，襯底內形成有第一N阱、P阱和第二N阱，P阱內形成有第一P+結和第一N+結，第二N阱內形成有第二P+結和第二N+結，襯底內還形成有第三P+結，所述第一N+結連接陰極並形成所述可控矽整流器的陰極，所述第二P+結連接陽極並形成所述可控矽整流器的陽極；所述第二P+結、第二N阱和P阱等效為所述第一雙極性電晶體，所述第一N+結、P阱和第二N阱等效為所述第二雙極性電晶體；所述第一P+結和所述第一N+結等效為所述第一二極體，所述第二P+結和所述第二N+結等效為所述第二二極體。
在其中一個實施例中，所述襯底內還形成有深N阱，所述深N阱設置在所述P阱下表面以及所述第一N阱和所述第二N阱部分下表面。
在其中一個實施例中，所述第一觸發單元包括第三電阻和電容，所述電容的一端與所述可控矽整流器的陽極連接，所述電容的另一端與所述第三電阻的一端連接並作為第一觸發單元的輸出端，所述第三電阻的另一端與所述可控矽整流器的陰極連接。
在其中一個實施例中，所述第二觸發單元包括NMOS管，所述NMOS管的柵極作為輸入端並與所述第一觸發單元的輸出端連接，所述NMOS管的源極與所述第二電阻的一端、第一雙極性電晶體的集電極和第二雙極性電晶體的基極連接，所述NMOS管的汲極與所述第一電阻的一端、第一雙極性電晶體的基極和第二雙極性電晶體的集電極連接。
根據本發明的另一實施例，提供了一種晶片，包括被保護電路及如上所述的靜電保護電路。
本發明的上述技術方案具有如下有益的技術效果：針對現有靜電保護電路為了加快觸發速度使用加速模組而導致的靜電保護電路尺寸較大的問題，本發明無需加速並直接通過第一觸發單元輸出高電位觸發第二觸發單元放電導通，從而導通靜電泄放路徑泄放靜電電流，不僅能夠對被保護晶片進行靜電保護，而且具有結構簡單、尺寸較小、觸發速度快的優點。
為了便於理解本發明，下面將參照相關附圖對本發明進行更全面的描述。附圖中給出了本發明的實施例。但是，本發明可以以許多不同的形式來實現，並不限於本文所描述的實施例。相反地，提供這些實施例的目的是使本發明的公開內容更加透徹全面。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本發明的技術領域的技術人員通常理解的含義相同。本文中在本發明的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在於限制本發明。
可以理解，本發明所使用的術語“第一”、“第二”等可在本文中用於描述各種元件，但這些元件不受這些術語限制。這些術語僅用於將第一個元件與另一個元件區分。舉例來說，在不脫離本發明的範圍的情況下，可以將第一電阻稱為第二電阻，且類似地，可將第二電阻稱為第一電阻。第一電阻和第二電阻兩者都是電阻，但其不是同一電阻。
可以理解，以下實施例中的“連接”，如果被連接的電路、模組、單元等相互之間具有電信號或數據的傳遞，則應理解為“電連接”、“通信連接”等。
在此使用時，單數形式的“一”、“一個”和“所述/該”也可以包括複數形式，除非上下文清楚指出另外的方式。還應當理解的是，術語“包括/包含”或“具有”等指定所陳述的特徵、整體、步驟、操作、組件、部分或它們的組合的存在，但是不排除存在或添加一個或更多個其他特徵、整體、步驟、操作、組件、部分或它們的組合的可能性。同時，在本說明書中使用的術語“和/或”包括相關所列專案的任何及所有組合。
請參閱第1圖，第1圖是現有技術中一種ESD靜電保護電路的結構示意圖。一種ESD靜電保護電路，包括觸發模組003和放電模組004，所述觸發模組003包括三級反相器模組005、PMOS回饋模組006、回饋增強觸發模組007、電阻R和NMOS電晶體電容MC。由於NMOS電晶體MESD閘極電壓不能突變，要使NMOS電晶體MESD放電，需要在NMOS電晶體MESD的輸入端設置反相器，這使得放電管NMOS電晶體MESD的開啟速度較慢，因此需要PMOS回饋模組006、回饋增強觸發模組007來加快NMOS電晶體MESD的開啟，從而提高靜電保護電路的觸發速度。但是，這樣導致靜電保護電路尺寸規格增加，不僅成本增加，也不符合目前先進製程的積體電路使用要求。
請參閱第2圖，第2圖是本發明實施例的靜電保護器件的結構示意圖。一種靜電保護電路包括可控矽整流器100、第一觸發單元200和第二觸發單元300。可控矽整流器100，具有陽極、陰極和靜電泄放路徑。第一觸發單元200，連接於所述可控矽整流器100的陽極和陰極之間，用於在被保護晶片（圖中未示出）發生靜電時產生高電位。第二觸發單元300，連接於所述靜電泄放路徑上，且所述第二觸發單元300的輸入端與所述第一觸發單元200的輸出端連接，用於基於所述高電位導通所述靜電泄放路徑泄放靜電電流。
具體的，被保護晶片可以為邏輯晶片、模擬晶片或記憶體晶片等，被保護晶片為記憶體晶片時可具體可以為DRAM晶片。可控矽整流器100位於被保護晶片內部，與被保護晶片內部的被保護電路連接。本實施例靜電保護電路，引入第一觸發單元200和第二觸發單元300，無需加速並直接通過第一觸發單元200輸出高電位觸發第二觸發單元300放電導通，從而觸發靜電泄放路徑導通泄放靜電電流，不僅能夠對被保護晶片進行靜電保護，而且具有結構簡單、尺寸較小、觸發速度快的優點。
在一個實施例中，請參閱第3圖，所述靜電泄放路徑包括第一雙極性電晶體Q1、第二雙極性電晶體Q2、第一電阻RNW和第二電阻RPW。本實施例中，所述第一雙極性電晶體Q1的發射極為所述可控矽整流器100的陽極，所述第一雙極性電晶體Q1的基極與所述第一電阻RNW的一端和所述第二雙極性電晶體Q2的集電極連接，所述第一雙極性電晶體Q1的集電極與所述第二電阻RPW的一端和所述第二雙極性電晶體Q2的基極連接，所述第二電阻RPW另一端與所述第一電阻RNW另一端連接，所述第二雙極性電晶體Q2的發射極作為所述可控矽整流器100的陰極。
具體的，所述第一雙極性電晶體Q1為PNP雙極性電晶體，所述第二雙極性電晶體Q2為NPN雙極性電晶體。
本實施例中，所述第二觸發單元300一端與所述第二電阻RPW的一端、所述第一雙極性電晶體Q1的集電極和第二雙極性電晶體Q2的基極連接，所述第二觸發單元300另一端與所述第一電阻RNW的一端、第一雙極性電晶體Q1的基極和第二雙極性電晶體Q2的集電極連接。當被保護電路發生靜電時，所述可控矽整流器的陽極輸出正向脈衝，所述正向脈衝導通所述第一電阻RNW，並經過所述第一觸發單元200輸出高電位給所述第二觸發單元300，所述第二觸發單元300放電導通，導通第二電阻RPW，並提高所述第二雙極性電晶體Q2基極點位，從而使靜電泄放路徑導通泄放靜電電流。另外，所述第二觸發單元300連接在第一雙極性電晶體Q1和所述第二雙極性電晶體Q2之間，能夠延長觸發路徑，由此增強了維持電壓，避免了閃爍的發生。
在一個實施例中，所述可控矽整流器100還具有靜電泄放觸發路徑，所述靜電泄放觸發路徑包括第一二極體D1和第二二極體D2，所述第一二極體D1的陰極與所述可控矽整流器100的陰極連接，所述第一二極體D1的陽極與所述第二二極體D2的陰極連接，所述第二二極體D2的陽極與所述可控矽整流器100的陽極連接。
本實施例中，因為靜電泄放觸發路徑可以等效為二極體串，而且第二觸發單元300同時串聯在靜電泄放觸發路徑中，發生靜電時，由於二極體串先導通需要的導通電壓較低，第二觸發單元300觸發靜電泄放觸發路徑先導通，進而觸發靜電泄放路徑導通，再由靜電泄放路徑快速通過大電流，從而可以在較小的觸發電壓釋放靜電。
在一個實施例中，所述可控矽整流器100包括：
襯底110，襯底內形成有第一N阱120、P阱130和第二N阱140，P阱130內形成有第一P+結131和第一N+結132，第二N阱140內形成有第二P+結141和第二N+結142，襯底110內還形成有第三P+結111，所述第一N+結132連接陰極並形成所述可控矽整流器100的陰極，所述第二P+結141連接陽極並形成所述可控矽整流器100的陽極。
所述第二P+結141、第二N阱140和P阱130等效為所述第一雙極性電晶體Q1，所述第一N+結132、P阱130和第二N阱140等效為所述第二雙極性電晶體Q2。
所述第一P+結131和所述第一N+結132等效為所述第一二極體D1，所述第二P+結141和所述第二N+結142等效為所述第二二極體D2。
在其他實施例中，可控矽整流器100還可以是本領域技術人員所熟知的其他能夠實現上述功能的半導體器件。
在一個實施例中，所述襯底110內還形成有深N阱150，深N阱150設置在P阱130下表面以及第一N阱120和第二N阱140部分下表面。深N阱150用於隔離P阱130與襯底110，使襯底耦合雜訊更小。
在一個實施例中，所述第一觸發單元200包括第三電阻R和電容C，所述電容C的一端與所述可控矽整流器100的陽極連接，所述電容C的另一端與所述第三電阻R的一端連接並作為第一觸發單元200的輸出端，所述第三電阻R的另一端與所述可控矽整流器100的陰極連接。
本實施例中，由於電容C一端與可控矽整流器100的陽極連接，電容C的另一端與第三電阻R的一端連接並作為第一觸發單元200的輸出端，第三電阻R的另一端與所述可控矽整流器100的陰極連接，當被保護晶片發生靜電時，正向脈衝通過電容C，使得第一觸發單元200的輸出端處於高電位，即可以使第二觸發單元300輸入端處於高電位，第二觸發單元300可以直接放電導通，因此，既可以節省反相器，又可以無需加速模組來提升第二觸發單元300的導通速度，能夠在保證靜電保護性能的同時，大大減小靜電保護電路的尺寸。
在一個實施例中，所述第二觸發單元300包括NMOS管Mn。
本實施例中，所述NMOS管Mn的閘極作為輸入端並與所述第一觸發單元200的輸出端連接，所述NMOS管Mn的源極與所述第二電阻RPW的一端、第一雙極性電晶體Q1的集電極和第二雙極性電晶體Q2的基極連接，所述NMOS管Mn的汲極與所述第一電阻RNW的一端、第一雙極性電晶體Q1的基極和第二雙極性電晶體Q2的集電極連接。當被保護晶片發生靜電時，正向脈衝通過電容C，由於第一觸發單元200輸出端處於高電位，即NMOS管Mn的閘極處於高電位， NMOS管Mn放電並依次導通第一雙極性電晶體Q1、第二雙極性電晶體Q2，從而使靜電泄放路徑導通泄放靜電電流。
本發明還提供一種晶片，包括被保護電路及如上所述的靜電保護電路。靜電保護電路能夠在晶片發生靜電時泄放靜電電流以保證被保護電路不受損壞。而且，所述靜電保護電路結構簡單、尺寸較小、觸發速度快，符合目前先進製程的積體電路使用要求。
具體的，靜電保護電路連接於被保護電路的電源端與接地端之間、電源端與信號傳輸端之間及接地端與信號傳輸端之間；靜電保護電路具體可以連接於電源端和輸入端之間、輸入端與接地端之間、電源端和輸出端之間、輸出端和接地端之間、電源端和接地端之間。並且，靜電保護電路的陽極和陰極可以反接從而泄放反向靜電電流，根據實際需求設置即可。本實施例中，反接是相對於正接而言，譬如，當正接為靜電保護電路的陽極與被保護電路的電源端連接且靜電保護電路的陰極與被保護電路的接地端連接時，反接為靜電保護電路的陽極與被保護電路的接地端連接且靜電保護電路的陰極與被保護電路的電源端連接。
在一實施例中，晶片可以包括邏輯晶片、模擬信號或存儲晶片等等。
在一實施例中，晶片可以包括DRAM晶片。
在本說明書的描述中，參考術語“有些實施例”、“其他實施例”、“理想實施例”等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特徵包含於本發明的至少一個實施例或示例中。在本說明書中，對上述術語的示意性描述不一定指的是相同的實施例或示例。
上所述實施例的各技術特徵可以進行任意的組合，為使描述簡潔，未對上述實施例各個技術特徵所有可能的組合都進行描述，然而，只要這些技術特徵的組合不存在矛盾，都應當認為是本說明書記載的範圍。
以上所述實施例僅表達了本發明的幾種實施方式，其描述較為具體和詳細，但並不能因此而理解為對申請專利範圍的限制。應當指出的是，對於本領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬於本發明的保護範圍。因此，本發明專利的保護範圍應以所附專利範圍為準。
003:觸發模組 004:放電模組 005:三級反相器模組 006:PMOS回饋模組 007:回饋增強觸發模組 100:可控矽整流器 110:襯底 111:第三P+結 120:第一N阱 130:P阱 131:第一P+結 132:第一N+結 140:第二N阱 141:第二P+結 142:第二N+結 150:深N阱 200:第一觸發單元 300:第二觸發單元
第1圖是現有技術中一種ESD靜電保護電路的結構示意圖； 第2圖是本發明實施例的靜電保護電路的結構框圖； 第3圖是本發明實施例的靜電保護電路的等效電路圖； 第4圖是本發明實施例的靜電保護電路的結構示意圖； 第5圖是第3圖中靜電泄放觸發路徑等效電路示意圖。
100:可控矽整流器
200:第一觸發單元
300:第二觸發單元

Claims (9)

  1. 一種靜電保護電路，包括：可控矽整流器，具有陽極、陰極和靜電泄放路徑；第一觸發單元，連接於所述可控矽整流器的陽極和陰極之間，用於在被保護晶片發生靜電時產生高電位；第二觸發單元，包括NMOS管，連接於所述靜電泄放路徑上，且所述NMOS管的閘極作為所述第二觸發單元的輸入端，所述第二觸發單元的輸入端與所述第一觸發單元的輸出端連接，用於基於所述高電位導通所述靜電泄放路徑泄放靜電電流。
  2. 如請求項1所述的靜電保護電路，其中，所述靜電泄放路徑包括第一雙極性電晶體、第二雙極性電晶體、第一電阻和第二電阻，所述第一雙極性電晶體的發射極為所述可控矽整流器的陽極，所述第一雙極性電晶體的基極與所述第一電阻的一端和所述第二雙極性電晶體的集電極連接，所述第一雙極性電晶體的集電極與所述第二電阻的一端和所述第二雙極性電晶體的基極連接，所述第二電阻另一端與所述第一電阻另一端連接，所述第二雙極性電晶體的發射極作為所述可控矽整流器的陰極。
  3. 如請求項2所述的靜電保護電路，其中，所述第一雙極性電晶體為PNP雙極性電晶體，所述第二雙極性電晶體為NPN雙極性電晶體。
  4. 如請求項2所述的靜電保護電路，其中，所述可控矽整流器還具有靜電泄放觸發路徑，所述靜電泄放觸發路徑包括第一二極體和第二二極體，所述第一二極體的陰極與所述可控矽整流器的陰極連接，所述第一二極體的陽極與所述第二二極體的陰極連接，所述第二二極體的陽極與所述可控矽整流器的陽極連接。
  5. 如請求項4所述的靜電保護電路，其中，所述可控矽整流器包括： 襯底，襯底內形成有第一N阱、P阱和第二N阱，P阱內形成有第一P+結和第一N+結，第二N阱內形成有第二P+結和第二N+結，襯底內還形成有第三P+結，所述第一N+結連接陰極並形成所述可控矽整流器的陰極，所述第二P+結連接陽極並形成所述可控矽整流器的陽極；所述第二P+結、第二N阱和P阱等效為所述第一雙極性電晶體，所述第一N+結、P阱和第二N阱等效為所述第二雙極性電晶體；所述第一P+結和所述第一N+結等效為所述第一二極體，所述第二P+結和所述第二N+結等效為所述第二二極體。
  6. 如請求項5所述的靜電保護電路，其中，所述襯底內還形成有深N阱，所述深N阱設置在所述P阱下表面以及所述第一N阱和所述第二N阱部分下表面。
  7. 如請求項3所述的靜電保護電路，其中，所述第一觸發單元包括第三電阻和電容，所述電容的一端與所述可控矽整流器的陽極連接，所述電容的另一端與所述第三電阻的一端連接並作為第一觸發單元的輸出端，所述第三電阻的另一端與所述可控矽整流器的陰極連接。
  8. 如請求項7所述的靜電保護電路，其中，所述NMOS管的源極與所述第二電阻的一端、第一雙極性電晶體的集電極和第二雙極性電晶體的基極連接，所述NMOS管的汲極與所述第一電阻的一端、第一雙極性電晶體的基極和第二雙極性電晶體的集電極連接。
  9. 一種晶片，包括被保護電路及如請求項1-8中任一項所述的靜電保護電路。
TW111126320A 2021-07-19 2022-07-13 靜電保護電路及晶片 TWI847187B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110812621.X 2021-07-19
CN202110812621.XA CN115642153A (zh) 2021-07-19 2021-07-19 静电保护电路及芯片

Publications (2)

Publication Number Publication Date
TW202306100A TW202306100A (zh) 2023-02-01
TWI847187B true TWI847187B (zh) 2024-07-01

Family

ID=84940417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126320A TWI847187B (zh) 2021-07-19 2022-07-13 靜電保護電路及晶片

Country Status (3)

Country Link
CN (1) CN115642153A (zh)
TW (1) TWI847187B (zh)
WO (1) WO2023000489A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1175795A (zh) * 1996-09-03 1998-03-11 摩托罗拉公司 用于集成电路的非击穿触发静电放电保护电路及其方法
US20050057866A1 (en) * 2001-03-16 2005-03-17 Mergens Markus Paul Josef Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
CN101593973A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 静电放电保护电路
CN101908758A (zh) * 2009-06-03 2010-12-08 智原科技股份有限公司 具有合并触发机制的静电放电防护电路
CN109148438A (zh) * 2018-07-26 2019-01-04 上海华虹宏力半导体制造有限公司 高压静电保护器件及等效电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1175795A (zh) * 1996-09-03 1998-03-11 摩托罗拉公司 用于集成电路的非击穿触发静电放电保护电路及其方法
US20050057866A1 (en) * 2001-03-16 2005-03-17 Mergens Markus Paul Josef Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
CN101593973A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 静电放电保护电路
CN101908758A (zh) * 2009-06-03 2010-12-08 智原科技股份有限公司 具有合并触发机制的静电放电防护电路
CN109148438A (zh) * 2018-07-26 2019-01-04 上海华虹宏力半导体制造有限公司 高压静电保护器件及等效电路

Also Published As

Publication number Publication date
WO2023000489A1 (zh) 2023-01-26
CN115642153A (zh) 2023-01-24
TW202306100A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
US8405943B2 (en) Circuit and method for power clamp triggered dual SCR ESD protection
JP2815561B2 (ja) 低電圧トリガーシリコン制御整流器を使用したｃｍｏｓ静電放電保護回路
TWI485834B (zh) 結合靜電放電保護電路及方法
US7554839B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
KR100627134B1 (ko) 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
US6759691B2 (en) ESD protection circuit having a high triggering threshold
US20160141287A1 (en) Electrostatic discharge protection circuit, structure and method of making the same
US6661273B1 (en) Substrate pump circuit and method for I/O ESD protection
US20060189189A1 (en) Electrostatic discharge circuit
JP2004022752A (ja) 静電気保護素子
CN107403797B (zh) 高压esd保护器件、电路及装置
WO2022142216A1 (zh) 静电保护电路及芯片
US20050098830A1 (en) Semiconductor device including a protection circuit
JPH10340996A (ja) 保護回路
KR100942701B1 (ko) 정전기 방전 보호 소자
US20230187436A1 (en) Electrostatic protection circuit and chip
CN111933639A (zh) 一种用于高压容限电路的静电保护结构
US11721974B2 (en) Electrostatic discharge (ESD) protection circuit and chip
WO2017157117A1 (zh) 一种应用于集成电路的静电放电esd保护电路
US6809915B2 (en) Gate-equivalent-potential circuit and method for I/O ESD protection
TWI847187B (zh) 靜電保護電路及晶片
US7782579B2 (en) Semiconductor integrated circuit
US20230017232A1 (en) Electro-static discharge protection circuit and chip
US20190198493A1 (en) Device and method for electrostatic discharge (esd) protection
WO2022134606A1 (zh) 静电保护结构、静电保护电路、芯片