TWI846535B - 扇出型晶片內埋封裝製程之預成型單元及其應用製法 - Google Patents
扇出型晶片內埋封裝製程之預成型單元及其應用製法 Download PDFInfo
- Publication number
- TWI846535B TWI846535B TW112125344A TW112125344A TWI846535B TW I846535 B TWI846535 B TW I846535B TW 112125344 A TW112125344 A TW 112125344A TW 112125344 A TW112125344 A TW 112125344A TW I846535 B TWI846535 B TW I846535B
- Authority
- TW
- Taiwan
- Prior art keywords
- chip
- preformed
- unit
- conductive
- packaging process
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000012858 packaging process Methods 0.000 title claims abstract description 29
- 238000000465 moulding Methods 0.000 claims abstract description 16
- 238000004806 packaging method and process Methods 0.000 claims abstract description 15
- 239000003292 glue Substances 0.000 claims abstract description 12
- 238000000227 grinding Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 21
- 239000000084 colloidal system Substances 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本發明一種扇出型晶片內埋封裝製程之預成型單元及其應用製法，包含：a)將積體電路晶粒預成型多數個實施單元，該各實施單元各包含有一個厚度不同之晶片，且各晶片各別搭配有不同高度之導電柱，利用一絕緣膠體包覆住並覆蓋各自晶片及導電柱，經過切割成為單體，即為預成型單元；之後藉由b)一載體，形成複數個承載區，供上述複數個預成型單元黏貼，且該複數個預成型單元內含相同或不同的晶片與不同的導電柱高度；c)模壓膠注絕緣層，使其完整密封預成型單元；d)實施研磨作業至露出預成型單元之導電柱；e)佈線各晶片之導電柱與相鄰之晶片連結，形成完整佈線；f)再次模壓膠注絕緣層以覆蓋各佈線，並製作出外露導孔，以完成正向封裝工序；g)將載體去除，完成切單作業；或者可變換將b)載體上以高導電柱成形數個承載容室，供a)之預成型單元黏貼，繼續c)、d)、e)流程，以完成導電線路佈線至下方，增設另一反向封裝工序；藉此，本發明得供實務需求進行晶片面朝上或面朝下之封裝製程，簡化後續晶片封裝之複雜性。
Description
本發明與晶片封裝方法有關，特別是指一種可簡化製程及提升傳輸效率之扇出型晶片內埋封裝製程之預成型單元及其應用方法。
按，隨著半導體製程越來越先進，高效能運算、5G通訊、物聯網、AR/VR等應用快速成長，對於外型輕薄、高資料傳輸速率、低功率損耗、低成本等需求，已使先進封裝製程應用大幅增加。
以扇出型晶片先進封裝製程而言，其不同於傳統晶片之封裝，例如，其需整合不同厚度、不同材質之異質晶片整合封裝時，常因晶片厚度不同而產生晶面朝上製程無法實施，只能實施晶面朝下製程。因此其運用實施受到相當限制。
本發明之主要目的在於提供一種扇出型晶片內埋封裝製程之預成型單元及其應用製法，其能簡化多種晶片封裝時的複雜性、簡化封裝流程、降低封裝成本。
為了達成上述主要目的，首先，本發明一種扇出型晶片內埋封裝製程之預成型單元，包含：將積體電路晶粒預成型多數個實施單元，該各實施單元各包含有一個厚度不同之晶片，且各晶片各別搭配有不同高度之導電柱，利用一絕緣膠體包覆住並覆蓋各自晶片及導電柱，經過切割成為單體，即為預成型單元。
其次，本發明一種扇出型晶片內埋封裝製程之應用製法，包含：a)將積體電路晶粒預成型多數個實施單元，該各實施單元包含有複數個厚度不同之晶片，且各晶片各別搭配有不同高度之導電柱，利用一絕緣膠體包覆住各自晶片及導電柱，經過切割成為單體，即為預成型單元；之後藉由b)一載體，形成複數個承載區，供上述預成型單元黏貼，且該複數個預成型單元內含相同或不同的晶片與不同的導電柱高度；c)模壓膠注絕緣層，使其完整密封預成型單元；d)實施研磨作業至露出預成型單元之導電柱；e)佈線各晶片之導電柱與相鄰之晶片連結，形成完整佈線；f)再次模壓膠注絕緣層以覆蓋各佈線，並製作出外露導孔，以完成正向封裝工序；g)將載體去除，完成切單作業；或者可變換將b)載體上以高導電柱成形數個承載容室，供a)之預成型單元黏貼，繼續c)、d)、e)流程，以完成導電線路佈線至下方，增設另一反向封裝工序；藉此，本發明得供實務需求進行面朝上或面朝下之封裝製程，簡化後續晶片封裝之複雜性。
又，本發明一種扇出型晶片內埋封裝製程之應用製法，包含有至少以下步驟：a)將積體電路晶粒預成型為一實施單元，該實施單元包含有複數個厚度不同之晶片，且前述晶片各別搭配有不同高度之導電柱；b)一載體，供數個高導電柱直立架設成複數個承載區，各高導電柱具有高於上述晶片之導電柱高度；c)將一封裝膠體包覆該等晶片，以使晶片分別黏貼成形於之承載區中；d)模壓膠注絕緣層，使其完整密封填注絕緣膠之高導電柱及各晶片之周圍空間，以使之高導電柱、各晶片完全被絕緣層包覆其中；e)實施研磨作業；f)佈線各晶片之導電柱與相鄰之高導電柱連結，形成完整佈線；g)再次模壓膠注絕緣層於上以覆蓋各佈線，並製作出外露導孔；h)將載體去除，進一步進行晶片背面研磨作業，直至最先裸露之晶片背面裸露外部為止；i)為上述f)、g)行程，以完成正、反面可選擇後續晶片封裝作業。
再者，本發明一種扇出型晶片內埋封裝製程之應用製法，更包含有一步驟j)，得繼續於晶片背面之裸露部製作一散熱層。
有關本發明所提供之扇出型晶片內埋封裝製程之預成型單元及其應用製法的詳細構造、特點、組裝或使用方式，將於後續的實施方式詳細說明中予以描述。然而，在本發明領域中具有通常知識者應能瞭解，該等詳細說明以及實施本發明所列舉的特定實施例，僅係用於說明本發明，並非用以限制本發明之專利申請範圍。
申請人首先在此說明，於整篇說明書中，包括以下介紹的實施例以及申請專利範圍的請求項中，有關方向性的名詞皆以圖式中的方向為基準。其次，在以下將要介紹之實施例以及圖式中，相同之元件標號，代表相同或近似之元件或其結構特徵。
首先請參閱第一個較佳實施例之第1至第8圖所示，本發明第一個較佳實施例扇出型晶片內埋封裝製法之預成型單元及其應用製法，包含有下列預成型單元、製作流程或稱步驟：
1)將積體電路晶粒預成行多數個實施單元A、B、C，該各實施單元包含有複數個厚度不同之晶片A1、B1、C1，且各晶片各別搭配有不同高度之導電柱A2、B2、C2，利用一絕緣膠體P包覆住各自晶片A1、B1、C1及導電柱A2、B2、C2以為預成型單元。
2)將一載體S供1)步驟之預成型單元間隔黏貼成一單位模組。
3)將一絕緣膠體R模壓4)步驟之單位模組，以形成一封裝成型單元。
4)接下來將3)步驟之封裝成型單元研磨，直至各晶片之導電柱A2、B2、C2同時吐露於外部。
5)接續4)步驟將連通金屬導線W佈線以連結相鄰之預成型單元。
6)再次以一絕緣膠體X壓模5)步驟之連通導線W並於適當處形成開孔Y。
7)去除6)步驟之載體S。
8)切單完成單位扇出型晶片，以進行後續封裝製程。
繼續請參閱第二個較佳實施例之第9至第20圖所示，係本發明第二個較佳實施例之扇出型晶片封裝製程，包含有下列多數個流程：
9)係將積體電路晶粒預成行一實施單元表示，該實施單元包含有3種厚度不同之晶片IC1、IC2、IC3，且前述晶片各別搭配有不同高度之導電柱10、20、30。
10)以一載體80供數個高導電柱70直立架設成數個承載區W1、W2、W3，各高導電柱70具有高於前段晶片IC1、IC2、IC3不同高度之導電柱之高度。
11)將9)之各種厚度不同之晶片IC1、IC2、IC3分別黏貼預成形於10)之承載區W1、W2、W3中。繼續請參閱第二實施例之第12、13、14流程圖，包含以下3個步驟：
12)模壓膠注絕緣層L，使其完整密封填注絕緣膠充滿10)、11)之高導電柱及各晶片IC1、IC2、IC3之周圍空間，以使11)之高導電柱、各晶片IC1、IC2、IC3完全被絕緣層包覆其中。
13)實施研磨作業，即向12)之晶片導電柱10、20、30、高導電柱70外部向下研磨，直至研磨出高導電柱70及各晶片IC1、IC2、IC3之導電柱10、20、30吐露於外部。
14)佈置金屬導線R連結各晶片IC1、IC2、IC3之導電柱與相鄰之高導電柱連結，形成完整線路佈局。
15)再次模壓膠注絕緣層S於14)上，首先覆蓋各金屬導線R，之後在特定位置進行蝕刻作業，以製作出外露導孔O。
16)將載體80去除，進一步進行晶片背面研磨作業，直至最先裸露之晶片IC3背面裸露外部為止。
17)再次進行佈置金屬導線R1於各晶片IC1、IC2、IC3之背面，形成預定聯通之金屬導線。
18)再次進行背面絕緣層壓模作業，以形成一保護層Z；之後再進行蝕刻作業，進一步形成外露導孔O2。
19)繼續於晶片IC3背面之裸露部製作一散熱層Q。
20)將上述自9)至19)完成之晶片模組自晶圓上切割，藉以形成預定數量之扇出型內埋封裝預成形單元J。
如上所述，本發明扇出型晶片內埋封裝製程之預成型單元及其應用製法所提供之二個實施例，其主要是將二個以上之晶片單元(厚度可不同)，各自擁有不同高度之導電柱(銅柱)，先預成型封裝成相同厚度之單位個體。接下來，可依需求產出單面朝上之導通設計，或者進一步於待封裝晶片正面形成可控制高度的導電材料支柱，並覆蓋以超過導電柱高度的絕緣層，再經蝕刻形成外露導孔；同理，待背面載體去除並重複上述製程，即可於背面形成另一可行封裝之外露導孔，復經切割形成晶片預成形單元，用以供後續扇出型晶片選擇正面或背面封裝之用。
據上所陳，本發明扇出型晶片內埋封裝製程之預成型單元及其應用製法，經常運用於異質晶片整合封裝時，透過上述製程之應用，將有效簡化晶片封裝之複雜性，有效降低封裝成本。
「第1實施例」
A、B、C:實施單元
A1、B1、C1:晶片
A2、B2、C2:導電柱
P:絕緣膠體
S:載體
R:絕緣膠體
W:金屬導線
X:絕緣膠體
Y:開孔
「第2實施例」
IC1、IC2、IC3:晶片
10、20、30:導電柱
W1、W2、W3:承載區
80:載體
70:高導電柱
L:絕緣層
R:金屬導線
S:絕緣層
O:外露導孔
R1:金屬導線
Z:保護層
O2:露導孔
Q:散熱層
圖1至圖8係本發明扇出型晶片內埋封裝製程之預成型單元及其應用製法之第一實施例之流程示意圖。
圖9至圖20係本發明扇出型晶片內埋封裝製程之預成型單元及其應用製法之第二實施例之流程示意圖。
A1、B1、C1:晶片
Claims (4)
- 一種扇出型晶片內埋封裝製程之應用製法，包含：a)將積體電路晶粒預成型多數個實施單元，該各實施單元包含有複數個厚度不同之晶片，且各晶片各別搭配有不同高度之導電柱，利用一絕緣膠體包覆住各自晶片及導電柱以為預成型單元；之後藉由b)一載體，形成複數個承載區，供上述預成型單元黏貼；c)模壓膠注絕緣層，使其完整密封預成型單元；d)實施研磨作業；e)佈線各晶片之導電柱與相鄰之晶片連結，形成完整佈線；f)再次模壓膠注絕緣層以覆蓋各佈線，並製作出外露導孔，以完成正向封裝工序；g)將載體去除，完成切單作業；其中，可將b)載體上以高導電柱成形數個承載容室，供a)之預成型單元黏貼，繼續c)、d)、e)流程，以完成導電線路佈線至下方，增設另一反向封裝工序。
- 一種扇出型晶片內埋封裝製程之應用製法，包含有下列步驟：a)將積體電路晶粒預成型多數個實施單元，該各實施單元包含有複數個厚度不同之晶片，且各晶片各別搭配有不同高度之導電柱，利用一絕緣膠體包覆住各自晶片及導電柱以為預成型單元；b)將一載體供a)步驟之預成型單元間隔黏貼成一單位模組；c)將一絕緣膠體模壓b)步驟之單位模組，以形成一封裝成型單元；d)接下來將c)步驟之封裝成型單元繼續依需求佈置連通導線以連結相鄰之預成型單元；e)再次以一絕緣膠體壓模d)步驟之連通導線並於適當處形成開孔，以供後續長晶； f)去除b)步驟之載體，切單完成單位扇出型晶片封裝。
- 如請求項2所述之扇出型晶片內埋封裝製程之應用製法，進一步包含有下列步驟：a)將積體電路晶粒預成型一實施單元，該實施單元包含有複數個厚度不同之晶片，且前述晶片各別搭配有不同高度之導電柱；b)以一載體供數個高導電柱直立架設成數個承載區，各高導電柱具有高於上述晶片之導電柱高度；c)將一封裝膠體包覆該晶片；將a)之複數個厚度不同之晶片分別黏貼預成形於b)之承載區中；d)模壓膠注絕緣層，使其完整密封填注絕緣膠充滿b)、c)之高導電柱及各晶片之周圍空間，以使c)之高導電柱、各晶片完全被絕緣層包覆其中；e)實施研磨作業，即向d)之晶片導電柱、高導電柱外緣向下研磨，直至研磨出高導電柱及各晶片之導電柱；f)佈線各晶片之導電柱與相鄰之高導電柱連結，形成完整佈線；g)再次模壓膠注絕緣層於上，首先覆蓋各佈線，之後進行在特定位置進行蝕刻作業，以製作出外露導孔；h)將載體去除，進一步進行晶片背面研磨作業，直至最先裸露之晶片背面裸露外部為止；i)再次進行佈線於各晶片之背面，形成預定聯通之佈線；j)再次進行背面絕緣層壓模作業，以形成一保護層；之後再進行蝕刻作業，進一步形成外露導孔； k)將上述自a)至j)步驟完成之晶片模組自晶圓上切割，藉以形成預定數量之扇出型封裝預成形單元。
- 如請求項3所述之扇出型晶片內埋封裝製程之應用製法，更包含有一步驟，即j)、k)間繼續於晶片背面之裸露部製作一散熱層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112125344A TWI846535B (zh) | 2023-07-06 | 2023-07-06 | 扇出型晶片內埋封裝製程之預成型單元及其應用製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112125344A TWI846535B (zh) | 2023-07-06 | 2023-07-06 | 扇出型晶片內埋封裝製程之預成型單元及其應用製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI846535B true TWI846535B (zh) | 2024-06-21 |
Family
ID=92541952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112125344A TWI846535B (zh) | 2023-07-06 | 2023-07-06 | 扇出型晶片內埋封裝製程之預成型單元及其應用製法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI846535B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100144092A1 (en) * | 2005-10-05 | 2010-06-10 | Sony Corporation | Semiconductor device and fabrication method thereof |
| TW202123396A (zh) * | 2019-08-01 | 2021-06-16 | 聯發科技股份有限公司 | 半導體封裝結構 |
-
2023
- 2023-07-06 TW TW112125344A patent/TWI846535B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100144092A1 (en) * | 2005-10-05 | 2010-06-10 | Sony Corporation | Semiconductor device and fabrication method thereof |
| TW202123396A (zh) * | 2019-08-01 | 2021-06-16 | 聯發科技股份有限公司 | 半導體封裝結構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750452B2 (en) | Same size die stacked package having through-hole vias formed in organic material | |
| US7723159B2 (en) | Package-on-package using through-hole via die on saw streets | |
| JP4215306B2 (ja) | 半導体のパッケージおよびその製造方法 | |
| WO2017049928A1 (zh) | 一种芯片封装结构及封装方法 | |
| US8445325B2 (en) | Package-in-package using through-hole via die on saw streets | |
| US8062929B2 (en) | Semiconductor device and method of stacking same size semiconductor die electrically connected through conductive via formed around periphery of the die | |
| WO2020125073A1 (zh) | 一种Flash芯片堆叠的扇出封装结构及其制造方法 | |
| CN105118823A (zh) | 一种堆叠型芯片封装结构及封装方法 | |
| US20070278701A1 (en) | Semiconductor package and method for fabricating the same | |
| CN106898591A (zh) | 一种散热的多芯片框架封装结构及其制备方法 | |
| CN104538375A (zh) | 一种扇出PoP封装结构及其制造方法 | |
| CN205039151U (zh) | 一种堆叠型芯片封装结构 | |
| CN104505382A (zh) | 一种圆片级扇出PoP封装结构及其制造方法 | |
| CN106876363A (zh) | 3d连接的扇出型封装结构及其工艺方法 | |
| CN104157619B (zh) | 一种新型PoP堆叠封装结构及其制造方法 | |
| WO2023103964A1 (zh) | 封装结构及其制作方法 | |
| CN109671696A (zh) | 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件 | |
| CN205723498U (zh) | 多芯片的系统级晶圆级封装结构 | |
| CN208336207U (zh) | 一种双基岛引线框架及其sot33-5l封装件 | |
| TWI846535B (zh) | 扇出型晶片內埋封裝製程之預成型單元及其應用製法 | |
| CN204011396U (zh) | 一种新型PoP堆叠封装结构 | |
| CN104008982B (zh) | 芯片封装工艺及芯片封装 | |
| CN115763449A (zh) | 一种具有不同厚度小芯片的封装结构及其制造方法 | |
| US11824001B2 (en) | Integrated circuit package structure and integrated circuit package unit | |
| CN109244058A (zh) | 半导体封装结构及其制备方法 |