TWI844951B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI844951B
TWI844951B TW111134839A TW111134839A TWI844951B TW I844951 B TWI844951 B TW I844951B TW 111134839 A TW111134839 A TW 111134839A TW 111134839 A TW111134839 A TW 111134839A TW I844951 B TWI844951 B TW I844951B
Authority
TW
Taiwan
Prior art keywords
fin
region
top surface
insulating layer
hybrid
Prior art date
Application number
TW111134839A
Other languages
English (en)
Other versions
TW202320224A (zh
Inventor
黃彥鈞
廖書翎
廖芳誼
林育樟
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202320224A publication Critical patent/TW202320224A/zh
Application granted granted Critical
Publication of TWI844951B publication Critical patent/TWI844951B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一種半導體裝置及其形成方法。一種半導體裝置包括基板，在基板上方的第一隔離結構、在基板上方並延伸穿過第一隔離結構的第一鰭和第二鰭，以及延伸到第一隔離結構中並介於第一鰭和第二鰭之間的混合鰭。第一鰭的頂面和第二鰭的頂面位於第一隔離結構的頂面上方。混合鰭的頂面高於第一隔離結構的頂面。混合鰭包括上部區域和位於上部區域之下的下部區域。下部區域包括接縫。接縫的最頂部位於第一鰭的頂面和第二鰭的頂面下方。

Description

半導體裝置及其形成方法
本揭露是關於半導體裝置及其形成方法，特別是關於半導體裝置的混合鰭結構及其形成方法。
半導體裝置使用於各種電子應用，舉例來說，舉例來說，個人電腦、手機、數位相機、和其他電子設備。半導體裝置通常通過依序於半導體基板上方沉積的絕緣或介電層、導電層和材料半導體層，且使用微影圖案化各種材料層，以於其上形成電路部件和元件。
半導體產業藉由不斷縮小最小特徵尺寸以持續提高各種電子部件(例如電晶體、二極體、電阻、電容等)的積集密度，其允許在給定區域中整合更多的部件。然而，隨著最小特徵尺寸的減小，出現了應解決的其他問題。
本揭露一些實施例提供一種半導體裝置，半導體裝置包括基板，在基板上方的第一隔離結構、在基板上方並延伸穿過第一隔離結構的第一鰭和第二鰭，以及延伸到第一隔離結構中並介於第一鰭和第二鰭之間的混合鰭。第 一鰭的頂面和第二鰭的頂面在第一隔離結構的頂面之上。混合鰭的頂面在第一隔離結構的頂面之上。混合鰭包括上部區域和位於上部區域之下的下部區域。下部區域包括接縫。接縫的最頂部分位於第一鰭的頂面和第二鰭的頂面下方。在一個實施例中，混合鰭的上部區域具有非均勻的氮濃度，而混合鰭的下部區域具有均勻的氮濃度。在一個實施例中，混合鰭的上部區域內的最大氮濃度大於均勻氮濃度。在一個實施例中，混合鰭的上部區域是無接縫區域。在一個實施例中，半導體裝置更包括沿第一鰭的側壁和頂面、第二鰭的側壁和頂面以及混合鰭的側壁和頂面延伸的閘極堆疊，其中閘極堆疊包括：沿著第一鰭的側壁和頂面、第二鰭的側壁和頂面以及混合鰭的側壁和頂面延伸的閘極介電層；以及在閘極介電層上方的閘極電極層。在一個實施例中，半導體裝置更包括第二隔離結構，第二隔離結構延伸穿過閘極堆疊並且物理接觸混合鰭，其中閘極介電層沿著第二隔離結構的側壁延伸並且物理接觸第二隔離結構的側壁。在一個實施例中，半導體裝置更包括第二隔離結構，第二隔離結構延伸穿過閘極堆疊並且物理接觸混合鰭，其中閘極電極層沿著第二隔離結構的側壁延伸並且物理接觸第二隔離結構的側壁。
本揭露另一些實施例提供一種半導體裝置，半導體裝置包括基板上方的第一隔離結構，在基板上方並延伸穿過第一隔離結構的第一鰭，延伸到第一鰭中的第一磊晶源/汲極區，以及延伸到鄰近第一鰭和第一磊晶源/汲極區的第一隔離結構中的混合鰭。第一鰭的頂面在第一隔離結構的頂面之上。混合鰭的頂面在第一隔離結構的頂面之上。混合鰭包括上部無接縫區域和位於上部無接縫區域之下的下部區域。上部無接縫區域具有第一化學元素的非均勻濃度。上部無接縫區域的底面在第一鰭的頂面之下。下部區域包括接縫。下部區域具 有第一化學元素的均勻濃度。在一個實施例中，第一化學元素是氮、氬、碳或矽。在一個實施例中，第一化學元素的非均勻濃度具有類高斯分佈。在一個實施例中，混合鰭的頂面與第一鰭的頂面齊平。在一個實施例中，第一磊晶源/汲極區的最頂部分在接縫的最頂部分上方。在一個實施例中，混合鰭包括第一層，第一層具有第一碳濃度；以及在第一層上方的第二層，第二層具有大於第一碳濃度的第二碳濃度。在一個實施例中，混合鰭的底面在第一鰭的底面之上。
本揭露又一些實施例提供一種半導體裝置的形成方法，半導體裝置的形成方法包括形成從基板的頂面延伸的第一鰭和第二鰭，以及在第一鰭和第二鰭之間的基板上方形成隔離區和混合鰭。形成隔離區和混合鰭包括在第一鰭、第二鰭和基板上毯覆沉積第一絕緣層，在第一絕緣層上毯覆沉積第二絕緣層，以及在第二絕緣層上毯覆沉積第三絕緣層。第一絕緣層包括第一絕緣材料。第二絕緣層包括不同於第一絕緣材料的第二絕緣材料。第三絕緣層過填充第一鰭和第二鰭之間的溝槽。第三絕緣層包括溝槽中的接縫。接縫在第一鰭的頂面和第二鰭的頂面上方延伸。第三絕緣層包括不同於第一絕緣材料的第三絕緣材料。形成隔離區和混合鰭還包括執行植入製程以將多個第一植入物植入到第三絕緣層中以在第三絕緣層中形成植入區，移除在第一鰭的頂面和第二鰭的頂面上方的第一絕緣層、第二絕緣層和第三絕緣層的多個部分，以暴露第一鰭的頂面和第二鰭的頂面，並且凹陷第一絕緣層，以使第一絕緣層在第一鰭的該頂面和二鰭的該頂面下方。植入區延伸至第一鰭的頂面和第二鰭的頂面下方。植入製程移除植入區域內的部分接縫。第二絕緣層和第三絕緣層的多個剩餘部分形成混合鰭。第一絕緣層的剩餘部分形成隔離區。在一個實施例中，半導體裝置的形成方法更包括在執行植入製程之前，回蝕刻第三絕緣層。在一個實施例中， 第一植入物是氮原子、氬原子、碳原子、矽原子或上述之組合。在一個實施例中，半導體裝置的形成方法更括在移除在第一鰭的頂面和第二鰭的頂面之上的第一絕緣層、第二絕緣層和第三絕緣層的多個部分之前，在第三絕緣層上方形成第四絕緣層。在一個實施例中，第一絕緣材料是氧化物材料。在一個實施例中，第二絕緣材料是具有第一碳濃度的碳氮化矽，並且第二絕緣材料是具有大於第一碳濃度的第二碳濃度的碳氮化矽。
50:基板
50A:第一區域
50B:第二區域
50N:n型區域
50P:p型區域
52,54:分隔線
56:遮罩層
56':圖案化遮罩層
56A:第一層
56B:第二層
58,58A,58B:鰭
60,62,64,70:絕緣材料
66:接縫
68:植入物
72A,72B:混合鰭
74:淺溝槽隔離區
76:無接縫區域
78:接縫區域
80:曲線
82:非均勻濃度區
84:均勻濃度區
86:虛置介電層
88:虛置閘極層
90:遮罩層
92:遮罩
94:虛置閘極
96A,96B:通道區
98:閘極密封間隔物
100:閘極間隔物
102:磊晶源/汲極區
102b:底面
104:接觸蝕刻停止層
106:第一層間介電質
108:隔離區
110:凹陷
112:閘極介電層
114:閘極電極
116:替代閘極堆疊
114A:襯墊層
114B:功函數調整層
114C:導電填充層
118,120,132:區域
122:閘極遮罩
124:第二層間介電質
126:閘極接觸
128:源/汲極接觸
130:矽化物層
134:奈米結構
136:間隔物
A-A,B-B,C-C,A-A',B-B':剖面
S1,S2,S3:間距
G1,G2,G3:鰭組
D1,D2,D3:深度
D4:距離
H1,H2,H3:高度
由以下的詳細敘述配合所附圖式，可更加理解本揭露實施例的觀點。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製。事實上，為了討論的清晰，可任意放大或縮小各種特徵的尺寸。
第1圖是根據一些實施例之鰭式場效電晶體(FinFET)的立體圖。
第2-15、16A-16C、17A、17B、18A-18C、19A、19B、20A、20B、21A、21B、22A、22B、23A-23D、24A、24B、25A和25B圖是根據一些實施例在製造鰭式場效電晶體裝置的中間階段的俯視圖和剖面圖。
第26A-26C圖是根據一些實施例的鰭式場效電晶體裝置的剖面圖。
第27A和27B圖是根據一些實施例的鰭式場效電晶體裝置的剖面圖。
第28A和28B圖是根據一些實施例的鰭式場效電晶體裝置的剖面圖。
第29A-29C圖是根據一些實施例的鰭式場效電晶體裝置的俯視圖和剖面圖。
第30A和30B圖是根據一些實施例的鰭式場效電晶體裝置的剖面圖。
第31A和31B圖是根據一些實施例的鰭式場效電晶體裝置的剖面圖。
第32A和32B圖是根據一些實施例的鰭式場效電晶體裝置的剖面圖。
第33A和33B圖是根據一些實施例的奈米結構場效電晶體(NSFET)裝置的剖面圖。
第34A和34B圖是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。
第35A和35B圖是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。
第36A和36B圖是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。
第37A和37B圖是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。
第38A圖和38B是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。
第39A圖和39B是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。
第40A圖和40B是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。
以下的揭露內容提供許多不同的實施例或範例，以實施本發明實施例的不同部件。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。舉例來說，若是說明書敘述了一第一部件形成於一第二部件之上或上方，即表示其可能包含上述第一部件與上述第二部件是直接接觸的實施例，亦可能包含了有額外部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與第二部件可能未直接接觸的實施例。另外，以下本揭露的不同範例中可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間的關係。
此外，其與空間相關用詞。例如“在...下方”、“之下”、“下”、“在... 上方”、“上”及類似的用詞，係為了便於描述圖式中一個元件或部件與另一個(些)元件或部件之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被參考不同方位(旋轉90度或其他方位)，且在此使用的空間相關詞也可依此對應地解釋。
將針對特定上下文描述實施例，即，半導體裝置的混合鰭結構(也稱為介電鰭結構)及其形成方法。本文提出的各種實施例是在使用閘極後製製程形成的鰭式場效電晶體(FinFET)裝置的背景下討論的。在其他實施例中，可使用閘極先製製程。然而，各種實施例可應用於包括其他類型電晶體的晶粒，例如全繞式閘極(GAA)電晶體(舉例來說，奈米結構(例如奈米片、奈米線等)場效電晶體(NSFET))，代替鰭式場效電晶體或與鰭式場效電晶體結合。本文討論的各種實施例允許通過在混合鰭的頂部區域上執行植入製程，來形成具有無接縫頂部區域的混合鰭。通過形成具有無接縫頂部區域的混合鰭，在犧牲閘極形成期間減少或消除用於形成大顆粒的成核點(nucleation site)，且減少或消除最終空隙的形成。
第1圖顯示根據一些實施例的鰭式場效電晶體的立體圖的示例。鰭式場效電晶體包括在基板50(舉例來說，半導體基板)上的鰭58。淺溝槽隔離(STI)區(隔離區)74設置在基板50中，並且鰭58在相鄰淺溝槽隔離區(隔離區)74上方和從相鄰淺溝槽隔離區(隔離區)74之間突出。儘管淺溝槽隔離區(隔離區)74被描述/圖示為與基板50分離，但如本文所用，用語“基板”可用於僅指半導體基板或包括隔離區的半導體基板。此外，雖然鰭58被圖示為與基板50一樣的單一連續材料，鰭58及/或基板50可包括單一材料或多種材料。在本文中，鰭58意指在相鄰淺溝槽隔離區(隔離區)74之間延伸的部分。
閘極介電層112沿著側壁並且在鰭58的頂面上方，並且閘極電極114在閘極介電層112上。磊晶源/汲極區102相對於閘極介電層112和閘極電極114設置在鰭58的相對側。第1圖進一步說明了在後面的圖式中使用的參考剖面。剖面A-A是沿著閘極電極114的縱軸，並且在例如垂直於鰭式場效電晶體的磊晶源/汲極區102之間的電流方向的方向上。剖面B-B垂直於剖面A-A並且沿著鰭58的縱軸，並且在例如鰭式場效電晶體的磊晶源/汲極區102之間的電流流動的方向上。剖面C-C平行於剖面A-A並且延伸穿過鰭式場效電晶體的磊晶源/汲極區102。為清楚起見，隨後的圖式參考了這些參考剖面。
第2-15、16A-16C、17A、17B、18A-18C、19A、19B、20A、20B、21A、21B、22A、22B、23A-23D、24A、24B、25A和25B圖是根據一些實施例在鰭式場效電晶體裝置製造的中間階段的俯視圖和剖面圖。第16C圖顯示俯視圖。第2-15和16A-25A圖顯示沿第1圖中所示的參考剖面A-A的剖面圖，除了用於多個鰭。第16B-25B、23C和23D圖顯示沿第1圖中所示的參考剖面B-B的剖面圖，除了多閘極結構。第18C圖顯示沿第1圖中所示的參考剖面C-C的剖面圖，除了多個鰭和多個源/汲極區。
在第2圖中，提供基板50。基板50可為半導體基板，例如塊體半導體、絕緣體上覆半導體(SOI)基板等，其可為摻雜(舉例來說，用p型或n型摻質)或未摻雜。基板50可為晶圓，例如矽晶圓。通常，絕緣體上覆半導體基板是形成在絕緣層上的一層半導體材料。絕緣層可為例如埋藏氧化物(BOX)層、氧化矽層，或類似的絕緣層。於基板上提供絕緣層，基板通常為矽基板或玻璃基板。也可使用例如多層或梯度(gradient)基板的其他基板。在一些實施例中，基板50的半導體材料可包括矽；鍺；包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦 及/或銻化銦的化合物半導體；合金半導體，包括矽鍺(SiGe)、磷化鎵砷(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)及/或磷化鎵銦砷(GaInAsP)的合金半導體；或上述之組合。
在一些實施例中，基板50可具有第一區域50A和第二區域50B。在一些實施例中，第一區域50A是記憶體區域並且第二區域50B是邏輯區域。第一區域50A可與第二區域50B物理分離(通過所示的分隔線52)，並且基於最終鰭式場效電晶體的設計規範可在第一區域50A和第二區域50B之間設置任意數量的其他期望區域。
在第3圖中，第一區域50A和第二區域50B中的每一個可具有n型區域50N和p型區域50P。n型區域50N用於形成例如N型金屬氧化物半導體(NMOS)的n型裝置，例如n型鰭式場效電晶體。p型區域50P用於形例如P型金屬氧化物半導體(PMOS)電晶體成的p型裝置，例如p型鰭式場效電晶體。n型區域50N可與p型區域50P物理分離(通過所示的分隔線54)，並且可具有任意數量的裝置部件(舉例來說，其他主動裝置、摻雜區、隔離結構等)。設置在n型區域50N和p型區域50P之間。
進一步在第3圖中，遮罩層56形成在第一區域50A和第二區域50B兩者中的基板50上方。在一些實施例中，遮罩層56形成在第一區域50A和第二區域50B中的每一個中的n型區域50N和p型區域50P兩者上方。在一些實施例中，遮罩層56是多層結構。在所示實施例中，遮罩層56包括第一層56A和在第一層56A上方的第二層56B。在一些實施例中，第一層56A包括氧化物材料，例如氧化矽或類似的材料，並且可使用原子層沉積(ALD)、化學氣相沉積(CVD)、上述之組合或類似的製程形成。在一些實施例中，第二層56B包括氮化物材料，例如 氮化矽或類似的材料，並且可使用原子層沉積(ALD)、化學氣相沉積(CVD)、上述之組合或類似的製程形成。如以下更詳細地描述的，遮罩層56可用於幫助圖案化基板50以形成鰭(例如第4圖所示的鰭58A和鰭58B)。
第4-15、16A-16C、17A、17B、18A-18C、19A、19B、20A、20B、21A、21B、22A、22B、23A-23D、24A、24B、25A和25B圖顯示根據一些實施例在製造鰭式場效電晶體裝置的各種額外步驟。第4-15、16A-16C、17A、17B、18A-18C、19A、19B、20A、20B、21A、21B、22A、22B、23A-23D、24A、24B、25A和25B圖顯示基板50的第一區域50A和第二區域50B中的每一個中的n型區域50N和p型區域50P。舉例來說，第4-15、16A-16C、17A、17B、18A-18C、19A、19B、20A、20B、21A、21B、22A、22B、23A-23D、24A、24B、25A和25B圖所示的結構可適用於基板50的第一區域50A和第二區域50B中的每一個中的n型區域50N和p型區域50P兩者。n型區域50N和p型區域50P的結構的差異(如果有的話)會配合每個所附圖式描述。
在第4圖中，鰭58A和鰭58B分別形成在第一區域50A和第二區域50B中的基板50中。鰭58A和58B是半導體條。在一些實施例中，鰭58A和鰭58B同時形成。在此實施例中，鰭58A和鰭58B可通過在第一區域50A和第二區域50B中執行相同的圖案化製程來形成。圖案化製程可包括第一圖案化製程，隨後是第二圖案化製程。在一些實施例中，對遮罩層56進行第一圖案化製程以形成具有所需圖案的圖案化遮罩層56'。第一圖案化製程可包括合適的微影和蝕刻製程。蝕刻製程可為任何可接受的蝕刻製程，例如反應式離子蝕刻(RIE)、中性束蝕刻(NBE)、上述之組合、或類似的製程。蝕刻製程可為異向性的。接著，在基板50上進行第二次圖案化製程，以將圖案化遮罩層56'的圖案轉移到基板50中。 第二次圖案化製程可包括適當的蝕刻製程，同時使用圖案化遮罩層56'作為蝕刻遮罩。蝕刻製程可為任何可接受的蝕刻製程，例如反應式離子蝕刻(RIE)、中性束蝕刻(NBE)、上述之組合、或類似的製程。蝕刻製程可為異向性的。
在其他實施例中，鰭58A在基板50的第二區域50B中形成鰭58B之前或之後形成在基板50的第一區域50A中。在此實施例中，鰭58A和鰭58B可通過以下方式形成，在使用合適的遮罩保護第二區域50B的同時在第一區域50A中執行第一圖案化製程，以及在使用合適的遮罩保護第一區域50A的同時在第二區域50B中執行第二圖案化製程。第一圖案化製程和第二圖案化製程中的每一個可與上述實施例中同時形成鰭58A和58B時的圖案化製程類似，在此不再贅述。
進一步在第4圖中，相鄰鰭58A之間的間距S1可在約15nm和約100nm之間。相鄰的鰭58B之間的間距S2可在約15nm和約25nm之間。在一些實施例中，間距S1不同於間距S2。在其他實施例中，間距S1與間距S2相同。在所示實施例中，間距S1大於間距S2。在一些實施例中，鰭58B可分組成鰭組(例如第4圖中所示的鰭組G1、G2和G3)，使得每個鰭組包括一對鰭58B。如下文更詳細描述的，可隨後移除一些鰭組。
用於形成鰭58A和58B的上述方法僅僅是用於形成鰭58A和58B的示例方法。鰭58A和58B可通過任何合適的方法形成。舉例來說，鰭58A和58B可使用一個或多個微影製程形成，包括雙重圖案化或多重圖案化製程。通常，雙重圖案化或多重圖案化製程結合微影和自對準製程，從而允產生具有例如比使用單次、直接的微影製程可獲得的間距更小的間距的圖案。舉例來說，在一個實施例中，犧牲層形成在基板50上方並使用微影製程圖案化。使用自對準製程在圖案化犧牲層旁邊形成間隔物。然後移除犧牲層，然後可將剩餘的間隔物 用作遮罩以形成鰭58A和58B。
在第5圖中，在一些實施例中，移除基板50的第二區域50B中的一些鰭組。移除製程可包括合適的微影和蝕刻製程。蝕刻製程對於鰭58B的材料可為選擇性的。在所示實施例中，每隔一個鰭組(舉例來說，第4圖所示的鰭組G2)被移除。相鄰的鰭組(舉例來說，鰭組G1和G3)之間的間距S3可約在50nm和約100nm之間。在所示實施例中，間距S3大於間距S1。在其他實施例中，間距S3可小於或等於間距S1。
第6-14圖顯示根據一些實施例的隔離區74(參見第13圖)和混合鰭72A和72B(參見第13圖)的製造中的中間階段的剖面圖。在第6圖中，在基板50以及鰭58A和58B上毯覆形成絕緣材料60。絕緣材料60可為氧化矽等氧化物、氮化矽或類似的氮化物、上述之組合或類似的絕緣材料，可通過高密度電漿化學氣相沉積(HDP-CVD)、流動式化學氣相沉積(FCVD)(例如，在遙控電漿系統中沉積基於化學氣相沉積的材料並進行後硬化以使其轉化為另一種材料，例如氧化物)、上述之組合、或類似的製程形成。可使用通過任何可接受的製程形成的其他絕緣材料。在所示實施例中，絕緣材料60是通過流動式化學氣相沉積製程形成的氧化矽。一旦形成絕緣材料，就可執行退火製程。絕緣材料60的厚度可在約10nm和約20nm之間。在一些實施例中，調整絕緣材料60的厚度和間距S1、S2和S3，使得絕緣材料60完全填充每個鰭組(例如鰭組G1和G3)中相鄰鰭58B之間的溝槽，並且部分填充相鄰鰭58A之間的溝槽和相鄰鰭組之間的溝槽。
在第7圖中，在第一區域50A和第二區域50B中的絕緣材料60上毯覆形成絕緣材料62。絕緣材料62可為碳氮化矽(SiCN)或類似的氮化物，可通過原子層沉積(ALD)、化學氣相沉積(CVD)、高密度電漿化學氣相沉積(HDP-CVD)、 流動式化學氣相沉積(FCVD)、上述之組合、或類似的製程形成。在絕緣材料62包括碳氮化矽(SiCN)的實施例中，絕緣材料62的碳濃度在約5at%和約10at%之間。絕緣材料62的厚度可在約2nm和約5nm之間。在一些實施例中，調整絕緣材料62的厚度以及間距S1和S3，使得絕緣材料62部分地填充相鄰鰭58A之間的溝槽和相鄰鰭組(例如鰭組G1和G3)之間的溝槽。絕緣材料62也可稱為襯墊材料。
在第8圖中，在第一區域50A和第二區域50B中的絕緣材料62上毯覆形成絕緣材料64。絕緣材料64可為碳氮化矽(SiCN)或類似材料的氮化物，可通過原子層沉積(ALD)、化學氣相沉積(CVD)、高密度電漿化學氣相沉積(HDP-CVD)、流動式化學氣相沉積(FCVD)、上述之組合、或類似的製程形成。在絕緣材料62和絕緣材料64包括碳氮化矽(SiCN)的實施例中，絕緣材料64的碳濃度大於絕緣材料62的碳濃度。在絕緣材料64包括碳氮化矽(SiCN)的實施例中，絕緣材料64具有碳濃度在約10at%和約18at%之間。絕緣材料64的厚度可在約50nm和約70nm之間。在一些實施例中，由於鰭密度的不同，調整絕緣材料64的厚度以及間距S1和S3，使得絕緣材料64過填充第一區域50A中相鄰鰭58A之間的溝槽，並且部分地填充相鄰鰭組(例如鰭組G1和G3)之間的溝槽。在一些實施例中，在形成絕緣材料64之後，在第一區域50A中相鄰鰭58A之間的溝槽和第二區域50B中相鄰鰭組(例如鰭組G1和G3)之間的溝槽中形成接縫66。
在第9圖中，絕緣材料64被回蝕刻以調整第一區域50A和第二區域50B中的絕緣材料64的高度。如以下更詳細描述的，在絕緣材料64上執行植入製程。通過回蝕刻絕緣材料64以減小絕緣材料64的高度，通過植入製程植入的植入物可延伸進入絕緣材料64中以達到所需的深度。在一些實施例中，回蝕刻製程包括對絕緣材料64具有選擇性的蝕刻製程。在絕緣材料62和絕緣材料64包 括碳氮化矽(SiCN)的實施例中，回蝕刻製程還可蝕刻第二區域50B中的絕緣材料62。在此實施例中，因為絕緣材料62具有比絕緣材料64低的碳濃度，相較於絕緣材料64，回蝕刻製程更快地蝕刻絕緣材料62。
在第10圖中，在絕緣材料64上執行植入製程以將合適的植入物68(也稱為摻質)植入絕緣材料64中。在一些實施例中，植入物68延伸到絕緣材料64中並移除在絕緣材料64的植入區域內的部分接縫66。在一些實施例中，植入製程進一步將植入物68植入到絕緣材料62和圖案化遮罩層56'中。圖案化遮罩層56'保護鰭58A和鰭58B免受植入製程的影響，使得植入物68不會延伸到鰭58A和鰭58B中。在一些實施例中，植入物68包括氮(N)原子、氬(Ar)原子、碳(C)原子、矽(Si)原子、上述之組合、或類似的原子類型。在一些實施例中，當植入物68包括兩種或更多種不同的原子類型時，每種原子類型可單獨地和順序地植入。在一些實施例中，當植入物68包括兩種或更多種不同的原子類型時，可同時植入所有原子類型。在一些實施例中，以約5KeV與約15KeV之間的植入能量執行植入製程。對於小於5KeV的植入能量，植入物68可能不會延伸到絕緣材料64中達到期望的深度並且最終的無接縫區域可能太短。對於大於15KeV的植入能量，植入物68可能延伸到鰭58A和鰭58B中並且可能損壞鰭58A和鰭58B。在一些實施例中，植入物68延伸到絕緣材料64中到鰭58A和58B的頂面下方的深度D1。在一些實施例中，深度D1介於約10nm和約25nm之間。在執行植入製程之後，在一些實施例中，接縫66的最頂部分位於鰭58A和鰭58B的頂面下方。
在第11圖中，在第一區域50A中的絕緣材料64上方和第二區域50B中的絕緣材料60、62和64上方毯覆形成絕緣材料70。絕緣材料70可為例如碳氮化矽(SiCN)或類似材料的氮化物，並且可通過原子層沉積(ALD)、化學氣相沉 積(CVD)、高密度電漿化學氣相沉積(HDP-CVD)、流動式化學氣相沉積(FCVD)或上述之組合、或類似的製程形成。在絕緣材料64和絕緣材料70包括碳氮化矽(SiCN)的實施例中，絕緣材料64和絕緣材料70可具有相同的碳濃度。在其他實施例中，絕緣材料64和絕緣材料70可具有不同的碳濃度。在一些實施例中，絕緣材料70過填充第二區域50B中相鄰鰭組(例如鰭組G1和G3)之間的溝槽。在一些實施例中，形成絕緣材料70以幫助隨後的平坦化製程。
在第12圖中，對第11圖的結構執行平坦化製程以暴露鰭58A和鰭58B的頂面。在一些實施例中，平坦化製程可包括化學機械研磨(CMP)製程、回蝕刻製程、上述之組合、或類似的製程。平坦化製程移除絕緣材料70(見第11圖)，移除圖案化遮罩層56'(見第11圖)，並移除鰭58A和58B的頂面上方的絕緣材料60、62和64的部分。在執行平坦化製程之後，鰭58A和58B的頂面以及絕緣材料60、62和64的頂面在平坦化製程的製程變化中實質上是齊平的或共面的。絕緣材料62和64的剩餘部分在第一區域50A中形成混合鰭72A，在第二區域50B中形成混合鰭72B。混合鰭72A和混合鰭72B也可稱為介電鰭。在一些實施例中，混合鰭72B的寬度大於混合鰭72A的寬度。
在第13圖中，凹陷絕緣材料60(參見第12圖)以形成淺溝槽隔離(STI)區域74。凹陷絕緣材料60使得鰭58A和鰭58B的上部從相鄰的淺溝槽隔離區74之間突出，使得混合鰭72A和混合鰭72B的上部從相鄰的淺溝槽隔離區74突出。可使用可接受的蝕刻製程凹陷絕緣材料60，例如對絕緣材料60的材料有選擇比的蝕刻製程。舉例來說，可使用例如使用稀釋氫氟酸(dHF)酸的適當蝕刻製程來移除化學氧化物。
參照第2-13圖描述的製程只是可如何形成鰭58A和鰭58B的一個 示例。在一些實施例中，鰭可通過磊晶成長製程形成。舉例來說，可在基板50的頂面上形成介電層，並且可蝕刻穿過介電層溝槽以暴露下方的基板50。可在溝槽中磊晶成長同質磊晶結構，並且可凹陷介電層使得同質磊晶結構從介電層突出以形成鰭。此外，在一些實施例中，異質磊晶結構可用於鰭。舉例來說，可凹陷第12圖中的鰭58A和鰭58B，並且可在凹陷的鰭58A和鰭58B上方磊晶成長不同於鰭58A和鰭58B的材料。在此實施例中，鰭包括凹陷材料以及設置在凹陷材料上方的磊晶成長材料。在更進一步的實施例中，可在基板50的頂面上方形成介電層，並且可蝕刻穿過介電層的溝槽。然後可使用不同於基板50的材料在溝槽中磊晶成長異質磊晶結構，並且可凹陷介電層，使得異質磊晶結構從介電層突出以形成鰭。在磊晶成長同質磊晶或異質磊晶結構的一些實施例中，可在成長期間原位摻雜磊晶成長的材料，這可避免之前和隨後的植入，儘管原位摻雜和植入摻雜可一起使用。
此外在第13圖中，可在鰭58A和鰭58B及/或基板50中形成適當的井(未顯示)。在一些實施例中，可在基板50的n型區域50N中形成P井，且可在基板50的p型區域50P中形成N井。在一些實施例中，P井或N井形成在基板50的n型區域50N和p型區域50P兩者中。在具有不同井類型的實施例中，可使用光阻或其他遮罩(未顯示)來實現基板50的n型區域50N和p型區域50P的不同植入步驟。舉例來說，可在基板50的n型區域50N和p型區域50P兩者中的鰭58A和58B以及淺溝槽隔離區74上方形成第一光阻。圖案化第一光阻以暴露基板50的p型區域50P。第一光阻可通過使用旋塗技術形成並且可使用可接受的微影技術進行圖案化。一旦圖案化第一光阻，在基板50的p型區域50P中執行n型雜質植入，而第一光阻的剩餘部分用作遮罩以實質上防止n型雜質植入到基板50的n型區域50N。n型雜 質可為磷、砷、銻或類似的雜質，以等於或小於1015cm-2的劑量植入上述區域，例如在約1012cm-2和約1015cm-2之間。在一些實施例中，可以約1keV至約10keV的植入能量植入n型雜質。在植入之後，例如通過可接受的灰化製程移除第一光阻，然後進行濕式清潔製程。
在基板50的p型區域50P植入之後，在基板50的p型區域50P和n型區域50N兩者中的鰭58A和鰭58B以及淺溝槽隔離區74上方形成第二光阻。圖案化第二光阻，以暴露基板50的n型區域50N。第二光阻可通過使用旋塗技術形成並且可使用可接受的微影技術進行圖案化。一旦第二光阻被圖案化，可在基板50的n型區域50N中執行p型雜質植入，而第二光阻的剩餘部分用作遮罩以實質上防止p型雜質植入到基板50的p型區域50P中。p型雜質可為硼、二氟化硼(BF2)、銦或類似的雜質，以等於或小於1015cm-2的劑量植入上述區域，例如在約1012cm-2和約1015cm-2之間。在一些實施例中，可以約1keV至約10keV的植入能量植入p型雜質。在植入之後，可例如通過可接受的灰化製程移除第二光阻，然後進行濕式清潔製程。
在執行基板50的n型區域50N和p型區域50P的植入之後，可執行退火製程以活化植入的p型及/或n型雜質。在一些實施例中，可在成長期間原位摻雜磊晶鰭的成長材料，其可避免植入，儘管原位摻雜和植入摻雜可一起使用。
第14圖顯示根據一些實施例的混合鰭72A/72B的剖面圖。第14圖進一步顯示當混合鰭72A/72B包括氮化碳矽(SiCN)並且植入物68包括氮(N)原子的實施例時，氮(N)濃度對從混合鰭72A/72B的頂面測量的深度的相關性。混合鰭72A/72B包括無接縫區域76和接縫區域78。在一些實施例中，無接縫區域76具有約5nm和約10nm之間的高度H1。在一些實施例中，接縫區域78具有在約65nm 和約75nm之間的高度H2。在一些實施例中，混合鰭72A/72B具有在約80nm和約90nm之間的高度H3。在一些實施例中，高度H1與高度H3的比值(H1/H3)在約0.25和約0.33之間。在一些實施例中，高度H2與高度H3的比值(H2/H3)在約0.66和約0.75之間。在一些實施例中，植入物68在鰭58A和58B的頂面下方延伸至深度D2(參見第13圖)。深度D2在約10nm和約15nm之間。
進一步在第14圖中，曲線80顯示當混合鰭72A/72B包括氮化碳矽(SiCN)和植入物68包括氮(N)原子時的實施例時，氮(N)濃度對從混合鰭72A/72B的頂面測量的深度的相關性。在一些實施例中，混合鰭72A/72B包括非均勻濃度區82和均勻濃度區84。在一些實施例中，非均勻濃度區82在接縫66的最頂部分的下方稍微延伸。因此，非均勻濃度區域82的高度大於無接縫區域76的高度H1並且均勻濃度區域84的高度小於接縫區域78的高度H2。在一些實施例中，無接縫區域76的底面位於非均勻濃度區域82的底面之上並且以距離D4與非均勻濃度區域82的底面隔開。在一些實施例中，距離D4在約2nm和約5nm之間。在一些實施例中，當絕緣材料62和64包括氮化碳矽(SiCN)時，非均勻濃度區域82內的氮(N)濃度大於絕緣材料62和絕緣材料64內沉積的氮(N)濃度。在一些實施例中，氮(N)濃度在非均勻濃度區域82中具有類高斯分佈，使得氮(N)濃度隨著深度持續增加，在深度D3處達到最大值，然後持續降低直到非均勻濃度區82的底部。在一些實施例中，深度D3在約2nm和約5nm之間。在一些實施例中，在均勻濃度區域84中，氮(N)濃度隨著深度增加而不變。在一些實施例中，當絕緣材料62和64包括氮化碳矽(SiCN)時，均勻濃度區域84中的均勻氮(N)濃度等於絕緣材料62和64內沉積的氮(N)濃度。
在第15圖中，虛置介電層86形成在鰭58A和58B上。虛置介電層 86可為例如氧化矽、氮化矽、上述之組合、或類似的材料，並且可根據可接受的技術來沉積或熱生長虛置介電層86。隨後，在虛置介電層86上方形成虛置閘極層88。虛置閘極層88可沉積在虛置介電層86上方，然後使用例如化學機械研磨製程平坦化。虛置閘極層88可為導電材料並且可選自非晶矽、多晶矽(polysilicon)、多晶矽鍺(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物、金屬、上述之組合、或類似的材料。虛置閘極層88可通過物理氣相沉積(PVD)、化學氣相沉積(CVD)、濺鍍沉積或本領域中已知和用於沉積導電材料的其他技術來沉積。虛置閘極層88可由與淺溝槽隔離區74、鰭58A和鰭58B以及混合鰭72A和72B的材料相比具有高蝕刻選擇比的其他材料製成。在一些實施例中，遮罩層90可沉積在虛置閘極層88上方。遮罩層90可包括例如氮化矽、氮氧化矽或類似的材料的一層或多層。在此示例中，形成橫跨第一區域50A和第二區域50B的單一虛置閘極層88和單一遮罩層90。注意的是，僅為了說明的目的，顯示的虛置介電層86僅覆蓋鰭58A和58B。在一些實施例中，可沉積虛置介電層86，使得虛置介電層86覆蓋淺溝槽隔離區74和混合鰭72A和混合鰭72B，在虛置閘極層88和淺溝槽隔離區74之間以及在虛置閘極層88和混合鰭72A和72B之間延伸。通過形成具有無接縫頂部區域(無接縫區域)76(見第14圖)的混合鰭72A和72B，減少或消除用於在虛置閘極層88期間形成大顆粒的成核位置，並且減少或消除最終空隙的形成。
第16A-16C圖顯示根據一些實施例的虛置閘極94的形成。第16C圖圖示僅顯示虛置閘極94、鰭58A和58B以及混合鰭72A和72B的俯視圖，為清楚起見省略了其他特徵。第16A圖顯示沿第16C圖中的A-A'剖面的剖面圖。第16B圖顯示沿第16C圖中的B-B'剖面的剖面圖。在一些實施例中，可使用可接受的微 影和蝕刻技術圖案化遮罩層90(見第15圖)以形成遮罩92。然後可將遮罩92的圖案轉移到虛置閘極層88(見第15圖)以形成虛置閘極94。在一些實施例中(未顯示)，遮罩92的圖案也可通過可接受的蝕刻技術轉移到虛置介電層86。虛置閘極94分別覆蓋鰭58A和鰭58B的相應通道區96A和通道區96B。遮罩92的圖案可用於將每個虛置閘極94與相鄰虛置閘極物理分離。虛置閘極94也可具有縱向方向，其實質上垂直於各個鰭58A和鰭58B的縱向方向(見第16C圖)。如以下更詳細地描述的，可由替代閘極取代一些或全部虛置閘極94。因此，虛置閘極94也可稱為犧牲閘極。
此外在第16A-16C圖中，可在虛置閘極94、遮罩92及/或鰭58A和鰭58B的暴露表面上形成閘極密封間隔物98。熱氧化或沉積然後進行異向性蝕刻可形成閘極密封間隔物98。可由氧化矽、氮化矽、氮氧化矽或類似的材料形成閘極密封間隔物98。
在形成閘極密封間隔物98之後，可執行用於輕摻雜源/汲極(LDD)區域(未明確顯示)的植入。在具有不同裝置類型的實施例中，類似於在第13圖中的前述討論的植入，可在n型區域50N上方形成遮罩，例如光阻，同時暴露p型區域50P，並且可將適當類型(舉例來說，p型)的雜質植入到p型區域50P中的暴露鰭58A和鰭58B中。然後可移除遮罩。隨後，可在暴露n型區域50N的同時在p型區域50P上方形成遮罩，例如光阻，並且可將適當類型(舉例來說，n型)的雜質植入n型區域50N中的暴露的鰭58A和鰭58B中。然後可移除遮罩。n型雜質可為前面討論的任何n型雜質，p型雜質可為前面討論的任何p型雜質。輕摻雜源/汲極區的雜質濃度約為1015cm-3至約1019cm-3。可使用退火來修復植入損傷並活化植入的雜質。
在第17A和17B圖中，閘極間隔物100沿著虛置閘極94和遮罩92的側壁形成在閘極密封間隔物98上。可通過共形沉積絕緣材料並隨後異向性地蝕刻絕緣材料來形成閘極間隔物100。閘極間隔物100的絕緣材料可為氧化矽、氮化矽、氮氧化矽、碳氮化矽或上述之組合、或類似的材料。
值得注意的是，上述揭露內容一般描述了形成間隔物和輕摻雜源/汲極(LDD)區域的製程。可使用其他製程和順序。舉例來說，可使用更少或額外的間隔物，可使用不同順序的步驟(舉例來說，在形成閘極間隔物100之前可不蝕刻閘極密封間隔物98，產生“L形”閘極密封間隔物，可形成和移除間隔物，及/或類似的順序的步驟)。此外，可使用不同的結構和步驟來形成n型和p型裝置。舉例來說，用於n型裝置的輕摻雜源/汲極區域可在形成閘極密封間隔物98之前形成，而用於p型裝置的輕摻雜源/汲極區域可在形成閘極密封間隔物98之後形成。
在第18A-18C圖中，在鰭58A和鰭58B中形成磊晶源/汲極區102。磊晶源/汲極區102形成在鰭58A和鰭58B中，使得每個虛置閘極94設置在相應的相鄰磊晶源/汲極區102對之間。在一些實施例中，磊晶源/汲極區102可延伸到並且還可穿透鰭58A和鰭58B。在一些實施例中，閘極間隔物100用於將磊晶源/汲極區102以適當的橫向距離與虛置閘極94隔開，使得磊晶源/汲極區102不會使隨後形成的鰭式場效電晶體(FinFET)的閘極短路。可選擇磊晶源/汲極區102的材料以在相應的通道區96A和通道區96B中施加應力，從而提高性能。
n型區域50N中的磊晶源/汲極區102可通過遮蔽p型區域50P和蝕刻n型區域50N中的鰭58A和鰭58B的源/汲極區以在鰭58A和鰭58B中形成凹陷來形成。然後，n型區域50N中的磊晶源/汲極區102在凹陷中磊晶成長。磊晶源/汲極區102可包括任何可接受的材料，例如適用於n型鰭式場效電晶體(FinFET)的材 料。舉例來說，如果鰭58A和鰭58B由矽製成，則n型區域50N中的磊晶源/汲極區102可包括在通道區96A和通道區96B中施加拉伸應變的材料，例如矽、碳化矽、磷摻雜碳化矽、磷化矽或類似的材料。n型區域50N中的磊晶源/汲極區102可具有從鰭58A和鰭58B的相應表面昇起的表面並且可具有刻面。
p型區域50P中的磊晶源/汲極區102可通過遮蔽n型區域50N和蝕刻p型區域50P中的鰭58A和鰭58B的源/汲極區以在鰭58A和鰭58B中形成凹陷來形成。然後，p型區域50P中的磊晶源/汲極區102在凹陷中磊晶成長。磊晶源/汲極區102可包括任何可接受的材料，例如適用於p型鰭式場效電晶體(FinFET)的材料。舉例來說，如果鰭58A和鰭58B由矽製成，則p型區域50P中的磊晶源/汲極區102可包括在通道區96A和通道區96B中施加壓縮應變的材料，例如矽-鍺、硼摻雜的矽鍺、鍺、鍺錫或類似的材料。p型區域50P中的磊晶源/汲極區102可具有從鰭58A和鰭58B的相應表面昇起的表面並且可具有刻面。
磊晶源/汲極區102及/或鰭58A和鰭58B可植入摻質以形成源/汲極區，類似於先前討論的用於形成輕摻雜源/汲極區的製程，然後進行退火。源/汲極區的雜質濃度可在約1019cm-3和約1021cm-3之間。源/汲極區的n型及/或p型雜質可為前面討論的任何雜質。在一些實施例中，磊晶源/汲極區102可在生長期間原位摻雜。
進一步在第18C圖中，由於用於形成磊晶源/汲極區102的磊晶製程，磊晶源/汲極區的頂面具有橫向向外擴展超過鰭58A和鰭58B的側壁的刻面。在一些實施例中，在第二區域50B中，這種橫向擴展導致形成在每個鰭組(例如鰭組G1和G3)內的鰭58B中的相鄰磊晶源/汲極區域102合併。在第二區域50B中，形成在各個鰭組上方的合併的磊晶源/汲極區域102由於在相鄰鰭組之間形成的 混合鰭72B而保持未合併。在一些實施例中，第二區域50B中的合併磊晶源/汲極區102的底面102b與淺溝槽隔離區74物理接觸。在其他實施例中，第二區域50B中合併的磊晶源/汲極區102的底面102b(由第18C圖中的虛線顯示)與淺溝槽隔離區74隔開。在一些實施例中，在第一區域50A中，形成在各個鰭58A中的磊晶源/汲極區域102由於在相鄰鰭58A之間形成的混合鰭72A而保持未合併。在一些實施例中，接縫66的最頂部分在磊晶源/汲極區102的最頂部分下方。
在第19A和19B圖中，在第18A-18C圖所示的結構上沉積第一層間介電質(ILD)106。第一層間介電質106可由介電材料形成，並且可通過例如化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PECVD)或流動式化學氣相沉積(FCVD)等任何合適的方法來沉積。介電材料可包括磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼摻雜的磷矽酸鹽玻璃(BPSG)、未摻雜的矽酸鹽玻璃(USG)或類似的材料。可使用通過任何可接受的製程形成的其他絕緣材料。在一些實施例中，接觸蝕刻停止層(CESL)104設置在第一層間介電質106和磊晶源/汲極區102、遮罩92和閘極間隔物100之間。接觸蝕刻停止層104可包括介電材料，例如、氮化矽、氧化矽、氮氧化矽、上述之組合、或類似的材料，其蝕刻速率低於上覆的第一層間介電質106的材料。
在第20A和20B圖中，可執行例如化學機械研磨(CMP)的平坦化製程以使第一層間介電質106的頂面與虛置閘極94或遮罩92的頂面齊平(參見第19A和19B圖)。平坦化製程還可移除虛置閘極94上的遮罩92，以及沿著遮罩92的側壁的部分接觸蝕刻停止層104、閘極密封間隔物98和閘極間隔物100。在平坦化製程之後，虛置閘極94的頂面、閘極密封間隔物98的頂面、閘極間隔物100的頂面、接觸蝕刻停止層104的頂面和第一層間介電質106的頂面在平坦化製程 的製程變化中實質上是齊平的或共面的。因此，虛置閘極94的頂面從第一層間介電質106暴露出來。在一些實施例中，可保留遮罩92，在這種情況下，平坦化製程使第一層間介電質106的頂面與遮罩92的頂面齊平。
在第21A和21B圖中，對虛置閘極94執行閘極切割製程。在一些實施例中，圖案化虛置閘極94以在其中形成開口，其中開口將虛置閘極94切割成斷開的部分。圖案化製程可包括合適的微影和蝕刻製程。蝕刻製程可包括異向性乾蝕刻製程或類似的製程。在一些實施例中，形成在第一區域50A中的開口暴露出相應的混合鰭72A，並且形成在第二區域50B中的開口暴露出相應的混合鰭72B。隨後，在開口中形成隔離區108。隔離區108可包括絕緣材料，例如氮化矽、氧化矽、氮氧化矽、上述之組合、或類似的材料。在一些實施例中，使用原子層沉積(ALD)、化學氣相沉積(CVD)、上述之組合、或類似的製程在開口中和虛置閘極94上方沉積隔離區108的材料。隨後，可對隔離區108的材料進行平坦化製程，例如化學機械研磨(CMP)，以使隔離區108的頂面與虛置閘極94的頂面齊平。在平坦化製程之後，在平坦化製程的製程變化中，隔離區108和虛置閘極94的頂面實質上是齊平的或共面的。
在第22A和22B圖中，虛置閘極94和遮罩92(如果存在)在蝕刻步驟中被移除，從而形成凹陷110。也可移除凹陷110中的部分虛置介電層86。在一些實施例中，僅移除虛置閘極94並且虛置介電層86保留並被凹陷110暴露。在一些實施例中，虛置閘極94通過異向性乾蝕刻製程移除。舉例來說，蝕刻製程可包括使用選擇性蝕刻虛置閘極94的反應氣體的乾蝕刻製程，而對第一層間介電質106、接觸蝕刻停止層104、閘極密封間隔物98或閘極間隔物100的蝕刻很少或沒有蝕刻。第一區域50A中的每個凹陷110暴露及/或覆蓋相應鰭58A的通道區 96A。第二區域50B中的每個凹陷110暴露及/或覆蓋相應鰭58B的通道區96B。在移除期間，當蝕刻虛置閘極94時，虛置介電層86可用作蝕刻停止層。然後可在移除虛置閘極94之後可選擇性移除虛置介電層86。
在第23A和23B圖中，閘極介電層112和閘極電極114形成在凹陷110中(參見第22A和22B圖)以形成替代閘極堆疊116。第23C圖顯示第23B圖的區域118的詳細視圖。第23D圖顯示第23A圖的區域120的詳細視圖。替代閘極堆疊116也可稱為閘極堆疊或金屬閘極堆疊。在一些實施例中，所有的虛置閘極94(第21A和21B圖)都被替代閘極堆疊116取代。在其他實施例中，一些虛置閘極94沒有被替代閘極堆疊116取代並且保留在所得鰭式場效電晶體(FinFET)裝置的最終結構中。
在一些實施例中，在凹陷110(見第22A和22B圖)中形成閘極介電層112。在一些實施例中，閘極介電層112可包括氧化矽、氮化矽、或其多層、或類似的材料。在一些實施例中，閘極介電層112可包括高k介電材料，並且在這些實施例中，閘極介電層112可具有約大於7.0的k值，並且可包括鉿的金屬氧化物或矽酸鹽、鋁、鋯、鑭、錳、鋇、鈦、鉛及上述之組合、或類似的材料。可使用原子層沉積(ALD)、化學氣相沉積(CVD)、或類似的製程形成閘極介電層112。在一些實施例中，閘極介電層112沿著鰭58A和鰭58B、淺溝槽隔離區74、混合鰭72A和72B、隔離區108和閘極密封間隔物98的暴露表面延伸。在其他實施例中，閘極介電層112僅沿鰭58A和58B的暴露表面延伸。
進一步在第23A和23B圖中，在閘極介電層112上方沉閘極電極114積並填充凹陷110(見第22A和22B圖)的剩餘部分。儘管在第23B圖中顯示單層閘極電極114，但是每個閘極電極114可包括任意數量的襯墊層114A、任意數量 的功函數調整層114B和導電填充層114C，如第23C圖所示。此外，由於替代閘極堆疊116是在執行閘極切割製程(參照第21A和21B圖的先前描述)之後形成的，所以閘極介電層112、襯墊層114A和功函數調整層114B沿著隔離區108的側壁延伸。如第23D圖所示。
襯墊層114A可包括氮化鈦(TiN)、氧化鈦(TiO)、氮化鉭(TaN)、碳化鉭(TaC)、上述之組合、上述之多層、或類似的材料，並且可使用物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、上述之組合、或類似的製程形成。在基板50的n型區域50N中，功函數調整層114B可包括鈦(Ti)、銀(Ag)、鋁(Al)、鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、碳化鈦鋁(TiAlC)、碳化鉭(TaC)、氮碳化鉭(TaCN)、氮化鉭矽(TaSiN)、碳化鉭鋁(TaAlC)、錳(Mn)、鋯(Zr)、上述之組合、上述之多層、或類似的材料，並且可使用物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、上述之組合或類似的製程形成，或類似的。在基板50的p型區域50P中，功函數調整層114B可包括氮化鈦(TiN)、氮化鎢(WN)、氮化鉭(TaN)、釕(Ru)、鈷(Co)、上述之組合、上述之多層、或類似的材料，並且可使用物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、上述之組合、或類似的製程形成。在一些實施例中，導電填充層114C可包括鈷(Co)、釕(Ru)、鋁(Al)、銀(Ag)、金(Au)、鎢(W)、鎳(Ni)、鈦(Ti)、銅(Cu)、錳(Mn)、鈀(Pd)、錸(Re)、銥(Ir)、鉑(Pt)、鋯(Zr)、上述之合金、上述之組合、上述之多層、或類似的材料，並且可使用物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、上述之組合、或類似的製程形成。
在填充凹陷110(參見第22A和22B圖)之後，可執行平坦化製程，例如化學機械研磨製程，以移除閘極介電層112和閘極電極114的多餘部分，這 些多餘部分在第一層間介電質106的頂面上方。因此，閘極電極114和閘極介電層112的剩餘部分形成最終鰭式場效電晶體(FinFET)的替代閘極堆疊116。在平坦化製程之後，在平坦化製程的製程變化中，替代閘極堆疊116的頂面與第一層間介電質106的頂面基本齊平或共面。
在基板50的n型區域50N和p型區域50P中形成閘極介電層112可同時發生，使得每個區域中的閘極介電層112由相同的材料形成。在其他實施例中，每個區域中的閘極介電層112可通過不同的製程形成，使得不同區域中的閘極介電層112可由不同的材料形成。在基板50的n型區域50N和p型區域50P中形成導電填充層114C可同時發生，使得每個區域中的導電填充層114C由相同的材料形成。在其他實施例中，每個區域中的導電填充層114C可通過不同的製程形成，使得不同區域中的導電填充層114C可由不同材料形成。當使用不同的製程時，可使用各種遮蔽步驟來遮蔽和暴露適當的區域。
在第24A和24B圖中，閘極遮罩122形成在替代閘極堆疊116上方，使得閘極遮罩122設置在閘極密封間隔物98和閘極間隔物100的相對部分之間。在一些實施例中，形成閘極遮罩122包括凹陷相應的替代閘極堆疊116，從而在替代閘極堆疊116正上方以及在閘極密封間隔物98和閘極間隔物100的相對部分之間形成凹陷。閘極遮罩122包括一層或多層介電材料，例如在凹陷中填充氮化矽、氮氧化矽或類似的材料，隨後進行平坦化製程，以移除在第一層間介電質106上方延伸的介電材料的多餘部分。閘極遮罩122是可選擇的並且在一些實施例中可省略。在此實施例中，閘極堆疊116可保持與第一層間介電質106的頂面齊平。
進一步在第24A和24B圖中，第二層間介電質124沉積在第一層間 介電質106上。在一些實施例中，第二層間介電質124可使用與先前參考第19A和19B圖描述的第一層間介電質106類似的材料和方法形成，此處不再贅述。在一些實施例中，第一層間介電質106和第二層間介電質124包括相同的材料。在其他實施例中，第一層間介電質106和第二層間介電質124包括不同的材料。
在第25A和25B圖中，根據一些實施例，閘極接觸126和源/汲極接觸128穿過第二層間介電質124和第一層間介電質106形成。穿過接觸蝕刻停止層104以及第一層間介電質106和第二層間介電質124形成用於源/汲極接觸128的開口。穿過第二層間介電質124和閘極遮罩122形成用於閘極接觸126的開口。可使用可接受的微影和蝕刻技術來形成開口。
在形成源/汲極接觸128的開口之後，穿過開口形成矽化物層130。在一些實施例中，在用於源/汲極接觸128的開口中沉積金屬材料。金屬材料可包括鈦(Ti)、鈷(Co)、鎳(Ni)、鎳鈷(NiCo)、鉑(Pt)、鎳鉑(NiPt)、銥(Ir)、鉑銥(PtIr)、鉺(Er)、鐿(Yb)、鈀(Pd)、銠(Rh)、鈮(Nb)、上述之組合、或類似的材料，並且可使用物理氣相沉積(PVD)、濺鍍、上述之組合、或類似的製程。隨後，執行退火製程以形成矽化物層130。在一些實施例中，退火製程使金屬材料與磊晶源/汲極區102的半導體材料反應並形成矽化物層130。在形成矽化物層130之後，使用合適的移除製程，例如合適的蝕刻製程來移除金屬材料的未反應部分。
隨後，在源/汲極接觸128的開口和閘極接觸126的開口中形成襯墊，例如擴散阻擋層、粘附層或類似的層，以及導電材料。襯墊可包括鈦、氮化鈦、鉭、氮化鉭、上述之組合、或類似的材料。導電材料可包括銅、銅合金、銀、金、鎢、鈷、鋁、鎳、上述之組合、或類似的材料。可執行例如化學機械研磨製程的平坦化製程以從第二層間介電質124的頂面移除多餘的材料。襯墊的 剩餘部分和導電材料在各別的開口中形成源/汲極接觸128和閘極接觸126。源/汲極接觸128電性耦合到磊晶源/汲極區102。閘極接觸126電性耦合到閘極堆疊116。源/汲極接觸128和閘極接觸126可在不同的製程中形成，或者可在相同的製程中形成。儘管顯示為形成在相同的剖面中，但是應該理解，源/汲極接觸128和閘極接觸126中的每一個可形成在不同的剖面中，這可避免接觸的短路。
第26A-26C圖顯示根據一些實施例的鰭式場效電晶體裝置的剖面圖。第26A圖顯示沿第1圖中所示的參考剖面A-A的剖面圖，除了多個鰭。第26B圖顯示沿第1圖中圖示的參考剖面B-B的剖面圖，除了多閘極結構。第26C圖顯示第26A圖的區域132的詳細視圖。第26A和26B圖中所示的結構類似於第25A和25B圖中所示的結構，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。在一些實施例中，第26A和26B圖中所示的結構可使用類似於先前參照第2-15、16A-16C、17A、17B、18A-18C、19A、19B、20A、20B、21A、21B、22A、22B、23A-23D、24A、24B、25A和25B圖描述的製程步驟的製程步驟形成，區別在於，在形成第26A和26B圖所示的結構時，在第一區域50A和第二區域50B中以替代閘極堆疊116(先前參考第23A-23D圖所述)取代虛置閘極94(參見例如第16A-16C圖)之後執行閘極切割製程(先前參考第21A和21B圖所述)。因此，在第26A和26B圖所示的實施例中，替代閘極堆疊116(見第23D圖)的閘極介電層112、襯墊層114A和功函數調整層114B在第一區域50A和第二區域50B這兩個區域中不沿著隔離區的側壁延伸，相反的，在第26A和26B圖所示的實施例中，替代閘極堆疊116的導電填充層114C沿第一區域50A和第二區域50B兩者中的隔離區108的側壁延伸並與隔離區108的側壁物理接觸，如第26C圖所示。
第27A和27B圖顯示根據一些實施例的鰭式場效電晶體裝置的剖面圖。第27A圖顯示沿第1圖中所示的參考剖面A-A的剖面圖，除了多個鰭。第27B圖顯示沿第1圖中所示的參考剖面B-B的剖面圖，除了多閘極結構。第27A和27B圖中所示的結構類似於第25A和25B圖中所示的結構，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。在一些實施例中，第27A和27B圖中所示的結構可使用類似於以上參照第2-15、16A-16C、17A、17B、18A-18C、19A、19B、20A、20B、21A、21B、22A、22B、23A-23D、24A、24B、25A和25B圖描述的製程步驟的製程步驟形成，區別在於，在形成第27A和27B圖所示的結構時，在第二區域50B中用替代閘極堆疊116(如先前參考第23A-23D圖所述)取代虛置閘極94(參見例如第16A-16C圖)之後執行閘極切割製程(先前參考第21A和21B圖所述)。因此，在第27A和27B圖所示的實施例中，替代閘極堆疊116的閘極介電層112、襯墊層114A和功函數調整層114B沿第一區域50A中的隔離區108的側壁延伸(參見第23D圖)，並且替代閘極堆疊116的導電填充層114C沿著第二區域50B中的隔離區108的側壁延伸並且與第二區域50B中的隔離區108的側壁物理接觸(參見第26C圖)。
第28A和28B圖顯示根據一些實施例的鰭式場效電晶體裝置的剖面圖。第28A圖顯示沿第1圖中所示的參考剖面A-A的剖面圖，除了多個鰭。第28B圖顯示沿第1圖中圖示的參考剖面B-B的剖面圖，除了多閘極結構。第28A和28B圖中所示的結構類似於第25A和25B圖中所示的結構，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。在一些實施例中，第28A和28B圖所示的結構可使用類似於以上參照第2-15、16A-16C、17A、17B、18A-18C、19A、19B、20A、20B、21A、21B、22A、22B、23A-23D、24A、24B、 25A和25B圖描述的製程步驟的製程步驟形成，區別在於，在形成第28A和28B圖所示的結構時，在第一區域50A中用替代閘極堆疊116(如先前參考第23A-23D圖所述)取代虛置閘極94(參見例如第16A-16C圖)之後執行閘極切割製程(先前參考第21A和21B圖)。因此，在第28A和28B圖所示的實施例中，替代閘極堆疊116的閘極介電層112、襯墊層114A和功函數調整層114B沿第二區域50B中的隔離區108的側壁延伸(參見第23D圖)，並且替代閘極堆疊116的導電填充層114C沿著第一區域50A中的隔離區108的側壁延伸並且與第一區域50A中的隔離區108的側壁物理接觸(參見第26C圖)。
第29A-29C圖顯示根據一些實施例的鰭式場效電晶體裝置的俯視圖和剖面圖。第29C圖顯示僅顯示替代閘極堆疊116、隔離區108、鰭58A和58B以及混合鰭72A和72B的俯視圖，為清楚起見省略了其他特徵。第29A圖顯示沿第29C圖中的剖面A-A'的剖面圖。第29B圖顯示沿第29C圖中的B-B'剖面的剖面圖。第29A-29C圖中所示的結構類似於第25A和25B圖中所示的結構，其中相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。在一些實施例中，第29A-29C圖所示的結構可使用類似於以上參照第2-15、16A-16C、17A、17B、18A-18C、19A、19B、20A、20B、21A、21B、22A、22B、23A-23D、24A、24B、25A和25B圖描述的製程步驟的製程步驟形成，在此不再贅述。在第29A-29C圖所示的實施例中，形成鰭58A和58B使得鰭58A之間的間距S1(見第4圖)與鰭58B之間的間距S2(見第4圖)相同。因此，在此實施例中，混合鰭72B也形成在每個鰭組(例如鰭組G1和G3)中的相鄰鰭58B之間。
第30A和30B圖顯示根據一些實施例的鰭式場效電晶體裝置的剖面圖。第30A圖顯示沿第1圖中所示的參考剖面A-A的剖面圖，除了多個鰭。第 30B圖顯示沿第1圖中圖示的參考剖面B-B的剖面圖，除了多閘極結構。第30A和30B圖中所示的結構類似於第29A和29B圖中所示的結構，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。在一些實施例中，第30A和30B圖所示的結構可以與第29A和29B圖所示的結構類似的方式形成，區別在於，在形成第30A和30B圖所示的結構時，是在第一區域50A和第二區域50B兩者中用替代閘極堆疊116(如先前參考第23A-23D圖所述)取代虛置閘極94(參見例如第16A-16C圖)之後執行閘極切割製程(先前參考第21A和21B圖所述)。因此，在第30A和30B圖所示的實施例中，替代閘極堆疊116的導電填充層114C沿著第一區域50A和第二區域50B中的隔離區108的側壁延伸並且與隔離區108的側壁物理接觸(參見第26C圖)。
第31A和31B圖顯示根據一些實施例的鰭式場效電晶體裝置的剖面圖。第31A圖顯示沿第1圖中所示的參考剖面A-A的剖面圖，除了多個鰭。第31B圖顯示沿第1圖中圖示的參考剖面B-B的剖面圖，除了多閘極結構。第31A和31B圖所示的結構類似於第29A和29B圖所示的結構，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。在一些實施例中，第31A和31B圖所示的結構可以與第29A和29B圖所示的結構類似的方式形成，區別在於，在形成第31A和31B圖所示的結構時，在第二區域50B中用替代閘極堆疊116(如先前參考第23A-23D圖所述)取代虛置閘極94(參見例如第16A-16C圖)之後執行閘極切割製程(參考第21A和21B圖先前描述)。因此，在第31A和31B圖所示的實施例中，替代閘極堆疊116的閘極介電層112、襯墊層114A和功函數調整層114B沿第一區域50A中的隔離區108的側壁延伸(參見第23D圖)，並且替代閘極堆疊116的導電填充層114C沿著第二區域50B中的隔離區108的側壁延伸並且與第二區域 50B中的隔離區108的側壁物理接觸(參見第26C圖)。
第32A和32B圖顯示根據一些實施例的鰭式場效電晶體裝置的剖面圖。第32A圖顯示沿第1圖中所示的參考剖面A-A的剖面圖，除了多個鰭。第32B圖顯示沿第1圖中圖示的參考剖面B-B的剖面圖，除了多閘極結構。第32A和32B圖中所示的結構類似於第29圖A和29B中所示的結構，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。在一些實施例中，第32A和32B圖所示的結構可以與第29A和29B圖所示的結構類似的方式形成，區別在於，在形成第32A和32B圖所示的結構時，在第一區域50A中用替代閘極堆疊116(如先前參考第23A-23D圖所述)取代虛置閘極94(參見例如第16A-16C圖)之後執行上述閘極切割製程(參考第21A和21B圖先前描述)。因此，在第32A和32B圖所示的實施例中，替代閘極堆疊116的閘極介電層112、襯墊層114A和功函數調整層114B沿第二區域50B中的隔離區108的側壁延伸(參見第23D圖)，並且替代閘極堆疊116的導電填充層114C沿著第一區域50A中的隔離區108的側壁延伸並且與第一區域50A中的隔離區108的側壁物理接觸(參見第26C圖)。
所揭露的鰭式場效電晶體(FinFET)實施例也可應用於全繞式閘極(GAA)裝置，例如奈米結構(舉例來說，奈米片、奈米線等)場效電晶體(NSFET)。在一個奈米結構場效電晶體(NSFET)實施例中，鰭被奈米結構取代，奈米結構通過圖案化通道層和犧牲層的交替層的堆疊而形成。以類似於上述實施例的方式形成虛置閘極堆疊和源/汲極區。在移除虛置閘極堆疊之後，可部分或完全移除通道區中的犧牲層。替代閘極結構的形成方式與上述實施例類似，替代閘極結構可部分或完全填充移除犧牲層留下的開口，並且替代閘極結構可部分或完全圍繞通道中奈米結構場效電晶體裝置的的通道區。可以與上述實施 例類似的方式形成層間介電質和與替代閘極結構和源/汲極區的接觸。可如美國專利No.9,647,071中所揭露的方式形成奈米結構裝置，上述專利通過引用整體併入本文。會在下面更詳細地描述此奈米結構場效電晶體實施例。
第33A和33B圖是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。第33A圖顯示沿第1圖中顯示的參考剖面A-A的剖面圖。第33B圖顯示沿第1圖中顯示的參考剖面B-B的剖面圖。第33A和33B圖中顯示的結構相似與第25A和25B圖所示的結構相比，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。代替鰭58A和鰭58B(第25A和25B圖)，第33A和33B圖中所示的結構包括奈米結構134，使得替代閘極堆疊116的部分環繞奈米結構134。在一些實施例中，環繞奈米結構134的替代閘極堆疊116的部分通過間隔物136與相鄰的磊晶源/汲極區102隔離。在一些實施例中，奈米結構134可使用與基板50相似的材料形成，在此不再贅述。在一些實施例中，奈米結構134和基板50包括相同的材料。在其他實施例中，奈米結構134和基板50包括不同的材料。間隔物136可包括例如氮化矽或氮氧化矽的材料，儘管可使用任何合適的材料，例如k值小於約3.5的低介電常數(低k)材料。
第34A和34B圖是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。第34A圖顯示沿第1圖中顯示的參考剖面A-A的剖面圖。第34B圖顯示沿第1圖中顯示的參考剖面B-B的剖面圖。第34A和34B圖中顯示的結構相似與第26A和26B圖所示的結構相比，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。代替鰭58A和鰭58B(第26A和26B圖)，第34A和34B圖中所示的結構包括奈米結構134，使得替代閘極堆疊116的部分環繞奈米結構134。在一些實施例中，環繞奈米結構134的替代閘極堆疊116的部分通過間隔物 136與相鄰的磊晶源/汲極區102隔離。在一些實施例中，奈米結構134可使用與基板50相似的材料形成，在此不再贅述。在一些實施例中，奈米結構134和基板50包括相同的材料。在其他實施例中，奈米結構134和基板50包括不同的材料。間隔物136可包括例如氮化矽或氮氧化矽的材料，儘管可使用任何合適的材料，例如k值小於約3.5的低介電常數(低k)材料。
第35A和35B圖是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。第35A圖顯示沿著第1圖所示的參考剖面A-A的剖面圖。第35B圖顯示沿著第1圖所示的參考剖面B-B的剖面圖。第35A和35B圖所示的結構相似與第27A和27B圖所示的結構相比，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。代替鰭58A和鰭58B(第27A和27B圖)，第35A和35B圖中所示的結構包括奈米結構134，使得替代閘極堆疊116的部分環繞奈米結構134。在一些實施例中，環繞奈米結構134的替代閘極堆疊116的部分通過間隔物136與相鄰的磊晶源/汲極區102隔離。在一些實施例中，奈米結構134可使用與基板50相似的材料形成，在此不再贅述。在一些實施例中，奈米結構134和基板50包括相同的材料。在其他實施例中，奈米結構134和基板50包括不同的材料。間隔物136可包括例如氮化矽或氮氧化矽的材料，儘管可使用任何合適的材料，例如k值小於約3.5的低介電常數(低k)材料。
第36A和36B圖是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。第36A圖顯示沿第1圖中顯示的參考剖面A-A的剖面圖。第36B圖顯示沿第1圖中顯示的參考剖面B-B的剖面圖。第36A和36B圖中顯示的結構相似與第28A和28B圖所示的結構相比，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。代替鰭58A和鰭58B(第28A和28B圖)，第36A和36B 圖中所示的結構包括奈米結構134，使得替代閘極堆疊116的部分環繞奈米結構134。在一些實施例中，環繞奈米結構134的替代閘極堆疊116通的部分過間隔物136與相鄰的磊晶源/汲極區102隔離。在一些實施例中，奈米結構134可使用與基板50相似的材料形成，在此不再贅述。在一些實施例中，奈米結構134和基板50包括相同的材料。在其他實施例中，奈米結構134和基板50包括不同的材料。間隔物136可包括例如氮化矽或氮氧化矽的材料，儘管可使用任何合適的材料，例如k值小於約3.5的低介電常數(低k)材料。
第37A和37B圖是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。第37A圖顯示沿著第1圖所示的參考剖面A-A的剖面圖。第37B圖顯示沿著第1圖所示的參考剖面B-B的剖面圖。第37A和37B圖所示的結構相似與第29A和29B圖中所示的結構相比，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。代替鰭58A和鰭58B(第29A和29B圖)，第37A和37B圖中所示的結構包括奈米結構134，使得替代閘極堆疊116的部分環繞奈米結構134。在一些實施例中，環繞奈米結構134的替代閘極堆疊116的部分通過間隔物136與相鄰的磊晶源/汲極區102隔離。在一些實施例中，奈米結構134可使用與基板50相似的材料形成，在此不再贅述。在一些實施例中，奈米結構134和基板50包括相同的材料。在其他實施例中，奈米結構134和基板50包括不同的材料。間隔物136可包括例如氮化矽或氮氧化矽的材料，儘管可使用任何合適的材料，例如k值小於約3.5的低介電常數(低k)材料。
第38A和38B圖是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。第38A圖顯示沿著第1圖所示的參考剖面A-A的剖面圖。第38B圖顯示沿著第1圖所示的參考剖面B-B的剖面圖。第38A和38B圖所示的結構相似與第30A 和30B圖所示的結構相比，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。代替鰭58A和鰭58B(第30A和30B圖)，第38A和38B圖中所示的結構包括奈米結構134，使得替代閘極堆疊116的部分環繞奈米結構134。在一些實施例中，環繞奈米結構134的替代閘極堆疊116通的部分過間隔物136與相鄰的磊晶源/汲極區102隔離。在一些實施例中，奈米結構134可使用與基板50相似的材料形成，在此不再贅述。在一些實施例中，奈米結構134和基板50包括相同的材料。在其他實施例中，奈米結構134和基板50包括不同的材料。間隔物136可包括例如氮化矽或氮氧化矽的材料，儘管可使用任何合適的材料，例如具有小於約3.5的k值的低介電常數(低k)材料。
第39A和39B圖是根據一些實施例的奈米結構場效電晶體裝置的剖面圖。第39A圖顯示沿著第1圖所示的參考剖面A-A的剖面圖。第39B圖顯示沿著第1圖所示的參考剖面B-B的剖面圖。第39A和39B圖所示的結構相似與第31A和31B圖所示的結構相比，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。代替鰭58A和鰭58B(第31A和31B圖)，第39A和39B圖中所示的結構包括奈米結構134，使得替代閘極堆疊116的部分環繞奈米結構134。在一些實施例中，環繞奈米結構134的替代閘極堆疊116的部分通過間隔物136與相鄰的磊晶源/汲極區102隔離。在一些實施例中，奈米結構134可使用與基板50相似的材料形成，在此不再贅述。在一些實施例中，奈米結構134和基板50包括相同的材料。在其他實施例中，奈米結構134和基板50包括不同的材料。間隔物136可包括例如氮化矽或氮氧化矽的材料，儘管可使用任何合適的材料，例如k值小於約3.5的低介電常數(低k)材料。
第40A和40B圖是根據一些實施例的奈米結構場效電晶體裝置的 剖面圖。第40A圖顯示沿第1圖中顯示的參考剖面A-A的剖面圖。第40B圖顯示沿第1圖中顯示的參考剖面B-B的剖面圖。第40A和40B圖中顯示的結構相似與第32A和32B圖中所示的結構相比，相同的特徵用相同的元件符號表示，並且在此不再重複對相同特徵的描述。代替鰭58A和鰭58B(第32A和32B圖)，第40A和40B圖中所示的結構包括奈米結構134，使得替代閘極堆疊116的部分環繞奈米結構134。在一些實施例中，環繞奈米結構134的替代閘極堆疊116的部分通過間隔物136與相鄰的磊晶源/汲極區102隔離。在一些實施例中，奈米結構134可使用與基板50相似的材料形成，在此不再贅述。在一些實施例中，奈米結構134和基板50包括相同的材料。在其他實施例中，奈米結構134和基板50包括不同的材料。間隔物136可包括例如氮化矽或氮氧化矽的材料，儘管可使用任何合適的材料，例如k值小於約3.5的低介電常數(低k)材料。
實施例可實現多個優點。通過使用如上所述的植入製程來形成具有無接縫頂部區域的混合鰭(例如第12圖中所示的混合鰭72A和72B)，用於在形成犧牲閘極(例如在第16A-16C圖中所示的虛置閘極)期間減少或消除了形成大顆粒的成核位置，並且減少或消除最終空隙的形成。
根據一個實施例，一種半導體裝置包括基板，在基板上方的第一隔離結構、在基板上方並延伸穿過第一隔離結構的第一鰭和第二鰭，以及延伸到第一隔離結構中並介於第一鰭和第二鰭之間的混合鰭。第一鰭的頂面和第二鰭的頂面在第一隔離結構的頂面之上。混合鰭的頂面在第一隔離結構的頂面之上。混合鰭包括上部區域和位於上部區域之下的下部區域。下部區域包括接縫。接縫的最頂部分位於第一鰭的頂面和第二鰭的頂面下方。在一個實施例中，混合鰭的上部區域具有非均勻的氮濃度，而混合鰭的下部區域具有均勻的氮濃 度。在一個實施例中，混合鰭的上部區域內的最大氮濃度大於均勻氮濃度。在一個實施例中，混合鰭的上部區域是無接縫區域。在一個實施例中，半導體裝置更包括沿第一鰭的側壁和頂面、第二鰭的側壁和頂面以及混合鰭的側壁和頂面延伸的閘極堆疊，其中閘極堆疊包括：沿著第一鰭的側壁和頂面、第二鰭的側壁和頂面以及混合鰭的側壁和頂面延伸的閘極介電層；以及在閘極介電層上方的閘極電極層。在一個實施例中，半導體裝置更包括第二隔離結構，第二隔離結構延伸穿過閘極堆疊並且物理接觸混合鰭，其中閘極介電層沿著第二隔離結構的側壁延伸並且物理接觸第二隔離結構的側壁。在一個實施例中，半導體裝置更包括第二隔離結構，第二隔離結構延伸穿過閘極堆疊並且物理接觸混合鰭，其中閘極電極層沿著第二隔離結構的側壁延伸並且物理接觸第二隔離結構的側壁。
根據另一個實施例，一種半導體裝置包括基板上方的第一隔離結構，在基板上方並延伸穿過第一隔離結構的第一鰭，延伸到第一鰭中的第一磊晶源/汲極區，以及延伸到鄰近第一鰭和第一磊晶源/汲極區的第一隔離結構中的混合鰭。第一鰭的頂面在第一隔離結構的頂面之上。混合鰭的頂面在第一隔離結構的頂面之上。混合鰭包括上部無接縫區域和位於上部無接縫區域之下的下部區域。上部無接縫區域具有第一化學元素的非均勻濃度。上部無接縫區域的底面在第一鰭的頂面之下。下部區域包括接縫。下部區域具有第一化學元素的均勻濃度。在一個實施例中，第一化學元素是氮、氬、碳或矽。在一個實施例中，第一化學元素的非均勻濃度具有類高斯分佈。在一個實施例中，混合鰭的頂面與第一鰭的頂面齊平。在一個實施例中，第一磊晶源/汲極區的最頂部分在接縫的最頂部分上方。在一個實施例中，混合鰭包括第一層，第一層具有第一 碳濃度；以及在第一層上方的第二層，第二層具有大於第一碳濃度的第二碳濃度。在一個實施例中，混合鰭的底面在第一鰭的底面之上。
根據又一實施例，一種半導體裝置的形成方法包括形成從基板的頂面延伸的第一鰭和第二鰭，以及在第一鰭和第二鰭之間的基板上方形成隔離區和混合鰭。形成隔離區和混合鰭包括在第一鰭、第二鰭和基板上毯覆沉積第一絕緣層，在第一絕緣層上毯覆沉積第二絕緣層，以及在第二絕緣層上毯覆沉積第三絕緣層。第一絕緣層包括第一絕緣材料。第二絕緣層包括不同於第一絕緣材料的第二絕緣材料。第三絕緣層過填充第一鰭和第二鰭之間的溝槽。第三絕緣層包括溝槽中的接縫。接縫在第一鰭的頂面和第二鰭的頂面上方延伸。第三絕緣層包括不同於第一絕緣材料的第三絕緣材料。形成隔離區和混合鰭還包括執行植入製程以將多個第一植入物植入到第三絕緣層中以在第三絕緣層中形成植入區，移除在第一鰭的頂面和第二鰭的頂面上方的第一絕緣層、第二絕緣層和第三絕緣層的多個部分，以暴露第一鰭的頂面和第二鰭的頂面，並且凹陷第一絕緣層，以使第一絕緣層在第一鰭的該頂面和二鰭的該頂面下方。植入區延伸至第一鰭的頂面和第二鰭的頂面下方。植入製程移除植入區域內的部分接縫。第二絕緣層和第三絕緣層的多個剩餘部分形成混合鰭。第一絕緣層的剩餘部分形成隔離區。在一個實施例中，半導體裝置的形成方法更包括在執行植入製程之前，回蝕刻第三絕緣層。在一個實施例中，第一植入物是氮原子、氬原子、碳原子、矽原子或上述之組合。在一個實施例中，半導體裝置的形成方法更括在移除在第一鰭的頂面和第二鰭的頂面之上的第一絕緣層、第二絕緣層和第三絕緣層的多個部分之前，在第三絕緣層上方形成第四絕緣層。在一個實施例中，第一絕緣材料是氧化物材料。在一個實施例中，第二絕緣材料是具有第 一碳濃度的碳氮化矽，並且第二絕緣材料是具有大於第一碳濃度的第二碳濃度的碳氮化矽。
以上概述數個實施例之特徵，以使所屬技術領域中具有通常知識者可更加理解本揭露實施例的觀點。所屬技術領域中具有通常知識者應理解，可輕易地以本揭露實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在所屬技術領域中具有通常知識者也應理解，此類均等的結構並無悖離本揭露的精神與範圍，且可在不違背本揭露之精神和範圍下，做各式各樣的改變、取代和替換。
50:基板
50A:第一區域
50B:第二區域
50N:n型區域
50P:p型區域
58A,58B:鰭
62,64:絕緣材料
66:接縫
72A,72B:混合鰭
74:淺溝槽隔離區
108:隔離區
112:閘極介電層
114:閘極電極
116:替代閘極堆疊
122:閘極遮罩
124:第二層間介電質
126:閘極接觸
G1,G3:鰭組

Claims (10)

  1. 一種半導體裝置，包括：一基板；一第一隔離結構，在該基板上方；一第一鰭和一第二鰭，在該基板上方並且延伸穿過該第一隔離結構，該第一鰭的一頂面和該第二鰭的一頂面在該第一隔離結構的一頂面之上；以及一混合鰭，延伸至該第一隔離結構並介於該第一鰭與該第二鰭之間，該混合鰭的一頂面在該第一隔離結構的該頂面之上，其中混合鰭包括：一上部區域，其中該混合鰭的該上部區域的一第一化學元素的一濃度具有類高斯分佈；以及一下部區域，在該上部區域之下，該下部區域包括一接縫，該接縫的一最頂部分位於該第一鰭的該頂面和該第二鰭的該頂面下方。
  2. 如請求項1之半導體裝置，其中該混合鰭的該上部區域具有一非均勻氮濃度，並且該混合鰭的該下部區域具有一均勻氮濃度。
  3. 如請求項2之半導體裝置，其中該混合鰭的該上部區域內的一最大氮濃度大於該均勻氮濃度。
  4. 如請求項1或2之半導體裝置，其中該混合鰭的該上部區域是一無接縫區域。
  5. 一種半導體裝置，包括：一第一隔離結構，在一基板上方；一第一鰭，在該基板上方並且延伸穿過該第一隔離結構，該第一鰭的一頂面在該第一隔離結構的一頂面之上； 一第一磊晶源/汲極區，延伸到該第一鰭中；一混合鰭，延伸到與該第一鰭和該第一磊晶源/汲極區相鄰的該第一隔離結構中，該混合鰭的一頂面在該第一隔離結構的該頂面之上，其中該混合鰭包括：一上部無接縫區域，該上部無接縫區域具有一第一化學元素的一非均勻濃度，該上部無接縫區域的一底面在該第一鰭的該頂面之下；以及一下部區域，在該上部無接縫區域之下，該下部區域包括一接縫，該下部區域具有該第一化學元素的一均勻濃度。
  6. 如請求項5之半導體裝置，其中該第一化學元素為氮、氬、碳或矽。
  7. 如請求項5或6之半導體裝置，其中該混合鰭包括：一第一層，該第一層具有一第一碳濃度；以及一第二層，在該第一層上方，該第二層具有大於該第一碳濃度的一第二碳濃度。
  8. 一種半導體裝置的形成方法，包括：形成從一基板的一頂面延伸的一第一鰭和一第二鰭；以及在該第一鰭和該第二鰭之間的該基板上方形成一隔離區和一混合鰭，其中形成該隔離區和該混合鰭包括：在該第一鰭、該第二鰭和該基板上方毯覆沉積一第一絕緣層，其中第一絕緣層包括一第一絕緣材料；在該第一絕緣層上毯覆沉積一第二絕緣層，其中該第二絕緣層包括不同於該第一絕緣材料的一第二絕緣材料；在該第二絕緣層上毯覆沉積一第三絕緣層，該第三絕緣層過填充該第一 鰭和該第二鰭之間的一溝槽，該第三絕緣層包括該溝槽中的一接縫，該接縫在該第一鰭的一頂面和該第二鰭的一頂面上方延伸，其中該第三絕緣層包括不同於該第一絕緣材料的一第三絕緣材料；進行一植入製程以將多個第一植入物植入到該第三絕緣層中，以在該第三絕緣層中形成一植入區，該植入區延伸至該第一鰭的該頂面和該第二鰭的該頂面下方，該植入製程移除該植入區內的部分該接縫；移除該第一鰭的該頂面和該第二鰭的該頂面上方的該第一絕緣層、該第二絕緣層和該第三絕緣層的多個部分，以暴露該第一鰭的該頂面和該第二鰭的該頂面，該第二絕緣層和該第三絕緣層的多個剩餘部分形成該混合鰭；以及凹陷該第一絕緣層，以使該第一絕緣層在該第一鰭的該頂面和該第二鰭的該頂面下方，該第一絕緣層的一剩餘部分形成該隔離區。
  9. 如請求項8之半導體裝置的形成方法，更包括在執行該植入製程之前，回蝕刻該第三絕緣層。
  10. 如請求項8或9之半導體裝置的形成方法，更包括在移除在該第一鰭的頂面和該第二鰭的頂面之上的該第一絕緣層、該第二絕緣層和該第三絕緣層該些部分之前，在第三絕緣層上方形成一第四絕緣層。
TW111134839A 2021-11-04 2022-09-15 半導體裝置及其形成方法 TWI844951B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163275529P 2021-11-04 2021-11-04
US63/275,529 2021-11-04
US17/581,611 US20230135509A1 (en) 2021-11-04 2022-01-21 Hybrid Fin Structure of Semiconductor Device and Method of Forming Same
US17/581,611 2022-01-21

Publications (2)

Publication Number Publication Date
TW202320224A TW202320224A (zh) 2023-05-16
TWI844951B true TWI844951B (zh) 2024-06-11

Family

ID=85292402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111134839A TWI844951B (zh) 2021-11-04 2022-09-15 半導體裝置及其形成方法

Country Status (3)

Country Link
US (1) US20230135509A1 (zh)
CN (1) CN115732417A (zh)
TW (1) TWI844951B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201729242A (zh) * 2015-11-12 2017-08-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW202025297A (zh) * 2018-08-31 2020-07-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US20210091075A1 (en) * 2019-09-23 2021-03-25 Intel Corporation Self-aligned gate endcap (sage) architectures without fin end gap

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220359517A1 (en) * 2021-05-05 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor Isolation Regions and Methods of Forming the Same
US11948840B2 (en) * 2021-08-31 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Protective layer over FinFET and method of forming same
US20230282524A1 (en) * 2022-03-04 2023-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and methods of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201729242A (zh) * 2015-11-12 2017-08-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW202025297A (zh) * 2018-08-31 2020-07-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US20210091075A1 (en) * 2019-09-23 2021-03-25 Intel Corporation Self-aligned gate endcap (sage) architectures without fin end gap

Also Published As

Publication number Publication date
US20230135509A1 (en) 2023-05-04
TW202320224A (zh) 2023-05-16
CN115732417A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
TWI813775B (zh) 半導體裝置及其製造方法
TWI802950B (zh) 半導體裝置的形成方法
KR102549861B1 (ko) 반도체 디바이스의 콘택 플러그 구조물 및 그 형성 방법
US20220293731A1 (en) Semiconductor Device and Method
TWI764541B (zh) 半導體元件及其形成方法
TW202322399A (zh) 半導體裝置及其製造方法
US20220344508A1 (en) Semiconductor device and method
TWI844951B (zh) 半導體裝置及其形成方法
US12021116B2 (en) Semiconductor gates and methods of forming the same
TWI821698B (zh) 半導體元件及其製造方法
TWI767569B (zh) 半導體裝置及其形成方法
KR102717435B1 (ko) 트랜지스터 격리 영역들 및 그 형성 방법들
US20230043635A1 (en) Semiconductor device and method
TWI840770B (zh) 半導體裝置及其製造方法
TWI807817B (zh) 半導體裝置及其形成方法
KR102454025B1 (ko) 게이트 전극 퇴적 및 게이트 전극 퇴적에 의해 형성되는 구조체
TWI795774B (zh) 填充結構及其製造方法
US20230299136A1 (en) Semiconductor device and method
US20230260836A1 (en) Contact features of semiconductor device and method of forming same
US20230260832A1 (en) Semiconductor Devices and Methods
US20230223302A1 (en) Contact features of semiconductor device and method of forming same
KR20230127180A (ko) 핀펫 디바이스 및 이의 형성 방법
TW202310418A (zh) 半導體裝置
CN116779545A (zh) 外延下隔离结构
CN116722009A (zh) 半导体装置及方法