TWI842505B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI842505B
TWI842505B TW112116038A TW112116038A TWI842505B TW I842505 B TWI842505 B TW I842505B TW 112116038 A TW112116038 A TW 112116038A TW 112116038 A TW112116038 A TW 112116038A TW I842505 B TWI842505 B TW I842505B
Authority
TW
Taiwan
Prior art keywords
layer
gate
protective
gate electrode
semiconductor device
Prior art date
Application number
TW112116038A
Other languages
English (en)
Inventor
周政偉
林永豐
林鑫成
吳修銘
Original Assignee
世界先進積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世界先進積體電路股份有限公司 filed Critical 世界先進積體電路股份有限公司
Priority to TW112116038A priority Critical patent/TWI842505B/zh
Application granted granted Critical
Publication of TWI842505B publication Critical patent/TWI842505B/zh

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本發明實施例提供半導體裝置及其形成方法。半導體裝置包括基板、緩衝層、通道層、阻障層以及閘極結構。緩衝層位於基板上;通道層位於緩衝層上;阻障層位於通道層上;閘極結構設置於阻障層上,閘極結構包括閘極層、閘極電極層、第一保護圖案層以及第二保護間隔物。閘極電極層部分覆蓋閘極層;第一保護圖案層完全覆蓋閘極電極層的第一頂面;第二保護間隔物覆蓋閘極電極層的第一側面、第一保護圖案層的第二側面以及未被閘極電極層覆蓋的部分閘極層,第二保護間隔物與閘極層之間的第一界面和閘極電極層與閘極層之間的第二界面共平面。

Description

半導體裝置及其形成方法
本發明是關於半導體裝置及其形成方法,特別是關於高電子遷移率電晶體裝置及其形成方法。
氮化鎵系(GaN-based)半導體材料具有許多優秀的材料特性,例如:高抗熱性、寬能隙(band-gap)、高電子飽和速率、及較佳的散熱性等等。氮化鎵系半導體材料適用於高頻操作及高溫環境。近年來,氮化鎵系半導體材料已應用於快速充電設備、無線通訊基地台供電模組、電動車相關組件、或其他具有異質界面結構的高電子遷移率電晶體(high electron mobility transistor,HEMT)的裝置。
高電子遷移率電晶體又稱為異質結構場效電晶體(heterostructure FET,HFET)或調變摻雜場效電晶體(modulation-doped FET,MODFET),其中包括不同能隙(energy gap)的半導體材料,在鄰近的不同半導體材料之界面處會產生二維電子氣(two dimensional electron gas,2DEG)層。高電子遷移率電晶體在製程期間可能會受到製程的影響,導致電性表現或均勻度變差。因此,發展出可進一步改善高電子遷移率電晶體元件的效能及可靠度的結構仍為目前業界致力研究的課題之一。
本發明一些實施例提供一種半導體裝置。半導體裝置包括基板、緩衝層、通道層、阻障層以及閘極結構。緩衝層位於基板上;通道層位於緩衝層上;阻障層位於通道層上;閘極結構設置於阻障層上,閘極結構包括閘極層、閘極電極層、第一保護圖案層以及多個第二保護間隔物。閘極電極層部分覆蓋閘極層;第一保護圖案層完全覆蓋閘極電極層的第一頂面;第二保護間隔物覆蓋閘極電極層的多個第一側面、第一保護圖案層的多個第二側面以及未被閘極電極層覆蓋的部分閘極層,其中第二保護間隔物與閘極層之間的第一界面和閘極電極層與閘極層之間的第二界面共平面。
本發明一些實施例提供一種半導體裝置的形成方法。半導體裝置的形成方法包括提供基板;於基板上依序形成緩衝層、通道層以及阻障層;於阻障層上依序形成閘極材料層以及閘極電極材料層;於閘極電極材料層上形成第一保護材料層;進行圖案化製程,移除部分第一保護材料層以及部分閘極電極材料層,直到閘極材料層的頂面暴露出來為止,以形成覆蓋部分閘極材料層的第一保護圖案層以及閘極電極層;全面性形成第二保護材料層;移除第一保護圖案層上以及未被第一保護圖案層覆蓋的閘極材料層上的第二保護材料層,以形成覆蓋閘極電極層和第一保護圖案層的多個側面的多個第二保護間隔物;進行蝕刻製程,移除未被第一保護圖案層以及第二保護間隔物覆蓋的閘極材料層,以形成閘極層;以及於第一保護圖案層以及第二保護間隔物上直接形成第一層間介電層。
以下參照本發明實施例之圖式以更全面地闡述本揭露。然而,本揭露亦可以各種不同的實施方式實現,而不應限於本文中所述之實施例。圖式中的層與區域的厚度可能會為了清楚起見而放大,並且在各圖式中相同或相似之參考號碼表示相同或相似之元件。
以下提供了各種不同的實施例或範例,用於實施所提供的半導體結構之不同元件。敘述中若提及第一部件形成於第二部件之上,可能包括形成第一和第二部件直接接觸的實施例,也可能包括額外的部件形成於第一和第二部件之間,使得第一和第二部件不直接接觸的實施例。另外,本發明實施例可能在許多範例中使用重複的元件符號。這些重複僅是為了簡化和清楚的目的,而非代表所討論各種實施例及/或配置之間有特定的關係。
第1圖為本發明一些實施例之半導體裝置500A的剖面示意圖。在一些實施例中,半導體裝置500A包括高電子遷移率電晶體(high electron mobility transistor,HEMT)。如第1圖所示,半導體裝置500A包括基板200、緩衝層202、通道層204、阻障層206以及閘極結構220。
在一些實施例中,基板200可包括:元素半導體,包括矽或鍺;化合物半導體,包括砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)及/或銻化銦(InSb);合金半導體,包括矽鍺合金、磷砷鎵合金、砷鋁銦合金、砷鋁鎵合金、砷銦鎵合金、磷銦鎵合金及/或磷砷銦鎵合金、或上述材料之組合。
在一些實施例中,基板200可為絕緣體上覆半導體(semiconductor on insulator)基板,例如:絕緣體上覆矽(silicon on Insulator,SOI)或絕緣體上覆矽鍺(silicon germanium on insulator,SGOI)。在另一些實施例中,基板200可為陶瓷基板,例如氮化鋁(AlN)基板、碳化矽(SiC)基板、氧化鋁(Al2O3)基板(或稱為藍寶石(sapphire)基板)、玻璃基板、或其他類似的基板。在一些實施例中,基板200可包括陶瓷基材及分別設置於陶瓷基材的上下表面的一對阻隔層,其中陶瓷基材可包括陶瓷材料,而陶瓷材料包括金屬無機材料。舉例來說,陶瓷基材可包括:碳化矽、氮化鋁、藍寶石基材、或其他合適的材料。上述藍寶石基材可為氧化鋁。在一些實施例中,位於陶瓷基材上下表面的阻隔層可包括單一或多層的絕緣材料層以及/或其他合適的材料層,例如半導體層。絕緣材料層可為氧化物、氮化物、氮氧化物、或其他合適的絕緣材料。半導體層可為多晶矽。阻隔層可防止陶瓷基材的擴散,並且也可阻隔陶瓷基材與其他膜層或製程機台相互作用。在一些實施例中,阻隔層也可密封(encapsulate)陶瓷基材。此時,阻隔層不僅覆蓋陶瓷基材的上下表面,更覆蓋陶瓷基材的兩側表面。
如第1圖所示,緩衝層202位於基板200的頂面200T上。由於基板200的晶格或熱膨脹係數可能與上方部件(例如通道層204)不同,基板200與上方部件的界面處或界面處附近可能產生應變(strain),容易形成裂縫或翹曲等缺陷。因此,位於基板200上的緩衝層202可減緩形成於緩衝層202上方的部件(例如通道 層204)之應變,防止缺陷形成於上方的部件中。在一些實施例中,緩衝層202的材料可包括III-V族化合物半導體材料,例如III族氮化物。舉例來說,緩衝層202的材料可包括:氮化鋁(AlN)、氮化鎵(GaN)、氮化鋁鎵(AlxGa1-xN,其中0<x<1)、氮化鋁銦(AlInN)、上述之組合、或其他類似的材料,在一些實施例中,可通過磊晶成長製程形成緩衝層202,例如:金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、其他合適的方法、或上述之組合。在一些實施例中,緩衝層202可為多層結構(圖未顯示)。舉例來說,緩衝層202可包括超晶格緩衝層及/或漸變式緩衝層,其中超晶格緩衝層設置於基板200上,漸變式緩衝層設置於超晶格緩衝層上,可以有效避免基板200內的差排(dislocation)進入上方部件,進一步提升上方的其他膜及/或層的結晶品質。
在一些實施例中,半導體裝置500A可選擇性包括位於基板200與緩衝層202之間的晶種層(圖未顯示)。晶種層可緩解基板200與上方成長的膜及/或層之間的晶格差異,以提升結晶品質。在一些實施例中,晶種層的材料可包括氮化鋁(AlN)、氮化鋁鎵(AlGaN)、其他合適的材料、或上述之組合。在一些實施例中,可通過例如化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)、其他合適的製程、或上述之組合形成具有單層或多層結構的晶種層。
通道層204位於緩衝層202上。一些實施例中,通 道層204的材料包括二元(binary)III-V族化合物半導體材料,例如III族氮化物。舉例來說,通道層204的材料包括氮化鎵(GaN)。在一些實施例中,可用n型摻質或p型摻質摻雜通道層204。在一些實施例中,可通過磊晶成長製程形成通道層204,例如:金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶(HVPE)、分子束磊晶(MBE)、液相磊晶(LPE)、其他合適的製程、或上述之組合。
阻障層206位於通道層204上。阻障層206的材料可包括三元(ternary)III-V族化合物半導體,例如III族氮化物。舉例來說,阻障層206的材料可為氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、或上述之組合。在另一些實施例中,阻障層206也可包括:氮化鎵(GaN)、氮化鋁(AlN)、砷化鎵(GaAs)、磷化鎵銦(GaInP)、砷化鋁鎵(AlGaAs)、磷化銦(InP)、砷化鋁銦(InAlAs)、砷化銦鎵(InGaAs)、其他合適的III-V族材料、或上述之組合。在一些實施例中,可用n型摻質或p型摻質摻雜阻障層206。在一些實施例中,阻障層206可由磊晶成長製程形成,例如:金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶(HVPE)、分子束磊晶(MBE)、液相磊晶(LPE)、其他合適的製程、或上述之組合。
根據本發明的一些實施例,通道層204與阻障層206包括相異的材料,兩者的界面處為異質接面(heterojunction)結構,由於通道層204與阻障層206的晶格不匹配,可能產生應力而導致壓電極化效應,且III族金屬(例如鋁(Al)、鎵(Ga)、或銦(In))與氮之鍵結的離子性較強,導致自發極化。藉由通道層204與阻障層206的異質材料的能隙差(energy gap)以及前述的壓電極化與自發極化效應,於通道層204與阻障層206之間的異質界面上形成了二維電子氣(two-dimensional electron gas,2DEG)(圖未顯示)。在一些實施例中,二維電子氣用以作為半導體裝置500A的導電載子。
閘極結構220設置於阻障層206上,且覆蓋部分阻障層206。在一些實施例中,閘極結構220包括閘極層208P、閘極電極層210P、第一保護圖案層212P以及多個第二保護間隔物218R。
閘極層208P位於部分阻障層206上,且與阻障層206接觸。如第1圖所示,閘極層208P可具有如第1圖所示的長方形剖面。在一些實施例中,閘極層208P具有頂面208PT以及彼此相對的側面208PS1、208PS2。閘極層208P的側面208PS1、208PS2連接閘極層208P的頂面208PT以及阻障層206。並且,閘極層208P的側面208PS1、208PS2的每一個可為沿方向110(實質垂直於基板200的頂面200T方向,且實質垂直於方向100,也可視為垂直方向)從閘極層208P的頂面208PT延伸至阻障層206的平面。在一些實施例中,閘極層208P的材料可包括p型摻雜的III-V族半導體,例如:氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷化銦(InP)、砷化鋁銦(InAlAs)、砷化銦鎵(InGaAs)、或其他III-V族半導體。在其他的實施例中,閘極層208P包括p型摻雜的II-VI族半導體,例如:硫化鎘(CdS)、碲化鎘(CdTe)、硫化鋅(ZnS)、或其他II-VI族半導體。在本實施例中,閘極層208P為p型摻雜的氮化鎵(舉例來說,閘極層208P可由具有不同摻質濃度的多個p型摻雜氮化鎵薄層構成)。在一些實施例中,可通過金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶(HVPE)、分子束磊晶(MBE)、上述之組合、或其他合適的方法及後續的圖案化製程形成閘極層208P。在一些實施例中,可對閘極層208P進行摻雜,舉例而言,摻質包括:鎂(Mg)、鋅(Zn)、鈣(Ca)、鈹(Be)、鍶(Sr)、鋇(Ba)、鐳(Ra)、碳(C)、銀(Ag)、金(Au)、鋰(Li)或鈉(Na),而使閘極層208P的導電類型為p型。
閘極電極層210P位於閘極層208P上。閘極電極層210P接觸且部分覆蓋閘極層208P的頂面208PT,使閘極電極層210P與閘極層208P之間的界面208TC位於閘極層208P的頂面208PT的中間部分。如第1圖所示,閘極電極層210P可具有頂面210T以及與頂面210T連接且彼此相對的側面210PS1、210PS2。在一些實施例中,閘極電極層210P的橫向長度L1小於閘極層208P的橫向長度L2。如第1圖所示,閘極電極層210P的側面210PS1、210PS2內縮於閘極層208P的側面208PS1、208PS2,以使閘極層208P的頂面208PT的周圍部分從閘極電極層210P暴露出來。換句話說,閘極電極層210P的側面210PS1、210PS2位於閘極層208P的頂面208PT的正上方。
在一些實施例中,閘極電極層210P的材料可包括金屬、金屬氮化物、金屬氧化物、金屬合金、其他合適的導電材料、或上述之組合形成的單層或多層結構、或上述之組合。舉例來說,金屬可包括金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、類似材料、上述之合金、或上述之組合。金屬合金可包括鎢化鈦(TiW)。金屬氮化物可包括:氮化鉬(MoN)、氮化鎢(WN)、氮化鈦(TiN)、氮化鉭(TaN)、氮化矽鉭(TaSiN)、氮碳化鉭(TaCN)、氮化鋁鈦(TiAlN)、或其他類似材料。在另一些實施例中,閘極電極層210P的導電材料可包括:矽化鎳(NiSi)、矽化鈷(CoSi)、碳化鉭(TaC)、鋁化鈦(TiAl)、或其他類似材料。在本實施例中,閘極電極層210P為氮化鈦(TiN)。
在一些實施例中,可通過沉積製程及後續的圖案化製程來形成閘極電極層210P。舉例來說,沉積製程可包括化學氣相沉積(CVD)、原子層沉積(ALD)、或物理氣相沉積(PVD)(例如濺鍍或蒸鍍)。
第一保護圖案層212P位於閘極電極層210P上。第一保護圖案層212P接觸且完全覆蓋閘極電極層210P的頂面210T。如第1圖所示,第一保護圖案層212P可具有頂面212T以及與頂面212T連接且彼此相對的側面212PS1、212PS2。在一些實施例中,閘極電極層210P的側面210PS1、210PS2在實質平行於方 向110的方向上對齊第一保護圖案層212P的相應的側面212PS1、212PS2。換句話說,第一保護圖案層212P的側面212PS1、212PS2在實質平行於方向110的方向上重疊閘極電極層210P的相應的側面210PS1、210PS2,且位於閘極層208P的頂面208PT的正上方。在一些實施例中,第一保護圖案層212P的材料可包括介電材料,例如氧化矽(SiO2)、碳化矽、氮化矽、氮氧化矽、碳氮化矽、碳氧化矽、碳氮氧化矽、四乙氧基矽烷(tetraethoxysilane,TEOS)氧化物、低介電常數介電材料(介電常數小於4)、氧化鋁、氮化鋁、其他合適的材料或上述之組合。在本實施例中,第一保護圖案層212P為氧化矽(SiO2)。
在一些實施例中,可通過沉積製程及後續的圖案化製程形成第一保護圖案層212P。舉例來說,沉積製程可包括:化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、高密度電漿化學氣相沉積(HDPCVD)、金屬有機化學氣相沈積(MOCVD)、遠端電漿化學氣相沉積(RPCVD)、電漿輔助化學氣相沉積(PECVD)、電鍍、其他合適的製程、或上述之組合。在一些實施例中,第一保護圖案層212P的厚度T1的範圍可在1nm與100nm之間,例如為40nm。
第二保護間隔物218R完全覆蓋且接觸閘極電極層210P的側面210PS1、210PS2以及第一保護圖案層212P的側面212PS1、212PS2。並且,第二保護間隔物218R覆蓋且接觸未被閘極電極層210P覆蓋的閘極層208P的部分頂面208PT,且使閘極層208P的側面208PS1、208PS2從第二保護間隔物218R完全暴露出來。第二保護間隔物218R與閘極層208P之間的界面208TE位於閘極層208P的頂面208PT的周圍部分(接近閘極層208P的側面208PS1、208PS2) 。在一些實施例中,每一個界面208TE均為平面。在一些實施例中,閘極電極層210P與第二保護間隔物218R接觸閘極層208P的頂面208PT的不同部分(例如頂面208PT的中間部分和周圍部分)。第二保護間隔物218R與閘極層208P之間的界面208TE相鄰閘極電極層210P與閘極層208P之間的界面208TC。並且,在一些實施例中,第二保護間隔物218R與閘極層208P之間的界面208TE和閘極電極層210P與閘極層208P之間的界面208TC共平面。
在一些實施例中,第一保護圖案層212P和第二保護間隔物218R可包括相同或類似的材料。在本實施例中,第一保護圖案層212P和第二保護間隔物218R皆為氧化矽(SiO 2)。在一些實施例中,可通過沉積製程(相同或類似於形成第一保護圖案層212P的沉積製程)及後續的非等向性蝕刻製程將第二保護間隔物218R自對準地形成於閘極電極層210P的側面210PS1、210PS2以及第一保護圖案層212P的側面212PS1、212PS2上。在本實施例中,用以形成第一保護圖案層212P和第二保護間隔物218R的沉積製程可為製程溫度較低(約200-450℃)的電漿輔助化學氣相沉積(PECVD)。在一些實施例中,第一保護圖案層212P在方向100(實質平行於基板200的頂面200T方向,也可視為橫向方向)上的橫向長度L1和第二保護間隔物218R的厚度T2決定閘極層208P在方向100(實質平行於基板200的頂面200T方向,也可視為橫向方向)上的橫向長度L2(意即橫向長度L1和2倍厚度T2的總合等於橫向長度L2)。在一些實施例中,第二保護間隔物218R在方向100上的厚度T2可大於或等於第一保護圖案層212P在方向110上的厚度T1。舉例來說,第二保護間隔物218R沿方向100的厚度T2的範圍可在20 nm與150 nm之間,例如為70 nm。
如第1圖所示,半導體裝置500A還包括設置於阻障層上206的層間介電層224。並且,層間介電層224完全覆蓋閘極結構220。層間介電層224接觸第一保護圖案層212P以及第二保護間隔物218R、閘極層208P的側面208PS1、208PS2以及未被閘極結構220覆蓋的阻障層206。並且,層間介電層224藉由第一保護圖案層212P以及第二保護間隔物218R與閘極電極層210P隔開。在一些實施例中,層間介電層224可包括介電材料,例如:氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(tetraethoxysilane,TEOS)氧化物、磷矽玻璃(phosphosilicate glass,PSG)、硼矽酸鹽玻璃(borosilicate glass,BSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG) 、未摻雜的矽酸鹽玻璃(undoped silicate glass,USG)、摻雜氟的矽酸鹽玻璃(fluorinated silicate glass,FSG)、有機矽酸鹽玻璃(organosilicate glasses,OSG)、低介電常數介電材料、及/或其他合適的介電材料、或上述之組合。前述低介電常數介電材料可包括(但不限於):氟化矽玻璃(fluorinated silica glass,FSG)、氫倍半矽氧烷(hydrogen silsesquioxane,HSQ)、摻雜碳的氧化矽、非晶質氟化碳(fluorinated carbon)、聚對二甲苯(parylene)、苯並環丁烯(bis-benzocyclobutenes,BCB)、聚醯亞胺(polyimide)、或上述之組合。在一些實施例中,可通過沉積製程來形成層間介電層224。舉例來說,沉積製程可包括:旋轉塗佈(spin-on coating)、化學氣相沉積(CVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、高密度電漿化學氣相沉積(HDPCVD)、其他合適的製程、或上述之組合。本實施例中,用以形成層間介電層224的沉積製程可為製程溫度較高(約600-1000℃)的低壓化學氣相沉積(LPCVD)。
如第1圖所示,半導體裝置500A還包括設置於部分層間介電層224上的導電圖案226。並且,導電圖案226完全覆蓋閘極結構220。在一些實施例中,導電圖案226可視為場板結構(field plate),其可用於分散閘極結構220的電場。在一些實施例中,導電圖案226與閘極電極層210P可包括相同或類似的材料及製程。
如第1圖所示,半導體裝置500A還包括位於層間介電層224和導電圖案226上的層間介電層228。層間介電層228全面性覆蓋層間介電層224以及導電圖案226。在一些實施例中,層間介電層224、228可包括相同或類似的材料及製程。在一些實施例中,第一保護圖案層212P和第二保護間隔物218R由第一介電材料形成,層間介電層224、228由不同於第一介電材料的第二介電材料形成。舉例來說,第一保護圖案層212P和第二保護間隔物218R可由氧化矽(SiO 2)形成,層間介電層224、228可由氮化矽(SiN)形成。
如第1圖所示,半導體裝置500A還包括源極部件230S以及汲極部件230D。源極部件230S以及汲極部件230D分別設置於層間介電層228上,且位於閘極結構220的相對的第一側220S1和第二側220S2。源極部件230S以及汲極部件230D分別貫穿層間介電層224、228以及阻障層206。並且,源極部件230S以及汲極部件230D分別延伸進入部分通道層204中且與通道層204接觸。在一些實施例中,源極部件230S更貫穿導電圖案226且與導電圖案226接觸以及電性連接。並且,汲極部件230D與導電圖案226沿方向100藉由層間介電層228彼此隔開。
在一些實施例中,源極部件230S以及汲極部件230D的材料可包括例如金屬材料的導電材料形成的單層或多層結構。舉例來說,金屬材料可包括金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、氮化鈦(TiN)或上述之組合。在一些實施例中,導電圖案226由第一導電材料形成,源極部件230S以及汲極部件230D由不同於第一導電材料的第二導電材料形成。舉例來說,導電圖案226可由氮化鈦(TiN)形成,源極部件230S以及汲極部件230D可由金(Au)或銅(Cu)形成。
第2圖為本發明一些實施例之半導體裝置500B的剖面示意圖,圖中與第1圖相同或相似之元件符號表示相同或相似之元件。如第2圖所示,半導體裝置500B與半導體裝置500A的不同處為半導體裝置500B在未被第一保護圖案層212P以及第二保護間隔物218R覆蓋的阻障層206上有閘極層208P的殘留部分208PR,而半導體裝置500A在未被第一保護圖案層212P以及第二保護間隔物218R覆蓋的阻障層206上不存在閘極層208P的殘留部分。在一些實施例中,閘極層208P的殘留部分208PR包括高低起伏不平整的薄膜或者島狀(在第2圖中的殘留部分208PR以高低起伏不平整的薄膜做為示例)。在一些實施例中,閘極層208P的殘留部分208PR的厚度T3的範圍大於0 nm且小於15 nm,例如為8 nm。
第3至10圖為形成第1圖所示的本發明的一些實施例之半導體裝置500A的中間階段的剖面示意圖。如第3圖所示,提供基板200。接著,進行數道磊晶成長製程,於基板200的頂面200T上依序形成緩衝層202、通道層204以及阻障層206。
請再參考第3圖,接著,於阻障層206上依序形成閘極材料層208以及閘極電極材料層210。可進行磊晶成長製程,於阻障層206上形成閘極材料層208。在一些實施例中,可在相同的沉積腔室中原位(in-situ)沉積緩衝層202、通道層204、阻障層206以及閘極材料層208。之後,可進行沉積製程,於閘極材料層208上形成閘極電極材料層210。
請再參考第3圖,接著,可進行沉積製程,於閘極電極材料層210上形成第一保護材料層212。在一些實施例中,第一保護材料層212可包括介電材料,例如氧化矽(SiO2)、碳化矽、氮化矽、氮氧化矽、碳氮化矽、碳氧化矽、碳氮氧化矽、四乙氧基矽烷(tetraethoxysilane,TEOS)氧化物、低介電常數介電材料(介電常數小於4)、其他合適的材料或前述之組合。在本實施例中,第一保護材料層212為氧化矽(SiO2)層。在一些實施例中,第一保護材料層212的厚度T1的範圍可在1nm與100nm之間,例如為40nm。
接著,如第4-6圖所示,進行圖案化製程,移除部分第一保護材料層212以及閘極電極材料層210,以形成覆蓋部分閘極電極材料層210的第一保護圖案層212P以及閘極電極層210P。在一些實施例中,圖案化製程包括微影製程和後續的蝕刻製程300(第5圖)。以下分別用第4-6圖說明上述圖案化製程的各個步驟。
如第4圖所示,於第一保護材料層212上形成部分覆蓋第一保護材料層212的遮罩圖案214。在一些實施例中,可通過微影製程形成例如光阻的遮罩圖案214。在另一些實施例中,遮罩圖案214可為硬遮罩,例如氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、類似的材料或前述之組合。在一些實施例中,可以藉由旋轉塗佈(spin-on coating)、物理氣相沉積(PVD)、化學氣相沉積(CVD)、其他合適的製程、或上述之組合來形成上述遮罩圖案214。
接著,如第5圖所示,進行蝕刻製程300,移除未被遮罩圖案214覆蓋的第一保護材料層212以及閘極電極材料層210,直到閘極材料層208的頂面208T暴露出來為止,以形成第一保護圖案層212P以及閘極電極層210P。在一些實施例中,蝕刻製程300停止在閘極材料層208的頂面208T(未移除任何閘極材料層208),可增加後續形成的閘極層208P(第1圖)的均勻度且可避免損傷閘極層208P。在一些實施例中,蝕刻製程300包括乾蝕刻、濕蝕刻或上述之組合。舉例來說,蝕刻製程300可包括反應性離子蝕刻(reactive ion etch, RIE)、感應耦合式電漿(inductively-coupled plasma, ICP)蝕刻、中子束蝕刻(neutral beam etch, NBE)、電子迴旋共振式(electron cyclotron resonance, ERC)蝕刻、其他適當的蝕刻製程、或上述之組合。在一些實施例中,進行圖案化製程之後,閘極電極層210P與閘極材料層208之間的界面208TC與閘極材料層208的頂面208T共平面。
接著,如第6圖所示,從第一保護圖案層212P移除遮罩圖案214。在一些實施例中,可通過光阻去除製程移除遮罩圖案214。
接著,如第7圖所示,可進行沉積製程,全面性形成第二保護材料層218。第二保護材料層218覆蓋第一保護圖案層212P的頂面212T和相對的側面212PS1、212PS2、閘極電極層210P的相對的側面210PS1、210PS2以及未被第一保護圖案層212P和閘極電極層210P覆蓋的閘極材料層208。
接著,如第8圖所示,進行蝕刻製程302,移除第一保護圖案層212P上以及未被第一保護圖案層212P覆蓋的閘極材料層208上的第二保護材料層218(第7圖),直到第一保護圖案層212P的頂面212T以及未被第一保護圖案層212P覆蓋的閘極材料層208的頂面208T暴露出來為止,以自對準形成覆蓋閘極電極層210P的側面210PS1、210PS2和第一保護圖案層212P的側面212PS1、212PS2的第二保護間隔物218R。在一些實施例中,蝕刻製程302包括回蝕刻的非等向性蝕刻,例如為乾蝕刻。在一些實施例中,進行蝕刻製程302之後,閘極電極層210P與閘極材料層208之間的界面208TC和第二保護間隔物218R與閘極材料層208之間的界面208TE共平面。
接著,如第9圖所示,使用第一保護圖案層212P和第二保護間隔物218R做為蝕刻遮罩,進行蝕刻製程304,完全移除未被第一保護圖案層212P和第二保護間隔物218R覆蓋的閘極材料層208(第7圖),直到未被第一保護圖案層212P和第二保護間隔物218R覆蓋的阻障層206的頂面206T暴露出來為止,以形成閘極層208P。進行蝕刻製程304之後,第二保護間隔物218R的外側面218RS1、218RS2對齊閘極層208P相應的側面208PS1、208PS2,且使閘極層208P的相對側面208PS1、208PS2從第二保護間隔物218R完全暴露出來。並且,閘極層208P、閘極電極層210P、第一保護圖案層212P以及第二保護間隔物218R形成閘極結構220。在一些實施例中,蝕刻製程304包括非等向性蝕刻,例如為乾蝕刻。
接著,如第10圖所示,可進行沉積製程,於第一保護圖案層212P以及第二保護間隔物218R上直接形成層間介電層224。層間介電層224為全面性形成,其完全覆蓋閘極結構220並延伸至阻障層206的頂面206T上。並且,層間介電層224通過第一保護圖案層212P以及第二保護間隔物218R與閘極電極層210P隔開。
在一些實施例中,閘極電極層210P的頂面210T與其正上方的層間介電層224的上表面224T1之間具有距離T4(意即閘極電極層210P的頂面210T正上方的第一保護圖案層212P和層間介電層224的總厚度)。並且,位於閘極結構220兩側的阻障層206的頂面206T與其正上方的層間介電層224的上表面224T2之間具有距離T5(意即位於閘極結構220兩側的阻障層206的頂面206T的正上方的層間介電層224的厚度)。在一些實施例中,距離T4大於距離T5,且距離T5等於層間介電層224的厚度。
接著,如第1圖所示,可進行沉積及後續的圖案化製程,於部分層間介電層224上形成導電圖案226。導電圖案226完全覆蓋閘極結構220。之後,可進行沉積製程,全面性形成層間介電層228。層間介電層228完全覆蓋層間介電層224以及導電圖案226。
請再參考第1圖,然後,可進行圖案化製程,於閘極結構220的第一側220S1形成貫穿層間介電層228、導電圖案226以及層間介電層224的源極接觸孔230SC,且於閘極結構220的第二側220S2形成貫穿層間介電層228以及層間介電層224的汲極接觸孔230DC。並且,源極接觸孔230SC以及汲極接觸孔230DC分別延伸進入部分通道層204中。
請再參考第1圖,接著,可進行沉積製程,將導電材料(圖未顯示)填充源極接觸孔230SC和汲極接觸孔230DC。之後,可進行圖案化製程,移除層間介電層228上的部分導電材料,分別於源極接觸孔230SC和汲極接觸孔230DC中形成源極部件230S以及汲極部件230D。源極部件230S以及汲極部件230D分別貫穿層間介電層228、224以及阻障層206且接觸通道層204,且源極部件230S更貫穿導電圖案226。在一些實施例中,源極部件230S以及汲極部件230D與通道層204歐姆接觸(ohmic contact)。經過上述製程之後,形成本發明一些實施例之半導體裝置500A。
第11、12圖為形成第2圖所示的本發明的一些實施例之半導體裝置500B的中間階段的剖面示意圖,圖中與第3-10圖相同或相似之元件符號表示相同或相似之元件。
首先,進行相同或類似於第3-8圖所示的製程,於閘極材料層208(第8圖)上形成閘極電極層210P、第一保護圖案層212P以及第二保護間隔物218R。接著,如第11圖所示,使用第一保護圖案層212P和第二保護間隔物218R做為蝕刻遮罩,進行蝕刻製程306。在一些實施例中,蝕刻製程306部分移除未被第一保護圖案層212P和第二保護間隔物218R覆蓋的閘極材料層208(第8圖)。因此,進行蝕刻製程306之後,形成被第一保護圖案層212P和第二保護間隔物218R覆蓋的閘極層208P,且在未被第一保護圖案層212P和第二保護間隔物218R覆蓋的阻障層206上殘留有閘極材料層208(第8圖)的殘留部分208PR。在一些實施例中,殘留部分208PR沿方向110具有厚度T3。在一些實施例中,厚度T3的範圍大於0 nm且小於15 nm,例如為8 nm。在一些實施例中,蝕刻製程306包括非等向性蝕刻,例如為乾蝕刻。
接著,如第12圖所示,進行相同或類似於第10圖所示的製程,全面性形成層間介電層224。層間介電層224完全覆蓋閘極結構220並延伸至閘極材料層208(第8圖)的殘留部分208PR(第11圖)上。在一些實施例中,殘留部分208PR的表面可能並非為平整表面,而是呈現高低起伏。如第12圖所示,閘極層208P、閘極電極層210P、第一保護圖案層212P以及第二保護間隔物218R形成閘極結構220。
接著,如第2圖所示,可進行沉積及後續的圖案化製程,於部分層間介電層224上形成導電圖案226。之後,可進行沉積製程,全面性形成層間介電層228。
請再參考第2圖,然後,可進行圖案化製程,於閘極結構220的第一側220S1形成貫穿層間介電層228、導電圖案226以及層間介電層224的源極接觸孔230SC,且於閘極結構220的第二側220S2形成貫穿層間介電層228以及層間介電層224的汲極接觸孔230DC。
接著,可進行沉積製程及後續的圖案化製程,分別於源極接觸孔230SC和汲極接觸孔230DC中形成源極部件230S以及汲極部件230D。經過上述製程之後,形成本發明一些實施例之半導體裝置500B。
本發明實施例提供例如為高電子遷移率電晶體(HEMT)裝置的半導體裝置及其形成方法。在一些實施例中,在通過較高溫的沉積製程(例如為低壓化學氣相沉積(LPCVD))形成第一層間介電層(層間介電層224)之前,通過較低溫的沉積製程(例如為電漿輔助化學氣相沉積(PECVD))於半導體裝置的閘極結構的閘極電極層上形成第一保護圖案層和第二保護間隔物。在一些實施例中,例如為氧化矽的第一保護圖案層和第二保護間隔物在進行形成例如為氮化矽的第一層間介電層(層間介電層224)之前完全包圍閘極電極層的頂面和側面,且將閘極電極層與其上的第一層間介電層(層間介電層224)隔開。並且,在形成第一保護圖案層和第二保護間隔物的沉積製程期間,由於製程溫度較低,閘極電極層與第一保護圖案層和第二保護間隔物接觸的表面不易受到製程影響。在後續進行形成第一層間介電層的高溫沉積製程時,第一保護圖案層和第二保護間隔物的形成可維持閘極電極層的介面狀態且維持閘極電極層的表面平整,且可進一步避免閘極電極層接觸例如為氮化矽的第一層間介電層,因而可防止在進行後續的高溫製程時。因閘極電極層與第一層間介電層之間界面產生高應力而導致閘極電極層破裂(crack)或剝離(peeling),影響最終形成的半導體裝置的電性及可靠度。
此外,在一些實施例中,半導體裝置通過不同的沉積製程及圖案化製程形成做為場板結構的導電圖案和與通道層歐姆接觸的源極部件以及汲極部件。並且,導電圖案在形成第二層間介電層(層間介電層228)之前形成,源極部件以及汲極部件在形成層間介電層之後形成,且使源極部件垂直(沿方向110)貫穿導電圖案,可避免習知半導體裝置使用同一導電材料層同時形成相連無界面的場板結構和源/汲極部件,導致源/汲極部件在尖端處因電場集中而穿過層間介電層造成與閘極電極層的短路問題。並且,以不同導電材料層分開形成的導電圖案(場板結構)與源極部件、汲極部件可改善源極部件、汲極部件的接觸電阻(contact resistance,Rc)以及製程窗口(process window)。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可做些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100,110:方向
200:基板
200T,206T,208PT,208T,210T,212T:頂面
202:緩衝層
204:通道層
206:阻障層
208:閘極材料層
208P:閘極層
208PR:殘留部分
208PS1,208PS2,210PS1,210PS2,212PS1,212PS2:側面
208TC,208TE:界面
210:閘極電極材料層
210P:閘極電極層
212:第一保護材料層
212P:第一保護圖案層
214:遮罩圖案
218:第二保護材料層
218R:第二保護間隔物
218RS1,218RS2:外側面
220:閘極結構
220S1:第一側
220S2:第二側
224,228:層間介電層
224T1,224T2:上表面
226:導電圖案
230S:源極部件
230SC:源極接觸孔
230D:汲極部件
230DC:汲極接觸孔
300,302,304,306:蝕刻製程
500A,500B:半導體裝置
L1,L2:橫向長度
T1,T2,T3:厚度
T4,T5:距離
當與所附圖式一起閱讀時,從以下詳細描述中可以更加理解本發明實施例的觀點。應注意的是,依據在業界的標準做法,各種特徵並未按照比例繪製且僅用以說明例示。事實上,可任意地放大或縮小元件的尺寸,以清楚地表現出本發明實施例的特徵。 第1圖為本發明一些實施例之半導體裝置的剖面示意圖。 第2圖為本發明一些實施例之半導體裝置的剖面示意圖。 第3至10圖為形成第1圖所示的本發明的一些實施例之半導體裝置的中間階段的剖面示意圖。 第11、12圖為形成第2圖所示的本發明的一些實施例之半導體裝置的中間階段的剖面示意圖。
100,110:方向
200:基板
200T,208PT,210T,212T:頂面
202:緩衝層
204:通道層
206:阻障層
208P:閘極層
208PS1,208PS2,210PS1,210PS2,212PS1,212PS2:側面
208TC,208TE:界面
210P:閘極電極層
212P:第一保護圖案層
218R:第二保護間隔物
220:閘極結構
220S1:第一側
220S2:第二側
224,228:層間介電層
226:導電圖案
230S:源極部件
230SC:源極接觸孔
230D:汲極部件
230DC:汲極接觸孔
500A:半導體裝置
L1,L2:橫向長度
T1,T2:厚度

Claims (19)

  1. 一種半導體裝置,包括:一基板;一緩衝層,位於該基板上;一通道層,位於該緩衝層上;一阻障層,位於該通道層上;以及一閘極結構,設置於該阻障層上,該閘極結構包括:一閘極層;一閘極電極層,部分覆蓋該閘極層;一第一保護圖案層,完全覆蓋該閘極電極層的一第一頂面;以及多個第二保護間隔物,覆蓋該閘極電極層的多個第一側面、該第一保護圖案層的多個第二側面以及未被該閘極電極層覆蓋的部分該閘極層,其中該些第二保護間隔物與該閘極層之間的多個第一界面和該閘極電極層與該閘極層之間的一第二界面共平面,其中該閘極層具有多個第三側面,該些第二保護間隔物具有遠離該閘極電極層的多個外側面,其中該些第三側面的每一個為從該閘極層的一第二頂面延伸至該阻障層的一平面,且該些第三側面連接該阻障層的多個第三側面部分對齊相應的該些外側面。
  2. 如請求項1之半導體裝置,其中該些第一界面的每一個為一平面。
  3. 如請求項1之半導體裝置,其中該些第一界面相鄰該第二界面。
  4. 如請求項1之半導體裝置,其中該閘極電極層和該些第二保護間隔物接觸該第二頂面的不同部分。
  5. 如請求項1之半導體裝置,其中該閘極層的該些第三側面連接該第二頂面。
  6. 如請求項5之半導體裝置,其中在未被該第一保護圖案層以及該些第二保護間隔物覆蓋的該阻障層上有該閘極層的一殘留部分。
  7. 如請求項6之半導體裝置,其中該閘極層的該殘留部分的厚度大於0nm且小於15nm。
  8. 如請求項1之半導體裝置,其中該閘極電極層的該些第一側面對齊該第一保護圖案層的相應的該些第二側面。
  9. 如請求項1之半導體裝置,更包括:一第一層間介電層,設置於該阻障層上,且完全覆蓋該閘極結構;一導電圖案,設置於部分該第一層間介電層上,且完全覆蓋該閘極結構;一第二層間介電層,覆蓋該第一層間介電層以及該導電圖案;以及一源極部件以及一汲極部件,設置於該第二層間介電層上,且位於該閘極結構的相對側,其中該源極部件以及該汲極部件分別貫 穿該第二層間介電層、該第一層間介電層以及該阻障層且接觸該通道層。
  10. 如請求項9之半導體裝置,其中該源極部件更貫穿該導電圖案,其中該汲極部件與該導電圖案藉由該第二層間介電層彼此隔開。
  11. 如請求項9之半導體裝置,其中該第一保護圖案層和該些第二保護間隔物由一第一介電材料形成,該第一層間介電層由不同於該第一介電材料的一第二介電材料形成。
  12. 一種半導體裝置的形成方法,包括:提供一基板;於該基板上依序形成一緩衝層、一通道層以及一阻障層;於該阻障層上依序形成一閘極材料層以及一閘極電極材料層;於該閘極電極材料層上形成一第一保護材料層;進行一圖案化製程,移除部分該第一保護材料層以及部分該閘極電極材料層,直到該閘極材料層的一第一頂面暴露出來為止,以形成覆蓋部分該閘極材料層的一第一保護圖案層以及一閘極電極層;全面性形成一第二保護材料層;移除該第一保護圖案層上以及未被該第一保護圖案層覆蓋的該閘極材料層上的該第二保護材料層,以形成覆蓋該閘極電極層的多個第一側面和該第一保護圖案層的多個第二側面的多個第二 保護間隔物;進行一蝕刻製程,移除未被該第一保護圖案層以及該些第二保護間隔物覆蓋的該閘極材料層,以形成一閘極層,其中進行該蝕刻製程之後,該閘極層具有多個第三側面,該些第二保護間隔物具有遠離該閘極電極層的多個外側面,其中該些第三側面的每一個為從該閘極層的一第二頂面延伸至該阻障層的一平面,且該些第三側面連接該阻障層的多個第三側面部分對齊相應的該些外側面;以及於該第一保護圖案層以及該些第二保護間隔物上直接形成一第一層間介電層。
  13. 如請求項12之半導體裝置的形成方法,其中進行該圖案化製程之後,該閘極電極層與該閘極材料層之間的一界面與該閘極材料層的該第一頂面共平面。
  14. 如請求項12之半導體裝置的形成方法,其中該蝕刻製程完全移除未被該第一保護圖案層以及該些第二保護間隔物覆蓋的該閘極材料層,直到暴露出未被該第一保護圖案層以及該些第二保護間隔物覆蓋的該阻障層為止。
  15. 如請求項12之半導體裝置的形成方法,其中進行該蝕刻製程之後,該閘極層的相對的多個側面從該些第二保護間隔物完全暴露出來。
  16. 如請求項12之半導體裝置的形成方法,其中進行 該蝕刻製程之後,在未被該第一保護圖案層以及該些第二保護間隔物覆蓋的該阻障層上殘留有該閘極材料層的一殘留部分。
  17. 如請求項12之半導體裝置的形成方法,其中該閘極層、該閘極電極層、該第一保護圖案層以及該些第二保護間隔物形成一閘極結構,其中形成該第一層間介電層之後更包括:於部分該第一層間介電層上形成一導電圖案,其中該導電圖案完全覆蓋該閘極結構;全面性形成一第二層間介電層;以及於該閘極結構的一第一側和一第二側的該第二層間介電層上形成一源極部件以及一汲極部件,其中該源極部件以及該汲極部件分別貫穿該第二層間介電層、該第一層間介電層以及該阻障層且接觸該通道層。
  18. 如請求項17之半導體裝置的形成方法,其中該源極部件更貫穿該導電圖案。
  19. 如請求項17之半導體裝置的形成方法,其中形成該源極部件以及該汲極部件包括:於該閘極結構的該第一側形成貫穿該第二層間介電層、該導電圖案以及該第一層間介電層的一源極接觸孔;於該閘極結構的該第二側形成貫穿該第二層間介電層以及該第一層間介電層的一汲極接觸孔;以及分別於該源極接觸孔和該汲極接觸孔中形成該源極部件以及該 汲極部件。
TW112116038A 2023-04-28 2023-04-28 半導體裝置及其形成方法 TWI842505B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW112116038A TWI842505B (zh) 2023-04-28 2023-04-28 半導體裝置及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112116038A TWI842505B (zh) 2023-04-28 2023-04-28 半導體裝置及其形成方法

Publications (1)

Publication Number Publication Date
TWI842505B true TWI842505B (zh) 2024-05-11

Family

ID=92076905

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112116038A TWI842505B (zh) 2023-04-28 2023-04-28 半導體裝置及其形成方法

Country Status (1)

Country Link
TW (1) TWI842505B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180026105A1 (en) * 2013-08-01 2018-01-25 Dynax Semiconductor, Inc. Semiconductor device and method of manufacturing the same
TW202228287A (zh) * 2020-11-26 2022-07-16 日商羅姆股份有限公司 氮化物半導體裝置及其製造方法
TW202230799A (zh) * 2021-01-15 2022-08-01 世界先進積體電路股份有限公司 高電子遷移率電晶體及其製作方法
TW202316523A (zh) * 2021-10-12 2023-04-16 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180026105A1 (en) * 2013-08-01 2018-01-25 Dynax Semiconductor, Inc. Semiconductor device and method of manufacturing the same
TW202228287A (zh) * 2020-11-26 2022-07-16 日商羅姆股份有限公司 氮化物半導體裝置及其製造方法
TW202230799A (zh) * 2021-01-15 2022-08-01 世界先進積體電路股份有限公司 高電子遷移率電晶體及其製作方法
TW202316523A (zh) * 2021-10-12 2023-04-16 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法

Similar Documents

Publication Publication Date Title
US12027603B2 (en) Semiconductor device
TWI535015B (zh) 藉由在源極和汲極使用iii-v族半導體中間層來減少n型通道電晶體的接觸電阻之方法
TWI735938B (zh) 半導體裝置及其製造方法
US11398546B2 (en) Semiconductor devices and methods for fabricating the same
US10700189B1 (en) Semiconductor devices and methods for forming the same
US10573734B1 (en) High electron mobility transistor and method for forming the same
US20200381544A1 (en) Semiconductor devices and methods for forming the same
TWI676293B (zh) 半導體裝置及其製造方法
TW202139292A (zh) 半導體裝置
WO2022257122A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US11211331B2 (en) Semiconductor structure having a via and methods of manufacturing the same
TWI842505B (zh) 半導體裝置及其形成方法
US11955397B2 (en) Semiconductor structure
US11049799B1 (en) Semiconductor structure and method for forming the same
TW202010130A (zh) 高電子移動率電晶體及其形成方法
US11588047B2 (en) Semiconductor component and manufacturing method thereof
CN110875383A (zh) 半导体装置及其制造方法
TWI768270B (zh) 半導體結構及其形成方法
CN114496787A (zh) 半导体装置及其形成方法
CN112652660A (zh) 半导体结构及其制造方法
TWI755091B (zh) 半導體裝置及其形成方法
WO2024016216A1 (en) Nitride-based semiconductor device and method for manufacturing the same
TW202010125A (zh) 半導體裝置及其製造方法
WO2024113097A1 (en) Semiconductor device and method for manufacturing the same
US20240006525A1 (en) Method for manufacturing high electron mobility transistor device