TWI841175B - 顯示面板的像素電路 - Google Patents
顯示面板的像素電路 Download PDFInfo
- Publication number
- TWI841175B TWI841175B TW112100412A TW112100412A TWI841175B TW I841175 B TWI841175 B TW I841175B TW 112100412 A TW112100412 A TW 112100412A TW 112100412 A TW112100412 A TW 112100412A TW I841175 B TWI841175 B TW I841175B
- Authority
- TW
- Taiwan
- Prior art keywords
- switch
- voltage
- transistor
- capacitor
- coupled
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 166
- 230000007704 transition Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 20
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 8
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 8
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 7
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 7
- 238000004020 luminiscence type Methods 0.000 description 7
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Abstract
本發明提供一種顯示面板的像素電路。像素電路包括發光元件、電晶體、第一電容、第二電容、第一開關以及第二開關。電晶體配置於所述驅動電流路徑中以調整發光元件的驅動電流。第一開關的第一端耦接至資料線。第一開關的第二端耦接至第一電容的第一端與電晶體的控制端。第二開關的第一端耦接至第一電容的第二端與第二電容的第一端。第二開關的第二端耦接至電晶體的第一端。第二電容的第二端耦接至參考電壓。
Description
本發明是有關於一種顯示面板，且特別是有關於一種顯示面板的像素電路。
一般而言，自發光顯示面板的每一個像素電路具有發光元件。舉例來說，像素電路可以配置有機發光二極體(organic light emitting diode，OLED)或是其他二極體。像素電路的驅動電流路徑的驅動電流流經二極體而使二極體發光。藉由調整二極體的驅動電流，二極體的亮度(像素電路的灰階)可以被調整。然而，二極體易受製程變異的影響而改變其二極體順向電壓(diode forward voltage)。在先前的像素電路中，二極體的驅動電流會受二極體順向電壓變異的影響。如何使二極體的驅動電流不受二極體順向電壓變異的影響，是本領域諸多技術課題之一。
本發明提供一種顯示面板的像素電路，可以不受發光元件的順向電壓(forward voltage)變異的影響。
在本發明的一實施例中，上述像素電路包括發光元件、電晶體、第一電容、第二電容、第一開關以及第二開關。像素電路的驅動電流路徑的驅動電流流經發光元件而使發光元件發光。電晶體配置於所述驅動電流路徑中以調整驅動電流。第一電容的第一端耦接至電晶體的控制端。第二電容的第一端耦接至第一電容的第二端。第二電容的第二端耦接至參考電壓。第一開關的第一端耦接至顯示面板的資料線。第一開關的第二端耦接至第一電容的第一端與電晶體的控制端。第二開關的第一端耦接至第一電容的第二端與第二電容的第一端。第二開關的第二端耦接至電晶體的第一端。
基於上述，在本發明一實施例中，所述像素電路可以利用第一電容取樣電晶體的閾電壓(threshold voltage)，以便補償像素資料。在發光(emission)期間第二開關為導通(turn on)，使得第一電容可以將電晶體的控制端與電晶體的第一端之間的電壓差(例如閘源電壓，gate-source voltage，Vgs)維持/箝制於經補償電壓。基於穩定的閘源電壓，流經電晶體的驅動電流可以保持穩定而不受發光元件的順向電壓變異的影響。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、300、400、600、700、900:像素電路
C11、C12、C31、C32、C41、C42、C61、C62、C71、C72、C91、C92:電容
cmp:補償期間
DL1、DL4、DL7、DL9:資料線
EE1、EE3、EE4、EE6、EE7、EE9:發光元件
ELVSS、PVDD:功率電壓
em:發光期間
GND:接地電壓
ini:初始化期間
M1、M3、M4、M6、M7、M9:電晶體
PH11、PH12、PH13、PH41、PH42、PH43、PH44、PH71、PH72、PH73、PH91、PH92、PH93:控制訊號
PWR1:第一功率電壓線
SW11、SW12、SW13、SW31、SW32、SW33、SW41、SW42、SW43、SW44、SW61、SW62、SW63、SW64、SW71、SW72、SW73、SW74、SW91、SW92、SW93、SW94:開關
Vdata:資料電壓
Vinitn、Vinitp:初始化電壓
wrt:寫資料期間
圖1是依照本發明的第一實施例的一種顯示面板的像素電路的電路(circuit)示意圖。
圖2是依照本發明的一實施例所繪示，像素電路的控制訊號的時序示意圖。
圖3是依照本發明的第二實施例的一種顯示面板的像素電路的電路示意圖。
圖4是依照本發明的第三實施例的一種顯示面板的像素電路的電路示意圖。
圖5是依照本發明的另一實施例所繪示，像素電路的控制訊號的時序示意圖。
圖6是依照本發明的第四實施例的一種顯示面板的像素電路的電路示意圖。
圖7是依照本發明的第五實施例的一種顯示面板的像素電路的電路示意圖。
圖8是依照本發明的又一實施例所繪示，像素電路的控制訊號的時序示意圖。
圖9是依照本發明的第六實施例的一種顯示面板的像素電路的電路示意圖。
圖10是依照本發明的再一實施例所繪示，像素電路的控制訊號的時序示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接(或連接)於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文(包括申請專利範圍)中提及的「第一」、「第二」等用語是用以命名元件(element)的名稱，或區別不同實施例或範圍，而並非用來限制元件數量的上限或下限，亦非用來限制元件的次序。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明的第一實施例的一種顯示面板的像素電路100的電路(circuit)示意圖。像素電路100耦接至顯示面板的資料線DL1，以接收資料電壓。像素電路100耦接至顯示面板的第一功率電壓線PWR1，以接收功率電壓。像素電路100還耦接至顯示面板的第二功率電壓線，以接收另一個功率電壓ELVSS。像素電路100耦接至顯示面板的參考電壓線，以接收參考電壓(例如接地電壓GND或是其他參考電壓)。
圖1所示像素電路100包括發光元件EE1、電晶體M1、電容C11、電容C12、開關SW11、開關SW12以及開關SW13。開關SW11、開關SW12、開關SW13與電晶體M1為N型金屬氧化物半導體(N-type metal oxide semiconductor，NMOS)電晶體。
在圖1所示像素電路100中，第一功率電壓線PWR1至傳輸功率電壓ELVSS的第二功率電壓線之間形成像素電路100的一條驅動電流路徑，其中這條驅動電流路徑的驅動電流從第一功率電壓線PWR1流經電晶體M1、開關SW13與發光元件EE1而使發光元件EE1發光。電晶體M1配置於這條驅動電流路徑中，以調整發光元件EE1的驅動電流。
電容C11的第一端耦接至電晶體M1的控制端(例如閘極)。電容C12的第一端耦接至電容C11的第二端。電容C12的第二端耦接至參考電壓線，以接收參考電壓(例如接地電壓GND或是其他參考電壓)。開關SW11的第一端耦接至資料線DL1。開關SW11的第二端耦接至電容C11的第一端與電晶體M1的控制端。開關SW11的控制端(例如閘極)受控於控制訊號PH11。開關SW12的控制端(例如閘極)受控於控制訊號PH12。開關SW12的第一端耦接至電容C11的第二端與電容C12的第一端。開關SW12的第二端耦接至電晶體M1的第一端(例如源極)。電晶體M1的第二端(例如汲極)耦接至第一功率電壓線PWR1。開關SW13的控制端(例如閘極)受控於控制訊號PH13。開關SW13的第一端耦接至電晶體M1的第一端與開關SW12的第二端。開關SW13的第二端耦接至發光元件EE1的第一端。發光元件EE1的第二端耦接至第二功率電壓線，以接收功率電壓ELVSS。基於實際設計，發光元件EE1可以包括微型發光二極體(micro light emitting diode，μLED)、有機發光二極體(organic light emitting diode，OLED)或
是其他發光元件。在發光元件EE1為發光二極體的情況下，發光元件EE1的第一端為陽極，以及發光元件EE1的第二端為陰極。
在補償期間，電容C11可以取樣電晶體M1的閾電壓(threshold voltage)，以便補償像素資料。在寫資料期間，電容C11的第一端可以存放來自資料線DL1的資料電壓。在發光(emission)期間，開關SW12為導通(turn on)，使得電容C11將電晶體M1的控制端與電晶體M1的第一端之間的電壓差(例如閘源電壓，gate-source voltage，Vgs)維持/箝制於經補償電壓。基於穩定的閘源電壓Vgs，流經電晶體M1的驅動電流可以保持穩定而不受發光元件EE1的順向電壓變異的影響。以下將以圖2所示範例來說明像素電路100的詳細操作。
圖2是依照本發明的一實施例所繪示，像素電路的控制訊號的時序示意圖。請參照圖1與圖2。在初始化期間ini，第一功率電壓線PWR1的電壓從功率電壓PVDD轉態至初始化電壓Vinitn。功率電壓PVDD與初始化電壓Vinitn的準位可以依照實際設計來決定。舉例來說，功率電壓PVDD可以大於初始化電壓Vinitn。在初始化期間ini中，開關SW11與開關SW12為導通，而開關SW13為截止(turn off)。因此，資料線DL1的初始化電壓Vinitp可以通過開關SW11而被傳輸至電晶體M1的閘極。初始化電壓Vinitp的準位可以依照實際設計來決定。舉例來說，假設電晶體M1的閾電壓為Vt，而初始化電壓Vinitp大於Vinitn+Vt。因此，資料線DL1的初始化電壓Vinitp可以通過開關SW11而導
通電晶體M1，以及第一功率電壓線PWR1的初始化電壓Vinitn可以通過電晶體M1與開關SW12而重置電容C11的第二端。在初始化期間ini結束時，重置電容C11的第一端電壓與第二端電壓分別為初始化電壓Vinitp與Vinitn。
在補償期間cmp中，開關SW11與開關SW12為導通，開關SW13為截止，以及第一功率電壓線PWR1的電壓從初始化電壓Vinitn轉態為功率電壓PVDD。在第一功率電壓線PWR1的電壓轉態過程中，電晶體M1的第一端電壓(例如源極電壓)亦會隨之拉升。當電晶體M1的閘源電壓Vgs達閾電壓Vt時(此時電晶體M1的源極電壓為Vinitp-Vt)，電晶體M1為截止，而電容C11兩端電壓差為閾電壓Vt。因此，電容C11在補償期間cmp結束時可以取樣電晶體M1的閾電壓Vt。
在寫資料期間wrt中，開關SW11為導通，開關SW12與開關SW13為截止。此時，電容C11保持電晶體M1的閾電壓Vt，而資料線DL1的電壓從初始化電壓Vinitp轉態為資料電壓Vdata。電容C11的第一端可以存放來自資料線DL1的資料電壓Vdata。因為電容C11的第一端電壓從初始化電壓Vinitp拉升至資料電壓Vdata，所以電容C11兩端電壓差從閾電壓Vt拉升至Vt+△V，其中△V=(Vdata-Vinitp)*α，而α=C12/(C11+C12)。亦即，基於閾電壓Vt，電容C11所存放的像素資料已被補償。
在發光期間em中，開關SW11為截止，開關SW12與開關SW13為導通。此時，電容C11的第一端所存放的資料電壓Vdata
可以驅動電晶體M1的控制端，進而決定流經電晶體M1的驅動電流。電晶體M1所調整的驅動電流可以流經發光元件EE1而使發光元件EE1發光。藉由調整發光元件EE1的驅動電流，發光元件EE1的亮度(像素電路100的灰階)可以被調整。基於取樣於電容C11的閾電壓Vt，電晶體M1的閘源電壓Vgs已被補償。
一般而言，發光元件EE1易受製程變異的影響而改變其順向電壓(forward voltage)。在發光期間em中開關SW12為導通，使得電容C11可以將電晶體M1的控制端與電晶體M1的第一端之間的電壓差(例如閘源電壓Vgs)維持/箝制於經補償電壓Vt+△V。基於穩定的閘源電壓Vgs，流經電晶體M1的驅動電流可以保持穩定而不受發光元件EE1的順向電壓變異的影響。
圖3是依照本發明的第二實施例的一種顯示面板的像素電路300的電路示意圖。圖3所示像素電路300包括發光元件EE3、電晶體M3、電容C31、電容C32、開關SW31、開關SW32以及開關SW33。圖3所示像素電路300、發光元件EE3、電晶體M3、電容C31、電容C32、開關SW31、開關SW32以及開關SW33可以參照圖1所示像素電路100、發光元件EE1、電晶體M1、電容C11、電容C12、開關SW11、開關SW12以及開關SW13的相關說明並且加以類推，故不再贅述。
在圖3所示實施例中，開關SW33的第一端(例如汲極)耦接至開關SW32的第一端(例如源極)、電容C31的第二端與電容C32的第一端，而開關SW33的第二端(例如源極)耦接至發
光元件EE3的第一端(例如陽極)，以及發光元件EE3的第二端(例如陰極)耦接至第二功率電壓線，以接收功率電壓ELVSS。在圖3所示像素電路300中，第一功率電壓線PWR1至傳輸功率電壓ELVSS的第二功率電壓線之間形成像素電路300的一條驅動電流路徑，其中這條驅動電流路徑的驅動電流從第一功率電壓線PWR1流經電晶體M3、開關SW32、開關SW33與發光元件EE3而使發光元件EE3發光。電晶體M3配置於這條驅動電流路徑中，以調整發光元件EE3的驅動電流。
圖3所示第一功率電壓線PWR1、資料線DL1、開關SW31、開關SW32以及開關SW33亦可以參照圖2所示第一功率電壓線PWR1、資料線DL1、控制訊號PH11、控制訊號PH12以及控制訊號PH13的時序說明。在補償期間cmp中，電容C31可以取樣電晶體M3的閾電壓Vt，以便補償像素資料。在寫資料期間wrt，電容C31的第一端可以存放來自資料線DL1的資料電壓。在發光期間em中，開關SW32為導通，使得電容C31可以將電晶體M3的控制端與電晶體M3的第一端之間的電壓差(例如閘源電壓Vgs)維持/箝制於經補償電壓Vt+△V。基於穩定的閘源電壓Vgs，流經電晶體M3的驅動電流可以保持穩定而不受發光元件EE3的順向電壓變異的影響。
圖4是依照本發明的第三實施例的一種顯示面板的像素電路400的電路示意圖。像素電路400耦接至顯示面板的資料線DL4，以接收資料電壓。像素電路400耦接至顯示面板的第一功率
電壓線，以接收功率電壓PVDD。像素電路400還耦接至顯示面板的第二功率電壓線，以接收另一個功率電壓ELVSS。像素電路400耦接至顯示面板的初始化電壓線，以接收初始化電壓Vinitn。像素電路400耦接至顯示面板的參考電壓線，以接收參考電壓(例如接地電壓GND或是其他參考電壓)。
圖4所示像素電路400包括發光元件EE4、電晶體M4、電容C41、電容C42、開關SW41、開關SW42、開關SW43以及開關SW44。開關SW41、開關SW42、開關SW43、開關SW44與電晶體M4為NMOS電晶體。在圖4所示像素電路400中，傳輸功率電壓PVDD的第一功率電壓線至傳輸功率電壓ELVSS的第二功率電壓線之間形成像素電路400的一條驅動電流路徑，其中這條驅動電流路徑的驅動電流從第一功率電壓線流經電晶體M4、開關SW43與發光元件EE4而使發光元件EE4發光。電晶體M4配置於這條驅動電流路徑中，以調整發光元件EE4的驅動電流。基於實際設計，發光元件EE4可以包括μLED、OLED或是其他發光元件。在發光元件EE4為發光二極體的情況下，發光元件EE4的第一端為陽極，以及發光元件EE4的第二端為陰極。
圖4所示發光元件EE4、電晶體M4、電容C41、電容C42、開關SW41、開關SW42以及開關SW43的耦接關係可以參照圖1所示發光元件EE1、電晶體M1、電容C11、電容C12、開關SW11、開關SW12以及開關SW13的相關說明，故不再贅述。開關SW41的控制端(例如閘極)受控於控制訊號PH41，開關SW42的控制
端(例如閘極)受控於控制訊號PH42，而開關SW43的控制端(例如閘極)受控於控制訊號PH43。在圖4所示實施例中，電晶體M4的汲極電壓可以是固定的功率電壓PVDD。開關SW44的第一端(例如源極)耦接至初始化電壓線，以接收初始化電壓Vinitn。開關SW44的第二端(例如汲極)耦接至電容C41的第二端與電容C42的第一端。開關SW44的控制端(例如閘極)受控於控制訊號PH44。
在補償期間，電容C41可以取樣電晶體M4的閾電壓Vt，以便補償像素資料。在寫資料期間，電容C41的第一端可以存放來自資料線DL4的資料電壓。在發光期間，開關SW42為導通，使得電容C41將電晶體M4的控制端與電晶體M4的第一端之間的電壓差(例如閘源電壓Vgs)維持/箝制於經補償電壓。基於穩定的閘源電壓Vgs，流經電晶體M4的驅動電流可以保持穩定而不受發光元件EE4的順向電壓變異的影響。以下將以圖5所示範例來說明像素電路400的詳細操作。
圖5是依照本發明的另一實施例所繪示，像素電路的控制訊號的時序示意圖。請參照圖4與圖5。在初始化期間ini，開關SW41與開關SW44為導通，開關SW42與開關SW43為截止。因此，資料線DL4的初始化電壓Vinitp可以通過開關SW41而重置電容C41的第一端與電晶體M4的閘極，以及初始化電壓線的初始化電壓Vinitn可以通過開關SW44而重置電容C41的第二端。
在補償期間cmp中，開關SW41與開關SW42為導通，
開關SW43與開關SW44為截止。在開關SW42導通後，電晶體M4的第一端(例如源極)的電壓從初始化電壓Vinitn向第一功率電壓線的功率電壓PVDD的方向轉態。在電晶體M4的源極電壓拉升過程中，電晶體M4的閘源電壓Vgs亦會隨之縮小。當電晶體M4的閘源電壓Vgs達閾電壓Vt時(此時電晶體M4的源極電壓為Vinitp-Vt)，電晶體M4為截止，而電容C41兩端電壓差為閾電壓Vt。因此，電容C41在補償期間cmp結束時可以取樣電晶體M4的閾電壓Vt。
在寫資料期間wrt中，開關SW41為導通，開關SW42、開關SW43與開關SW44為截止。此時，電容C41保持電晶體M4的閾電壓Vt，以及資料線DL4的電壓從初始化電壓Vinitp轉態為資料電壓Vdata。電容C41的第一端可以存放來自資料線DL4的資料電壓Vdata。因為電容C41的第一端電壓從初始化電壓Vinitp拉升至資料電壓Vdata，所以電容C41兩端電壓差從閾電壓Vt拉升至Vt+△V，其中△V=(Vdata-Vinitp)*α，而α=C42/(C41+C42)。亦即，基於閾電壓Vt，電容C41所存放的像素資料已被補償。
在發光期間em中，開關SW41與開關SW44為截止，開關SW42與開關SW43為導通。此時，電容C41的第一端所存放的資料電壓Vdata可以驅動電晶體M4的控制端，進而決定流經電晶體M4的驅動電流。電晶體M4所調整的驅動電流可以流經發光元件EE4而使發光元件EE4發光。藉由調整發光元件EE4的驅動
電流，發光元件EE4的亮度(像素電路400的灰階)可以被調整。基於取樣於電容C41的閾電壓Vt，電晶體M4的閘源電壓Vgs已被補償。
發光元件EE4易受製程變異的影響而改變其順向電壓。在發光期間em中開關SW42為導通，使得電容C41可以將電晶體M4的控制端與電晶體M4的第一端之間的電壓差(例如閘源電壓Vgs)維持/箝制於經補償電壓Vt+△V。基於穩定的閘源電壓Vgs，流經電晶體M4的驅動電流可以保持穩定而不受發光元件EE4的順向電壓變異的影響。
圖6是依照本發明的第四實施例的一種顯示面板的像素電路600的電路示意圖。圖6所示像素電路600包括發光元件EE6、電晶體M6、電容C61、電容C62、開關SW61、開關SW62、開關SW63以及開關SW64。圖6所示像素電路600、發光元件EE6、電晶體M6、電容C61、電容C62、開關SW61、開關SW62、開關SW63以及開關SW64可以參照圖4所示像素電路400、發光元件EE4、電晶體M4、電容C41、電容C42、開關SW41、開關SW42、開關SW43以及開關SW44的相關說明並且加以類推，故不再贅述。
在圖6所示實施例中，開關SW63的第一端(例如汲極)耦接至開關SW62的第一端(例如源極)、電容C61的第二端與電容C62的第一端，而開關SW63的第二端(例如源極)耦接至發光元件EE6的第一端(例如陽極)，以及發光元件EE6的第二端
(例如陰極)耦接至第二功率電壓線，以接收功率電壓ELVSS。在圖6所示像素電路600中，傳輸功率電壓PVDD的第一功率電壓線至傳輸功率電壓ELVSS的第二功率電壓線之間形成像素電路600的一條驅動電流路徑，其中這條驅動電流路徑的驅動電流從第一功率電壓線流經電晶體M6、開關SW62、開關SW63與發光元件EE6而使發光元件EE6發光。電晶體M6配置於這條驅動電流路徑中，以調整發光元件EE6的驅動電流。
圖6所示資料線DL4、開關SW61、開關SW62、開關SW63以及開關SW64亦可以參照圖5所示資料線DL4、控制訊號PH41、控制訊號PH42、控制訊號PH43以及控制訊號PH44的時序說明。在補償期間cmp中，電容C61可以取樣電晶體M6的閾電壓Vt，以便補償像素資料。在寫資料期間wrt，電容C61的第一端可以存放來自資料線DL4的資料電壓。在發光期間em中，開關SW62為導通，使得電容C61可以將電晶體M6的控制端與電晶體M6的第一端之間的電壓差(例如閘源電壓Vgs)維持/箝制於經補償電壓Vt+△V。基於穩定的閘源電壓Vgs，流經電晶體M6的驅動電流可以保持穩定而不受發光元件EE6的順向電壓變異的影響。
圖7是依照本發明的第五實施例的一種顯示面板的像素電路700的電路示意圖。像素電路700耦接至顯示面板的資料線DL7，以接收資料電壓。像素電路700耦接至顯示面板的第一功率電壓線，以接收功率電壓PVDD。像素電路700還耦接至顯示面板
的第二功率電壓線，以接收另一個功率電壓ELVSS。像素電路700耦接至顯示面板的初始化電壓線，以接收初始化電壓Vinitn。
圖7所示像素電路700包括發光元件EE7、電晶體M7、電容C71、電容C72、開關SW71、開關SW72、開關SW73以及開關SW74。開關SW71、開關SW72、開關SW73、開關SW74與電晶體M7為P型金屬氧化物半導體(P-type metal oxide semiconductor，PMOS)電晶體。在圖7所示像素電路700中，傳輸功率電壓PVDD的第一功率電壓線至傳輸功率電壓ELVSS的第二功率電壓線之間形成像素電路700的一條驅動電流路徑，其中這條驅動電流路徑的驅動電流從第一功率電壓線流經開關SW73、開關SW72、電晶體M7與發光元件EE7而使發光元件EE7發光。電晶體M7配置於這條驅動電流路徑中，以調整發光元件EE7的驅動電流。基於實際設計，發光元件EE7可以包括μLED、OLED或是其他發光元件。在發光元件EE7為發光二極體的情況下，發光元件EE7的第一端為陽極，以及發光元件EE7的第二端為陰極。
電容C71的第一端耦接電晶體M7的控制端(例如閘極)。電容C72的第一端耦接電容C71的第二端。電容C72的第二端耦接參考電壓線以接收參考電壓(例如功率電壓PVDD或其他參考電壓)。開關SW71的第一端耦接資料線DL7。開關SW71的第二端耦接電容C71的第一端與電晶體M7的控制端。開關SW71的控制端(例如閘極)受控於控制訊號PH71，而開關SW72的控制端(例如閘極)受控於控制訊號PH72。開關SW72的第一端耦接
電容C71的第二端與電容C72的第一端。開關SW72的第二端耦接電晶體M7的第一端(例如源極)。開關SW73的第一端耦接至開關SW72的第一端。開關SW73的第二端耦接至顯示面板的第一功率電壓線，以接收功率電壓PVDD。開關SW73的控制端(例如閘極)受控於控制訊號PH73。電晶體M7的第二端(例如汲極)耦接至發光元件EE7的第一端(例如陽極)。發光元件EE7的第二端(例如陰極)耦接至顯示面板的第二功率電壓線，以接收功率電壓ELVSS。開關SW74的第一端耦接至顯示面板的初始化電壓線，以接收初始化電壓Vinitn。開關SW74的第二端耦接至電晶體M7的第二端與發光元件EE7的第一端。開關SW74的控制端(例如閘極)受控於控制訊號PH71。
在補償期間，電容C71可以取樣電晶體M7的閾電壓Vt，以便補償像素資料。在寫資料期間，電容C71的第一端可以存放來自資料線DL7的資料電壓。在發光期間，開關SW72為導通，使得電容C71將電晶體M7的控制端與電晶體M7的第一端之間的電壓差(例如閘源電壓Vgs)維持/箝制於經補償電壓。基於穩定的閘源電壓Vgs，流經電晶體M7的驅動電流可以保持穩定而不受發光元件EE7的順向電壓變異的影響。以下將以圖8所示範例來說明像素電路700的詳細操作。
圖8是依照本發明的又一實施例所繪示，像素電路的控制訊號的時序示意圖。請參照圖7與圖8。在初始化期間ini，開關SW71、開關SW73與開關SW74為導通，開關SW72為截止。
因此，資料線DL7的初始化電壓Vinitp可以通過開關SW71而截止電晶體M7，初始化電壓線的初始化電壓Vinitn可以通過開關SW74初始化發光元件EE7的第一端，以及第一功率電壓線的功率電壓PVDD可以通過開關SW73而重置電容C71的第二端。
在補償期間cmp中，開關SW71、開關SW72與開關SW74為導通，開關SW73為截止。在開關SW72導通後，電容C71的第二端電壓(功率電壓PVDD)被傳輸至電晶體M7的第一端，因而電晶體M7導通。電晶體M7的第一端電壓(電容C71的第二端電壓)從功率電壓PVDD向初始化電壓Vinitn的方向轉態。在電晶體M7的源極電壓下降過程中，電晶體M7的閘源電壓Vgs亦會隨之縮小。當電晶體M7的閘源電壓Vgs達閾電壓Vt時(此時電晶體M7的源極電壓為Vinitp+Vt)，電晶體M7為截止，而電容C71兩端電壓差為閾電壓Vt。因此，電容C71在補償期間cmp結束時可以取樣電晶體M7的閾電壓Vt。
在寫資料期間wrt中，開關SW71與開關SW74為導通，開關SW72與開關SW73為截止。此時，電容C71可以保持電晶體M7的閾電壓Vt，以及資料線DL7的電壓從初始化電壓Vinitp轉態為資料電壓Vdata。電容C71的第一端可以存放來自資料線DL7的該資料電壓Vdata。因為電容C71的第一端電壓從初始化電壓Vinitp下降至資料電壓Vdata，所以電容C71兩端電壓差從閾電壓Vt改變至Vt+△V，其中△V=(Vdata-Vinitp)*α，而α=C72/(C71+C72)。亦即，基於閾電壓Vt，電容C71所存放的像素
資料已被補償。
在發光期間em中，開關SW71與開關SW74為截止，開關SW72與開關SW73為導通。此時，電容C71的第一端所存放的資料電壓Vdata可以驅動電晶體M7的控制端，進而決定流經電晶體M7的驅動電流。電晶體M7所調整的驅動電流可以流經發光元件EE7而使發光元件EE7發光。藉由調整發光元件EE7的驅動電流，發光元件EE7的亮度(像素電路700的灰階)可以被調整。基於取樣於電容C71的閾電壓Vt，電晶體M7的閘源電壓Vgs已被補償。
發光元件EE7易受製程變異的影響而改變其順向電壓。在發光期間em中開關SW72為導通，使得電容C71可以將電晶體M7的控制端與電晶體M7的第一端之間的電壓差(例如閘源電壓Vgs)維持/箝制於經補償電壓Vt+△V。基於穩定的閘源電壓Vgs，流經電晶體M7的驅動電流可以保持穩定而不受發光元件EE7的順向電壓變異的影響。
圖9是依照本發明的第六實施例的一種顯示面板的像素電路900的電路示意圖。圖10是依照本發明的再一實施例所繪示，像素電路的控制訊號的時序示意圖。圖9所示像素電路900包括發光元件EE9、電晶體M9、電容C91、電容C92、開關SW91、開關SW92、開關SW93以及開關SW94。圖9所示像素電路900、發光元件EE9、電晶體M9、電容C91、電容C92、開關SW91、開關SW92、開關SW93以及開關SW94可以參照圖7所示像素電路
700、發光元件EE7、電晶體M7、電容C71、電容C72、開關SW71、開關SW72、開關SW73以及開關SW74的相關說明並且加以類推，故不再贅述。開關SW91的控制端(例如閘極)與開關SW94的控制端(例如閘極)受控於控制訊號PH91。開關SW92的控制端(例如閘極)受控於控制訊號PH92。開關SW93的控制端(例如閘極)受控於控制訊號PH93。
在圖9所示實施例中，開關SW93的第一端(例如汲極)耦接至開關SW92的第二端(例如汲極)與電晶體M9的第一端(例如源極)，而開關SW93的第二端(例如源極)耦接至顯示面板的第一功率電壓線，以接收功率電壓PVDD。電晶體M9的第二端耦接至發光元件EE9的第一端(例如陽極)，以及發光元件EE9的第二端(例如陰極)耦接至顯示面板的第二功率電壓線，以接收功率電壓ELVSS。開關SW74的第一端耦接至顯示面板的初始化電壓線，以接收初始化電壓Vinitn。開關SW74的第二端耦接至電晶體M9的第二端與發光元件EE9的第一端。在圖9所示像素電路900中，傳輸功率電壓PVDD的第一功率電壓線至傳輸功率電壓ELVSS的第二功率電壓線之間形成像素電路900的一條驅動電流路徑，其中這條驅動電流路徑的驅動電流從第一功率電壓線流經開關SW93、電晶體M9與發光元件EE9而使發光元件EE9發光。電晶體M9配置於這條驅動電流路徑中，以調整發光元件EE9的驅動電流。
在補償期間cmp中，電容C91可以取樣電晶體M9的閾
電壓Vt，以便補償像素資料。在寫資料期間wrt，電容C91的第一端可以存放來自資料線DL7的資料電壓。在發光期間em中，開關SW92為導通，使得電容C91可以將電晶體M9的控制端與電晶體M9的第一端之間的電壓差(例如閘源電壓Vgs)維持/箝制於經補償電壓Vt+△V。基於穩定的閘源電壓Vgs，流經電晶體M9的驅動電流可以保持穩定而不受發光元件EE9的順向電壓變異的影響。
綜上所述，上述諸實施例所述像素電路100、300、400、600、700、900可以利用電容取樣電晶體的閾電壓Vt以便補償像素資料。在發光期間電容可以將電晶體的閘源電壓Vgs維持/箝制於經補償電壓。基於穩定的閘源電壓Vgs，流經電晶體的驅動電流可以保持穩定而不受發光元件的順向電壓變異的影響。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:像素電路
C11、C12:電容
DL1:資料線
EE1:發光元件
ELVSS:功率電壓
GND:接地電壓
M1:電晶體
PH11、PH12、PH13:控制訊號
PWR1:第一功率電壓線
SW11、SW12、SW13:開關
Claims (13)
- 一種顯示面板的像素電路，包括：一發光元件，其中該像素電路的一驅動電流路徑的一驅動電流流經該發光元件而使該發光元件發光；一電晶體，配置於該驅動電流路徑中以調整該驅動電流；一第一電容，具有一第一端耦接至該電晶體的一控制端；一第二電容，具有一第一端耦接至該第一電容的一第二端，其中該第二電容的一第二端耦接至一參考電壓；一第一開關，具有一第一端耦接至該顯示面板的一資料線，其中該第一開關的一第二端耦接至該第一電容的該第一端與該電晶體的該控制端；一第二開關，具有一第一端耦接至該第一電容的該第二端與該第二電容的該第一端，其中該第二開關的一第二端耦接至該電晶體的一第一端；以及一第三開關，耦接至該第二開關以及該發光元件。
- 如請求項1所述的像素電路，其中在一補償期間該第一電容取樣該電晶體的一閾電壓，在一寫資料期間該第一電容的該第一端存放來自該資料線的一資料電壓，以及在一發光期間該第二開關為導通使得該第一電容將該電晶體的該控制端與該電晶體的該第一端之間的一電壓差維持於一經補償電壓。
- 如請求項1所述的像素電路，其中該電晶體的一第二端耦接至該顯示面板的一第一功率電壓線， 該第三開關的一第一端耦接至該電晶體的該第一端與該第二開關的該第二端，該第三開關的一第二端耦接至該發光元件的一第一端，以及該發光元件的一第二端耦接至該顯示面板的一第二功率電壓線。
- 如請求項3所述的像素電路，其中該第一開關、該第二開關、該第三開關與該電晶體為N型金屬氧化物半導體電晶體，該發光元件包括一微型發光二極體或是一有機發光二極體，該發光元件的該第一端為一陽極，以及該發光元件的該第二端為一陰極。
- 如請求項3所述的像素電路，其中，在一初始化期間，該第一開關與該第二開關為導通，該第三開關為截止，該資料線的一第一初始化電壓通過該第一開關而導通該電晶體，以及該第一功率電壓線的一第二初始化電壓通過該電晶體與該第二開關而重置該第一電容的該第二端；在一補償期間，該第一開關與該第二開關為導通，該第三開關為截止，該第一功率電壓線的電壓從該第二初始化電壓轉態為一第一功率電壓因而截止該電晶體，使得該第一電容取樣該電晶體的一閾電壓；在一寫資料期間，該第一開關為導通，該第二開關與該第三開關為截止，該第一電容保持該電晶體的該閾電壓，該資料線的電壓從該第一初始化電壓轉態為一資料電壓，以及該第一電容的該第一端存放來自該資料線的該資料電壓；以及 在一發光期間，該第一開關為截止，該第二開關與該第三開關為導通，該第一電容的該第一端所存放的該資料電壓驅動該電晶體的該控制端，以及該第一電容將該電晶體的該控制端與該電晶體的該第一端之間的一電壓差維持於一經補償電壓。
- 如請求項3所述的像素電路，更包括：一第四開關，具有一第一端耦接至該顯示面板的一初始化電壓線，其中該第四開關的一第二端耦接至該第一電容的該第二端與該第二電容的該第一端。
- 如請求項6所述的像素電路，其中，在一初始化期間，該第一開關與該第四開關為導通，該第二開關與該第三開關為截止，該資料線的一第一初始化電壓通過該第一開關而重置該第一電容的該第一端以及該電晶體的該控制端，以及該初始化電壓線的一第二初始化電壓通過該第四開關而重置該第一電容的該第二端；在一補償期間，該第一開關與該第二開關為導通，該第三開關與該第四開關為截止，該電晶體的該第一端的電壓從該第二初始化電壓向該第一功率電壓線的一第一功率電壓的方向轉態而截止該電晶體，使得該第一電容取樣該電晶體的一閾電壓；在一寫資料期間，該第一開關為導通，該第二開關、該第三開關與該第四開關為截止，該第一電容保持該電晶體的該閾電壓，該資料線的電壓從該第一初始化電壓轉態為一資料電壓，以及該第一電容的該第一端存放來自該資料線的該資料電壓；以及 在一發光期間，該第一開關與該第四開關為截止，該第二開關與該第三開關為導通，該第一電容的該第一端所存放的該資料電壓驅動該電晶體的該控制端，以及該第一電容將該電晶體的該控制端與該電晶體的該第一端之間的一電壓差維持於一經補償電壓。
- 如請求項1所述的像素電路，其中該電晶體的一第二端耦接至該顯示面板的一第一功率電壓線，該第三開關的一第一端耦接至該第二開關的該第一端、該第一電容的該第二端與該第二電容的該第一端，該第三開關的一第二端耦接至該發光元件的一第一端，以及該發光元件的一第二端耦接至該顯示面板的一第二功率電壓線。
- 一種顯示面板的像素電路，包括：一發光元件，其中該像素電路的一驅動電流路徑的一驅動電流流經該發光元件而使該發光元件發光；一電晶體，配置於該驅動電流路徑中以調整該驅動電流；一第一電容，具有一第一端耦接至該電晶體的一控制端；一第二電容，具有一第一端耦接至該第一電容的一第二端，其中該第二電容的一第二端耦接至一參考電壓；一第一開關，具有一第一端耦接至該顯示面板的一資料線，其中該第一開關的一第二端耦接至該第一電容的該第一端與該電晶體的該控制端；一第二開關，具有一第一端耦接至該第一電容的該第二端與 該第二電容的該第一端，其中該第二開關的一第二端耦接至該電晶體的一第一端；以及一第三開關，耦接至該第二開關以及該顯示面板的一第一功率電壓線。
- 如請求項9所述的像素電路，其中，該第三開關的一第一端耦接至該電晶體的該第一端與該第二開關的該第二端，該第三開關的一第二端耦接至該第一功率電壓線，該電晶體的一第二端耦接至該發光元件的一第一端，以及該發光元件的一第二端耦接至該顯示面板的一第二功率電壓線；以及一第四開關，具有一第一端耦接至該顯示面板的一初始化電壓線，其中該第四開關的一第二端耦接至該電晶體的該第二端與該發光元件的該第一端。
- 如請求項10所述的像素電路，其中該第一開關、該第二開關、該第三開關、該第四開關與該電晶體為P型金屬氧化物半導體電晶體，該發光元件包括一微型發光二極體或是一有機發光二極體，該發光元件的該第一端為一陽極，以及該發光元件的該第二端為一陰極。
- 如請求項10所述的像素電路，其中，在一初始化期間，該第一開關、該第三開關與該第四開關為導通，該第二開關為截止，該資料線的一第一初始化電壓通過該第一開關而截止該電晶體，該初始化電壓線的一第二初始化電壓通過該第四開關初始化該發光元件的該第一端，以及該第一功率電 壓線的一第一功率電壓通過該第三開關而重置該第一電容的該第二端；在一補償期間，該第一開關、該第二開關與該第四開關為導通，該第三開關為截止，該電晶體的該第一端的電壓轉態而截止該電晶體，使得該第一電容取樣該電晶體的一閾電壓；在一寫資料期間，該第一開關與該第四開關為導通，該第二開關與該第三開關為截止，該第一電容保持該電晶體的該閾電壓，該資料線的電壓從該第一初始化電壓轉態為一資料電壓，以及該第一電容的該第一端存放來自該資料線的該資料電壓；以及在一發光期間，該第一開關與該第四開關為截止，該第二開關與該第三開關為導通，該第一電容的該第一端所存放的該資料電壓驅動該電晶體的該控制端，以及該第一電容將該電晶體的該控制端與該電晶體的該第一端之間的一電壓差維持於一經補償電壓。
- 如請求項9所述的像素電路，其中，該第三開關的一第一端耦接至該第二開關的該第一端、該第一電容的該第二端與該第二電容的該第一端，該第三開關的一第二端耦接至該第一功率電壓線，該電晶體的一第二端耦接至該發光元件的一第一端，以及該發光元件的一第二端耦接至該顯示面板的一第二功率電壓線；以及一第四開關，具有一第一端耦接至該顯示面板的一初始化電壓線，其中該第四開關的一第二端耦接至該電晶體的該第二端與 該發光元件的該第一端。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US18/073,441 | 2022-12-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI841175B true TWI841175B (zh) | 2024-05-01 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220375408A1 (en) | 2020-05-20 | 2022-11-24 | Boe Technology Group Co., Ltd. | Pixel driving circuit, method of driving the same and display device |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220375408A1 (en) | 2020-05-20 | 2022-11-24 | Boe Technology Group Co., Ltd. | Pixel driving circuit, method of driving the same and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108074530B (zh) | 补偿电路与包含所述补偿电路的电致发光显示器 | |
| CN108470539B (zh) | 一种像素电路及其驱动方法、显示面板和显示装置 | |
| JP4049037B2 (ja) | 表示装置およびその駆動方法 | |
| US10818228B2 (en) | Pixel circuit, method for driving pixel circuit and display panel | |
| CN100492477C (zh) | 发光显示器及其驱动方法 | |
| US10665170B2 (en) | Display device | |
| US9799270B2 (en) | Pixel circuit, display panel and display device | |
| US20130009854A1 (en) | Pixel circuit, display device, driving method of pixel circuit, and driving method of display device | |
| US20070210994A1 (en) | Organic light emitting diode display and pixel driving method thereof | |
| WO2019024887A1 (zh) | 像素单元电路、驱动方法、像素电路和显示装置 | |
| US11341912B2 (en) | Pixel circuit and method for driving the same, display panel and display device | |
| US11769443B2 (en) | Pixel circuit and display panel comprising working stages | |
| TWI841175B (zh) | 顯示面板的像素電路 | |
| CN103021326A (zh) | 发光元件驱动电路 | |
| US7880693B2 (en) | Display | |
| CN112992075A (zh) | 像素驱动电路及像素驱动方法、像素结构、显示装置 | |
| US6904115B2 (en) | Current register unit and circuit and image display device using the current register unit | |
| WO2019010957A1 (zh) | 像素单元电路及其驱动方法、像素电路和显示装置 | |
| US11776463B2 (en) | Display device, detecting method and pixel driving circuit | |
| US11335251B2 (en) | LED driving apparatus having mitigated common impedance effect | |
| TWI723903B (zh) | 畫素驅動電路 | |
| CN112270909B (zh) | 像素驱动电路 | |
| US11842677B1 (en) | Pixel circuit of display panel | |
| US11386848B2 (en) | Shift register, display device, and method for controlling shift register | |
| TWI747495B (zh) | 畫素電路 |