TWI838189B - 一種減少超聲換能器聲串擾的深槽隔離方法及超聲換能器 - Google Patents
一種減少超聲換能器聲串擾的深槽隔離方法及超聲換能器 Download PDFInfo
- Publication number
- TWI838189B TWI838189B TW112111769A TW112111769A TWI838189B TW I838189 B TWI838189 B TW I838189B TW 112111769 A TW112111769 A TW 112111769A TW 112111769 A TW112111769 A TW 112111769A TW I838189 B TWI838189 B TW I838189B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- pmut
- cavity
- substrate
- mechanical
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 182
- 239000002184 metal Substances 0.000 claims description 176
- 229910052751 metal Inorganic materials 0.000 claims description 176
- 238000000151 deposition Methods 0.000 claims description 97
- 238000013016 damping Methods 0.000 claims description 96
- 239000000463 material Substances 0.000 claims description 79
- 230000008021 deposition Effects 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 65
- 238000005530 etching Methods 0.000 claims description 38
- 238000000206 photolithography Methods 0.000 claims description 33
- 238000005498 polishing Methods 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 229910052681 coesite Inorganic materials 0.000 description 15
- 229910052906 cristobalite Inorganic materials 0.000 description 15
- 239000000377 silicon dioxide Substances 0.000 description 15
- 235000012239 silicon dioxide Nutrition 0.000 description 15
- 229910052682 stishovite Inorganic materials 0.000 description 15
- 229910052905 tridymite Inorganic materials 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000011049 filling Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 238000002604 ultrasonography Methods 0.000 description 9
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 4
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
- B06B1/0644—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using a single piezoelectric element
- B06B1/0662—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using a single piezoelectric element with an electrode on the sensitive surface
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B2201/00—Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
- B06B2201/70—Specific application
- B06B2201/76—Medical, dental
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Transducers For Ultrasonic Waves (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
Abstract
本發明涉及阻斷干擾領域，公開了一種減少超聲換能器聲串擾的深槽隔
離方法及超聲換能器，超聲換能器包括CMOS單元，其上設有至少一個PMUT單元，所有PMUT單元共用PMUT襯底，PMUT單元設有空腔，深槽隔離方法包括步驟：當PMUT單元的尺寸和面積均小於其相應的預設值、及空腔的面積大於其預設值時，先圍繞空腔、自機械層向PMUT襯底內刻蝕深槽；再在深槽隔離出的區域內的機械層上澱積壓電疊層；反之，先在機械層上澱積壓電疊層；再圍繞空腔、自壓電疊層表面向機械層表面刻蝕接觸孔，並自接觸孔內的機械層表面向PMUT襯底內刻蝕至少一個深槽。本發明通過在PMUT單元之間設置深槽阻礙超聲波橫向傳播，可有效減少超聲換能器的聲串擾。
Description
本發明涉及阻斷干擾技術領域，具體為一種減少超聲換能器聲串擾的深槽隔離方法及超聲換能器。
醫學超聲掃描的發展需要越來越高的圖像解析度，體內超聲檢查則要求超聲探頭不斷小型化，超聲探頭小型化，高密度化會遇到很多挑戰，換能器單元彼此的聲串擾就是其中之一，聲串擾定義為由於相鄰元件的聲學振動而在受測元件（本身沒有激勵）上產生的電壓，或聲學振幅，超聲換能器陣列，有許多壓電微機械超聲換能器（Piezoelectric Micromachined Ultrasonic Transducer，PMUT）單元排成行與列，組成陣列，即PMUT單元會有多個鄰近單元，當相鄰的單元有激勵訊號時，PMUT薄膜在Z方向上下形變，產生振動，在固體彈性材料中，Z方向的振動，也會沿著垂直於Z方向的水平面上的X，Y方向傳播，也即，一個PMUT單元振動，相鄰的單元受振動的干擾，也會出現較低幅度的振動，影響正常的使用,其會產生相互干擾。
普通互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）高壓或圖像感測器工藝中所用的深槽（Deep Trench）都以較好的電學，或光學隔離為目的，聲學隔離的要求則很不一樣，降低聲串擾的深槽的工藝制程主要是截斷機械波傳播的通道，降低耦合，增加阻尼。
在由電容式微機械超聲換能器（Capacitive micromechanical ultrasonic transducer， CMUT）和CMOS構成的三維架構（具體可通過把CMUT做在CMOS 晶片上方形成）上製造降低聲串擾的深槽，其工藝相對簡單，直接，一般是在鍵合，減薄後，第二晶圓背面就是矽襯底及氧化矽薄層，可直接執行深槽相關的工藝步驟，同時，不管空腔與單元面積的相對大小，均較容易做深槽的佈局（layout），以及光刻，腐蝕，深槽填充，化學機械拋光（Chemical Mechanical Polishing，CMP）等後續工藝，如果能夠滿足特定聲串擾的規格要求，甚至只要在矽襯底上進行較淺的深槽腐蝕即可，不需要腐蝕穿透整個矽機械層，上述由CMUT和CMOS構成的三維架構也更容易採用雙深槽隔離，進一步提升隔離效果。
對於由PMUT和CMOS構成的三維架構（具體可通過把PMUT做在CMOS 晶片上方形成），製作深槽的複雜性相對較高，其主要原因是矽機械層上方有壓電材料及其上層及底層金屬等材料，壓電材料加上其上/下層金屬的厚度一般會達到1.5-3.5微米（μm），透過這層材料，要形成高深寬比（Aspect Ratio）的深槽，工藝相對比較難，在此同時，PZT（鋯鈦酸鉛，Pb(ZrTi)O
3）壓電材料，光刻腐蝕形成很小尺寸的圖形也不容易，這就進一步增加了深槽工藝的難度，因此提出一種減少超聲換能器聲串擾的深槽隔離方法及超聲換能器。
針對現有技術的不足，本發明提供了一種減少超聲換能器聲串擾的深槽隔離方法及超聲換能器，其中該深槽隔離方法解決了目前對於較薄材料做深槽隔離方法工藝相對較難的問題。
為實現上述目的，本發明提供如下技術方案：
一種減少超聲換能器聲串擾的深槽隔離方法，所述超聲換能器包括CMOS單元，所述CMOS單元上設有至少一個PMUT單元，所有PMUT單元共用包括PMUT襯底，所述PMUT襯底內設有至少一個空腔，覆蓋所述空腔、所述PMUT襯底上依次設有機械層和壓電疊層，所述深槽隔離方法包括以下步驟：
S1、獲取所述PMUT單元的尺寸和面積、以及所述空腔的面積；
S2、當所述PMUT單元的尺寸小於預設尺寸、所述PMUT單元的面積小於
第一預設面積、以及所述空腔的面積大於第二預設面積時，進行深槽先設流程：
先圍繞所述空腔、自所述機械層向所述PMUT襯底內刻蝕，形成深槽；
然後經澱積，在所述深槽隔離出的區域內的所述機械層上形成所述壓電疊
層；
S3、當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面積
大於或等於第一預設面積、以及所述空腔的面積小於或等於第二預設面積時，進行深槽後設流程：
先在所述機械層上澱積，形成所述壓電疊層；
然後圍繞所述空腔，自所述壓電疊層表面向所述機械層表面刻蝕，形成接
觸孔，並自所述接觸孔內的所述機械層表面向所述PMUT襯底內刻蝕，形成至少一個深槽。
作為本發明再進一步的方案，所述壓電疊層包括下金屬層、壓電層和上金屬層；
所述步驟S2中，所述深槽先設流程具體包括以下步驟：
S201、提供PMUT襯底，自所述PMUT襯底表面向所述PMUT襯底內凹設有
至少一個所述空腔，經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，經減薄、使所述機械層達到預設厚度；
S202、經澱積，在所述機械層上形成掩膜氧化層；
S203、掩膜下，圍繞所述空腔、自所述掩膜氧化層向所述PMUT襯底內依
次進行光刻和腐蝕，形成所述深槽；
S204、去除所述掩膜氧化層後、澱積阻尼材料，使所述深槽內充滿阻尼材
料、並在所述PMUT襯底的一表面上形成阻尼層；
S205、經拋光處理，去除所述阻尼層；
S206、經澱積，在所述機械層上依次形成下金屬層、壓電層和上金屬層；
S207、掩膜下，自所述上金屬層表面向所述機械層表面刻蝕，在所述深槽
上形成接觸孔；
所述步驟S3中，所述深槽後設流程具體包括以下步驟：
S301、提供PMUT襯底，自所述PMUT襯底表面向所述PMUT襯底內凹設有
至少一個所述空腔，經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，經減薄、使所述機械層達到預設厚度；
S302、經澱積，在所述機械層上依次形成下金屬層、壓電層和上金屬層；
S303、掩膜下，自所述上金屬層表面向所述機械層表面刻蝕，形成接觸
孔；
S304、經澱積，覆蓋所述機械層和所述壓電疊層，形成一掩膜氧化層；
S305、掩膜下，圍繞所述空腔、自所述接觸孔內的所述掩膜氧化層表面向
所述PMUT襯底內依次進行光刻和腐蝕，形成所述至少一個深槽；
S306、去除所述掩膜氧化層後、塗敷或澱積阻尼材料，覆蓋所述深槽的底
部和側壁、所述機械層以及所述壓電疊層，形成阻尼層；
S307、經拋光處理、去除多餘的阻尼層，保留所述深槽內的阻尼層。
進一步的，所述預設厚度為2-5μm。
在前述方案的基礎上，所述步驟S207和所述步驟S307之後均包括步驟：
S408、在所述PMUT襯底背面形成一金屬互連層；
S409、在所述PMUT襯底內沿第一方向形成金屬佈線層，並自所述金屬布
線層垂直所述第一方向形成金屬引線孔，使所述金屬佈線層與所述金屬互連層連接，所述第一方向為所述PMUT襯底的長度方向；
S410、貫穿所述壓電層、所述下金屬層和所述機械層並延伸至所述金屬布
線層表面，形成上金屬層連接孔和下金屬層連接孔；
S411、經澱積，覆蓋所述壓電疊層、所述機械層和所述接觸孔的底部和側
壁，形成一鈍化層。
進一步的，所述阻尼材料為多孔氧化物或多孔塑膠。
在前述方案的基礎上，所述步驟S204中，採用等離子化學氣相澱積阻尼材料，使所述深槽內被填充阻尼材料後,在所述深槽內形成有密閉的真空孔洞。
進一步的，所述經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，具體包括：經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，且所述機械層背面同時被氧化，在所述機械層和所述PMUT襯底之間形成一氧化層。
在前述方案的基礎上，所述深槽的橫截面呈圓形環或多邊形環。
本發明還提出了一種超聲換能器，包括CMOS單元，所述CMOS單元上設有至少一個PMUT單元，所有PMUT單元共用PMUT襯底，所述PMUT襯底表面向所述PMUT襯底內凹設有至少一個空腔，覆蓋所述空腔、在所述PMUT襯底上依次設有機械層和壓電疊層，當所述PMUT單元的尺寸小於預設尺寸、所述PMUT單元的面積小於第一預設面積、以及所述空腔的面積大於第二預設面積時，圍繞所述空腔、自所述機械層表面向所述PMUT襯底內凹設有一個深槽，所述深槽內充滿有阻尼材料；當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面積大於或等於第一預設面積、以及所述空腔的面積小於或等於第二預設面積時，圍繞所述空腔、自所述機械層表面向所述PMUT襯底內凹設有一個或多個深槽，所述深槽的底部和側壁形成有阻尼層。
本發明提供了一種減少超聲換能器聲串擾的深槽隔離方法及超聲換能器；與現有技術相比，該深槽隔離方法具備以下有益效果：
1、本發明針對PMUT單元尺寸不同的情況來使用不用的方法做深槽工藝，解決了不同情況下對較薄材料做深槽較難的問題，而且方法簡單，效果好，而且在超聲換能器中CMOS單元上的PMUT單元之間設置深槽進行隔離，有效減少超聲換能器的聲串擾。
2、本發明中，在進行再次澱積後採用化學機械拋光處理，去除矽表面的填充介質，從而可以澱積壓電材料的下層金屬電極材料，在形成深槽後，填充阻尼材料，較寬的深槽外面就是空氣，這一Si/阻尼材料/空氣介面能顯著衰減機械波，在進行再次澱積後採用化學機械拋光處理，去除矽表面的填充介質，從而可以澱積壓電材料的下層金屬電極材料。
3、本發明中，通過於低溫下等離子化學氣相澱積阻尼材料，這一澱積方法在深槽頂端澱積速度較快，能夠快速封口，在深槽中部或底部留下真空孔洞，這一技術巧妙地形成了Si/阻尼材料/空氣/阻尼材料/Si介面結構，能顯著減少超聲波在深槽的傳播。
4、本發明中，在填充高阻尼介質後再塗敷另一層介質，通過光刻，僅保留深槽填充介質與塗敷介質在深槽區域，設計合理，可以進一步降低聲串擾。
下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
實施例1
參照圖1、圖3，一種減少超聲換能器聲串擾的深槽隔離方法，所述超聲換能器包括CMOS單元，所述CMOS單元上設有一個PMUT單元，所述PMUT單元包括PMUT襯底1，所述PMUT襯底1內設有一個空腔2，覆蓋所述空腔2、所述PMUT襯底1上依次設有機械層4和壓電疊層5，所述深槽隔離方法包括以下步驟：
S1、獲取所述PMUT單元的尺寸和面積、以及所述空腔的面積；
S2、當所述PMUT單元的尺寸小於預設尺寸、所述PMUT單元的面積小於第一預設面積、以及所述空腔的面積大於第二預設面積時，進行深槽先設流程：
先圍繞所述空腔、自所述機械層向所述PMUT襯底內刻蝕，形成深槽；
然後經澱積，在所述深槽隔離出的區域內的所述機械層上形成所述壓電疊層。
在一些實施方式中，所述壓電疊層包括下金屬層、壓電層和上金屬層；
所述步驟S2中，所述深槽先設流程具體包括以下步驟：
S201、提供PMUT襯底，自所述PMUT襯底表面向所述PMUT襯底內凹設有一個所述空腔，經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，經減薄、使所述機械層達到預設厚度；即圖1中所示的“鍵合減薄”步驟。
S202、經澱積，在所述機械層上形成掩膜氧化層；即圖1中所示的“澱積”步驟。
S203、掩膜下，圍繞所述空腔、自所述掩膜氧化層向所述PMUT襯底內依次進行光刻和腐蝕，形成所述深槽；即圖1中所示的“深槽光刻”步驟。
S204、去除所述掩膜氧化層後、澱積阻尼材料，使所述深槽內充滿阻尼材料、並在所述PMUT襯底的一表面上形成阻尼層；即圖1中所示的“再次澱積”步驟。
S205、經拋光處理，去除所述阻尼層；即圖1中所示的“拋光”步驟。
S206、經澱積，在所述機械層上依次形成下金屬層、壓電層和上金屬層；即圖1中所示的“敷設材料”步驟。示例性的，壓電層的材料可為PZT或氮化鋁（AlN）。
S207、掩膜下，自所述上金屬層表面向所述機械層表面刻蝕，在所述深槽上形成接觸孔。即圖1中的所示“壓電光刻”步驟。
示例性的，所述預設厚度可為4μm。
在一些實施方式中，所述步驟S207之後包括步驟：
S408、在所述PMUT襯底背面形成一金屬互連層；即圖1中所示的“金屬互
連”步驟。
S409、在所述PMUT襯底內沿第一方向形成金屬佈線層，並自所述金屬佈線層垂直所述第一方向形成金屬引線孔，使所述金屬佈線層與所述金屬互連層連接，所述第一方向為所述PMUT襯底的長度方向；
S410、貫穿所述壓電層、所述下金屬層和所述機械層並延伸至所述金屬布
線層表面，形成上金屬層連接孔和下金屬層連接孔；
S411、經澱積，覆蓋所述壓電疊層、所述機械層和所述接觸孔的底部和側
壁，形成一鈍化層；即圖1中所示的“鈍化層”步驟。針對不同的情況來使用不用的方法做深槽工藝，解決了不同情況下對較薄材料做深槽較難的問題，而且方法簡單，效果好。
請參閱圖9，在一些實施方式中，阻尼材料31為多孔塑膠，在澱積時深槽最邊緣是多孔塑膠，槽中間設有真空孔洞。步驟S204中澱積方法為於低溫下等離子化學氣相澱積多孔塑膠，這一澱積方法在深槽頂端澱積速度較快，能夠快速封口，在深槽中部或底部留下真空孔洞，這一技術巧妙地形成了Si/多孔塑膠/空氣/多孔塑膠/Si介面結構，能顯著減少超聲波在深槽的傳播。步驟S204中，採用等離子化學氣相澱積阻尼材料31，使所述深槽3內被填充阻尼材料31後,在所述深槽3內形成有密閉的真空孔洞32。較佳的，等離子化學氣相澱積阻尼材料31的溫度為250-350℃。
在另一些實施方式中，阻尼材料31為多孔氧化物（如SiO₂），且在澱積時深槽最邊緣是多孔氧化物，槽中間設有真空孔洞32。示例性的，步驟S204中澱積方法為於低溫下等離子化學氣相澱積SiO₂，這一澱積方法在深槽頂端澱積速度較快，能夠快速封口，在深槽中部或底部留下真空孔洞，這一技術巧妙地形成了Si/SiO
2/空氣/SiO
2/Si介面結構，能顯著減少超聲波在深槽的傳播。步驟S204中，採用等離子化學氣相澱積阻尼材料31，使所述深槽內被填充阻尼材料後,在所述深槽內形成有密閉的真空孔洞；示例性的，通過於低溫下等離子化學氣相澱積SiO₂，這一澱積方法在深槽頂端澱積速度較快，能夠快速封口，在深槽中部或底部留下真空孔洞，這一技術巧妙地形成了Si/SiO
2/空氣/SiO
2/Si介面結構，能顯著減少超聲波在深槽的傳播。
本發明還提出了一種超聲換能器，包括CMOS單元，所述CMOS單元上設有一個PMUT單元，所述PMUT單元包括PMUT襯底1，所述PMUT襯底1表面向所述PMUT襯底1內凹設有一個空腔2，覆蓋所述空腔2、在所述PMUT襯底1上依次設有機械層4和壓電疊層5，當所述PMUT單元的尺寸小於預設尺寸、所述PMUT單元的面積小於第一預設面積、以及所述空腔的面積大於第二預設面積時，圍繞所述空腔、自所述機械層表面向所述PMUT襯底1內凹設有一個深槽3，所述深槽3內充滿有阻尼材料。
實施例2
參照圖2-圖3，一種減少超聲換能器聲串擾的深槽隔離方法，所述超聲換
能器包括CMOS單元，所述CMOS單元上設有一個PMUT單元，所述PMUT單元包括PMUT襯底1，所述PMUT襯底1內設有一個空腔2（即一個PMUT單元內對應設有一個空腔2），覆蓋所述空腔2、所述PMUT襯底1上依次設有機械層4和壓電疊層5，所述深槽隔離方法包括以下步驟：
S1、獲取所述PMUT單元的尺寸和面積、以及所述空腔的面積；
S3、當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面
積大於或等於第一預設面積、以及所述空腔的面積小於或等於第二預設面積時，進行深槽後設流程：
先在所述機械層上澱積，形成所述壓電疊層；
然後圍繞所述空腔，自所述壓電疊層表面向所述機械層表面刻蝕，形成接
觸孔，並自所述接觸孔內的所述機械層表面向所述PMUT襯底內刻蝕，形成至少一個深槽。
在一些實施方式中，所述壓電疊層包括下金屬層、壓電層和上金屬層；
所述步驟S3中，所述深槽後設流程具體包括以下步驟：
S301、提供PMUT襯底，自所述PMUT襯底表面向所述PMUT襯底內凹設有
至少一個所述空腔，經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，經減薄、使所述機械層達到預設厚度；即圖2中所示的“鍵合減薄”步驟。
S302、經澱積，在所述機械層上依次形成下金屬層、壓電層和上金屬層；即圖2中所示的“壓電層澱積”步驟。
S303、掩膜下，自所述上金屬層表面向所述機械層表面刻蝕，形成接觸孔；即圖2中所示的“壓電層光刻”步驟。
S304、經澱積，覆蓋所述機械層和所述壓電疊層，形成一掩膜氧化層；即圖2中所示的“深槽澱積”步驟。
S305、掩膜下，圍繞所述空腔、自所述接觸孔內的所述掩膜氧化層表面向所述PMUT襯底內依次進行光刻和腐蝕，形成一個深槽；即圖2中所示的“深槽光刻、深槽腐蝕”步驟。
S306、去除所述掩膜氧化層後、塗敷或澱積阻尼材料，覆蓋所述深槽的底部和側壁、所述機械層以及所述壓電疊層，形成阻尼層；即圖2中所示的“深槽介質沉積”步驟。
S307、經拋光處理、去除多餘的阻尼層，保留所述深槽內的阻尼層。即圖2中所示的“拋光”步驟。
示例性的，所述預設厚度可為3μm。
在一些實施方式中，所述步驟S307之後包括步驟：
S408、在所述PMUT襯底背面形成一金屬互連層；即圖2中所示的“金屬互
連”步驟。
S409、在所述PMUT襯底內沿第一方向形成金屬佈線層，並自所述金屬佈線層垂直所述第一方向形成金屬引線孔，使所述金屬佈線層與所述金屬互連層連接，所述第一方向為所述PMUT襯底的長度方向；
S410、貫穿所述壓電層、所述下金屬層和所述機械層並延伸至所述金屬布
線層表面，形成上金屬層連接孔和下金屬層連接孔；
S411、經澱積，覆蓋所述壓電疊層、所述機械層和所述接觸孔的底部和側
壁，形成一鈍化層；即圖2中所示的“鈍化層”步驟。針對不同的情況來使用不用的方法做深槽工藝，解決了不同情況下對較薄材料做深槽較難的問題，而且方法簡單，效果好。
在一些實施方式中，步驟S306中，在塗敷或澱積阻尼材料之後，通過光刻，僅保留深槽填充介質/塗敷介質在深槽區域，通過合理設計，可以進一步降低聲串擾。
進一步地，在一種實施方式中，所述經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，具體包括：經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，且所述機械層背面同時被氧化，在所述機械層和所述PMUT襯底之間形成一氧化層。
進一步地，在一種實施方式中，深槽的橫截面呈圓形環。
進一步地，在一種實施方式中，深槽的橫截面呈多邊形環；示例性的，多邊形環可為方形環、六邊形環、八邊形環等。
本發明還提出了一種超聲換能器，包括CMOS單元，所述CMOS單元上設有一個PMUT單元，所述PMUT單元包括PMUT襯底1，所述PMUT襯底1表面向所述PMUT襯底1內凹設有一個空腔2，覆蓋所述空腔、在所述PMUT襯底1上依次設有機械層4和壓電疊層5，當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面積大於或等於第一預設面積、以及所述空腔2的面積小於或等於第二預設面積時，圍繞所述空腔2、自所述機械層4表面向所述PMUT襯底1內凹設有一個深槽3，所述深槽3的底部和側壁形成有阻尼層。
實施例3
參照圖1、圖4，一種減少超聲換能器聲串擾的深槽隔離方法，所述超聲換
能器包括CMOS單元，所述CMOS單元上設有三個PMUT單元，且三個PMUT單元相連接，三個PMUT單元共用PMUT襯底1，所述PMUT襯底1內設有三個空腔2（即一個PMUT單元內對應設有一個空腔2），覆蓋所述空腔2、所述PMUT襯底1上依次設有機械層4和壓電疊層5，所述深槽隔離方法包括以下步驟：
S1、獲取所述PMUT單元的尺寸和面積、以及所述空腔的面積；
S2、當所述PMUT單元的尺寸小於預設尺寸、所述PMUT單元的面積小於
第一預設面積、以及所述空腔的面積大於第二預設面積時，進行深槽先設流程：
先圍繞所述空腔、自所述機械層向所述PMUT襯底內刻蝕，形成深槽；
然後經澱積，在所述深槽隔離出的區域內的所述機械層上形成所述壓電疊
層。
在一些實施方式中，所述壓電疊層包括下金屬層、壓電層和上金屬層；
所述步驟S2中，所述深槽先設流程具體包括以下步驟：
S201、提供PMUT襯底，自所述PMUT襯底表面向所述PMUT襯底內凹設有
至少一個所述空腔，經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，經減薄、使所述機械層達到預設厚度；即圖1中所示的“鍵合減薄”步驟。
S202、經澱積，在所述機械層上形成掩膜氧化層；即圖1中所示的“澱積”步驟。
S203、掩膜下，圍繞所述空腔、自所述掩膜氧化層向所述PMUT襯底內依次進行光刻和腐蝕，形成所述深槽；即圖1中所示的“深槽光刻”步驟。
S204、去除所述掩膜氧化層後、澱積阻尼材料，使所述深槽內充滿阻尼材料、並在所述PMUT襯底的一表面上形成阻尼層；即圖1中所示的“再次澱積”步驟。
S205、經拋光處理，去除所述阻尼層；即圖1中所示的“拋光”步驟。
S206、經澱積，在所述機械層上依次形成下金屬層、壓電層和上金屬層；即圖1中所示的“敷設材料”步驟。
S207、掩膜下，自所述上金屬層表面向所述機械層表面刻蝕，在所述深槽上形成接觸孔。即圖1中的所示“壓電光刻”步驟。
示例性的，所述預設厚度為4μm。
在一些實施方式中，所述步驟S207之後包括步驟：
S408、在所述PMUT襯底背面形成一金屬互連層；即圖1中所示的“金屬互
連”步驟。
S409、在所述PMUT襯底內沿第一方向形成金屬佈線層，並自所述金屬佈線層垂直所述第一方向形成金屬引線孔，使所述金屬佈線層與所述金屬互連層連接，所述第一方向為所述PMUT襯底的長度方向；
S410、貫穿所述壓電層、所述下金屬層和所述機械層並延伸至所述金屬布
線層表面，形成上金屬層連接孔和下金屬層連接孔；
S411、經澱積，覆蓋所述壓電疊層、所述機械層和所述接觸孔的底部和側
壁，形成一鈍化層；即圖1中所示的“鈍化層”步驟。針對不同的情況來使用不用的方法做深槽工藝，解決了不同情況下對較薄材料做深槽較難的問題，而且方法簡單，效果好。
參閱圖9，在一些實施方式中，阻尼材料31為多孔塑膠，在澱積時深槽最邊緣是多孔塑膠，槽中間設有真空孔洞32。示例性的，步驟S204中澱積方法為等離子化學氣相澱積多孔塑膠，這一澱積方法在深槽頂端澱積速度較快，能夠快速封口，在深槽中部或底部留下真空孔洞，這一技術巧妙地形成了Si/多孔塑膠/空氣/多孔塑膠/Si介面結構，能顯著減少超聲波在深槽的傳播。步驟S204中，採用等離子化學氣相澱積阻尼材料，使所述深槽內被填充阻尼材料後,在所述深槽內形成有密閉的真空孔洞。較佳的，等離子化學氣相澱積阻尼材料的溫度為250-350℃。
在另一些實施方式中，阻尼材料31為多孔氧化物（如SiO₂），且在澱積時深槽最邊緣是多孔氧化物，槽中間設有真空孔洞。示例性的，步驟S204中澱積方法為等離子化學氣相澱積SiO₂，這一澱積方法在深槽頂端澱積速度較快，能夠快速封口，在深槽中部或底部留下真空孔洞，這一技術巧妙地形成了Si/SiO
2/空氣/SiO
2/Si介面結構，能顯著減少超聲波在深槽的傳播。步驟S204中，採用等離子化學氣相澱積阻尼材料，使所述深槽內被填充阻尼材料後,在所述深槽內形成有密閉的真空孔洞；示例性的，通過等離子化學氣相澱積SiO₂，這一澱積方法在深槽頂端澱積速度較快，能夠快速封口，在深槽中部或底部留下真空孔洞，這一技術巧妙地形成了Si/SiO
2/空氣/SiO
2/Si介面結構，能顯著減少超聲波在深槽的傳播。
本發明還提出了一種超聲換能器，包括CMOS單元，所述CMOS單元上設有三個PMUT單元，三個PMUT單元共用PMUT襯底1，所述PMUT襯底1表面向所述PMUT襯底1內凹設有三個空腔2（即一個PMUT單元內對應設有一個空腔2），覆蓋所述空腔2、在所述PMUT襯底1上依次設有機械層4和壓電疊層5，當所述PMUT單元的尺寸小於預設尺寸、所述PMUT單元的面積小於第一預設面積、以及所述空腔2的面積大於第二預設面積時，圍繞所述空腔2、自所述機械層4表面向所述PMUT襯底1內凹設有三個深槽3，所述深槽3內充滿有阻尼材料，三個PMUT單元相鄰，且相鄰的PMUT單元之間共用一個深槽3。
實施例4
參照圖2、圖4，一種減少超聲換能器聲串擾的深槽隔離方法，所述超聲換
能器包括CMOS單元，所述CMOS單元上設有三個PMUT單元，且三個PMUT單元相連接，三個PMUT單元共用PMUT襯底1，所述PMUT襯底1內設有三個空腔2（即一個PMUT單元內對應設有一個空腔2），覆蓋所述空腔2、所述PMUT襯底1上依次設有機械層4和壓電疊層5，所述深槽隔離方法包括以下步驟：
S1、獲取所述PMUT單元的尺寸和面積、以及所述空腔的面積；
S3、當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面
積大於或等於第一預設面積、以及所述空腔的面積小於或等於第二預設面積時，進行深槽後設流程：
先在所述機械層上澱積，形成所述壓電疊層；
然後圍繞所述空腔，自所述壓電疊層表面向所述機械層表面刻蝕，形成接
觸孔，並自所述接觸孔內的所述機械層表面向所述PMUT襯底內刻蝕，形成至少一個深槽。
在一些實施方式中，所述壓電疊層包括下金屬層、壓電層和上金屬層；
所述步驟S3中，所述深槽後設流程具體包括以下步驟：
S301、提供PMUT襯底，自所述PMUT襯底表面向所述PMUT襯底內凹設有
至少一個所述空腔，經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，經減薄、使所述機械層達到預設厚度；即圖2中所示的“鍵合減薄”步驟。
S302、經澱積，在所述機械層上依次形成下金屬層、壓電層和上金屬層；即圖2中所示的“壓電層澱積”步驟。
S303、掩膜下，自所述上金屬層表面向所述機械層表面刻蝕，形成接觸孔；即圖2中所示的“壓電層光刻”步驟。
S304、經澱積，覆蓋所述機械層和所述壓電疊層，形成一掩膜氧化層；即圖2中所示的“深槽澱積”步驟。
S305、掩膜下，圍繞所述空腔、自所述接觸孔內的所述掩膜氧化層表面向所述PMUT襯底內依次進行光刻和腐蝕，形成三個深槽；即圖2中所示的“深槽光刻、深槽腐蝕”步驟。
S306、去除所述掩膜氧化層後、塗敷或澱積阻尼材料，覆蓋所述深槽的底部和側壁、所述機械層以及所述壓電疊層，形成阻尼層；即圖2中所示的“深槽介質沉積”步驟。
S307、經拋光處理、去除多餘的阻尼層，保留所述深槽內的阻尼層。即圖2中所示的“拋光”步驟。
示例性的，所述預設厚度為3μm。
在一些實施方式中，所述步驟S307之後包括步驟：
S408、在所述PMUT襯底背面形成一金屬互連層；即圖2中所示的“金屬互
連”步驟。
S409、在所述PMUT襯底內沿第一方向形成金屬佈線層，並自所述金屬佈線層垂直所述第一方向形成金屬引線孔，使所述金屬佈線層與所述金屬互連層連接，所述第一方向為所述PMUT襯底的長度方向；
S410、貫穿所述壓電層、所述下金屬層和所述機械層並延伸至所述金屬布
線層表面，形成上金屬層連接孔和下金屬層連接孔；
S411、經澱積，覆蓋所述壓電疊層、所述機械層和所述接觸孔的底部和側
壁，形成一鈍化層；即圖2中所示的“鈍化層”步驟。針對不同的情況來使用不用的方法做深槽工藝，解決了不同情況下對較薄材料做深槽較難的問題，而且方法簡單，效果好。
在一些實施方式中，步驟S306中，在塗敷或澱積阻尼材料之後，通過光刻，僅保留深槽填充介質/塗敷介質在深槽區域，通過合理設計，可以進一步降低聲串擾。
進一步地，在一種實施方式中，所述經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，具體包括：經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，且所述機械層背面同時被氧化，在所述機械層和所述PMUT襯底之間形成一氧化層。
進一步地，在一種實施方式中，深槽的橫截面呈圓形環。
進一步地，在一種實施方式中，深槽的橫截面呈多邊形環；示例性的，多邊形環可為方形環、六邊形環、八邊形環等。
本發明還提出了一種超聲換能器，包括CMOS單元，所述CMOS單元上設有至少一個（如九個）PMUT單元，所有PMUT單元共用PMUT襯底1，所述PMUT襯底1表面向所述PMUT襯底1內凹設有至少一個空腔2（即一個PMUT單元內對應設有一個空腔2），覆蓋所述空腔2、在所述PMUT襯底1上依次設有機械層4和壓電疊層5，當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面積大於或等於第一預設面積、以及所述空腔2的面積小於或等於第二預設面積時，圍繞所述空腔2、自所述機械層4表面向所述PMUT襯底1內凹設有一個深槽3，所述深槽3的底部和側壁形成有阻尼層，三個PMUT單元相鄰，且相鄰的PMUT單元之間共用一個深槽3。
實施例5
參照圖1、圖5，一種減少超聲換能器聲串擾的深槽隔離方法，所述超聲換
能器包括CMOS單元，所述CMOS單元上設有九個PMUT單元，且九個PMUT單元呈3×3 陣列分佈，所有PMUT單元共用PMUT襯底1，網格狀圖形是深槽3結構，黑色圓形是空腔2，白色圓形是PMUT單元的壓電疊層的頂層51（如上層金屬層），這一設計中，深槽3網格將空腔2，及PMUT單元完全包圍，並與鄰近PMUT單元實現徹底隔離，所述深槽隔離方法包括以下步驟：
S1、獲取所述PMUT單元的尺寸和面積、以及所述空腔的面積；
S2、當所述PMUT單元的尺寸小於預設尺寸、所述PMUT單元的面積小於
第一預設面積、以及所述空腔的面積大於第二預設面積時，進行深槽先設流程：
先圍繞所述空腔、自所述機械層向所述PMUT襯底內刻蝕，形成深槽；
然後經澱積，在所述深槽隔離出的區域內的所述機械層上形成所述壓電疊
層。
在一些實施方式中，所述壓電疊層包括下金屬層、壓電層和上金屬層；
所述步驟S2中，所述深槽先設流程具體包括以下步驟：
S201、提供PMUT襯底，自所述PMUT襯底表面向所述PMUT襯底內凹設有
至少一個所述空腔，經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，經減薄、使所述機械層達到預設厚度；即圖1中所示的“鍵合減薄”步驟。
S202、經澱積，在所述機械層上形成掩膜氧化層；即圖1中所示的“澱積”步驟。
S203、掩膜下，圍繞所述空腔、自所述掩膜氧化層向所述PMUT襯底內依次進行光刻和腐蝕，形成所述深槽；即圖1中所示的“深槽光刻”步驟。
S204、去除所述掩膜氧化層後、澱積阻尼材料，使所述深槽內充滿阻尼材料、並在所述PMUT襯底的一表面上形成阻尼層；即圖1中所示的“再次澱積”步驟。
S205、經拋光處理，去除所述阻尼層；即圖1中所示的“拋光”步驟。
S206、經澱積，在所述機械層上依次形成下金屬層、壓電層和上金屬層；即圖1中所示的“敷設材料”步驟。
S207、掩膜下，自所述上金屬層表面向所述機械層表面刻蝕，在所述深槽上形成接觸孔。即圖1中的所示“壓電光刻”步驟。
示例性的，所述預設厚度為4μm。
在一些實施方式中，所述步驟S207之後包括步驟：
S408、在所述PMUT襯底背面形成一金屬互連層；即圖1中所示的“金屬互
連”步驟。
S409、在所述PMUT襯底內沿第一方向形成金屬佈線層，並自所述金屬佈線層垂直所述第一方向形成金屬引線孔，使所述金屬佈線層與所述金屬互連層連接，所述第一方向為所述PMUT襯底的長度方向；
S410、貫穿所述壓電層、所述下金屬層和所述機械層並延伸至所述金屬布
線層表面，形成上金屬層連接孔和下金屬層連接孔；
S411、經澱積，覆蓋所述壓電疊層、所述機械層和所述接觸孔的底部和側
壁，形成一鈍化層；即圖1中所示的“鈍化層”步驟。針對不同的情況來使用不用的方法做深槽工藝，解決了不同情況下對較薄材料做深槽較難的問題，而且方法簡單，效果好。
請參閱圖9，在一些實施方式中，阻尼材料31為多孔塑膠，在澱積時深槽最邊緣是多孔塑膠，槽中間設有真空孔洞。步驟S204中澱積方法為等離子化學氣相澱積多孔塑膠，這一澱積方法在深槽頂端澱積速度較快，能夠快速封口，在深槽中部或底部留下真空孔洞，這一技術巧妙地形成了Si/多孔塑膠/空氣/多孔塑膠/Si介面結構，能顯著減少超聲波在深槽的傳播。步驟S204中，採用等離子化學氣相澱積阻尼材料31，使所述深槽3內被填充阻尼材料31後,在所述深槽3內形成有密閉的真空孔洞32。較佳的，等離子化學氣相澱積阻尼材料的溫度為250-300℃。
在另一些實施方式中，阻尼材料31為多孔氧化物（如SiO₂），且在澱積時深槽最邊緣是多孔氧化物，槽中間設有真空孔洞32。示例性的，步驟S204中澱積方法為於低溫下等離子化學氣相澱積SiO₂，這一澱積方法在深槽頂端澱積速度較快，能夠快速封口，在深槽中部或底部留下真空孔洞，這一技術巧妙地形成了Si/SiO
2/空氣/SiO
2/Si介面結構，能顯著減少超聲波在深槽的傳播。步驟S204中，採用等離子化學氣相澱積阻尼材料，使所述深槽內被填充阻尼材料後,在所述深槽內形成有密閉的真空孔洞；示例性的，通過於低溫下等離子化學氣相澱積SiO₂，這一澱積方法在深槽頂端澱積速度較快，能夠快速封口，在深槽中部或底部留下真空孔洞，這一技術巧妙地形成了Si/SiO
2/空氣/SiO
2/Si介面結構，能顯著減少超聲波在深槽的傳播。本發明還提出了一種超聲換能器，包括CMOS單元，所述CMOS單元上設有九個PMUT單元，且九個PMUT單元呈3×3 陣列分佈，所有PMUT單元共用PMUT襯底1，網格狀圖形是深槽3結構，黑色圓形是空腔2，白色圓形是PMUT單元的壓電疊層5的頂層51（如上層金屬層）。這一設計中，深槽3網格將空腔2，及PMUT單元完全包圍，並與鄰近PMUT單元實現徹底隔離。
實施例6
參照圖2、圖6，一種減少超聲換能器聲串擾的深槽隔離方法，所述超聲換
能器包括CMOS單元，所述CMOS單元上設有九個PMUT單元，且九個PMUT單元呈3×3 陣列分佈，所有PMUT單元共用PMUT襯底1，所述PMUT單元的頂部設有壓電疊層5，以俯視角度看、壓電疊層的頂層51（如上金屬層）的周圍設有空腔2，所述深槽隔離方法包括以下步驟：
S1、獲取所述PMUT單元的尺寸和面積、以及所述空腔的面積；
S3、當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面
積大於或等於第一預設面積、以及所述空腔的面積小於或等於第二預設面積時，進行深槽後設流程：
先在所述機械層上澱積，形成所述壓電疊層；
然後圍繞所述空腔，自所述壓電疊層表面向所述機械層表面刻蝕，形成接
觸孔，並自所述接觸孔內的所述機械層表面向所述PMUT襯底內刻蝕，形成至少一個深槽。
在一些實施方式中，所述壓電疊層包括下金屬層、壓電層和上金屬層；
所述步驟S3中，所述深槽後設流程具體包括以下步驟：
S301、提供PMUT襯底，自所述PMUT襯底表面向所述PMUT襯底內凹設有
至少一個所述空腔，經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，經減薄、使所述機械層達到預設厚度；即圖2中所示的“鍵合減薄”步驟。
S302、經澱積，在所述機械層上依次形成下金屬層、壓電層和上金屬層； 即圖2中所示的“壓電層澱積”步驟。
S303、掩膜下，自所述上金屬層表面向所述機械層表面刻蝕，形成接觸孔；即圖2中所示的“壓電層光刻”步驟。
S304、經澱積，覆蓋所述機械層和所述壓電疊層，形成一掩膜氧化層；即圖2中所示的“深槽澱積”步驟。
S305、掩膜下，圍繞所述空腔、自所述接觸孔內的所述掩膜氧化層表面向所述PMUT襯底內依次進行光刻和腐蝕，形成三個深槽；即圖2中所示的“深槽光刻、深槽腐蝕”步驟。
S306、去除所述掩膜氧化層後、塗敷或澱積阻尼材料，覆蓋所述深槽的底部和側壁、所述機械層以及所述壓電疊層，形成阻尼層；即圖2中所示的“深槽介質沉積”步驟。
S307、經拋光處理、去除多餘的阻尼層，保留所述深槽內的阻尼層。即圖2中所示的“拋光”步驟。
示例性的，所述預設厚度為3μm。
在一些實施方式中，所述步驟S307之後包括步驟：
S408、在所述PMUT襯底背面形成一金屬互連層；即圖2中所示的“金屬互
連”步驟。
S409、在所述PMUT襯底內沿第一方向形成金屬佈線層，並自所述金屬佈線層垂直所述第一方向形成金屬引線孔，使所述金屬佈線層與所述金屬互連層連接，所述第一方向為所述PMUT襯底的長度方向；
S410、貫穿所述壓電層、所述下金屬層和所述機械層並延伸至所述金屬布
線層表面，形成上金屬層連接孔和下金屬層連接孔；
S411、經澱積，覆蓋所述壓電疊層、所述機械層和所述接觸孔的底部和側
壁，形成一鈍化層；即圖2中所示的“鈍化層”步驟。針對不同的情況來使用不用的方法做深槽工藝，解決了不同情況下對較薄材料做深槽較難的問題，而且方法簡單，效果好。
在一些實施方式中，步驟S306中，在塗敷或澱積阻尼材料之後，通過光刻，僅保留深槽填充介質/塗敷介質在深槽區域，通過合理設計，可以進一步降低聲串擾。
進一步地，在一種實施方式中，所述經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，具體包括：經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，且所述機械層背面同時被氧化，在所述機械層和所述PMUT襯底之間形成一氧化層。
進一步地，在一種實施方式中，深槽的橫截面呈圓形環。
進一步地，在一種實施方式中，深槽的橫截面呈多邊形環；示例性的，多邊形環可為方形環、六邊形環、八邊形環等。
本發明還提出了一種超聲換能器，包括CMOS單元，所述CMOS單元上設有九個PMUT單元，所有PMUT單元共用PMUT襯底1，所述PMUT單元的頂部設有壓電疊層5，以俯視角度看、壓電疊層的頂層51（如上金屬層）的周圍設有空腔2，當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面積大於或等於第一預設面積、以及所述空腔2的面積小於或等於第二預設面積時，圍繞所述空腔2、自所述壓電疊層5表面設有一個深槽3，在空腔2的近鄰處，形成獨立的封閉深槽3，深槽3僅僅隔離空腔2及其上方可振動器件結構。
實施例6
參照圖2、圖7，一種減少超聲換能器聲串擾的深槽隔離方法，所述超聲換
能器包括CMOS單元，所述CMOS單元上設有九個PMUT單元，且九個PMUT單元呈3×3 陣列分佈，所有PMUT單元共用PMUT襯底1，所述PMUT襯底1的頂部設有壓電疊層5，以俯視角度看、壓電疊層的頂層51（如上金屬層）周圍設有空腔2，所述深槽隔離方法包括以下步驟：
S1、獲取所述PMUT單元的尺寸和面積、以及所述空腔的面積；
S3、當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面
積大於或等於第一預設面積、以及所述空腔的面積小於或等於第二預設面積時，進行深槽後設流程：
先在所述機械層上澱積，形成所述壓電疊層；
然後圍繞所述空腔，自所述壓電疊層表面向所述機械層表面刻蝕，形成接
觸孔，並自所述接觸孔內的所述機械層表面向所述PMUT襯底內刻蝕，形成至少一個深槽。
在一些實施方式中，所述壓電疊層包括下金屬層、壓電層和上金屬層；
所述步驟S3中，所述深槽後設流程具體包括以下步驟：
S301、提供PMUT襯底，自所述PMUT襯底表面向所述PMUT襯底內凹設有
至少一個所述空腔，經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，經減薄、使所述機械層達到預設厚度；即圖2中所示的“鍵合減薄”步驟。
S302、經澱積，在所述機械層上依次形成下金屬層、壓電層和上金屬層；即圖2中所示的“壓電層澱積”步驟。
S303、掩膜下，自所述上金屬層表面向所述機械層表面刻蝕，形成接觸孔；即圖2中所示的“壓電層光刻”步驟。
S304、經澱積，覆蓋所述機械層和所述壓電疊層，形成一掩膜氧化層；即圖2中所示的“深槽澱積”步驟。
S305、掩膜下，圍繞所述空腔、自所述接觸孔內的所述掩膜氧化層表面向所述PMUT襯底內依次進行光刻和腐蝕，形成三個深槽；即圖2中所示的“深槽光刻、深槽腐蝕”步驟。
S306、去除所述掩膜氧化層後、塗敷或澱積阻尼材料，覆蓋所述深槽的底部和側壁、所述機械層以及所述壓電疊層，形成阻尼層；即圖2中所示的“深槽介質沉積”步驟。
S307、經拋光處理、去除多餘的阻尼層，保留所述深槽內的阻尼層。即圖2中所示的“拋光”步驟。
示例性的，所述預設厚度為3μm。
在一些實施方式中，所述步驟S307之後包括步驟：
S408、在所述PMUT襯底背面形成一金屬互連層；即圖2中所示的“金屬互
連”步驟。
S409、在所述PMUT襯底內沿第一方向形成金屬佈線層，並自所述金屬佈線層垂直所述第一方向形成金屬引線孔，使所述金屬佈線層與所述金屬互連層連接，所述第一方向為所述PMUT襯底的長度方向；
S410、貫穿所述壓電層、所述下金屬層和所述機械層並延伸至所述金屬布
線層表面，形成上金屬層連接孔和下金屬層連接孔；
S411、經澱積，覆蓋所述壓電疊層、所述機械層和所述接觸孔的底部和側
壁，形成一鈍化層；即圖2中所示的“鈍化層”步驟。針對不同的情況來使用不用的方法做深槽工藝，解決了不同情況下對較薄材料做深槽較難的問題，而且方法簡單，效果好。
在一些實施方式中，步驟S306中，在塗敷或澱積阻尼材料之後，通過光刻，僅保留深槽填充介質/塗敷介質在深槽區域，通過合理設計，可以進一步降低聲串擾。
進一步地，在一種實施方式中，所述經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，具體包括：經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，且所述機械層背面同時被氧化，在所述機械層和所述PMUT襯底之間形成一氧化層。
進一步地，在一種實施方式中，深槽的橫截面呈圓形環。
進一步地，在一種實施方式中，深槽的橫截面呈多邊形環；示例性的，多邊形環可為方形環、六邊形環、八邊形環等。
本發明還提出了一種超聲換能器，包括CMOS單元，所述CMOS單元上設有九個PMUT單元，所有PMUT單元共用PMUT襯底1，所述PMUT單元的頂部設有壓電疊層5，以俯視角度看、壓電疊層的頂層51（如上金屬層）的周圍設有空腔2，當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面積大於或等於第一預設面積、以及所述空腔2的面積小於或等於第二預設面積時，圍繞所述空腔2、自所述壓電疊層5表面包圍有一個深槽3，在空腔2的近鄰處，形成獨立的封閉深槽3，深槽3僅僅隔離空腔2及其上方可振動器件結構，深槽3的形狀可為四邊形環、六邊形環或者八邊形環等。
實施例7
參照圖2、圖7、圖8，一種減少超聲換能器聲串擾的深槽隔離方法，所述
超聲換能器包括CMOS單元，所述CMOS單元上設有九個PMUT單元，且九個PMUT單元呈3×3 陣列分佈，所有PMUT單元共用PMUT襯底1，所述PMUT單元的頂部設有壓電疊層5，以俯視角度看、壓電疊層的頂層51（如上金屬層）的周圍設有空腔2，所述深槽隔離方法包括以下步驟：
S1、獲取所述PMUT單元的尺寸和面積、以及所述空腔的面積；
S3、當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面
積大於或等於第一預設面積、以及所述空腔的面積小於或等於第二預設面積時，進行深槽後設流程：
先在所述機械層上澱積，形成所述壓電疊層；
然後圍繞所述空腔，自所述壓電疊層表面向所述機械層表面刻蝕，形成接
觸孔，並自所述接觸孔內的所述機械層表面向所述PMUT襯底內刻蝕，形成至少一個深槽。
在一些實施方式中，所述壓電疊層包括下金屬層、壓電層和上金屬層；
所述步驟S3中，所述深槽後設流程具體包括以下步驟：
S301、提供PMUT襯底，自所述PMUT襯底表面向所述PMUT襯底內凹設有
至少一個所述空腔，經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，經減薄、使所述機械層達到預設厚度；即圖2中所示的“鍵合減薄”步驟。
S302、經澱積，在所述機械層上依次形成下金屬層、壓電層和上金屬層；即圖2中所示的“壓電層澱積”步驟。
S303、掩膜下，自所述上金屬層表面向所述機械層表面刻蝕，形成接觸孔；即圖2中所示的“壓電層光刻”步驟。
S304、經澱積，覆蓋所述機械層和所述壓電疊層，形成一掩膜氧化層；即圖2中所示的“深槽澱積”步驟。
S305、掩膜下，圍繞所述空腔、自所述接觸孔內的所述掩膜氧化層表面向所述PMUT襯底內依次進行光刻和腐蝕，形成三個深槽；即圖2中所示的“深槽光刻、深槽腐蝕”步驟。
S306、去除所述掩膜氧化層後、塗敷或澱積阻尼材料，覆蓋所述深槽的底部和側壁、所述機械層以及所述壓電疊層，形成阻尼層；即圖2中所示的“深槽介質沉積”步驟。
S307、經拋光處理、去除多餘的阻尼層，保留所述深槽內的阻尼層。圖2中所示的“拋光”步驟。
示例性的，所述預設厚度為3μm。
在一些實施方式中，所述步驟S307之後包括步驟：
S408、在所述PMUT襯底背面形成一金屬互連層；即圖2中所示的“金屬互
連”步驟。
S409、在所述PMUT襯底內沿第一方向形成金屬佈線層，並自所述金屬佈線層垂直所述第一方向形成金屬引線孔，使所述金屬佈線層與所述金屬互連層連接，所述第一方向為所述PMUT襯底的長度方向；
S410、貫穿所述壓電層、所述下金屬層和所述機械層並延伸至所述金屬布
線層表面，形成上金屬層連接孔和下金屬層連接孔；
S411、經澱積，覆蓋所述壓電疊層、所述機械層和所述接觸孔的底部和側
壁，形成一鈍化層；即圖2中所示的“鈍化層”步驟。針對不同的情況來使用不用的方法做深槽工藝，解決了不同情況下對較薄材料做深槽較難的問題，而且方法簡單，效果好。
在一些實施方式中，步驟S306中，在塗敷或澱積阻尼材料之後，通過光刻，僅保留深槽填充介質/塗敷介質在深槽區域，通過合理設計，可以進一步降低聲串擾。
進一步地，在一種實施方式中，所述經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，具體包括：經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，且所述機械層背面同時被氧化，在所述機械層和所述PMUT襯底之間形成一氧化層。
進一步地，在一種實施方式中，深槽的橫截面呈圓形環。
進一步地，在一種實施方式中，深槽的橫截面呈多邊形環；示例性的，多邊形環可為方形環、六邊形環、八邊形環等。
本發明還提出了一種超聲換能器，包括CMOS單元，所述CMOS單元上設有九個PMUT單元，所有PMUT單元共用PMUT襯底1，所述PMUT單元的頂部設有壓電疊層5，以俯視角度看、壓電疊層5的頂層51（如上金屬層）的周圍設有空腔2，當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面積大於或等於第一預設面積、以及所述空腔2的面積小於或等於第二預設面積時，圍繞所述空腔2、自所述壓電疊層5表面包圍有一個深槽3，在空腔2的近鄰處，形成獨立的封閉深槽3，深槽3僅僅隔離空腔2及其上方可振動器件結構，深槽3的形狀可為四邊形環、六邊形環或者八邊形環等；
抗干擾的設計不局限于單一深槽，如果單元面積允許，也可以做雙槽，甚
至多槽設計，如圖8為例的不連續雙槽隔離示意圖，在單元佈局（layout）中，區域A，B，C，D已經有相關單元結構存在，如三維架構的垂直連接，或金屬佈線等，雙槽隔離可以單槽錯開這些區域，另一深槽則可交錯互補，保證至少有一個深槽在機械波橫向路徑上，起到減少干擾的作用。應當理解的是，所述預設尺寸是指能採用雙深槽隔離工藝時，所述PMUT單元具有的最小橫向尺寸；所述第一預設面積是指能採用雙深槽隔離工藝時，所述PMUT單元具有的最小面積；所述第二預設面積是指能採用雙深槽隔離工藝時，所述PMUT單元內的空腔具有的最大面積。
在該文中的描述中，需要說明的是，諸如第一和第二等之類的關係術語僅僅用來將一個實體或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關係或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。
儘管已經示出和描述了本發明的實施例，本領域的普通技術人員而言，可以理解在不脫離本發明的原理和精神的情況下可以對這些實施例進行多種變化、修改、替換和變型，本發明的範圍由所附權利要求及其等同物限定。
1:PMUT襯底
2:空腔
3:深槽
31:阻尼材料
32:真空孔洞
4:機械層
5:壓電疊層
51:壓電疊層的頂層
圖1為本發明提供的一種減少超聲換能器聲串擾的深槽隔離方法的深槽先設流程結構示意圖。
圖2為本發明提供的一種減少超聲換能器聲串擾的深槽隔離方法的深槽後設流程結構示意圖。
圖3為本發明提供的一種超聲換能器的引入深槽隔離的PMUT單元結構示意圖。
圖4為本發明提供的一種超聲換能器的引入深槽隔離的三個PMUT單元結構示意圖。
圖5為本發明提供的一種超聲換能器的小單元尺寸時，深槽隔離的3×3的PMUT單元陣列俯視結構示意圖。
圖6為本發明提供的一種超聲換能器的大單元尺寸時，深槽隔離的3×3的PMUT單元陣列俯視結構示意圖。
圖7為本發明提供的一種超聲換能器的大單元尺寸時，不同形狀深槽隔離的3×3 PMUT單元陣列俯視結構示意圖。
圖8為本發明提供的一種超聲換能器的雙深槽隔離俯視結構示意圖。
圖9為本發明提供的一種經等離子化學氣相澱積阻尼材料後的深槽的縱截面結構示意圖。
Claims (9)
- 一種減少超聲換能器聲串擾的深槽隔離方法，所述超聲換能器包括CMOS單元，所述CMOS單元上設有至少一個PMUT單元，所有PMUT單元共用PMUT襯底，所述PMUT襯底內設有至少一個空腔，覆蓋所述空腔、所述PMUT襯底上依次設有機械層和壓電疊層，其特徵在於，所述深槽隔離方法包括以下步驟： S1、獲取所述PMUT單元的尺寸和面積、以及所述空腔的面積； S2、當所述PMUT單元的尺寸小於預設尺寸、所述PMUT單元的面積小於第一預設面積、以及所述空腔的面積大於第二預設面積時，進行深槽先設流程： 先圍繞所述空腔、自所述機械層向所述PMUT襯底內刻蝕，形成深槽； 然後經澱積，在所述深槽隔離出的區域內的所述機械層上形成所述壓電疊層； S3、當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面積大於或等於第一預設面積、以及所述空腔的面積小於或等於第二預設面積時，進行深槽後設流程： 先在所述機械層上澱積，形成所述壓電疊層； 然後圍繞所述空腔，自所述壓電疊層表面向所述機械層表面刻蝕，形成接觸孔，並自所述接觸孔內的所述機械層表面向所述PMUT襯底內刻蝕，形成至少一個深槽。
- 如請求項1所述的一種減少超聲換能器聲串擾的深槽隔離方法，其特徵在於，所述壓電疊層包括下金屬層、壓電層和上金屬層； 所述步驟S2中，所述深槽先設流程具體包括以下步驟： S201、提供PMUT襯底，自所述PMUT襯底表面向所述PMUT襯底內凹設有至少一個所述空腔，經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，經減薄、使所述機械層達到預設厚度； S202、經澱積，在所述機械層上形成掩膜氧化層； S203、掩膜下，圍繞所述空腔、自所述掩膜氧化層向所述PMUT襯底內依次進行光刻和腐蝕，形成所述深槽； S204、去除所述掩膜氧化層後、澱積阻尼材料，使所述深槽內充滿阻尼材料、並在所述PMUT襯底的一表面上形成阻尼層； S205、經拋光處理，去除所述阻尼層； S206、經澱積，在所述機械層上依次形成下金屬層、壓電層和上金屬層； S207、掩膜下，自所述上金屬層表面向所述機械層表面刻蝕，在所述深槽上形成接觸孔； 所述步驟S3中，所述深槽後設流程具體包括以下步驟： S301、提供PMUT襯底，自所述PMUT襯底表面向所述PMUT襯底內凹設有至少一個所述空腔，經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，經減薄、使所述機械層達到預設厚度； S302、經澱積，在所述機械層上依次形成下金屬層、壓電層和上金屬層； S303、掩膜下，自所述上金屬層表面向所述機械層表面刻蝕，形成接觸孔； S304、經澱積，覆蓋所述機械層和所述壓電疊層，形成一掩膜氧化層； S305、掩膜下，圍繞所述空腔、自所述接觸孔內的所述掩膜氧化層表面向所述PMUT襯底內依次進行光刻和腐蝕，形成所述至少一個深槽； S306、去除所述掩膜氧化層後、塗敷或澱積阻尼材料，覆蓋所述深槽的底部和側壁、所述機械層以及所述壓電疊層，形成阻尼層； S307、經拋光處理、去除多餘的阻尼層，保留所述深槽內的阻尼層。
- 如請求項2所述的一種減少超聲換能器聲串擾的深槽隔離方法，其特徵在於，所述預設厚度為2-5μm。
- 如請求項2所述的一種減少超聲換能器聲串擾的深槽隔離方法，其特徵在於，所述步驟S207和所述步驟S307之後均包括步驟： S408、在所述PMUT襯底背面形成一金屬互連層； S409、在所述PMUT襯底內沿第一方向形成金屬佈線層，並自所述金屬佈線層垂直所述第一方向形成金屬引線孔，使所述金屬佈線層與所述金屬互連層連接，所述第一方向為所述PMUT襯底的長度方向； S410、貫穿所述壓電層、所述下金屬層和所述機械層並延伸至所述金屬佈線層表面，形成上金屬層連接孔和下金屬層連接孔； S411、經澱積，覆蓋所述壓電疊層、所述機械層和所述接觸孔的底部和側壁，形成一鈍化層。
- 如請求項2所述的一種減少超聲換能器聲串擾的深槽隔離方法，其特徵在於，所述阻尼材料為多孔氧化物或多孔塑膠。
- 如請求項2所述的一種減少超聲換能器聲串擾的深槽隔離方法，其特徵在於，所述步驟S204中，採用等離子化學氣相澱積阻尼材料，使所述深槽內被填充阻尼材料後,在所述深槽內形成有密閉的真空孔洞。
- 如請求項2所述的一種減少超聲換能器聲串擾的深槽隔離方法，特徵在於，所述經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，具體包括：經熔融鍵合，覆蓋所述空腔、在所述PMUT襯底上形成一機械層，且所述機械層背面同時被氧化，在所述機械層和所述PMUT襯底之間形成一氧化層。
- 如請求項1-7中任一項所述的一種減少超聲換能器聲串擾的深槽隔離方法，其特徵在於，所述深槽的橫截面呈圓形環或多邊形環。
- 一種超聲換能器，其特徵在於，包括CMOS單元，所述CMOS單元上設有至少一個PMUT單元，所有PMUT單元共用PMUT襯底（1），所述PMUT襯底表面向所述PMUT襯底內凹設有至少一個空腔（2），覆蓋所述空腔（2）、在所述PMUT襯底（1）上依次設有機械層（4）和壓電疊層（5）； 當所述PMUT單元的尺寸小於預設尺寸、所述PMUT單元的面積小於第一預設面積、以及所述空腔的面積大於第二預設面積時，圍繞所述空腔、自所述機械層（4）表面向所述PMUT襯底內凹設有一個深槽（3），所述深槽（3）內充滿有阻尼材料； 當所述PMUT單元的尺寸大於或等於預設尺寸、所述PMUT單元的面積大於或等於第一預設面積、以及所述空腔的面積小於或等於第二預設面積時，圍繞所述空腔（2）、自所述機械層（4）表面向所述PMUT襯底內凹設有一個或多個深槽（3），所述深槽（3）的底部和側壁形成有阻尼層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211342448.2A CN115400931B (zh) | 2022-10-31 | 2022-10-31 | 一种减少超声换能器声串扰的深槽隔离方法及超声换能器 |
| CN2022113424482 | 2022-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI838189B true TWI838189B (zh) | 2024-04-01 |
| TW202420974A TW202420974A (zh) | 2024-05-16 |
Family
ID=84167601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112111769A TWI838189B (zh) | 2022-10-31 | 2023-03-28 | 一種減少超聲換能器聲串擾的深槽隔離方法及超聲換能器 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN115400931B (zh) |
| TW (1) | TWI838189B (zh) |
| WO (1) | WO2024093842A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111884647B (zh) * | 2020-08-13 | 2023-09-29 | 中国工程物理研究院电子工程研究所 | 一种压电微机械声波换能器阵列耦合隔离方法 |
| CN115400931B (zh) * | 2022-10-31 | 2023-03-24 | 浙江仙声科技有限公司 | 一种减少超声换能器声串扰的深槽隔离方法及超声换能器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103097041A (zh) * | 2010-07-30 | 2013-05-08 | 皇家飞利浦电子股份有限公司 | 薄膜超声换能器 |
| CN108288669A (zh) * | 2018-01-05 | 2018-07-17 | 京东方科技集团股份有限公司 | 超声传感器及其制作方法、显示基板及其制作方法 |
| CN111146328A (zh) * | 2019-12-31 | 2020-05-12 | 诺思(天津)微系统有限责任公司 | 单晶压电结构及具有其的电子设备 |
| CN112452694A (zh) * | 2020-09-23 | 2021-03-09 | 长江大学 | 多频压电式微型超声换能器单元、阵列和方法 |
| CN114068802A (zh) * | 2020-07-31 | 2022-02-18 | 中芯集成电路（宁波）有限公司 | 一种超声波传感器及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057300A (ja) * | 2000-08-14 | 2002-02-22 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| US9351081B2 (en) * | 2013-02-27 | 2016-05-24 | Texas Instruments Incorporated | Capacitive micromachined ultrasonic transducer (CMUT) with through-substrate via (TSV) substrate plug |
| US12069455B2 (en) * | 2016-12-29 | 2024-08-20 | Gmems Tech Shenzhen Limited | Process of fabricating lateral mode capacitive microphone including a capacitor plate with sandwich structure |
| JP2018124275A (ja) * | 2018-01-21 | 2018-08-09 | 俊 保坂 | 半導体センサー・デバイスおよびその製造方法 |
| CN109244232B (zh) * | 2018-09-13 | 2023-07-04 | 徐景辉 | 微机电系统压电换能器及制作方法 |
| CN114486014B (zh) * | 2022-03-18 | 2022-11-22 | 浙江仙声科技有限公司 | Pmut结合mems压力传感器的超声换能器单元、阵列及制造方法 |
| CN114890372B (zh) * | 2022-05-07 | 2023-07-18 | 四川大学 | 一种带隔离沟槽的pmut的设计及制备方法 |
| CN115400931B (zh) * | 2022-10-31 | 2023-03-24 | 浙江仙声科技有限公司 | 一种减少超声换能器声串扰的深槽隔离方法及超声换能器 |
-
2022
- 2022-10-31 CN CN202211342448.2A patent/CN115400931B/zh active Active
-
2023
- 2023-03-28 TW TW112111769A patent/TWI838189B/zh active
- 2023-10-27 WO PCT/CN2023/127260 patent/WO2024093842A1/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103097041A (zh) * | 2010-07-30 | 2013-05-08 | 皇家飞利浦电子股份有限公司 | 薄膜超声换能器 |
| CN108288669A (zh) * | 2018-01-05 | 2018-07-17 | 京东方科技集团股份有限公司 | 超声传感器及其制作方法、显示基板及其制作方法 |
| CN111146328A (zh) * | 2019-12-31 | 2020-05-12 | 诺思(天津)微系统有限责任公司 | 单晶压电结构及具有其的电子设备 |
| CN114068802A (zh) * | 2020-07-31 | 2022-02-18 | 中芯集成电路（宁波）有限公司 | 一种超声波传感器及其制造方法 |
| CN112452694A (zh) * | 2020-09-23 | 2021-03-09 | 长江大学 | 多频压电式微型超声换能器单元、阵列和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115400931A (zh) | 2022-11-29 |
| TW202420974A (zh) | 2024-05-16 |
| WO2024093842A1 (zh) | 2024-05-10 |
| CN115400931B (zh) | 2023-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI838189B (zh) | 一種減少超聲換能器聲串擾的深槽隔離方法及超聲換能器 | |
| JP5744002B2 (ja) | Ｃｍｕｔアレイ | |
| US7545075B2 (en) | Capacitive micromachined ultrasonic transducer array with through-substrate electrical connection and method of fabricating same | |
| US20210313946A1 (en) | Bulk Acoustic Wave Resonator and Fabrication Method for the Bulk Acoustic Wave Resonator | |
| EP3881065B1 (en) | Anti-stiction bottom cavity surface for micromachined ultrasonic transducer devices | |
| US8716816B2 (en) | SOI-based CMUT device with buried electrodes | |
| TWI664755B (zh) | 使用熔合結合工序在ｃｍｏｓ基板上整合ａｉｎ超音波傳感器 | |
| US20040190377A1 (en) | Method and means for isolating elements of a sensor array | |
| GB2467776A (en) | Integrated MEMS transducer and circuitry | |
| KR20110095195A (ko) | Ｍｅｍｓ 초음파 변환기 장치, ｐｍｕｔ 장치, 변환기 어레이 및 ｍｅｍｓ 초음파 변환기 장치 제조 방법 | |
| CN111225329B (zh) | 麦克风及其制备方法和电子设备 | |
| CN114157258B (zh) | 温度补偿型声表面滤波器晶圆级封装结构和制造方法 | |
| US11806747B2 (en) | Bottom electrode via structures for micromachined ultrasonic transducer devices | |
| US11767217B2 (en) | MEMS devices and methods of forming thereof | |
| CN115412042A (zh) | 薄膜体声波谐振器及其制备方法 | |
| CN111901736B (zh) | 一种mems结构 | |
| CN212324361U (zh) | 一种mems结构 | |
| TWI732688B (zh) | 壓電微機械超聲波換能器及其製作方法 | |
| JP6144752B2 (ja) | 高周波数ｃｍｕｔ | |
| TWI757845B (zh) | 超音波換能元件及其製造方法 | |
| CN219765916U (zh) | 超声换能器器件 | |
| JP2018098591A (ja) | 静電容量型トランスデューサ及びその製造方法 | |
| JP2024528548A (ja) | 絶縁層を伴う微小機械加工超音波トランスデューサ、および、製造の方法 | |
| TW202312524A (zh) | 具絕緣層之微機械超音波傳感器及製造方法 | |
| CN118417146A (zh) | 超声换能器、声隔离防串扰结构及其制备方法 |