CN109244232B - 微机电系统压电换能器及制作方法 - Google Patents

Abstract

本发明公开了一种微机电系统压电换能器及其制作方法，特别是阵列式压电换能器与制作方法，属于微机电系统领域。该换能器采用阵列式设计，由至少两个阵元组成；阵元之间通过与半导体工艺兼容的微机电系统(MEMS)加工工艺实现晶圆级的电学串联或并联，但至少有一个电学串联；采用半导体MEMS加工工艺可以有效控制电学串、并联产生的寄生电容，从而有效提高灵敏度。本发明通过阵元之间的晶圆级电学串、并联，提高了换能器的灵敏度；与传统的压电陶瓷换能器相比，避免了后续电路串、并联所带来的寄生电容影响；提出晶圆级电学串、并联的阵列式MEMS换能器，可以根据需要串联不同的阵元数量，从而自主定义换能器的灵敏度；换能器还具有信噪比高、成本低、电噪声小、信噪比高等优点。

Description

微机电系统压电换能器及制作方法

所属技术领域：

本发明涉及一种微机电系统压电换能器及其制作方法，特别是阵列式压电换能器与制作方法，属于微机电系统领域。

背景技术：

压电效应：某些电介质在沿一定方向上受到外力的作用而变形时，其内部会产生极化现象，同时在它的两个相对表面上出现正负相反的电荷。当外力去掉后，它又会恢复到不带电的状态；当作用力的方向改变时，电荷的极性也随之改变这种现象称为正压电效应。相反，当在电介质的极化方向上施加电场，这些电介质也会发生变形，电场去掉后，电介质的变形随之消失，这种现象称为逆压电效应。依据电介质压电效应研制的一类传感器称为压电换能器。

压电换能器是水下声呐系统的核心元件，是探测水下声信号并将其转换为电信号的传感器，它是电子设备与水下信号相互联系的纽带。由于声波是水下长距离通讯的唯一方式，因而换能器面临广泛的水下应用。在海洋地质勘探、海洋测绘、水下导航、航道监测、海洋渔业等民用领域以及海洋防卫、反潜作战等国防领域有着非常广泛的应用。

目前商用的压电换能器以传统压电陶瓷换能器为主。美国专利US3970878，US5136549是一种典型的压电换能器，其中包括两个压电敏感元件面对面组装，相当于形成电学并联；以便利用声音的全向特性提高声学灵敏度(产生的电荷相加)，同时利用加速度的指向性抑制加速度灵敏度。类似的设计还包括美国专利US2015/0350792，采用微机电系统工艺平台加工基于压电氮化铝的悬臂梁阵列来提高压电麦克风的电荷灵敏度，各个悬臂梁之间形成电学并联。

加州大学伯克利分校传感与致动中心(BSAC)、Invensense,chirp microsystem等公司致力于研发基于压电AlN与微机电系统工艺的压电微机械超声换能器(piezoelectricmicro-machined ultrasonic transducer，pMUT)，pMUT由多个单元组成的阵列构成，通常一列或一行为一个通道，由一个独立的电路控制，每个通道之间相互隔离，每个通道内部的pMUT单元形成电学并联。

对于采用电荷放大器的阵列式压电换能器，由于响应电荷与阵元数量成正比；因此，阵元并联将提高换能器本身的灵敏度，从而可以降低对电荷放大器增益的要求，进而提高整个换能器的信噪比。

然而，许多低频应用如海洋地质勘探、水下目标探测等需要采用电压放大器。主要是因为对于电荷放大器而言，低频信号的放大要求电荷放大器具有极高的内阻，而由于电噪声与内阻的平方根成正比，因而高内阻将导致电噪声增大，信噪比降低。例如，对于10Hz以下低频信号的放大，电荷放大器通常需要使用100M欧姆到10G欧姆的内阻，不仅电噪声上升，而且由于大阻值电阻元件价格昂贵，也使电路设计成本大幅上升。

因此，对于低频领域的应用，需要采用电压放大器，同时，为了避免电压放大器带来的电噪声影响整个换能器性能，要求放大器增益越小越好，这就要求压电换能器本身的灵敏度尽可能大，以便提高整个换能器系统的信噪比。

一种提高压电换能器电压灵敏度的方法是采用阵列式设计，阵元之间相互串联理论上使得换能器电容线性减小，同时压力诱导产生的响应电荷维持不变；因此，阵元之间串联的阵列式压电换能器的电压灵敏度随阵元个数线性增加。然而，对于目前基于压电陶瓷的换能器而言，由于制造工艺的限制，无法在制造过程中直接实现阵元之间的电学串联，必须通过后端的电路连接实现，但是后端电路连接通常引入大量的寄生电容，这些寄生电容和换能器本身的静态电容叠加，使得换能器的静态电容无法有效降低，大幅削弱了阵元串联对于提高换能器电压灵敏度的有效性。因此，一种不引入寄生电容的新型阵列式换能器结构及可行的制造方法非常必要。

发明内容：

发明目的：

本发明的目的在于提出一种基于半导体工艺的高灵敏度微机电系统压电换能器及其制作方法。该换能器采用阵列式设计，阵元之间通过半导体工艺实现晶圆级电学串联或并联，尤其是电学串联来提高换能器电压灵敏度。

技术方案：

本发明提出的高灵敏度微机电系统压电换能器是一种阵列式换能器，由至少两个阵元组成；阵元之间通过与半导体工艺兼容的微机电系统(MEMS)加工工艺实现晶圆级的电学串联(即一个阵元的上电极与另一个阵元的下电极，或一个阵元的下电极与另一个阵元的上电极通过金属连线实现电学连接)或并联(即一个阵元的上电极与另一个阵元的上电极，或一个阵元的下电极与另一个阵元的下电极通过金属连线实现电学连接)，但至少有一个电学串联；采用半导体MEMS加工工艺可以有效控制电学串、并联产生的寄生电容，从而有效提高灵敏度。

具体的，参阅图1，本发明所提出的阵列式微机电系统压电换能器由N个压电阵元组成，N≥2。具体的，由包含N个空腔102的衬底101、位于衬底101之上的掩埋氧化层103和器件层104，位于器件层104之上的压电叠层105，以及位于压电叠层105之上的绝缘层116组成；所述掩埋氧化层103和器件层104一起构成换能器的支撑层；压电叠层105依次由压电种子层106、下电极107、压电功能层108以及上电极109组成；N个阵元被分为多个阵元组，每个阵元组包含一个或一个以上的阵元；阵元组与阵元组之间通过金属连线和上、下电极实现串联或并联；阵元组内含有多个阵元的，阵元与阵元之间通过金属连线和上、下电极实现串联或并联；整个换能器内，阵元之间或阵元组之间至少有一个串联；互为串联关系的阵元之间或阵元组之间通过被绝缘材料填充并贯穿器件层的隔离沟道115实现电学隔离；通过贯穿隔离沟道115的绝缘填充材料进行电学隔离得到金属导线通过上电极引线焊盘113和下电极引线焊盘114输出换能器的电信号。

进一步的，阵元组间或阵元组内通过金属连线和上、下电极实现串联或并联的具体形式为：阵元之间的下电极107与下电极107之间通过金属连线110，阵元之间的上电极109与上电极109之间通过金属连线111完成阵元两两之间的电学并联；或者是阵元之间的下电极107与上电极109通过金属连线112形成电学串联；

进一步的，所述的衬底是硅衬底。

进一步的，所述的压电叠层可以为单压电叠层、双压电叠层或其它数量的压电叠层；

进一步的，所述的单压电叠层从下到上依次为下电极、压电功能层和上电极；或者从下到上依次为种子层、下电极、压电功能层和上电极。

进一步的，所述的压电功能层材料是AlN,PZT，ZnO。

进一步的，所述的上、下电极材料是Mo、Al或Pt，上、下电极使用相同或不同材料。

进一步的，所述填充隔离沟道的绝缘填充材料是SiO2或Si3N4。

进一步的，所述的压电功能层厚度在0.5um-4um之间。

进一步的，所述金属布线层的电学连接材料是Al或Au。

考虑压电阵元并联，假设一个压电换能器由N个压电阵元并联，每个阵元的静态电容为C₀，因此，换能器的总电容为C＝NC₀。在单位压力作用下每个阵元的响应电荷为Q₀，因此，总响应电荷Q＝NQ₀。因此，阵元之间完全并联的换能器电压灵敏度V＝Q/C＝NQ₀/NC₀＝Q₀/C₀＝V₀。也即是说，当阵列式压电换能器的阵元之间通过电学并联连接时，其电压灵敏度与单个阵元的灵敏度相等。

考虑压电阵元串联，假设一个压电换能器由N个压电阵元串联，每个阵元的静态电容为C₀，因此，阵元串联的换能器的总电容为C＝C₀/N。在单位压力作用下每个阵元的响应电荷为Q₀，由于电学串联，中间阵元的响应电荷被正负抵消，因而总响应电荷与单个阵元相同，即Q＝Q₀。因此，阵元之间完全串联的换能器电压灵敏度V＝Q/C＝Q₀/(C₀/N)＝NQ₀/C₀＝NV₀。也即是说，当压电换能器的阵元之间通过电学串联连接时，其电压灵敏度与串联阵元的个数成正比。

考虑一个包含N个阵元的阵列式换能器，假设阵元分为m组，每组包含相同的阵元数量n，则N＝m*n。每组内部的阵元之间形成电学并联，各组之间形成电学串联。则换能器的总静态电容C＝n*C₀/m，总响应电荷Q＝n*Q₀，因此，换能器的电压灵敏度V＝Q/C＝m*Q₀/C₀＝mV₀,也即是说，阵列式压电换能器的电压灵敏度与串联的阵元数量成正比，而与并联阵元数量无关。

此外，根据本发明的原理，本发明所提出的阵列式压电换能器的每组阵元数量无需相等，只要压电换能器是阵列式换能器，阵元之间至少存在一个电学串联，任何分组方式皆属于本发明的范畴。

本发明提出的阵列式MEMS压电换能器制作方法，包括以下工艺步骤：

步骤一：加工并得到工程SOI(cavity-SOI:cavity silicon-on-insulator)晶圆。工程SOI晶圆是内部含有定制空腔的普通晶圆，空腔决定换能器阵元的尺寸。

步骤二：刻蚀工程SOI硅片的器件层(device layer)并停止在掩埋氧化层，形成电学隔离沟道。电学隔离沟道是控制由阵元串、并联所产生寄生电容的关键方法，从而确保本发明原理的有效实施。

步骤三：沉积绝缘材料如二氧化硅(SiO₂)，填充隔离沟道；并采用刻蚀、抛光等方法去除结构层表面多余的绝缘材料。

步骤四：沉积压电叠层，并按顺序刻蚀压电叠层的上电极、压电功能层、下电极，得到相应的压电叠层结构。

步骤五：沉积绝缘层，并根据换能器设计相应地刻蚀绝缘层，合理地暴露压电叠层结构，以便后续工艺形成电学连接。

步骤六：沉积金属电极层，然后刻蚀金属电极层，使得换能器阵元之间通过金属电极层实现预定义的电学串联或并联。

步骤七：沉积绝缘保护层，并刻蚀打开引线电极；

步骤八：沉积锡焊电极，并根据设计定义锡焊电极尺寸。

其中步骤七和步骤八为可选工艺，根据换能器的具体组装工艺要求与组装方法决定是否需要执行。

所述步骤一加工工程SOI晶元的过程具体如下：

子步骤1，参考图4(a)、(b),工艺从普通晶圆衬底401开始，根据换能器的设计采用深度反应离子刻蚀(Deep reaction ion etching,DRIE)或反应离子刻蚀(Reaction ionetching,RIE)方法在晶圆表面刻蚀形成若干空腔(cavity)402；然后均匀沉积一层氧化物403作为作为绝缘层。

子步骤2，参考图4(c)、(d)，引入一片SOI(Silicon on insulator)晶圆500，其由衬底层501、掩埋氧化层503和器件层504组成。将SOI晶圆500与图4(b)带有空腔402和氧化层403的晶圆面对面进行高温键合，形成键合的新晶圆600。

子步骤3，参考图4(e)，采用减薄(grinding)、刻蚀、抛光等工艺或其他适合的工艺去除晶圆600的衬底层501和掩埋氧化层503，得到工程SOI晶圆400。

进一步的，所述步骤一的子步骤1中的普通晶圆是一片双面抛光晶圆。

进一步的，所述步骤一的子步骤1中在带空腔的普通晶圆上沉积的绝缘层可以是二氧化硅、氮化硅或其他适合的材料。

进一步的，所述步骤一的子步骤2中普通晶圆和SOI晶圆键前需采用清洗工艺确保表面清洁。

进一步的，所述步骤一的子步骤2中普通晶圆和SOI晶圆键合采用高温热键合方法。

进一步的，所述步骤四中，压电功能层的沉积可以采用低温溅射方法或高温分子束外延方法，或其他合适的方法。

进一步的，所述步骤四中，为了保证低温溅射沉积的压电功能层的质量，通常在沉积下电极层之前沉积一层压电种子层，其材料和压电功能层相同。

本发明的有益效果包括：

提出阵列式MEMS换能器设计，通过阵元之间的晶圆级电学串、并联，提高了换能器的灵敏度；与传统的压电陶瓷换能器相比，避免了后续电路串、并联所带来的寄生电容影响。

提出晶圆级电学串、并联的阵列式MEMS换能器，可以根据需要串联不同的阵元数量，从而自主定义换能器的灵敏度。

由于阵列式MEMS换能器本身的灵敏度高，从而可以降低电压放大器的放大倍数，因此降低了换能器的电噪声，提高了换能器的信噪比。此外，与电荷放大器相比，低频应用的电压放大器无需采用大阻值电阻元件，因而成本低、电噪声小、信噪比高。

换能器采用MEMS加工工艺，通过刻蚀电学隔离沟道并填充绝缘材料，可以隔离SOI晶圆的掩埋氧化层和器件层所带来的寄生电容的影响，从而达到提高换能器灵敏度的目的。

附图说明：

图1(a)是实施例1中由四个阵元两两并联，然后串联组成的阵列式压电换能器实例的顶视图。

图1(b)是图1(a)的A-A剖面图。

图1(c)是图1(a)的B-B剖面图。

图1(d)是图1(a)的等效电路模型。

图2(a)是实施例2中的一种由十六个阵元组成的电学串、并联的阵列式压电换能器实例的顶视图。

图2(b)是图2(a)的等效电路图。

图3(a)为本发明提出的一种由两个阵元串联组成的双压电叠层的阵列式压电换能器实例的顶视图。

图3(b)为图3(a)的剖面图。

图3(c)为图3(a)的等效电路图。

图4(a)-(m)为实施例3中提出的一种两个阵元串联的单压电叠层换能器的加工流程图。

图中100是由四个阵元两两并联，然后串联组成的阵列式压电换能器；101为衬底；102为空腔；103为掩埋氧化层；104为器件层；105为压电叠层；106为压电叠层的压电种子层；107为压电叠层的下电极；108为压电叠层的功能层；109为压电叠层的上电极；110为并联阵元之间下电极的金属连线；111为并联阵元之间上电极的金属连线；112为串联阵元之间的金属连线；113为换能器的上电极引线焊盘；114为换能器的下电极引线焊盘；115为阵元之间的隔离沟道。200为由十六个阵元组成的电学串、并联的阵列式压电换能器；210为并联阵元之间下电极的金属连线；211为并联阵元之间上电极的金属连线；212为串联阵元之间的金属连线；215为阵元之间的电学隔离沟道。300为两个阵元串联的双压电叠层阵列式换能器；301为衬底；302为空腔；303为掩埋氧化层；304为器件层；305为双压电叠层；306为双压电叠层的压电种子层；307为双压电叠层的下电极；308为双压电叠层的第一层功能层；309′为双压电叠层的中间电极；308′为双压电叠层的第二层功能层；309为压电叠层的上电极；310为并联阵元之间下电极的金属连线；311为并联阵元之间上电极的金属连线；312为串联阵元之间的金属连线；313为换能器的上电极引线焊盘；314为换能器的下电极引线焊盘；315为阵元之间的隔离沟道；316为电学绝缘层；317为可锡焊上电极焊盘；318为可锡焊下电极焊盘。400为cavity-SOI晶圆；401为普通晶圆衬底；402为空腔；403为绝缘氧化层；404为cavity-SOI晶圆的器件层；405为为压电叠层；406为压电叠层的种子层；407为压电叠层的下电极；408为压电叠层的功能层；409为压电叠层的上电极；412为阵元之间上、下电极串联的金属引线；413为连接压电叠层上电极的金属引线；414为连接压电叠层下电极的金属引线；415为阵元之间的隔离沟道；416为绝缘层；417为连接上电极的可锡焊电极焊盘；418为连接下电极的可锡焊电极焊盘；500为普通SOI晶圆；501为SOI衬底；503为SOI掩埋氧化层；504为SOI器件层；600为SOI晶圆与带有空腔的普通晶圆面对面高温键合形成新的晶圆；

具体实施实例：

实施例1：

本实施例作为一个典型的阵列式微机电系统压电换能器的顶视图如图1(a)所示，图1(b)为沿图1(a)的A-A线的剖面图；图1(c)为沿图1(a)的B-B线的剖面图。如图1(a)所示，本实施例中压电换能器100由四个压电阵元组成。如图1(b)所示，换能器由包含四个空腔102的衬底101、位于衬底101之上的掩埋氧化层103和器件层104，位于器件层104之上的压电叠层105，以及位于压电叠层105之上的绝缘层116组成。其中掩埋氧化层103和器件层104一起构成换能器的支撑层；压电叠层105由压电种子层106、下电极107、压电功能层108以及上电极109组成。四个阵元之间通过金属连线110、111两两形成电学并联，即阵元之间的上电极109与上电极109之间通过金属连线111形成电学连接，下电极107与下电极107之间通过金属连线110形成电学连接。形成电学并联的两组阵元然后通过金属连线112形成电学串联，也就是下电极107与上电极109形成电学连接；两组阵元之间通过贯穿隔离沟道115的绝缘填充材料进行电学隔离；最后器件通过两个引线电极113和114输出电信号。

参考图1，假设每个阵元的静态电容为C₀，单位压力作用下每个阵元产生的电荷为Q₀，因此单个阵元在单位压力作用下产生的响应电压为V₀＝Q₀/C₀，即电压灵敏度。

由于阵元之间采用半导体加工工艺实现电学串、并联，因此寄生电容影响可以忽略不计。图1(a)的等效电路模型如图1(d)所示，根据电容串、并联原理可知其等效静态电容C＝2C₀/2＝C₀，而由于有两个阵元并联，其在单位压力作用下产生的总电荷Q＝2Q₀，因此四个阵元串、并联之后在单位压力作用下产生的电压V＝2Q₀/C₀。也就是相对于单个阵元，电压灵敏度提高一倍，或6dB。

图2(a)是本发明提出的另一种实例，压电换能器包含十六个阵元，分为四组，每组包含四个阵元，每组之间通过贯穿隔离沟道215的绝缘填充材料实现电学隔离，每组内部阵元之间的下电极金属连线210、上电极通过金属连线211形成电学并联；各组之间通过金属连线212形成电学串联。其等效电路图如图3(b)所示，因此，等效静态电容为：

C＝4C₀/4＝C₀；

假设单位压力作用下在单个阵元产生的响应电荷为Q₀，因此，如图3(b)所示，产生的总电荷Q＝4Q₀

器件的电压灵敏度为V＝4Q₀/C₀＝4V₀。

比单个阵元或全并联压电阵元的灵敏度提高4倍，即12dB。

实施例2：

图3(a)是本发明提出的另一种实例，两个压电阵元构成一行，阵元之间形成电学串联，图3(b)为图3(a)的剖面图。参考图3，压电换能器300由两个个压电阵元组成，换能器由包含两个空腔302的衬底301、位于衬底301之上的掩埋氧化层303和器件层304，位于器件层304之上的压电叠层305，位于压电叠层305之上的绝缘层316组成，以及位于绝缘层316之上的可锡焊电极层317、318组成。其中掩埋氧化层303和器件层304一起构成换能器的支撑层；压电叠层305是双压电叠层，从下至上依次由压电种子层306、下电极107、第一压电功能层308，中间电极层309′，第二压电层308′，以及上电极309组成。其中中间电极层309′在本实例中悬置没有连接，两个阵元之间的下电极307与上电极309通过金属连线312形成电学串联，另外的上电极和下电极与电极引线313和314连接，两阵元之间通过贯穿隔离沟道315的绝缘填充材料进行电学隔离；可锡焊上电极317和上电极引线313形成电学连接，可锡焊下电极318和下电极引线314形成电学连接；最后换能器通过可锡焊上电极317和可锡焊下电极318输出电学信号。

其等效电路如图3(c)所示，每个阵元内部的两个压电功能层308及308′通过下电极307、中间电极309′及上电极309隔离并形成两个电容并串联；两个阵元之间的电容再通过电极连线312形成串联。因此，所有四个电容均为电学串联，假设每个电容的初始值相等并为C₀，则等效静态电容：

C＝C₀/4；

单位压力作用下的响应电荷Q＝Q₀。

电压灵敏度V＝Q/C＝4Q₀/C₀＝4V₀。

因此，与单个单压电叠层换能器相比，两个串联的双压电叠层阵元组成的阵列式换能器的电压灵敏度提高了4倍，即12dB。

实施例3：

图4为本发明提出的一种由两个阵元串联的压电阵列式换能器及其制造方法。

1)参考图4(a)、(b),工艺从普通晶圆衬底401开始，根据换能器的设计采用深度反应离子刻蚀(Deep reaction ion etching,DRIE)或反应离子刻蚀(Reaction ionetching,RIE)方法在晶圆表面刻蚀形成若干空腔(cavity)402；然后均匀沉积一层氧化物403。

2)参考图4(c)、(d)，引入一片SOI(Silicon on insulator)晶圆500，其由衬底层501、掩埋氧化层503和器件层504组成。将SOI晶圆500与图4(b)带有空腔402和氧化层403的晶圆面对面进行高温键合，形成键合的新晶圆600。

3)参考图4(e)，采用减薄(grinding)、刻蚀、抛光等工艺或其他适合的工艺去除晶圆600的衬底层501和掩埋氧化层503，得到工程SOI晶圆400。晶圆400由衬底401、空腔402、掩埋氧化层403和器件层404构成，其中器件层404即为SOI晶圆500的器件层504。

4)参考图4(f)，刻蚀工程SOI晶圆400的器件层404并停止在掩埋氧化层403，形成电学隔离沟道415。电学隔离沟道用于控制形成电学串、并联之间阵元的寄生电容，从而确保本发明原理的有效实施。

5)参考图4(g)、(h)，在上表面沉积绝缘材料二氧化硅(SiO₂)，填充隔离沟道405，形成绝缘电学隔离；并采用刻蚀、抛光等方法去除结构层表面多余的绝缘材料，使晶圆400的器件层404重新暴露。

6)参考图4(i)，在空腔402上方对应位置沉积压电叠层405，压电叠层由下至上包括压电种子层406、下电极层407、压电功能层408、上电极层409。然后从上至下依次刻蚀上电极层409、压电功能层408、下电极层407以及压电种子层406形成压电叠层结构。每个阵元的压电叠层必须处于隔离沟道之内。

7)参考图4(j)，沉积绝缘层二氧化硅(SiO₂)，然后在绝缘层二氧化硅中刻蚀小孔以便暴露上电极409和下电极407。

8)参考图4(k)，沉积金属引线层，并根据需要刻蚀金属引线层，形成引线结构410、411、412。阵元之间的电学并联通过金属引线410、411实现，阵元之间的电学串联通过金属引线412实现。413为与换能器上电极进行电学连接的金属焊盘，414为与换能器下电极进行电学连接的金属焊盘。

9)参考图4(l)，沉积绝缘保护层二氧化硅(SiO₂)；然后刻蚀绝缘保护层二氧化硅，以便暴露换能器上电极的金属焊盘413和下电极的金属焊盘414。

10)参考图4(m)，沉积可锡焊电极层，并根据电极设计刻蚀可锡焊电极层，形成可锡焊上电极417及可锡焊下电极418，形成最终的阵列式换能器。

其中9)和10)为可选工艺，根据换能器的具体组装工艺要求与组装方法决定是否需要执行。

Claims (9)

1.微机电系统压电换能器，为包含至少两个压电阵元的阵列式压电换能器，其特征在于，包括：

一个包含若干真空腔的衬底，每个真空腔对应一个阵元；

位于真空腔内壁及衬底上表面的掩埋氧化层；

一个位于衬底上，并将各真空腔封闭的器件层；

一个位于器件层之上与各真空腔位置相应的压电叠层；

将各个阵元进行电学连接的金属布线层，其中至少有两个阵元或阵元组之间通过电学串联连接；

被绝缘材料填充并贯穿器件层的隔离沟道，每个阵元的压电叠层必须处于隔离沟道之内；所述隔离沟道实现互为串联关系的阵元之间或阵元组之间的电学隔离；

一个绝缘保护层；

一个可锡焊电极层。

2.如权利要求1所述的微机电系统压电换能器，其特征在于，所述的衬底是硅衬底。

3.如权利要求1所述的微机电系统压电换能器，其特征在于，所述的压电叠层为单压电叠层、双压电叠层或其它数量的压电叠层。

4.如权利要求3所述的微机电系统压电换能器，其特征在于，所述的单压电叠层从下到上依次为下电极、压电功能层和上电极；或者从下到上依次为种子层、下电极、压电功能层和上电极。

5.如权利要求4所述的微机电系统压电换能器，其特征在于，所述的压电功能层厚度在0.5μm-4μm之间。

6.如权利要求1所述的微机电系统压电换能器，其特征在于，填充隔离沟道的绝缘填充材料是SiO₂或Si₃N₄。

7.一种如权利要求1所述的微机电系统压电换能器的制作方法，包括以下步骤:

步骤一：在一片普通晶圆上刻蚀预定义的空腔，并在表面沉积一层绝缘层；

步骤二：将有空腔的普通晶圆和一片SOI进行键合，然后通过刻蚀、减薄工艺，加工得到Cavity-SOI晶圆；

步骤三：在cavity-SOI上刻蚀并得到隔离沟道；

步骤四：沉积绝缘材料，并填充隔离沟道；

步骤五：刻蚀器件层上面的填充材料，并露出器件层；

步骤六：沉积压电叠层；

步骤七：刻蚀压电叠层的种子层、下电极、压电功能层和上电极；

步骤八：沉积金属并定义电学连接；

最后，选择性的沉积并刻蚀可锡焊电极焊盘来完成加工。

8.一种如权利要求7所述的微机电系统压电换能器的制作方法，其特征在于，所述步骤一中加工工程SOI晶元的过程具体如下：

首先，工艺从普通晶圆衬底开始，根据换能器的设计采用反应离子刻蚀方法在晶圆表面刻蚀形成若干空腔；然后均匀沉积一层氧化物；

其次，引入一片SOI晶圆，其由衬底层、掩埋氧化层和器件层组成，将SOI晶圆与上一步形成的带有空腔和氧化层的晶圆面对面进行高温键合，形成键合的新晶圆；最后，采用减薄、刻蚀、抛光或其他适合的工艺去除新晶圆的衬底层和掩埋氧化层，得到工程SOI晶圆。

9.一种如权利要求7所述的微机电系统压电换能器的制作方法，其特征在于，在沉积下电极层之前沉积一层压电种子层，其材料和压电功能层相同。

Images