JP6144752B2 - 高周波数cmut - Google Patents

高周波数cmut Download PDF

Info

Publication number
JP6144752B2
JP6144752B2 JP2015501818A JP2015501818A JP6144752B2 JP 6144752 B2 JP6144752 B2 JP 6144752B2 JP 2015501818 A JP2015501818 A JP 2015501818A JP 2015501818 A JP2015501818 A JP 2015501818A JP 6144752 B2 JP6144752 B2 JP 6144752B2
Authority
JP
Japan
Prior art keywords
conductive
contact
cmut
conductive structure
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015501818A
Other languages
English (en)
Other versions
JP2015519769A5 (ja
JP2015519769A (ja
Inventor
アドラー スティーブン
アドラー スティーブン
ジョンソン ピーター
ジョンソン ピーター
オークトゥリー ワイガント アイラ
オークトゥリー ワイガント アイラ
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2015519769A publication Critical patent/JP2015519769A/ja
Publication of JP2015519769A5 publication Critical patent/JP2015519769A5/ja
Application granted granted Critical
Publication of JP6144752B2 publication Critical patent/JP6144752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292Electrostatic transducers, e.g. electret-type
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/22Details, e.g. general constructional or apparatus details
    • G01N29/24Probes
    • G01N29/2406Electrostatic or capacitive probes, e.g. electret or cMUT-probes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Pressure Sensors (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示は、容量性マイクロマシン超音波トランスデューサ(CMUT)に関し、より具体的には、高周波数CMUTに関する。
容量性マイクロマシン超音波トランスデューサ(CMUT)は、受信した超音波を電気信号に変換するため、また、交流電気信号を送出される超音波に変換するために静電容量の変化を利用する半導体ベースの超音波トランスデューサである。
図1A〜図1Cは従来技術のCMUTアレイ100を示す。図に示すCMUTアレイ100は、単一行内に配置される3個のCMUT要素102を有し、各CMUT要素102は12個のCMUTセル104を有し、CMUTセル104は、CMUTセル3個分の幅及びCMUTセル4個分の長さのアレイで配置される。さらに、CMUT要素102の各隣接対は16μmの最小間隔Xを有し、CMUTセル104の各隣接対は5μmの最小間隔Yを有する。
CMUTアレイ100はさらに、従来の様に形成される半導体基板110、及び半導体基板110に接する酸化後構造112を有する。半導体基板110は頂部表面を有し、この頂部表面は多数の離間したCMUT表面領域113を有する。さらに、半導体基板110は、0.01Ω/cm以下の抵抗を有するように重くドープされる。酸化後構造112は、各CMUT表面領域113を水平方向に囲むが覆わない。また、酸化後構造112は、酸化後構造112を完全に貫通して延びて半導体基板110を露出させる基板コンタクト開口114を有する。
図1A〜図1Cに示すように、CMUTアレイ100は、多数のセル酸化物構造116、対応する数のシリコン膜120、及び対応する数の真空密封キャビティ122を含む。セル酸化物構造116は、半導体基板110の頂部表面上のCMUT表面領域113に接する。シリコン膜120は、酸化後構造112の頂部表面に接し、セル酸化物構造116の上にセル酸化物構造116から離間して置かれる。真空密封キャビティ122は、酸化後構造112によって水平方向に囲まれ、垂直方向にセル酸化物構造116とシリコン膜120との間に置かれる。各シリコン膜120は厚さが約2.2μmである。
CMUTアレイ100はさらに、多数のアルミニウムプレート126(これは任意選択で銅を含み得る)を含む。各アルミニウムプレート126は、一群のシリコン膜120の頂部表面に接しそれらを覆い、アルミニウムプレート126及び一群のシリコン膜120は、CMUT要素102の一部である。アルミニウムプレート126は、シリコン膜120のシート抵抗を減少させ、アルミニウムプレート126の頂部表面上の接合パッド領域128への低抵抗経路を提供する。例えば、厚さが1500Åのアルミニウムプレートは、約180mΩ/スクウェアのシート抵抗を有する。
さらに、CMUTアレイ100は、多数のアルミニウム接合パッド130(これは任意選択で銅を含み得る)を含み、アルミニウム接合パッド130は半導体基板110と接するように基板コンタクト開口114内にある。また、CMUTアレイ100は、酸化後構造112と、アルミニウムプレート126と、アルミニウム接合パッド130とに接し、これらの上にある、厚さが約2000Åのパッシベーション層132を含む。パッシベーション層132は、アルミニウム接合パッド130を露出させる多数の接合パッド開口136と、アルミニウムプレート126の頂部表面上の接合パッド領域128を露出させる多数の接合パッド開口138とを有する。
シリコン膜120、上に重なるアルミニウムプレート126部分、上に重なるパッシベーション層132部分が、多数の膜スタック140を形成し、多数の膜スタック140は、対応する数の真空密封キャビティ122の直上にある。膜スタック140は、真空密封キャビティ122及びセル酸化物構造116とともに、CMUTセル104を形成する。さらに、CMUTアレイ100は半導体基板110の底部表面に接する音響減衰構造142を有する。
動作において、第1のバイアス電圧が半導体基板110に印加され、半導体基板110は第1のコンデンサプレートとして機能し、第2のバイアス電圧がシリコン膜120に印加され、シリコン膜120は第2のコンデンサプレートとして機能する。このように、コンデンサプレートの両端の電圧が真空密封キャビティ122の両端にかかる。受信機として用いられる場合、超音波が膜スタック140を振動させる。この振動は、第1のコンデンサプレートと第2のコンデンサプレートの間の静電容量を変化させ、それによって、静電容量の変化にしたがって変化する電気信号が生成される。
送信機として用いられる場合、バイアスされる第1及び第2のコンデンサプレートの両端に印加される交流電気信号により、膜スタック140が振動し、この振動により超音波が送出される。膜スタック140が振動する速さ又は周波数は、真空密封キャビティ122の横方向寸法及び膜スタック140の剛性を含む、多数の要因に依存する。膜スタック140の剛性は、膜スタック140の厚さに部分的に依存する。
超音波が外向きに送出されることに加えて、超音波は半導体基板110の底部表面に向かって後方にも送出される。これらの後方超音波は、半導体基板110の厚さ及び動作周波数に応じて半導体基板110内で共振し得、得られる画像の質を劣化させ得る。音響減衰構造142は、半導体基板110内の超音波を吸収し減衰させる。
図2A〜図2Nは、CMUT構造を形成する従来技術の方法200におけるステップを示す。図2Aに示すように、方法200は、従来の様に形成される単結晶シリコンウェハ210を利用する。シリコンウェハ210は、ダイサイズ領域の行及び列を有し、各ダイサイズ領域に1つ又は複数のCMUTセルが同時に形成され得る。
簡潔にするため、図2A〜図2Nは、2つ以上の同一のCMUTセルの同時形成を示さずに、単一のCMUTセルを有するCMUT構造の形成を示す。図2A〜図2Nは接合パッド構造の形成も示す。また、シリコンウェハ210は頂部表面を有し、この頂部表面はCMUT表面領域211を有する。また、シリコンウェハ210は、0.01Ω/cm以下の抵抗を有するように重くドープされる。
方法200は、従来の様にシリコンウェハ210の頂部表面上にパターニングされたフォトレジスト層を形成することによって開始される。パターニングされたフォトレジスト層が形成された後、シリコンウェハ210の頂部表面が既定の時間エッチングされて、2つ又はそれ以上の表面側アライメントマークが形成される。
ウェットエッチャントが用いられる場合、結果の構造はエッチング後にリンスされる。リンス後、パターニングされたフォトレジスト層は、灰に洗浄剤を加えたものなどを用いて、従来の様に除去される。パターニングされたフォトレジスト層が除去された後、結果の構造は、ピラニアエッチングなどにより(例えば、120℃でHSO:H=50:1の溶液を用いることで、約240nm/分で除去される)、有機物を除去して清浄にされる。
次に、図2Aに示すように、方法200は、周知のシリコン局所酸化(LOCOS)プロセス(例えば、パターニングされたハードマスクの形成後、1050℃の蒸気で140分間)を用いてシリコンウェハ210の頂部表面上に酸化後構造212を約8500Åの厚さ形成することにより継続する。酸化後構造212は、CMUT表面領域211を露出させCMUT表面領域211を水平方向に囲む約60μm幅のセル開口213(ハードマスクが置かれた位置であり、CMUTセルが形成される位置)を有する。LOCOSプロセスはさらに、シリコンウェハ210の底部表面に接する裏側酸化物構造214を同時に形成する。
この後、図2Bに示すように、シリコンウェハ210の頂部表面上のCMUT表面領域211のセル開口212Aに厚さが約4550Åのセル酸化物層216を成長させる。セル酸化物層216の成長により、酸化後構造212が成長し続け、約10500Åの厚さに達する。
セル酸化物層216が形成された後、図2Cに示すように、シリコンオンオキサイド(SOI)ウェハ220が、酸化後構造212の頂部表面に真空中で融着されて、真空密封キャビティ222が形成される。キャビティ222の深さは、セル酸化物層216の頂部表面から酸化後構造212の頂部表面まで垂直方向に測定して、約3100Åである。
SOIウェハ220は、ハンドルウェハ224、厚さが約1.1μmでありハンドルウェハ224に接する埋め込み絶縁層226、及び厚さが約2.2μmの単結晶シリコン基板構造228を有する。基板構造228は、埋め込み絶縁層226に接する第1の表面と、酸化後構造212に接する第2の表面とを有する。
基板構造228が酸化後構造212に融着された後、図2Dに示すように、ハンドルウェハ224が従来の様に除去され、その後、絶縁層226が従来の様に除去される。次に、図2Eに示すように、基板構造228の第1の表面上にパターニングされたフォトレジスト層230が形成される。
パターニングされたフォトレジスト層230が形成されると、図2Fに示すように、基板構造228の露出された領域がエッチングされて、CMUT膜232が形成される。このエッチングにより、アライメントマークも再度露出される。(その代わりに又はそれに加えて、アライメントマークがシリコンウェハ210の裏側に形成されてもよい。)パターニングされたフォトレジスト層230は従来の様に除去される。
図2Gに示すように、パターニングされたフォトレジスト層230が除去された後、パターニングされたフォトレジスト層240が、酸化後構造212及びCMUT膜232上に形成される。パターニングされたフォトレジスト層240が形成されると、図2Hに示すように、酸化後構造212の露出された領域は、シリコンウェハ210が露出されるまでエッチングされる。このエッチングにより、幅が約50μmの基板コンタクト開口241が形成される。パターニングされたフォトレジスト層240は従来の様に除去される。
パターニングされたフォトレジスト層240が除去された後、図2Iに示すように、厚さが約1500Åのアルミニウム層242(これは任意選択で銅を含み得る)が堆積されて、シリコンウェハ210、酸化後構造212、及びCMUT膜232に接する。この後、パターニングされたフォトレジスト層250がアルミニウム層242上に形成される。
次に、図2Jに示すように、アルミニウム層242の露出された領域がエッチングされて、酸化後構造212を介して延びてシリコンウェハ210に接するアルミニウム接合パッド252と、CMUT膜232の頂部表面に接しCMUT膜232を覆うアルミニウムプレート254が形成される。パターニングされたフォトレジスト層250は従来の様に除去される。
図2Kに示すように、パターニングされたフォトレジスト層250が除去された後、厚さが約2000Åのパッシベーション層256が、酸化後構造112、アルミニウム接合パッド252、及びアルミニウムプレート254に接し、これらの上に置かれるように形成される。パッシベーション層256は、後続のパッケージングステップの間アルミニウムプレート254が損傷しないように保護する。CMUT膜232とアルミニウムプレート254及びパッシベーション層256の真空密封キャビティ222の上にある部分とが、膜スタック258を形成する。パッシベーション層256が形成されると、パターニングされたフォトレジスト層260がパッシベーション層256上に形成される。
この後、図2Lに示すように、パッシベーション層256の露出された領域がエッチングされて、アルミニウム接合パッド252を露出させる接合パッド開口261と、図1Aの接合パッド開口138のような、アルミニウムプレート254の接合パッド領域を露出させる接合パッド開口とが形成される。図2Mに示すように、パターニングされたフォトレジスト層260は従来の様に除去される。
次に、結果の構造が処理のため反転され、裏側酸化物構造214が従来の様に除去される。例えば、裏側酸化物構造214は、化学機械研磨を用いて除去され得る。或いは、裏側酸化物構造214は、オーストリア共和国フィラッハA−9500Draubodenweg29のSEZ Austria GmbHによるSEZエッチングなどの片側ウェットエッチングを用いて除去され得る。
裏側酸化物構造214が除去された後、タングステンエポキシ混合物などの音響減衰構造262が、シリコンウェハ210の底部側に堆積されて、図2Nに示すように、CMUTセル270を備えたCMUT構造264が形成される。シリコンウェハ210は、1つ又は複数のCMUT要素及びセルを各々有する、多数の個別のダイを形成するようにダイシングされる。
各CMUTセル270は、比帯域幅(FB)が100%よりも広く、Qが1よりも小さくなるように設計される。また、CMUT膜232と、上に重なるアルミニウムプレート254及びパッシベーション層256の部分(膜スタック258)が、約20MHzの最高周波数で振動するように構成される。
CMUTセル270の1つの制限は、比帯域幅を100%よりも広くかつQを1よりも小さく維持しながら、より高い周波数(F0〜40MHz)で動作する能力である。最高周波数20MHzは、エコー心電図などのいくつかの接触又は接触に近い身体画像化アプリケーションに適しているが、より高い周波数の動作では、より高解像力の医療画像化アプリケーションや、構造欠陥の画像化又は化学吸収に起因する周波数シフトの検出などの非浸襲評価アプリケーションが可能になる。これらのアプリケーションは、40MHz又はそれ以上の最高周波数を必要とする。
所望の比帯域幅(>100%)及びQ(<1)を維持しながらより高周波数(>20MHz)で動作するには、膜スタック258の厚さを薄くしなければならない。膜スタック258の厚さを薄くすると、周波数が変化して、それに従って真空密封キャビティ222の横方向寸法を小さくする必要がある。
膜スタック258の厚さを薄くするために、CMUT膜232になるシリコン基板構造228の厚さを薄くし得る。例えば、シリコン基板構造228の厚さは、構造的な安定性を維持しながら2.2μm〜1μmまで薄くし得る。しかし、厚さが1μmになっても、効率的な高周波数動作を実現するには厚すぎる。
また、膜スタック258の厚さを薄くするために、アルミニウムプレート254の厚さも低減し得る。しかし、アルミニウムプレート254の厚さを薄くすることは望ましくない。というのは、アルミニウムプレート254の厚さが薄くなるにつれ、アルミニウムプレート254のシート抵抗が大きくなるからである。
例えば、厚さが250Åのアルミニウムプレートは、厚さが1500Åのアルミニウムプレートの約180mΩ/スクウェアのシート抵抗と比較して、約1Ω/スクウェアのシート抵抗を有する。CMUTアレイでは、接合パッド領域がCMUTセルからかなり離れた距離にあり、1Ω/スクウェアのシート抵抗を有する材料を介して電荷キャリアがこの長い距離を移動することは望ましくない。
パッシベーション層256に関して、膜スタック258の厚さを薄くするために、パッシベーション層256の厚さを有意に薄くすることはできない。これは、後続のパッケージングステップの間パッシベーション層256がアルミニウムプレート254を保護するからである。そのため、パッシベーション層256の厚さは、必要とされる保護のレベルによって決まり、アルミニウムプレート254の厚さが薄くされる場合にはパッシベーション層256の厚さを厚くする必要があり得る。
このように、CMUT膜232の厚さが可能な限り薄くされると、膜スタック258の最高振動周波数をさらに高くする手法が依然として必要とされている。
従来技術のCMUTアレイ100の平面図である。
CMUTアレイ100の図1Aの線1B−1Bに沿った断面図である。
CMUTアレイ100の図1Aの線1C−1Cに沿った断面図である。
CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。 CMUT構造を形成する従来技術の方法200を示す断面図である。
本発明の実施形態に従った例示のCMUTアレイ300の平面図である。
CMUTアレイ300の図3Aの線3B−3Bに沿った断面図である。
CMUTアレイ300の図3Aの線3C−3Cに沿った断面図である。
本発明に従ったCMUT構造を形成する方法400の例を示す断面図である。 本発明に従ったCMUT構造を形成する方法400の例を示す断面図である。 本発明に従ったCMUT構造を形成する方法400の例を示す断面図である。 本発明に従ったCMUT構造を形成する方法400の例を示す断面図である。
本発明の別の実施形態に従ったCMUTアレイ500の例の平面図である。
CMUTアレイ500の図5Aの線5B−5Bに沿った断面図である。
CMUTアレイ500の図5Aの線5C−5Cに沿った断面図である。
本発明の代替実施形態に従ったCMUT構造を形成する方法600の例を示す断面図である。 本発明の代替実施形態に従ったCMUT構造を形成する方法600の例を示す断面図である。 本発明の代替実施形態に従ったCMUT構造を形成する方法600の例を示す断面図である。
本発明の別の実施形態に従った例示のCMUTアレイ700の平面図である。
CMUTアレイ700の図7Aの線7B−7Bに沿った断面図である。
CMUTアレイ700の図7Aの線7C−7Cに沿った断面図である。
図3A〜図3Cは、本発明に従った例示のCMUTアレイ300を示す。
図3A〜図3Cに示すように、CMUTアレイ300は、単一行内に配置される3個のCMUT要素302を有し、各CMUT要素302は12個のCMUTセル304を有し、CMUTセル304は、CMUTセル3個分の幅及びCMUTセル4個分の長さのアレイで配置される。さらに、CMUT要素302の各隣接対は16μmの最小間隔Xを有し、CMUTセル304の各隣接対は5μmの最小間隔Yを有する。
CMUTアレイ300はさらに、従来の様に形成される半導体基板310、及び半導体基板310に接する後構造312を含む。半導体基板310は頂部表面を有し、この頂部表面は多数の離間したCMUT表面領域313を有する。さらに、本実施例では、半導体基板310は、約0.01Ω/cm以下の抵抗を有するように重くドープされる。
後構造312は、非導電性であり、各CMUT表面領域313を水平方向に囲むが覆わない。また、本実施例では、後構造312は、後構造312を完全に貫通して延びて半導体基板310を露出させる、多数の基板コンタクト開口314を有する。後構造312は、例えば、酸化物で実装され得る。
図3A〜図3Cに示すように、CMUTアレイ300は、多数の非導電構造316、対応する数のシリコン膜320、及び対応する数の真空密封キャビティ322を含む。非導電構造316は、半導体基板310の頂部表面上のCMUT表面領域313に接する。シリコン膜320は、導電性であり、後構造312の頂部表面に接し、非導電構造316の上に非導電構造316から離間している。また、真空密封キャビティ322は、後構造312によって水平方向に囲まれ、垂直方向に非導電構造316とシリコン膜320の間にある。
この実施例では、各シリコン膜320は厚さが約1.0μmである。また、各キャビティ322の深さは、非導電構造316の頂部表面から後構造312の頂部表面まで垂直方向に測定して、約1200Åである。
CMUTアレイ300はさらに、シリコン膜320の露出される表面に対応し、これらを覆う多数の金属シリサイドプレート326を含む。金属シリサイドプレート326は、互いに離間され、シリコン膜320のシート抵抗を減少させる。各金属シリサイドプレート326は頂部表面を有し、この頂部表面は中央領域及びその周囲の周辺領域を有する。CMUTアレイ300はさらに、半導体基板310と接するように基板コンタクト開口314内に置かる、多数の金属シリサイドパッド328を含む。
また、CMUTアレイ300は、多数のアルミニウム構造330(これは任意選択で銅を含み得る)を含む。各アルミニウム構造330は、後構造312及び一群の金属シリサイドプレート326に接する。アルミニウム構造330及び一群の金属シリサイドプレート326は、CMUT要素302の一部である。
各アルミニウム構造330は、接合パッド領域332と、アルミニウム構造330を完全に貫通して延びて、一群の金属シリサイドプレート326内の金属シリサイドプレートの中央領域を露出させる多数の開口334とを有する。その結果、各アルミニウム構造330は、一群の金属シリサイドプレート326内の金属シリサイドプレートの周辺領域に接する。アルミニウム構造330は、金属シリサイドプレート326からアルミニウム構造330上の接合パッド領域332への低抵抗経路を提供する。接合パッド領域332は、後にワイヤが接合される領域である。
本実施例では、各金属シリサイドプレート326は、約250Åの厚さ及び約4〜5Ω/スクウェアのシート抵抗を有し、アルミニウム構造330は、約8500Åの厚さ及び約32mΩ/スクウェアのシート抵抗を有する。そのため、接合パッド領域332から真空密封キャビティ322の中央の上にある点までのシート抵抗は、アルミニウム構造330のシート抵抗と金属シリサイドプレート326のシート抵抗の合成である。その結果、アルミニウム構造330は、金属シリサイドプレート326に対してシート抵抗補償を提供する。
CMUTアレイ300はさらに、多数のアルミニウム接合パッド340(これは任意選択で銅を含み得る)を含み、アルミニウム接合パッド340は、金属シリサイドパッド328との電気的接続をするための基板コンタクト開口314内にある。本実施例では、金属シリサイドパッド328は約250Åの厚さを有し、アルミニウム接合パッド340は約8500Åの厚さを有する。
シリコン膜320及び上に重なる金属シリサイドプレートが、多数の膜スタック342を形成し、これら多数の膜スタック342は対応する数の真空密封キャビティ322の直上にある。膜スタック342は、真空密封キャビティ322及び非導電構造316とともに、CMUTセル304を形成する。さらに、CMUTアレイ300は、任意選択で、半導体基板310の底部表面に接する音響減衰構造344を有する。
動作において、第1のバイアス電圧が、第1のコンデンサプレートとして機能する半導体基板310に印加され、第2のバイアス電圧が、第2のコンデンサプレートとして機能するシリコン膜320に印加される。このように、コンデンサプレートの両端の電圧が真空密封キャビティ322の両端にかかる。
受信機として用いられる場合、超音波が膜スタック342を振動させる。この振動は、第1のコンデンサプレートと第2のコンデンサプレートの間の静電容量を変化させ、それによって、静電容量の変化にしたがって変化する電気信号が生成される。送信機として用いられる場合、バイアスされる第1及び第2のコンデンサプレートの両端に印加される交流電気信号により膜スタック342が振動し、この振動により超音波が送出される。
超音波が外向きに送出されることに加えて、超音波は半導体基板310の底部表面に向かって後方にも送出される。これらの後方超音波は、半導体基板310の厚さ及び動作周波数によっては半導体基板310内で共振し得、得られる画像の質を劣化させ得る。存在する場合、音響減衰構造344が、半導体基板310における超音波を吸収し減衰させる。
この例の利点の1つは、CMUTアレイ300が厚いアルミニウムプレートの代わりにそれよりもはるかに薄い金属シリサイドプレートを用いることである。本発明の別の利点は、CMUTアレイ300により厚いパッシベーション層が不要となり、ひいては、コストのかかるマスキングステップが不要となることである。厚いパッシベーション層をなくし得るのは、金属シリサイドプレート326及びアルミニウム構造330が後続のパッケージングステップの間の保護を必要としないためである。
結果として、CMUT膜320の厚さが可能な限り薄くされると、本発明におけるCMUT膜320に重なる材料の厚さの合計は、従来技術のCMUTアレイ100のアルミニウムプレート126及びパッシベーション層132の厚さの合計よりも実質的に薄くなる。
例えば、厚さ2000Åのパッシベーション層132をなくすことによって、かつ、従来技術アレイ100の厚さ1500Åのアルミニウムプレート126の代わりに、厚さ250Åの金属シリサイドプレート326を用いることによって、CMUT膜320に重なる材料の厚さが約3250Å薄くなる。CMUT膜320の上にある材料の厚さを薄くすることによって、CMUT膜320の厚さを薄くすることと相まって、真空密封キャビティ322の横方向寸法を小さくすることにより振動の最大レートが増加され得る。そのため、比帯域幅を100%より大きく、かつ、Qを1未満に維持しながら、振動レートが40MHz又はそれ以上に達し得る。
図4A〜図4Dは、本発明に従ったCMUT構造を形成する例示の方法400を示す。方法400は、方法400では酸化後構造212及びセル酸化物層216の厚さが薄くされる点を除き、図2Hに示すパターニングされたフォトレジスト層240の除去まで、従来技術の方法200に類似のステップに従い得る。
また、方法400では、セル酸化物層216の頂部表面から酸化後構造212の頂部表面まで垂直方向に測定したキャビティ222の深さは、約1200Åである。そのため、方法400では、方法200と同じ参照数字を用いて両方法に共通の構造を示す。
図4Aに示すように、パターニングされたフォトレジスト層240が除去された後、方法400は、CMUT膜232上に金属シリサイドプレート410を形成し、半導体基板210の露出された領域上の基板コンタクト開口241に金属シリサイドパッド412を形成するように、従来の金属シリサイドステップで継続する。金属シリサイドプレート410は、中央領域及び周囲の周辺領域を備えた頂部表面を有する。
例えば、コバルト、白金、チタン、又はニッケルなどのシリサイド材料が、約250Åの深さまでスパッタ堆積され得る。或いは、シリサイドの漏出を防ぐキャップを形成する、200Åのコバルトに続く50Åのチタンを用いることもできる。シリサイド材料がスパッタ堆積された後、従来の様に、例えば、N内で525℃で1分間、初期急熱プロセスが実施される。
初期急熱プロセスに続いて、酸化後構造212から、例えば、HPO/Hを20分間用いて、未反応シリサイド材料が湿式除去される。未反応材料が除去されると、例えば、N内で800℃で1分間、第2の急熱プロセスが実施される。第2の急熱プロセスによりシリサイド反応が完了する。
図4Bに示すように、金属シリサイドプレート410及び金属シリサイドパッド412の形成に続いて、酸化後構造212、金属シリサイドプレート410、及び金属シリサイドパッド412に接するように、厚さが約8500Åのアルミニウム層414(これは任意選択で銅を含み得る)が堆積される。この後、パターニングされたフォトレジスト層416がアルミニウム層414上に形成される。
次に、図4Cに示すように、アルミニウム層414の露出された領域がエッチングされて、酸化後構造212の上にありそれを介して延びて金属シリサイドパッド412に接するアルミニウム接合パッド420と、酸化後構造212及び金属シリサイドプレート410に接するアルミニウム構造422とが形成される。また、このエッチングにより、アルミニウム構造422に開口424が形成される。開口424は、金属シリサイドプレート410の周辺領域に接するアルミニウム構造422を残して、金属シリサイドプレート410の中央領域を露出させる。次いで、パターニングされたフォトレジスト層416が従来の様に除去される。
音響減衰構造が必要とされる場合、結果の構造は処理のため反転され、裏側酸化物構造214が従来の様に除去される。例えば、裏側酸化物構造214は、化学機械研磨を用いて除去され得る。又は、裏側酸化物構造214は、SEZエッチングなどの片側ウェットエッチングを用いて除去されてもよい。
裏側酸化物構造214の除去に続いて、タングステンエポキシ混合物などの音響減衰構造426が、シリコンウェハ210の底部に従来の様に形成されて、図4Dに示すように、CMUTセル432を有するCMUT構造430が形成される。次いで、シリコンウェハ210がダイシングされて、各々1つ又は複数のCMUT要素及びセルを有する、多数の個別のダイが形成される。
図5A〜図5Cは、本発明の代替の実施形態に従ったCMUTアレイ500の例を示す。
CMUTアレイ500は、CMUTアレイ300に類似しており、そのため、両CMUTアレイに共通の構造を示すために同じ参照数字を用いる。図5A〜図5Cに示すように、CMUTアレイ500は、CMUTアレイ500がアルミニウム構造330に接しその上にある多数のパッシベーション構造510を含む点でCMUTアレイ300と異なる。
各パッシベーション構造510は、金属シリサイドプレート326及び接合パッド領域を露出させる多数の開口512を含む。そのため、パッシベーション層が、金属シリサイドプレート326の全てを覆うように形成されなくてもアルミニウム構造330が保護され得るように、アルミニウム構造330の上に交互に形成され得る。その結果、金属シリサイドプレート326の中央領域の上にはパッシベーション層がない。
図6A〜図6Cは、本発明の代替の実施形態に従ったCMUT構造を形成する方法600の例を示す。
方法600は、図4Cに示すパターニングされたフォトレジスト層416の除去まで、方法400と同じであり、図6Aに示すように、金属シリサイドプレート410、アルミニウム接合パッド420、及びアルミニウム構造422上のパッシベーション層610の堆積で続く。パッシベーション層610が形成されると、パターニングされたフォトレジスト層612がパッシベーション層610上に従来の様に形成される。
その後、図6Bに示すように、パッシベーション層610の露出された領域がエッチングされて、アルミニウム接合パッド420、金属シリサイドプレート410の中央領域、及びアルミニウム構造422の接合パッド領域を露出させる。次いで、図6Cに示すように、パターニングされたフォトレジスト層612は従来の様に除去される。音響減衰構造が必要とされる場合、結果の構造が反転されて、裏側酸化物構造426を形成するように方法400と同様に処理が続く。
図7A〜図7Cは、本発明の別の代替実施形態に従ったCMUTアレイ700の例を示す。
CMUTアレイ700は、CMUTアレイ500に類似しており、そのため、両CMUTアレイに共通の構造を示すために同じ参照数字を用いる。図7A〜図7Cに示すように、CMUTアレイ700は、CMUTアレイ700が、半導体基板310に接し半導体基板310と電気的に接続されるように半導体基板310内に延びる多数の裏側コンタクト710を含む点で、CMUTアレイ500と異なる。
半導体基板310は重くドープされているので、裏側コンタクト710は、半導体基板310にオーミック接触する。また、半導体基板310への電気的接続は裏側からなされるので、基板コンタクト開口314、金属シリサイドパッド328、及びアルミニウム接合パッド340は省かれ得る。また、代替としてパッシベーション構造510が省かれ得、そのため、CMUTアレイ300が、裏側コンタクトを備えるが、基板コンタクト開口314、金属シリサイドパッド328、及びアルミニウム接合パッド340を備えずに形成されるようにし得る。
裏側コンタクト710は、裏側酸化物構造214が除去された後、米国特許第7,646,064号において裏側アルミニウムプラグ390の形成に際して説明されたものと同じようにして形成され得、米国特許第7,646,064号は参照により本明細書に組み込まれる。裏側コンタクト710の形成に続いて、音響減衰構造が必要とされる場合には、次に音響減衰構造426が、裏側コンタクト710を露出させるように従来の方式で音響減衰構造426内に開口が形成されることを除き、前と同様に形成される。
本発明の特許請求の範囲内で多くの他の実施形態及び変形が可能であることが当業者には理解されよう。

Claims (18)

  1. トランスデューサ構造であって、
    或る導電型と表面領域とを有する基板
    前記基板に接する後構造であって、頂部表面を有し、非導電性である前記後構造
    前記後構造の前記頂部表面に接する第1の導電構造であって、前記第1の導電構造が、頂部表面を有し、前記基板の前記表面領域の上にあって前記表面領域から離間しており、前記第1の導電構造の前記頂部表面が、中央領域と周りの周辺領域とを有する、前記第1の導電構造
    前記第1の導電構造の前記周辺領域に接する第2の導電構造であって、前記第1の導電構造の前記頂部表面の前記中央領域を露出させるように前記第2の導電構造を完全に貫通して延びる開口を有する、前記第2の導電構造
    を含
    前記第2の導電構造が前記後構造の前記頂部表面に接する、トランスデューサ構造。
  2. 請求項に記載のトランスデューサ構造であって、
    前記第2の導電構造が頂部表面を有し、前記第2の導電構造の前記頂部表面が接合パッド領域を有する、トランスデューサ構造。
  3. 請求項に記載のトランスデューサ構造であって、
    前記第1の導電構造が、シリコン膜と、前記シリコン膜に接し前記シリコン膜に重なる、金属シリサイドプレートとを含む、トランスデューサ構造。
  4. 請求項に記載のトランスデューサ構造であって、
    前記基板の前記表面領域に接する非導電構造を更に含む、トランスデューサ構造。
  5. 請求項4に記載のトランスデューサ構造であって、
    前記シリコン膜と前記非導電構造との間にあり、前記シリコン膜と前記非導電構造に接する、真空密封キャビティをに含む、トランスデューサ構造。
  6. 請求項に記載のトランスデューサ構造であって、
    前記基板に接する金属シリサイドパッド
    前記金属シリサイドパッドに接する導電接合パッド
    に含み、
    前記後構造が前記導電接合パッドの一部に接し、前記導電接合パッドの前記一部を水平方向に囲む、トランスデューサ構造。
  7. 請求項に記載のトランスデューサ構造であって、
    前記第2の導電構造に接するパッシベーション構造をに含み、前記パッシベーション構造が、前記第1の導電構造の前記中央領域を露出させる開口を有する、トランスデューサ構造。
  8. 請求項に記載のトランスデューサ構造であって、
    前記基板の底部表面に接する導電接合パッドをに含む、トランスデューサ構造。
  9. 請求項に記載のトランスデューサ構造であって、
    前記後構造が前記表面領域を横方向に囲む、トランスデューサ構造。
  10. トランスデューサ構造を形成する方法であって、
    基板に接する後構造を形成することであって、前記後構造が頂部表面を有し非導電性であり、前記基板が或る導電型及び表面領域を有する、前記後構造を形成すること
    前記後構造の前記頂部表面に接する第1の導電構造を形成することであって、前記第1の導電構造が、頂部表面を有し、前記基板の前記表面領域の上にあって前記表面領域から離間されており、前記第1の導電構造の前記頂部表面が中央領域と周りの周辺領域とを有する、前記第1の導電構造を形成すること
    前記第1の導電構造の前記周辺領域に接する第2の導電構造を形成することであって、前記第2の導電構造が、前記第1の導電構造の前記頂部表面の前記中央領域を露出させるように前記第2の導電構造を完全に貫通して延びる開口を有する、前記第2の導電構造を形成すること
    を含
    前記第2の導電構造が前記後構造の前記頂部表面に接する、方法。
  11. 請求項10に記載の方法であって、
    前記第1の導電構造を形成することが、
    膜を形成するように前記後構造に接する基板構造をエッチングすること
    前記第1の導電構造を形成するように前記膜をシリサイド化すること
    を含む、方法。
  12. 請求項10に記載の方法であって、
    前記第1の導電構造が、シリコン膜と、前記シリコン膜に接し前記シリコン膜に重なる金属シリサイドプレートとを含む、方法。
  13. 請求項12に記載の方法であって、
    前記基板の前記表面領域に接する非導電構造を形成することを更に含む、方法。
  14. 請求項13に記載の方法であって、
    前記シリコン膜と前記非導電構造の間にあって前記シリコン膜と前記非導電構造に接する真空密封キャビティを形成することを更に含む、方法。
  15. 請求項10に記載の方法であって、
    前記基板に接する金属シリサイドパッドを形成すること
    前記金属シリサイドパッドに接する導電接合パッドを形成すること
    に含み、
    前記後構造が、前記導電接合パッドの一部に接し、前記導電接合パッドの前記一部を水平方向に囲む、方法。
  16. 請求項10に記載の方法であって、
    前記第2の導電構造に接するパッシベーション構造を形成することをに含み、前記パッシベーション構造が、前記第1の導電構造の前記中央領域を露出させる開口を有する、方法。
  17. 請求項10に記載の方法であって、
    前記基板の底部表面に接する導電接合パッドを形成することをに含む、方法。
  18. 請求項10に記載の方法であって、
    前記後構造が前記表面領域を横方向に囲む、方法。
JP2015501818A 2012-03-22 2013-03-15 高周波数cmut Active JP6144752B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/427,856 US8541853B1 (en) 2012-03-22 2012-03-22 High frequency CMUT
US13/427,856 2012-03-22
PCT/US2013/032437 WO2013142367A1 (en) 2012-03-22 2013-03-15 High frequency cmut

Publications (3)

Publication Number Publication Date
JP2015519769A JP2015519769A (ja) 2015-07-09
JP2015519769A5 JP2015519769A5 (ja) 2016-05-12
JP6144752B2 true JP6144752B2 (ja) 2017-06-07

Family

ID=49181469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015501818A Active JP6144752B2 (ja) 2012-03-22 2013-03-15 高周波数cmut

Country Status (4)

Country Link
US (1) US8541853B1 (ja)
JP (1) JP6144752B2 (ja)
CN (1) CN104160721A (ja)
WO (1) WO2013142367A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9351081B2 (en) * 2013-02-27 2016-05-24 Texas Instruments Incorporated Capacitive micromachined ultrasonic transducer (CMUT) with through-substrate via (TSV) substrate plug

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6430109B1 (en) 1999-09-30 2002-08-06 The Board Of Trustees Of The Leland Stanford Junior University Array of capacitive micromachined ultrasonic transducer elements with through wafer via connections
ITRM20010243A1 (it) 2001-05-09 2002-11-11 Consiglio Nazionale Ricerche Procedimento micromeccanico superficiale per la realizzazione di trasduttori elettro-acustici, in particolare trasduttori ad ultrasuoni, rel
US6958255B2 (en) 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
US20040190377A1 (en) * 2003-03-06 2004-09-30 Lewandowski Robert Stephen Method and means for isolating elements of a sensor array
US7545075B2 (en) 2004-06-04 2009-06-09 The Board Of Trustees Of The Leland Stanford Junior University Capacitive micromachined ultrasonic transducer array with through-substrate electrical connection and method of fabricating same
US7489593B2 (en) 2004-11-30 2009-02-10 Vermon Electrostatic membranes for sensors, ultrasonic transducers incorporating such membranes, and manufacturing methods therefor
US7449356B2 (en) * 2005-04-25 2008-11-11 Analog Devices, Inc. Process of forming a microphone using support member
JP4811035B2 (ja) * 2006-01-31 2011-11-09 パナソニック電工株式会社 音響センサ
JP5269090B2 (ja) * 2007-12-03 2013-08-21 コロ テクノロジーズ インコーポレイテッド 静電変換器およびアレイにおけるスルーウエハ相互接続部
JP5550363B2 (ja) * 2010-01-26 2014-07-16 キヤノン株式会社 静電容量型電気機械変換装置

Also Published As

Publication number Publication date
US20130249023A1 (en) 2013-09-26
WO2013142367A1 (en) 2013-09-26
JP2015519769A (ja) 2015-07-09
US8541853B1 (en) 2013-09-24
CN104160721A (zh) 2014-11-19

Similar Documents

Publication Publication Date Title
US8324006B1 (en) Method of forming a capacitive micromachined ultrasonic transducer (CMUT)
EP1992421B1 (en) Semiconductor device
JP7026111B2 (ja) 微細加工超音波トランスデューサのための電気接点配置
US9937528B2 (en) Capacitive micromachined ultrasonic transducer (CMUT) forming
US10107830B2 (en) Method of forming capacitive MEMS sensor devices
JP6273297B2 (ja) 容量性クロストーク減少のための金属−半導体接触部をもつ微細加工の超音波トランスジューサ装置
JP5409251B2 (ja) 電気機械変換装置およびその製造方法
US6271620B1 (en) Acoustic transducer and method of making the same
EP1503871B1 (en) Ultrasonic membrane transducer
JP5677016B2 (ja) 電気機械変換装置及びその作製方法
JP6337026B2 (ja) 基板貫通ビア(tsv)を備えた容量性微細加工超音波トランスデューサ(cumt)デバイス
CN102015127A (zh) 电容型机电变换器的制造方法和电容型机电变换器
US20130069480A1 (en) Electromechanical transducer and method of manufacturing the electromechanical transducer
US20110095645A1 (en) Electromechanical transducer and manufacturing method therefor
US8803260B2 (en) Low frequency CMUT with vent holes
US8455289B1 (en) Low frequency CMUT with thick oxide
JP6144752B2 (ja) 高周波数cmut
JP4369142B2 (ja) 圧力波発生装置とその製造方法
JP2019192979A (ja) 超音波検査装置および超音波プローブ
WO2013089648A1 (en) Capacitive micromachined ultrasonic transducer arrangement and method of fabricating the same
JP2013219303A (ja) 半導体装置およびその製造方法
JP2018098591A (ja) 静電容量型トランスデューサ及びその製造方法
KR102536838B1 (ko) 정전용량형 미세가공 초음파 변환자 소자 및 그 제조 방법
TWI838189B (zh) 一種減少超聲換能器聲串擾的深槽隔離方法及超聲換能器
JP2023076303A (ja) 超音波トランスデューサの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170511

R150 Certificate of patent or registration of utility model

Ref document number: 6144752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250