TWI836120B - 半導體基板的評價方法 - Google Patents

半導體基板的評價方法 Download PDF

Info

Publication number
TWI836120B
TWI836120B TW109124703A TW109124703A TWI836120B TW I836120 B TWI836120 B TW I836120B TW 109124703 A TW109124703 A TW 109124703A TW 109124703 A TW109124703 A TW 109124703A TW I836120 B TWI836120 B TW I836120B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
light irradiation
amount
light
junction
Prior art date
Application number
TW109124703A
Other languages
English (en)
Other versions
TW202111830A (zh
Inventor
大槻剛
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW202111830A publication Critical patent/TW202111830A/zh
Application granted granted Critical
Publication of TWI836120B publication Critical patent/TWI836120B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明為半導體基板的評價方法,評價半導體基板之電氣特性,其特徵為包含如下步驟:於半導體基板之表面形成pn接面的步驟;於設置有對半導體基板表面施行光照射的裝置及測定照射的光線之光量的裝置之晶圓吸盤上,搭載半導體基板的步驟;對半導體基板表面施行光照射既定時間的步驟;以及至少測定關閉光照射後之pn接面的光照射後之產生載子量的步驟。藉此,提供一種半導體基板的評價方法,在評價CCD、CMOS影像感測器等要求高產量之製品所使用的晶圓之與殘像特性對應的特性時,不施行利用處理機器之元件的製作,可於晶圓狀態進行與形成實際固體拍攝元件時同樣的評價。

Description

半導體基板的評價方法
本發明係關於一種半導體基板的評價方法。
伴隨著記憶體、CCD(Charge-Coupled Device,電荷耦合元件)等固體拍攝元件等之半導體裝置的細微化、高性能化,為了改善其等之製品產量,對於作為材料的矽晶圓亦要求高品質化,開發與其對應的各種矽晶圓。特別是,推測為對製品特性給予直接影響的晶圓表層部之結晶性尤為重要,作為其改善方針,開發出:1)在含有惰性氣體或氫之環境氣體中予以高溫熱處理的退火晶圓、2)藉由拉晶條件之改善而減少原生(Grown-in)缺陷的無缺陷拋光晶圓、3)施行磊晶成長的磊晶晶圓等。
作為習知的矽晶圓之表面品質的電氣特性評價法,利用氧化膜耐壓(GOI)評價。此係指,於矽晶圓之表面藉由熱氧化而形成閘極氧化膜,藉由在其上方形成電極而對絕緣體即氧化矽膜施加電應力,由其絕緣程度評價矽晶圓之表面品質。亦即,若原本的矽晶圓之表面存在缺陷或金屬雜質,則利用如同下述的特徵而評價矽晶圓之表面品質:由於缺陷或金屬雜質因熱氧化而導入至氧化矽膜,或形成與表面形狀相應之氧化膜而成為不均一的絕緣體等,若存在有缺陷、雜質,則絕緣性降低。
此係在實際裝置中,MOSFET(metal-oxide-semiconductor field-effect transistor,金氧半場效電晶體)之閘極氧化膜的可靠度評價,以該膜之改善為導向而進行各種的晶圓開發。然而,自然即便在GOI評價中不具有問題,仍可能有裝置產量降低之情形,由其近年伴隨裝置之高密集化,此等事件的數量漸增加。首先考慮在固體拍攝元件中,例如暗電流減少而敏感度改善的情況,源自晶圓之漏電流的減少,造成暗電流減少,最終對於元件特性之改善有所助益。
此外,以金屬汙染為成因之情況,伴隨近年的元件高性能化,微量金屬造成影響。在進行過化學分析之結果中,藉由高敏感度化的方式而檢測各種金屬,但現狀為,非常難以掌握藉由化學分析檢測出之金屬元素中何種金屬對於實際的元件、接合漏電造成最大的影響。此外,金屬雜質分析,成為將晶圓表面例如予以蝕刻而分析蝕刻液之手法,故係以晶圓表面的資訊為代表而加以分析之手法,一般而言無法獲得關於面內分布的資訊。另一方面,於漏電流的評價中,藉由在矽基板表面形成多個pn接面,求出各自之反方向漏電流,而可獲得基板面內之漏電分布。
CCD、CMOS(Complementary MOS)影像感測器等固體拍攝元件,將藉由以入射的光線生成之電子正電洞對所產生的電荷取出之方法雖各自不同,但將光線轉換為電荷(光電轉換)之原理相同,係形成pn接面,而使其具有空乏層作為構造。此處,將儘管光線並未入射,仍因缺陷或雜質的存在而在空乏層內生成電子正電洞對,致使電荷產生的現象,稱作白色缺陷,抑或稱作暗電流。如此地,形成有pn接面的晶圓之反方向漏電流特性,可進行固體拍攝元件之暗電流評價,在原因的推定或材料開發中,可作為改善指標之一個而予以利用。
然而,作為材料特性對固體拍攝元件的影響,已知除了暗電流以外,亦有殘像特性。已知殘像特性,與材料,尤其是基板,具有密切的關係(非專利文獻1及非專利文獻2)。例如,於非專利文獻1及非專利文獻2中,矽基板中之輕元素造成影響,將造成該影響的缺陷,視為硼與氧的錯合物。如此地,藉由使基板之對殘像特性的影響變得明確,為了基板特性評價,除了與暗電流評價相符之反方向漏電流特性的評價以外,與殘像特性相對應之基板評價方法成為必要。
作為該方法之一,有專利文獻1所記載之方法,但為了施行該方法,必須形成固體拍攝元件之光接收部,即光電二極體。因此,除了摻雜物的擴散以外,亦必須形成元件分離構造。為了形成該元件分離構造,必須有施行光蝕刻、或接續其之蝕刻等的處理機器;進一步,為了施行評價,需要時間與大型的設備。如此地,為了評價殘像特性,過去必須製作實際元件,而有難以進行晶圓狀態下的評價等問題。 [習知技術文獻] [專利文獻]
專利文獻1:日本特開第2019-9212號公報 [非專利文獻]
非專利文獻1:第77次應用物理學會秋季學術講演會 講演草稿集 14p-P6-10 金田翼、大谷章 「CMOS影像感測器之殘像現象機制的闡明 1」 非專利文獻2:第77次應用物理學會秋季學術講演會 講演草稿集 14p-P6-11 大谷章、金田翼 「CMOS影像感測器之殘像現象機制的闡明 2」 非專利文獻3:S. Rein “Lifetime Spectroscopy” p398, Springer, 2005
[本發明所欲解決的問題]
鑒於上述問題,本發明之目的,係在評價CCD、CMOS影像感測器等要求高產量之製品所使用的晶圓之與殘像特性對應的特性時,不施行利用處理機器之元件的製作,即便為晶圓狀態仍可進行與形成實際固體拍攝元件時同樣的評價。此外,如此地,藉由可簡便地進行晶圓層級之測定,而對半導體基板之高品質化有所助益。 [解決問題之技術手段]
為了達成上述目的,本發明之目的在於提供一種半導體基板的評價方法,評價半導體基板之電氣特性,其特徵為包含如下步驟: pn接面形成步驟,於該半導體基板之表面形成pn接面; 半導體基板搭載步驟,於設置有對該半導體基板表面施行光照射的裝置及測定照射的光線之光量的裝置之晶圓吸盤上,搭載該半導體基板; 光照射步驟,對該半導體基板表面施行光照射既定時間;以及 產生載子量測定步驟,至少測定關閉光照射後之該pn接面的光照射後之產生載子量。
若為此等方法,則可於基板層級,簡便且高精度地評價在CCD、CMOS影像感測器等受到關心的源自於半導體基板之殘像特性不良,可提供高品質的半導體基板。
此時,宜於該光照射施行步驟中,測定該pn接面的光照射中之產生載子量。
藉由測定光照射中之產生載子量,可更確實地避免最初產生之載子量的差別對殘像特性造成影響之情形。
此外,此時,宜藉由與施行該光照射的裝置及測定照射的光線之光量的裝置分開設置的載子測定探針,施行該光照射中之產生載子量、及該光照射後之產生載子量的測定。
若為此等方法,則可更簡便地測定。
此一情況,宜使該載子測定探針,為非接觸式凱文探針。
作為載子測定探針,可適當地利用非接觸式凱文探針。
此外,此一情況,宜使該載子測定探針,為水銀探針。
作為載子測定探針,亦可適當地利用水銀探針。
此外,宜於該pn接面形成步驟後、該半導體基板搭載步驟前,對該半導體基板預先施行熱處理。
藉由對半導體基板預先施行熱處理,而使半導體基板之缺陷形成、成長,可使殘像特性不良更為明確。此外,可將在元件製程之熱處理的行為重現。
此外,宜使用固體拍攝元件用的半導體基板作為該半導體基板,從該光照射中之產生載子量與該光照射後之產生載子量的比,評價固體拍攝元件之殘像特性。
光照射中之載子生成,依半導體基板之種類而有所不同,但若為此等方法,則藉由取得光照射中之產生載子量與光照射後之產生載子量的比而予以標準化,可無論半導體基板之種類地進行評價。 [本發明之效果]
若為本發明之半導體基板的評價方法,則可於基板層級,簡便且高精度地評價在CCD、CMOS影像感測器等受到關心的源自於半導體基板之殘像特性不良,可提供高品質的半導體基板。
如同上述,需要一種半導體基板的評價方法,可於基板層級,測定CCD、CMOS影像感測器等要求高產量之製品所使用的半導體基板之與殘像特性對應的特性。
本案發明人等,為了達成上述目的而進行用心檢討,結果發現若為下述半導體基板的評價方法,則可解決上述問題,而完成本發明: 一種半導體基板的評價方法,評價半導體基板之電氣特性,其特徵為包含如下步驟: pn接面形成步驟,於該半導體基板之表面形成pn接面; 半導體基板搭載步驟,於設置有對該半導體基板表面施行光照射的裝置及測定照射的光線之光量的裝置之晶圓吸盤上,搭載該半導體基板; 光照射步驟,對該半導體基板表面施行光照射既定時間;以及 產生載子量測定步驟,至少測定關閉光照射後之該pn接面的光照射後之產生載子量。
以下,參考圖示,針對本發明予以說明,但本發明並未限定於此等內容。
首先,於半導體基板中,製作pn接面構造(於半導體基板之表面形成pn接面的步驟)。該pn接面構造,並無特別限定,為何種pn接面構造皆無問題,但宜為能夠盡可能減少源自pn接面構造之漏電流(表面成分)的構造。
作為此等pn接面構造的例子,於圖2顯示藉由本發明之半導體基板的評價方法形成之接合構造的一例。此等接合構造,例如可藉由下述方式製作:藉由使硼等在摻雜了磷等的半導體基板1之上擴散,而形成具有與半導體基板1相反之導電型的高濃度擴散層2,藉由使彼此具有相反之導電型的半導體基板1與高濃度擴散層2接觸而形成pn接面。此處,在pn接面附近,電子與正電洞結合,形成不存在載子的空乏層3。另,如同上述,圖2僅為用於說明可藉由本發明形成之pn接面的例示,半導體基板之導電型或pn接面構造並無特別限定。
為了說明本發明之半導體基板的評價方法,於圖1顯示本發明之實施形態的一例。施行如下步驟:將具有如同上述地製作出之pn接面構造的半導體基板1,搭載於如同圖1之設置有施行光照射的裝置(照明)6及測定光線之光量的裝置(照度計)7之晶圓吸盤8上。而後,施行如下步驟:對半導體基板1之表面將既定照度的光照射4施行既定時間後(光照射施行步驟),測定關閉光照射4後的光照射後之產生載子量。
此處,考慮宜將實際裝置,假設為光照射4係使用具有白色光之例如LED等照明。然而,例如,若假設為特殊化為紅外光的裝置,則亦可選擇適應該裝置之波長的光源(照明)。此外,宜使光量(照度),於每一測定無差異,因此,宜利用具有測定照度的機構與調整照度的機構雙方者。
此外,關於測定時之光量,殘像特性,係在強光入射至實際裝置後,先關閉快門而取得影像後,開啟快門而取得下一個影像之情況,由之前的光線產生之載子並未充分排除而留下其影響的緣故,因而認為需要較強之光量。在實際測試時,亦有改變照度而預先尋找最佳照度之情況,但一般而言,以市售照明將照度設定為最大之程度則足夠。作為具體照度,宜為500勒克斯左右。
此外,光照射之時間,宜為1~10秒,更宜為3~7秒。若光照射之時間為1秒以上,則可取得從開啟光照射至照明之光量穩定為止的時間,可更確實地使照度為一定。此外,若為10秒以下,則可將測定時間縮短。
測定如此地形成的pn接面之產生載子量。於圖3顯示具體的光照射與測定之時序的概念圖。圖3為顯示本發明之半導體基板的評價方法之測定程序的一例之圖。
發明人掌握到:光照射4造成之載子的產生量,受到半導體基板1之種類、半導體基板1所包含之輕元素,尤其是碳的影響。因此,為了避免因光照射4而最初產生之載子量的差別對殘像特性造成影響之情形,宜如圖3所示地,進行光照射並測定此時之產生載子量(光照射中之產生載子量)。如此一來,可考慮到最初產生之載子量的差別而評價半導體基板。
此外,宜先測定光照射中之產生載子量後,關閉光照射,再度測定產生載子量(光照射後之產生載子量),求出光照射中與關閉光照射時之產生載子量的比。光照射中之載子生成,依半導體基板之種類而有所不同,但藉由取得光照射中之產生載子量與光照射後之產生載子量的比而予以標準化,可無論半導體基板之種類地進行評價。
此外,從關閉光照射後算起的光照射後之產生載子量的測定時間,亦依測定裝置之性能而異,故宜預先驗證。例如,可使測定時間為1秒而累計。
此外,本發明中,從關閉光照射後至光照射後之產生載子量的測定開始為止之時間,並無特別限定,可在關閉光照射的同時開始測定,亦可從關閉光照射後隔著既定時間算起開始測定。光照射後之產生載子量的測定,係捕捉捕集藉由光照射而生成之載子,將其再釋出的現象,測定再釋出之載子。此處,載子再釋出的時序,取決於載子的陷阱之種類、測定環境,故宜預先驗證。例如,可在關閉光照射的同時開始測定,以1秒之測定時間測定等。
此外,圖3中,在施行關閉光照射後之產生載子量的測定前,先停止測定,此係為了更確實地避免關閉光照射時之雜訊,並非為必要,依測定器的性能、測定對象的狀況並非為絕對必要。
此外,光照射中及光照射後之產生載子量的測定,宜如圖1所示地,藉由與施行光照射的裝置及測定照射的光線之光量的裝置分開設置的載子測定探針5施行。作為載子測定探針5,藉由使用非接觸型的凱文探針或水銀探針,即便不施行元件分離等仍可更簡便地測定。
而後,可從將光照射開啟關閉時的載子測定探針之電流值的比,評價殘像特性。光照射關閉後之電流值高的現象,表示捕集到如此分量的載子,可推測殘像特性不佳。
在實際固體拍攝元件之例子中,藉由以在快門打開之情況入射的光線生成之電子、正電洞對產生電荷,將其等導入藉以構築為影像,但重要的是在快門關閉後,快速地將電子、正電洞對排出,若此一排出慢則成為殘像,對下一幀造成影響。
此外,若僅於半導體基板形成pn接面,則有無法獲得明確的差之情況。此一情況,宜於pn接面形成步驟後,對半導體基板預先施行熱處理。例如,有效方法為追加如在半導體基板形成缺陷等熱處理。藉由此等熱處理,而使半導體基板之缺陷形成、成長,可使殘像特性不良更為明確。此外,殘像特性,如同非專利文獻1及非專利文獻2所記載,於視為基板中之硼與氧的錯合物,使該缺陷將在元件製程之熱處理的行為等重現情況,在施行熱處理後測定之方式仍有效。已知由如硼與氧等輕元素之集簇所構成的缺陷,係以較低的溫度形成,若成為高溫則變得不穩定,故追加的熱處理溫度,宜如非專利文獻3地為約100~500℃之較低的溫度。
若為此等方法,則可於基板層級,簡便且高精度地評價在CCD、CMOS影像感測器等受到關心的源自於半導體基板之殘像特性不良,可提供高品質的半導體基板。 [實施例]
以下,藉由實施例,針對本發明更具體地予以說明,但本發明並未限定於下述實施例。
[實施例1] 準備電阻率10Ω・cm之摻磷、直徑200mm的CZ矽晶圓,且使基板之氧濃度(Oi)為3.38、3.58、3.71ppma(JEITA)的3個試樣。於此等矽晶圓,將硼以10KeV、劑量6.0×1013 atoms/cm2 離子注入後,在1000℃、氮氣環境氣體下回復退火,藉以形成pn接面構造。
接著,於圖3所示之測定程序中,施行1秒的光照射並藉由非接觸式凱文探針施行產生載子量(電流值)的測定後,關閉光照射,於1秒間,同樣地求出電流值,從光照射前後之電流值的比(亦稱作電流比),評價殘像特性。於表1及圖4顯示其結果。
其結果,基板氧濃度越高,則電流比變得越大,得知殘像特性劣化。將硼與氧的錯合物,視作固體拍攝元件的殘像之原因。本次之結果,使用摻磷的基板,將硼藉由離子注入而控制濃度,故半導體基板之氧濃度的差別,決定硼-氧錯合物濃度,發明人認為由於氧濃度變高,而硼-氧錯合物濃度亦變高,表示對殘像特性有所影響。
[表1]
Oi(ppma) 光照射前後之電流比(a.u.)
3.38 1.32
3.58 1.41
3.71 1.43
[實施例2] 接著,對以與實施例1同樣的CZ矽晶圓且為同樣氧濃度之3個試樣,藉由與實施例1相同的步驟製作出pn接面構造後,參考非專利文獻1,在450℃、氮氣環境氣體下,施行70小時之退火後,施行與實施例1同樣的測定。
於表2及圖4顯示在450℃之退火實施後的基板氧濃度與電流比之關係。若基板氧濃度越高,則電流比變得越大,得知殘像特性劣化。此外,施行450℃之退火者,相較於未施行該退火的情況,試樣間的差變大。將硼與氧的錯合物,視作固體拍攝元件的殘像之原因,表示藉由450℃之退火而使該缺陷成長。表示藉由此等熱處理,可使殘像特性不良更為明確。
[表2]
Oi(ppma) 光照射前後之電流比(a.u.)
3.38 2.70
3.58 3.25
3.71 3.63
如此地,藉由應用本發明之方法,相較於過去,可不使用光微影設備或蝕刻設備地,於基板層級以簡便且迅速之手法評價殘像特性;得知本發明之方法,作為固體拍攝元件用之半導體基板的評價方法為有效方法。
另,本發明,並未限定於上述實施形態。上述實施形態為例示,與本發明之發明申請專利範圍所記載的技術思想具有實質上相同之構成,達到同樣之作用效果者,皆包含於本發明之技術範圍。
1:半導體基板 2:高濃度擴散層 3:空乏層 4:光照射 5:載子測定探針 6:施行光照射的裝置(照明) 7:測定光線之光量的裝置(照度計) 8:晶圓吸盤
圖1係本發明之實施形態的一例之示意圖。 圖2係顯示藉由本發明之半導體基板的評價方法形成之接合構造的一例之圖。 圖3係顯示本發明之半導體基板的評價方法之測定程序的一例之圖。 圖4係將實施例1及實施例2的光照射中之產生載子量與光照射後之產生載子量的比與基板氧濃度之關係製圖的圖。
1:半導體基板
2:高濃度擴散層
3:空乏層
4:光照射
5:載子測定探針
6:施行光照射的裝置(照明)
7:測定光線之光量的裝置(照度計)
8:晶圓吸盤

Claims (7)

  1. 一種半導體基板的評價方法,用以評價半導體基板之電氣特性,其特徵為包含如下步驟: pn接面形成步驟,於該半導體基板之表面形成pn接面; 半導體基板搭載步驟,於設置有對該半導體基板表面施行光照射的裝置及測定照射的光線之光量的裝置之晶圓吸盤上,搭載該半導體基板; 光照射施行步驟,對該半導體基板表面施行既定時間之光照射;以及 產生載子量測定步驟,至少測定關閉光照射後之該pn接面的光照射後之產生載子量。
  2. 如請求項第1項之半導體基板的評價方法,其中, 於該光照射施行步驟中,測定該pn接面的光照射中之產生載子量。
  3. 如請求項第2項之半導體基板的評價方法,其中, 藉由與施行該光照射的裝置及測定照射的光線之光量的裝置分開設置的載子測定探針,施行該光照射中之產生載子量、及該光照射後之產生載子量的測定。
  4. 如請求項第3項之半導體基板的評價方法,其中, 該載子測定探針,係為非接觸式凱文探針。
  5. 如請求項第3項之半導體基板的評價方法,其中, 該載子測定探針,係為水銀探針。
  6. 如請求項第1至5項中任一項之半導體基板的評價方法,其中, 於該pn接面形成步驟之後且為該半導體基板搭載步驟之前,對該半導體基板預先施行熱處理。
  7. 如請求項第2至5項中任一項之半導體基板的評價方法,其中, 使用固體拍攝元件用的半導體基板作為該半導體基板,從該光照射中之產生載子量與該光照射後之產生載子量的比,評價固體拍攝元件之殘像特性。
TW109124703A 2019-09-03 2020-07-22 半導體基板的評價方法 TWI836120B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-160135 2019-09-03
JP2019160135A JP7120189B2 (ja) 2019-09-03 2019-09-03 半導体基板の評価方法

Publications (2)

Publication Number Publication Date
TW202111830A TW202111830A (zh) 2021-03-16
TWI836120B true TWI836120B (zh) 2024-03-21

Family

ID=74847364

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109124703A TWI836120B (zh) 2019-09-03 2020-07-22 半導體基板的評價方法

Country Status (7)

Country Link
US (1) US20220285228A1 (zh)
JP (1) JP7120189B2 (zh)
KR (1) KR20220050901A (zh)
CN (1) CN114270485A (zh)
DE (1) DE112020003591T5 (zh)
TW (1) TWI836120B (zh)
WO (1) WO2021044682A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335901A (ja) * 2003-05-12 2004-11-25 Matsushita Electric Ind Co Ltd 半導体集積回路の評価装置および評価方法
WO2015159864A1 (ja) * 2014-04-18 2015-10-22 国立大学法人九州工業大学 半導体ウェーハのバルク品質評価方法および装置
JP2019019030A (ja) * 2017-07-18 2019-02-07 信越半導体株式会社 シリコン単結晶の評価方法およびシリコン単結晶の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2956289B2 (ja) * 1991-07-18 1999-10-04 日本電気株式会社 固体撮像素子残像特性評価方法
JP3591183B2 (ja) * 1996-12-27 2004-11-17 ソニー株式会社 残像検出方法及び残像検出装置
JP6702270B2 (ja) * 2017-06-22 2020-05-27 信越半導体株式会社 半導体基板の評価方法
US11824070B2 (en) * 2019-11-26 2023-11-21 Shin-Etsu Handotai Co., Ltd. Silicon single crystal substrate and silicon epitaxial wafer for solid-state image sensor and solid-state image sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335901A (ja) * 2003-05-12 2004-11-25 Matsushita Electric Ind Co Ltd 半導体集積回路の評価装置および評価方法
WO2015159864A1 (ja) * 2014-04-18 2015-10-22 国立大学法人九州工業大学 半導体ウェーハのバルク品質評価方法および装置
JP2019019030A (ja) * 2017-07-18 2019-02-07 信越半導体株式会社 シリコン単結晶の評価方法およびシリコン単結晶の製造方法

Also Published As

Publication number Publication date
JP2021040017A (ja) 2021-03-11
CN114270485A (zh) 2022-04-01
KR20220050901A (ko) 2022-04-25
US20220285228A1 (en) 2022-09-08
DE112020003591T5 (de) 2022-04-21
WO2021044682A1 (ja) 2021-03-11
TW202111830A (zh) 2021-03-16
JP7120189B2 (ja) 2022-08-17

Similar Documents

Publication Publication Date Title
JP6702270B2 (ja) 半導体基板の評価方法
JP5659632B2 (ja) ボロンドープp型シリコンウェーハの鉄濃度分析方法および分析装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
US7141992B2 (en) Method for measuring impurity metal concentration
TWI836120B (zh) 半導體基板的評價方法
JP2010040793A (ja) 熱処理炉評価用ウェーハ、熱処理炉評価方法および半導体ウェーハの製造方法
Mccolgin et al. Deep-level traps in CCD image sensors
TWI550746B (zh) Evaluation method of semiconductor wafers
TWI559424B (zh) 半導體晶圓的金屬汙染即時監控方法
JP5561245B2 (ja) 半導体基板の評価方法
US20110049664A1 (en) Epitaxial substrate for back-illuminated image sensor and manufacturing method thereof
WO2014033982A1 (ja) 半導体素子の製造方法
CN112582293B (zh) 一种离子激活的检测方法
TW201908543A (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
Teranishi Dark current and white blemish in image sensors
US20040241867A1 (en) Method of analyzing a wafer for metal impurities
JP6354657B2 (ja) 半導体基板の評価方法、半導体基板の製造方法
JP2007258602A (ja) 金属汚染評価方法、半導体素子の製造方法および電子情報機器
Joblot et al. Characterization of Heated Ion Implantation for non Amorphizing Conditions and Correlation with Kinetic Monte Carlo Simulations
KR100627514B1 (ko) 반도체 소자의 미세결함 검출 방법
JP2020184584A (ja) エピタキシャルウェーハの評価方法
JP6292166B2 (ja) 半導体基板の評価方法
JP2021097174A (ja) エピタキシャルウェーハのゲッタリング能力評価方法およびエピタキシャルウェーハの製造方法
Tivarus et al. Radiation-induced deep-level traps in CCD image sensors
Will et al. Development of techniques to monitor and control minority carrier lifetime in silicon to improve yields in a university fab
Sagara et al. Luminescence Studies of Residual Damage in Low‐Dose Arsenic Implanted Silicon after High‐Temperature Annealing