TWI835649B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI835649B
TWI835649B TW112117879A TW112117879A TWI835649B TW I835649 B TWI835649 B TW I835649B TW 112117879 A TW112117879 A TW 112117879A TW 112117879 A TW112117879 A TW 112117879A TW I835649 B TWI835649 B TW I835649B
Authority
TW
Taiwan
Prior art keywords
pad
conductor
light
display device
electrically connected
Prior art date
Application number
TW112117879A
Other languages
English (en)
Inventor
阮丞禾
曾建洲
侯智元
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW112117879A priority Critical patent/TWI835649B/zh
Priority to CN202311339420.8A priority patent/CN117594724A/zh
Application granted granted Critical
Publication of TWI835649B publication Critical patent/TWI835649B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種顯示裝置包括透光基板、接墊組、小晶片、第一導線及第一發光元件。接墊組包括於結構上彼此分離的第一接墊、第二接墊及第三接墊。小晶片與接墊組接合。第一導線電性連接至第一接墊。第一接墊及第二接墊具有相對的第一側及第二側。第三接墊位於第一接墊及第二接墊的第一側。第一導線與第二接墊及第三接墊於結構上分離。第一導線的繞線段設置於第二接墊與第三接墊之間且由第一接墊及第二接墊的第一側繞過第二接墊以向第一接墊及第二接墊的第二側延伸。

Description

顯示裝置
本發明是有關於一種光電裝置，且特別是有關於一種顯示裝置。
透明顯示面板可應用於多元場域，例如可做用為家庭玄關的智慧窗屏、零售場域的智慧展示櫥窗等。以發光二極體透明顯示面板為例，其包括透明基板、設置於透明基板上的線路結構和與線路結構電性連接的多個發光二極體。為進一步減少不透光之線路結構的佈置面積、增加透明度，可使用小晶片(mini-IC)取代部分線路結構的功能，以驅動多個發光二極體。小晶片與周圍的線路相比，小晶片的面積明顯較大。縮減小晶片面積的難度很高，但仍需進一步提高開口率，增加透明度。
本發明提供一種顯示裝置，開口率高。
本發明的顯示裝置包括透光基板、接墊組、小晶片、第一導線及第一發光元件。透光基板具有畫素區。接墊組設置於畫 素區。接墊組包括於結構上彼此分離的第一接墊、第二接墊及第三接墊。小晶片設置於畫素區，且與接墊組接合。第一導線設置於畫素區，且電性連接至第一接墊。第一接墊及第二接墊具有相對的第一側及第二側。第三接墊位於第一接墊及第二接墊的第一側。第一導線與第二接墊及第三接墊於結構上分離。第一導線包括繞線段。第一導線的繞線段設置於第二接墊與第三接墊之間且由第一接墊及第二接墊的第一側繞過第二接墊以向第一接墊及第二接墊的第二側延伸。
10、10’:顯示裝置
100:透光基板
110:畫素區
120:周邊區
200、200’、200A、200B、200C:畫素單元
210:接墊組
211:第一接墊
212:第二接墊
213:第三接墊
214:第四接墊
215:第五接墊
216:第六接墊
217:第七接墊
218:第八接墊
219o:第九接墊
219i:第十接墊
220:小晶片
220x、220y:軸線
230:導線
231:第一導線
231a、234a:繞線段
231b、234b:第一傳輸段
231c、234c:第二傳輸段
232:第二導線
233、236、237、238、239o、239i、LGND、Vled:導線
234:第三導線
235:第四導線
241:第一發光元件
242:第二發光元件
243:第三發光元件
244:第四發光元件
CH1:第一驅動頻道端
CH2:第二驅動頻道端
CH3:第三驅動頻道端
CH4:第四驅動頻道端
CLK:時脈訊號端
Dis:串聯輸入端
Dip:數據輸入端
Dos:串聯輸出端
d1:第一方向
d2:第二方向
d3:第三方向
GND:接地端
Vcc:電源供應端
圖1為本發明第一實施例之顯示裝置的俯視示意圖。
圖2為本發明第一實施例的一個畫素單元的佈局示意圖。
圖3為本發明第一實施例之顯示裝置的等效電路示意圖。
圖4為比較例之顯示裝置的俯視示意圖。
圖5為比較例的一個畫素單元的佈局示意圖。
圖6為本發明第二實施例的畫素單元的佈局示意圖。
圖7為本發明第三實施例的畫素單元的佈局示意圖。
圖8為本發明第四實施例的畫素單元的佈局示意圖。
現將詳細地參考本發明的示範性實施例，示範性實施例 的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”可以是二元件間存在其它元件。
本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
圖1為本發明第一實施例之顯示裝置的俯視示意圖。圖1示意性地繪出透光基板100、導線Vled、導線LGND及驅動晶片300，而省略其它構件。圖2為本發明第一實施例的一個畫素單元的佈局示意圖。圖2的一個畫素單元200位於圖1的一個畫素區110。圖3為本發明第一實施例之顯示裝置的等效電路示意圖。
請參照圖1及圖2，顯示裝置10為透明顯示器。顯示裝置10包括透光基板100及多個畫素單元200。透光基板100具有陣列排列的多個畫素區110。多個畫素單元200分別設置於多個畫素區110。舉例而言，在本實施例中，透光基板100的材質可為玻璃、石英、有機聚合物或是其它可適用的材料，但本發明不以此為限。
請參照圖3，每一畫素單元200包括一個接墊組210、一個小晶片220、一條第一導線231及一個第一發光元件241，設置於對應的一個畫素區110。接墊組210包括於結構上彼此分離的第一接墊211、第二接墊212及第三接墊213。小晶片220與接墊組210接合。第一導線231電性連接至第一接墊211。第一接墊211及第二接墊212具有相對的第一側(例如：上側)及第二側(例如：下側)。第三接墊213位於第一接墊211及第二接墊212的第一側(例如：上側)。第一導線231與第二接墊212及第三接墊213於結構上分離。第一導線231包括繞線段231a。第一導線231的繞線段231a設置於第二接墊212與第三接墊213 之間且由第一接墊211及第二接墊212的第一側(例如：上側)繞過第二接墊212，以向第一接墊211及第二接墊212的第二側(例如：下側)延伸。第一發光元件241設置於畫素區110且電性連接至第三接墊213。
在本實施例中，顯示裝置10還包括第二導線232，電性連接至第二接墊212，且由第二接墊212朝第一方向d1延伸。在本實施例中，第一導線231還包括第一傳輸段231b及第二傳輸段231c，第一傳輸段231b及第二傳輸段231c皆朝第一方向d1延伸，第一導線231之繞線段231a的兩端分別連接至第一導線231的第一傳輸段231b及第二傳輸段231c，且第一導線231的第一傳輸段231b與第二傳輸段231c分別設置於第二導線232的相對兩側(例如：上下兩側)。
在本實施例中，接墊組210更包括第四接墊214、第五接墊215及第六接墊216，其中第一接墊211、第二接墊212、第三接墊213、第四接墊214、第五接墊215及第六接墊216於結構上彼此分離。在本實施例中，顯示裝置10還包括第三導線234及第二發光元件242，第三導線234設置於畫素區110且電性連接至第四接墊214，第四接墊214及第五接墊215具有相對的第一側(例如：上側)及第二側(例如：下側)。第六接墊216位於第四接墊214及第五接墊215的第一側(例如：上側)。第三導線234與第五接墊215及第六接墊216於結構上分離。第三導線234包括繞線段234a。第三導線234的繞線段234a設置於第 五接墊215與第六接墊216之間且由第四接墊214及第五接墊215的第一側(例如：上側)繞過第五接墊215，以向第四接墊214及第五接墊215的第二側(例如：下側)延伸。第二發光元件242設置於畫素區110，且電性連接至第六接墊216。
在本實施例中，顯示裝置10還包括第四導線235，電性連接至第五接墊215，且由第五接墊215朝第二方向d2延伸，其中第一方向d1與第二方向d2相反。在本實施例中，第三導線234還包括第一傳輸段234b及第二傳輸段234c，第一傳輸段234b及第二傳輸段234c皆朝第二方向d2延伸，第三導線234之繞線段234a的兩端分別連接至第三導線234的第一傳輸段234b及第二傳輸段234c，且第三導線234的第一傳輸段234b與第二傳輸段234c分別設置於第四導線235的相對兩側(例如：上下兩側)。
在本實施例中，接墊組210還包括第七接墊217及第八接墊218，其中第一接墊211、第二接墊212、第三接墊213、第四接墊214、第五接墊215、第六接墊216、第七接墊217及第八接墊218於結構上彼此分離。在本實施例中，顯示裝置10還包括第三發光元件243及第四發光元件244，第三發光元件243設置於畫素區110且電性連接至第七接墊217，第四發光元件244設置於畫素區110且電性連接至第八接墊218。
在本實施例中，接墊組210還包括第九接墊219o及第十接墊219i，第一接墊211、第二接墊212、第三接墊213、第四 接墊214、第五接墊215、第六接墊216、第七接墊217、第八接墊218、第九接墊219o及第十接墊219i於結構上彼此分離。
在本實施例中，第五接墊215、第九接墊219o及第二接墊212沿第一方向d1依序排成一列，第九接墊219o位於第二接墊212與第五接墊215之間，第四接墊214、第十接墊219i及第一接墊211沿第一方向d1依序排成另一列，且第十接墊219i位於第一接墊211與第四接墊214之間。簡言之，在本實施例中，第一接墊211、第二接墊212、第四接墊214、第五接墊215、第九接墊219o及第十接墊219i沿第一方向d1及第三方向d3排成3×2的陣列，其中第一方向d1與第三方向d3交錯。
此外，在本實施例中，電性連接至第一發光元件241的第三接墊213及電性連接至第二發光元件242的第六接墊216設置於所述3×2的陣列外且位於所述3×2的陣列的一側(例如：上側)，電性連接至第三發光元件243的第七接墊217及電性連接至第四發光元件244的第八接墊218設置於所述3×2的陣列外且位於所述3×2的陣列的另一側(例如：下側)。
請參照圖2及圖3，在本實施例中，小晶片220接合至接墊組210的第一接墊211、第二接墊212、第三接墊213、第四接墊214、第五接墊215、第六接墊216、第七接墊217、第八接墊218、第九接墊219o及第十接墊219i。詳細而言，在本實施例中，小晶片220具有時脈訊號端CLK、數據輸入端Dip、電源供應端Vcc、接地端GND、串聯輸入端Dis、串聯輸出端Dos、第 一驅動頻道端CH1、第二驅動頻道端CH2、第三驅動頻道端CH3及第四驅動頻道端CH4，其中小晶片220的時脈訊號端CLK、數據輸入端Dip、第一驅動頻道端CH1、電源供應端Vcc、接地端GND、第二驅動頻道端CH2、第三驅動頻道端CH3、第四驅動頻道端CH4、串聯輸出端Dos及串聯輸入端Dis是分別接合至(或者說，分別電性連接至)接墊組210的第一接墊211、第二接墊212、第三接墊213、第四接墊214、第五接墊215、第六接墊216、第七接墊217、第八接墊218、第九接墊219o及第十接墊219i。在本實施例中，一個畫素單元200之小晶片220的串聯輸出端Dos是電性連接至相鄰的下一個畫素單元200之小晶片220的串聯輸入端Dis。
在本實施例中，第一發光元件241、第二發光元件242、第三發光元件243及第四發光元件244可為多個迷你發光二極體(Mini LED)，但本發明不以此為限。
在本實施例中，於一畫素區110內，分別電性連接第一接墊211、第二接墊212、第三接墊213、第四接墊214、第五接墊215、第六接墊216、第七接墊217、第八接墊218、第九接墊219o及第十接墊219i的第一導線231、第二導線232、導線233、第三導線234、第四導線235、導線236、導線237、導線238、導線239o及導線239i可屬於同一膜層的導電層(例如：第二金屬層)，第一導線231、第二導線232、導線233、第三導線234、第四導線235、導線236、導線237、導線238、導線239o 及導線239i沒有相交越而無重疊區。
請參照圖2，在本實施例中，畫素單元200還可包括導線Vled及導線LGND，導線Vled在第三方向d3延伸且電性連接至第一發光元件241、第二發光元件242、第三發光元件243及第四發光元件244，導線LGND與第四導線235交會並直接連接。請參照圖1及圖2，在第三方向d3排成同一行的多個畫素單元200的多段導線Vled可串接成同一條導線，進而電性連接至周邊驅動晶片300；在第三方向d3排成同一行的多個畫素單元200的多段導線LGND可串接成另一條導線，進而電性連接至周邊驅動晶片300。
值得一提的是，透過第一導線231具有繞線段231a的設計，至少在小晶片220的正投影面積內，第一導線231不須與其它不同膜層的導線相交越，改由設置於周邊區120的周邊驅動晶片300來各別提供多個畫素單元200的小晶片220訊號。藉此，每一畫素單元200的電阻電容負載(RC loading)可降低，有助於提升顯示裝置10的電性。此外，畫素單元200的第一導線231、第二導線232、導線233、第三導線234、第四導線235、導線236、導線237、導線238、導線239o及導線239i大致上集中在朝與小晶片220之兩軸線220x、220y重疊的十字型區域。藉此，在降低電阻電容負載的同時，還可增加畫素單元200的開口率，進而提升顯示裝置10的透明效果。
圖4為比較例之顯示裝置的俯視示意圖。圖4示意性地 繪出透光基板100、導線Vled、導線LGND及驅動晶片300，而省略其它構件。圖5為比較例的一個畫素單元的佈局示意圖。圖5的一個畫素單元200’位於圖4的一個畫素區110。
圖4及圖5之比較例的顯示裝置10’與圖1及圖2之第一實施例的顯示裝置10類似，因此相同或相似的元件以相同或相似的標號表示，兩者的差異在於：在圖4及圖5的比較例中，與接墊組210電性連接的多條導線230包括屬於不同之第一金屬層及第二金屬層的多個部分，多條導線230具有多個重疊區，而比較例之畫素單元200’電阻電容負載較大。
表一示出比較例及第一實施例之顯示裝置10、10’在一個畫素區110中第一金屬層及第二金屬層的重疊面積、在周邊區120中第一金屬層及第二金屬層的重疊面積以及在多個畫素區110中第一金屬層及第二金屬層的重疊面積與在周邊區120中第一金屬層及第二金屬層的重疊面積的和。
Figure 112117879-A0305-02-0013-1
Figure 112117879-A0305-02-0014-2
由表一的數據可證實，相較於比較例，第一實施例確實可減少在一個畫素區110內之第一金屬層及第二金屬層的重疊面積。此外，雖然，第一實施例的顯示裝置10於周邊區120之第一金屬層及第二金屬層的重疊面積較第一實施例的顯示裝置10於周邊區120之第一金屬層及第二金屬層的重疊面積大，但第一實施例的顯示裝置10於多個畫素區110及周邊區120之第一金屬層及第二金屬層的重疊面積的和仍小於比較例的顯示裝置10’於多個畫素區110及周邊區120之第一金屬層及第二金屬層的重疊面積的和。由此可證，第一實施例之顯示裝置10的電阻電容負載較比較例之顯示裝置10的電阻電容負載小而電性佳。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重述。
圖6為本發明第二實施例的畫素單元的佈局示意圖。圖6的畫素單元200A與圖2的畫素單元200類似，兩者的差異在於：接墊組210的第一接墊211、第二接墊212、第三接墊213、第四接墊214、第五接墊215、第六接墊216、第七接墊217、第八接墊218、第九接墊219o及第十接墊219i的排列方式不同。
請參照圖6，具體而言，在本實施例中，第五接墊 215、第六接墊216、第三接墊213及第二接墊212沿第一方向d1依序排成一列，且第四接墊214、第七接墊217、第十接墊219i、第八接墊218及第一接墊211沿第一方向d1依序排成另一列。簡言之，在本實施例中，接墊組210的第一接墊211、第二接墊212、第三接墊213、第四接墊214、第五接墊215、第六接墊216、第七接墊217、第八接墊218、第九接墊219o及第十接墊219i可排列成5×2的一陣列。
圖7為本發明第三實施例的畫素單元的佈局示意圖。圖7的畫素單元200B與圖2的畫素單元200類似，兩者的差異在於：接墊組210的第一接墊211、第二接墊212、第三接墊213、第四接墊214、第五接墊215、第六接墊216、第七接墊217、第八接墊218、第九接墊219o及第十接墊219i的排列方式不同。
請參照圖7，具體而言，在本實施例中，第一接墊211、第二接墊212、第四接墊214及第五接墊215沿第一方向d1及第三方向d3排成2×2的一陣列，電性連接至第一發光元件241的第三接墊213及電性連接至第二發光元件242的第六接墊216設置於所述2×2的陣列外且位於所述2×2的陣列的一側(例如：上側)，電性連接至第三發光元件243的第七接墊217及電性連接至第四發光元件244的第八接墊218設置於所述2×2的陣列外且位於所述2×2的陣列的另一側(例如：下側)。
此外，在本實施例中，第九接墊219o設置於所述2×2的陣列外且位於所述2×2的陣列的所述一側(例如：上側)，且 第九接墊219o位於第三接墊213與第六接墊216之間；第十接墊219i設置於所述2×2的陣列外且位於所述2×2的陣列的所述另一側(例如：下側)，且第十接墊219i位於第七接墊217與第八接墊218之間。
圖8為本發明第四實施例的畫素單元的佈局示意圖。圖8的畫素單元200C與圖2的畫素單元200類似，兩者的差異在於：接墊組210的第一接墊211、第二接墊212、第三接墊213、第四接墊214、第五接墊215、第六接墊216、第七接墊217、第八接墊218、第九接墊219o及第十接墊219i的排列方式不同。
請參照圖8，具體而言，在本實施例中，第一接墊211、第二接墊212、第三接墊213、第四接墊214、第五接墊215、第六接墊216、第七接墊217及第八接墊218沿第一方向d1及第三方向d3排成4×2的一陣列，第九接墊219o及第十接墊219i設置於所述4×2的陣列外且分別位於4×2的陣列的相對兩側(例如：上下兩側)。
表二列出比較例及第一、二、三、四實施例的畫素單元200’、200、200A、200B、200C的畫素區110面積及畫素單元200’、200、200A、200B、200C的開口率。如表二所示，本發明各實施例的畫素單元200、200A、200B、200C的開口率均較比較例的畫素單元200’的開口率高，採用本發明各實施例的畫素單元200、200A、200B、200C的顯示裝置的透明顯示效果佳。
Figure 112117879-A0305-02-0017-4
110:畫素區
200:畫素單元
210:接墊組
211:第一接墊
212:第二接墊
213:第三接墊
214:第四接墊
215:第五接墊
216:第六接墊
217:第七接墊
218:第八接墊
219o:第九接墊
219i:第十接墊
220:小晶片
220x、220y:軸線
231:第一導線
231a、234a:繞線段
231b、234b:第一傳輸段
231c、234c:第二傳輸段
232:第二導線
233、236、237、238、239o、239i、LGND、Vled:導線
234:第三導線
235:第四導線
241:第一發光元件
242:第二發光元件
243:第三發光元件
244:第四發光元件
d1:第一方向
d2:第二方向
d3:第三方向

Claims (11)

  1. 一種顯示裝置，包括： 一透光基板，具有一畫素區； 一接墊組，設置於該畫素區，其中該接墊組包括於結構上彼此分離的一第一接墊、一第二接墊及一第三接墊； 一小晶片，設置於該畫素區，且與該接墊組接合； 一第一導線，設置於該畫素區，且電性連接至該第一接墊，其中該第一接墊及該第二接墊具有相對的一第一側及一第二側，該第三接墊位於該第一接墊及該第二接墊的該第一側，該第一導線與該第二接墊及該第三接墊於結構上分離，該第一導線包括一繞線段，該第一導線的該繞線段設置於該第二接墊與該第三接墊之間且由該第一接墊及該第二接墊的該第一側繞過該第二接墊以向該第一接墊及該第二接墊的該第二側延伸；以及 一第一發光元件，設置於該畫素區，且電性連接至該第三接墊。
  2. 如請求項1所述的顯示裝置，更包括： 一第二導線，電性連接至該第二接墊，且由該第二接墊朝一第一方向延伸，其中該第一導線更包括： 一第一傳輸段，朝該第一方向延伸； 一第二傳輸段，朝該第一方向延伸，其中該第一導線的該繞線段的兩端分別連接至該第一導線的該第一傳輸段及該第二傳輸段，且該第一導線的該第一傳輸段與該第二傳輸段分別設置於該第二導線的相對兩側。
  3. 如請求項2所述的顯示裝置，其中該接墊組更包括一第四接墊、一第五接墊及一第六接墊，該第一接墊、該第二接墊、該第三接墊、該第四接墊、該第五接墊及該第六接墊於結構上彼此分離，該顯示裝置更包括： 一第三導線，設置於該畫素區，且電性連接至該第四接墊，其中該第四接墊及該第五接墊具有相對的一第一側及一第二側，該第六接墊位於該第四接墊及該第五接墊的該第一側，該第三導線與該第五接墊及該第六接墊於結構上分離，該第三導線包括一繞線段，該第三導線的該繞線段設置於該第五接墊與該第六接墊之間且由該第四接墊及該第五接墊的該第一側繞過該第五接墊以向該第四接墊及該第五接墊的該第二側延伸；以及 一第二發光元件，設置於該畫素區，且電性連接至該第六接墊。
  4. 如請求項3所述的顯示裝置，更包括： 一第四導線，電性連接至該第五接墊，且由該第五接墊朝一第二方向延伸，其中該第一方向與該第二方向相反，該第三導線更包括： 一第一傳輸段，朝該第二方向延伸； 一第二傳輸段，朝該第二方向延伸，其中該第三導線的該繞線段的兩端分別連接至該第三導線的該第一傳輸段及該第二傳輸段，且該第三導線的該第一傳輸段與該第二傳輸段分別設置於該第四導線的相對兩側。
  5. 如請求項3所述的顯示裝置，其中該第五接墊、該第六接墊、該第三接墊及該第二接墊沿該第一方向依序排成一列，且該第四接墊及該第一接墊沿該第一方向依序排成另一列。
  6. 如請求項5所述的顯示裝置，其中該接墊組更包括一第七接墊及一第八接墊，該第一接墊、該第二接墊、該第三接墊、該第四接墊、該第五接墊、該第六接墊、該第七接墊及該第八接墊於結構上彼此分離，該顯示裝置更包括： 一第三發光元件，設置於該畫素區，且電性連接至該第七接墊；以及 一第四發光元件，設置於該畫素區，且電性連接至該第八接墊； 其中，該第四接墊、該第七接墊、該第八接墊及該第一接墊沿該第一方向依序排成該另一列。
  7. 如請求項6所述的顯示裝置，其中該接墊組更包括一第九接墊及一第十接墊，該第一接墊、該第二接墊、該第三接墊、該第四接墊、該第五接墊、該第六接墊、該第七接墊、該第八接墊、該第九接墊及該第十接墊於結構上彼此分離，該第五接墊、該第六接墊、該第九接墊、該第三接墊及該第二接墊沿該第一方向依序排成該列，該第四接墊、該第七接墊、該第十接墊、該第八接墊及該第一接墊沿該第一方向依序排成該另一列。
  8. 如請求項6所述的顯示裝置，其中該接墊組更包括一第九接墊及一第十接墊，該第一接墊、該第二接墊、該第三接墊、該第四接墊、該第五接墊、該第六接墊、該第七接墊及該第八接墊沿該第一方向及一第三方向排成一陣列，該第九接墊及該第十接墊設置於該陣列外且分別位於該陣列的相對兩側。
  9. 如請求項3所述的顯示裝置，其中該接墊組更包括一第七接墊及一第八接墊，該第一接墊、該第二接墊、該第三接墊、該第四接墊、該第五接墊、該第六接墊、該第七接墊及該第八接墊於結構上彼此分離，該顯示裝置更包括： 一第三發光元件，設置於該畫素區，且電性連接至該第七接墊；以及 一第四發光元件，設置於該畫素區，且電性連接至該第八接墊； 其中，一第三方向與該第一方向交錯，該第一接墊、該第二接墊、該第四接墊及該第五接墊沿該第一方向及一第三方向排成一陣列，電性連接至該第一發光元件的該第三接墊及電性連接至該第二發光元件的該第六接墊設置於該陣列外且位於該陣列的一側，電性連接至該第三發光元件的該第七接墊及電性連接至該第四發光元件的該第八接墊設置於該陣列外且位於該陣列的另一側。
  10. 如請求項9所述的顯示裝置，其中該接墊組更包括一第九接墊及一第十接墊，該第一接墊、該第二接墊、該第三接墊、該第四接墊、該第五接墊、該第六接墊、該第七接墊、該第八接墊、該第九接墊及該第十接墊於結構上彼此分離，該第一接墊、該第二接墊、該第四接墊、該第五接墊、該第九接墊及該第十接墊沿該第一方向及該第三方向排成該陣列，該第九接墊位於該第二接墊與該第五接墊之間，且該第十接墊位於該第一接墊與該第四接墊之間。
  11. 如請求項9所述的顯示裝置，其中該接墊組更包括一第九接墊及一第十接墊，該第一接墊、該第二接墊、該第三接墊、該第四接墊、該第五接墊、該第六接墊、該第七接墊、該第八接墊、該第九接墊及該第十接墊於結構上彼此分離，該第三接墊、該第九接墊及該第六接墊設置於該陣列外且位於該陣列的該側，該第九接墊位於該第三接墊與該第六接墊之間，該第七接墊、該第十接墊及該第八接墊設置於該陣列外且位於該陣列的該另一側，且該第十接墊位於該第七接墊與該第八接墊之間。
TW112117879A 2023-05-15 2023-05-15 顯示裝置 TWI835649B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112117879A TWI835649B (zh) 2023-05-15 2023-05-15 顯示裝置
CN202311339420.8A CN117594724A (zh) 2023-05-15 2023-10-16 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112117879A TWI835649B (zh) 2023-05-15 2023-05-15 顯示裝置

Publications (1)

Publication Number Publication Date
TWI835649B true TWI835649B (zh) 2024-03-11

Family

ID=89915591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112117879A TWI835649B (zh) 2023-05-15 2023-05-15 顯示裝置

Country Status (2)

Country Link
CN (1) CN117594724A (zh)
TW (1) TWI835649B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201917467A (zh) * 2017-10-30 2019-05-01 錼創科技股份有限公司 發光二極體顯示器
TW202001843A (zh) * 2018-06-28 2020-01-01 友達光電股份有限公司 顯示裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201917467A (zh) * 2017-10-30 2019-05-01 錼創科技股份有限公司 發光二極體顯示器
TW202001843A (zh) * 2018-06-28 2020-01-01 友達光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
CN117594724A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
CN108054193B (zh) 柔性显示面板及柔性显示装置
CN107710424B (zh) Led像素点、发光组件、发光面板和显示屏
WO2021027106A1 (zh) 一种显示装置
WO2022095236A1 (zh) 显示面板及显示装置
CN104979326A (zh) Led发光组件、led发光面板和led显示屏
TWI742705B (zh) 顯示裝置
CN112817481B (zh) 触控显示面板和触控显示装置
CN214586834U (zh) 显示基板及显示装置
KR20150031096A (ko) 표시장치 및 이의 제조방법
US20240078960A1 (en) Display device
US12041814B2 (en) Display substrate and display device
CN111128048A (zh) 显示面板以及显示装置
CN110246877A (zh) 柔性触控显示屏及其显示装置
CN113821118A (zh) 透明触摸显示装置
CN111354867A (zh) 用于显示器的封装结构
US20220149119A1 (en) Display device
TWI835649B (zh) 顯示裝置
TWM616496U (zh) 具高開口率的發光顯示裝置
US20230369233A1 (en) Wiring substrate, array substrate and light emitting module
WO2024098559A1 (zh) 显示面板及显示装置
CN112802866A (zh) 背光源制备方法，背光源及显示装置
TWI822335B (zh) 柔性透明顯示屏及其柔性線路板
CN114582250A (zh) 一种具高开口率的发光显示装置和其制造方法
CN114981976A (zh) 显示面板、显示装置
US11798469B1 (en) Display panel and display device