TWI833578B - 半導體封裝構造及其製造方法 - Google Patents

半導體封裝構造及其製造方法 Download PDF

Info

Publication number
TWI833578B
TWI833578B TW112104631A TW112104631A TWI833578B TW I833578 B TWI833578 B TW I833578B TW 112104631 A TW112104631 A TW 112104631A TW 112104631 A TW112104631 A TW 112104631A TW I833578 B TWI833578 B TW I833578B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor chip
conductive foil
semiconductor
bonding wire
Prior art date
Application number
TW112104631A
Other languages
English (en)
Other versions
TW202425265A (zh
Inventor
楊吳德
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI833578B publication Critical patent/TWI833578B/zh
Publication of TW202425265A publication Critical patent/TW202425265A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)

Abstract

半導體封裝構造包括第一基板、第一半導體晶片、第一接合線、第二基板、第二半導體晶片以及第二接合線。第一基板具有穿透第一基板的中間部的視窗。第一半導體晶片位於第一基板上，其中第一半導體晶片具有焊接墊。第一接合線位於第一基板的視窗中，電性連接第一半導體晶片的焊接墊與第一基板。第二基板位於第一半導體晶片上，具有穿透第二基板的中間部的視窗，其中第二基板電性連接第一基板。第二半導體晶片位於第二基板上，其中第二半導體晶片具有焊接墊。第二接合線位於第二基板的視窗中，電性連接第二半導體晶片的焊接墊與第二基板。

Description

半導體封裝構造及其製造方法
本揭露是有關一種半導體封裝構造及一種半導體封裝構造的製造方法。
在動態隨機存取記憶體(Dynamic random access memory, DRAM)的資料速率在進入第五代雙倍資料率同步動態隨機存取記憶體(double data rate fifth-generation synchronous DRAM, DDR5 SDRAM)的時代後顯著提升，資料速率將高達8000百萬赫茲(Mega Hertz, MHz)，傳統的窗型球柵陣列封裝結構由於只有單一記憶體晶片，因此無法在如此高的資料速率之下工作。
其中一種業界常用的解法是使用堆疊式晶片封裝(high stacked package)，其中多個記憶體晶片會互相電性連接及一起封裝。但若是要使用傳統的窗型球柵陣列封裝結構，記憶體晶片的焊接墊是面向下的。當要堆疊第二個記憶體晶片時，第二個記憶體晶片的焊接墊會面向上，這會讓左右兩邊的焊接墊位置互換，這樣會導致當接合線要將第二個記憶體晶片與第一個記憶體晶片下方的基板連接時，基板右邊的接合線必須接到第二個記憶體晶片左邊的焊接墊，反之亦然。這會導致接合線中間有交叉，讓接合線之間短路的可能性增高。
本揭露之一技術態樣為一種半導體封裝構造。
根據本揭露之一實施方式，一種半導體封裝構造包括第一基板、第一半導體晶片、第一接合線、第二基板、第二半導體晶片以及第二接合線。第一基板具有穿透第一基板的中間部的視窗。第一半導體晶片位於第一基板上，其中第一半導體晶片具有焊接墊。第一接合線位於第一基板的視窗中，電性連接第一半導體晶片的焊接墊與第一基板。第二基板位於第一半導體晶片上，具有穿透第二基板的中間部的視窗，其中第二基板電性連接第一基板。第二半導體晶片位於第二基板上，其中第二半導體晶片具有焊接墊。第二接合線位於第二基板的視窗中，電性連接第二半導體晶片的焊接墊與第二基板。
在本揭露之一實施方式中，半導體封裝構造更包括模壓材，具有第一部分與第二部分，其中第一部分的模壓材位於第一基板的上表面上且覆蓋第二基板與第二半導體晶片，且第二部分的模壓材位於第一基板的視窗內且延伸至第一基板的下表面。
在本揭露之一實施方式中，半導體封裝構造更包括第一下導電箔以及第二下導電箔。第一下導電箔位於第一基板的下表面上，其中第一下導電箔藉由第一接合線與第一半導體晶片的焊接墊電性連接。第二下導電箔位於第二基板的下表面上，其中第二下導電箔藉由第二接合線與第二半導體晶片的焊接墊電性連接。
在本揭露之一實施方式中，半導體封裝構造更包括第一上導電箔、第二上導電箔以及第三接合線。第一上導電箔位於第一基板的上表面上。第二上導電箔位於第二基板的上表面上。第三接合線電性連接第一上導電箔與第二上導電箔。
在本揭露之一實施方式中，第一基板更包括導電通道、導電區域以及焊料球。導電通道位於第一基板內且穿透第一基板的上表面及第一基板的下表面，其中導電通道電性連接第一下導電箔與第一上導電箔。導電區域位於第一基板的下表面上，電性連接導電通道的底端。焊料球位於導電區域上。
在本揭露之一實施方式中，第二基板更包括導電通道，位於第二基板內且穿透第二基板的上表面及第二基板的下表面，其中導電通道電性連接第二下導電箔與第二上導電箔。
在本揭露之一實施方式中，半導體封裝構造更包括黏著結構，位於第一基板的上表面上且延伸至第二半導體晶片的下表面上，其中黏著結構更包含第一黏著層、第二黏著層以及第三黏著層。第一黏著層位於第一基板與第一半導體晶片之間。第二黏著層位於第一基板與第二基板之間、第二基板與第一半導體晶片之間及第二基板的視窗內。第三黏著層位於第二基板與第二半導體晶片之間。
在本揭露之一實施方式中，黏著結構的第二黏著層環繞第一半導體晶片，且有邊緣與第二基板的邊緣切齊。
在本揭露之一實施方式中，半導體封裝構造更包括第三基板、第三半導體晶片、第四接合線、第四基板、第四半導體晶片以及第五接合線。第三基板位於第二半導體晶片上，具有穿透第三基板的中間部的視窗，其中第三基板電性連接第一基板。第三半導體晶片位於第三基板上，其中第三半導體晶片具有焊接墊。第四接合線位於第三基板的視窗中，電性連接第三半導體晶片的焊接墊與第三基板；第四基板位於第三半導體晶片上，具有穿透第四基板的中間部的視窗，其中第四基板電性連接第一基板。第四半導體晶片位於第四基板上，其中第四半導體晶片具有焊接墊。第五接合線位於第四基板的視窗中，電性連接第四半導體晶片的焊接墊與第四基板。
在本揭露之一實施方式中，半導體封裝構造更包括第三下導電箔以及第四下導電箔。第三下導電箔位於第三基板的下表面上，其中第三下導電箔藉由第四接合線與第三半導體晶片的焊接墊電性連接。第四下導電箔位於第四基板的下表面上，其中第四下導電箔藉由第五接合線與第四半導體晶片的焊接墊電性連接。
在本揭露之一實施方式中，半導體封裝構造更包括第三上導電箔以及導電通道。第三上導電箔位於第三基板的上表面上，其中第三上導電箔透過第六接合線與第一基板電性連接。導電通道位於第三基板內且穿透第三基板的上表面及第三基板的下表面，其中導電通道電性連接第三下導電箔與第三上導電箔。
在本揭露之一實施方式中，半導體封裝構造更包括第四上導電箔以及導電通道。第四上導電箔位於第四基板的上表面上，其中第四上導電箔透過第七接合線與第一基板電性連接。導電通道位於第四基板內且穿透第四基板的上表面及第四基板的下表面，其中導電通道電性連接第四下導電箔與第四上導電箔。
在本揭露之一實施方式中，半導體封裝構造更包括黏著結構，位於第一基板的上表面上且延伸至第四半導體晶片的下表面上，其中黏著結構更包含第一黏著層、第二黏著層、第三黏著層、第四黏著層、第五黏著層、第六黏著層以及第七黏著層。第一黏著層位於第一基板與第一半導體晶片之間。第二黏著層位於第一基板與第二基板之間、第二基板與第一半導體晶片之間及第二基板的視窗內。第三黏著層位於第二基板與第二半導體晶片之間。第四黏著層位於第二基板與第三基板之間、第三基板與第二半導體晶片之間及第三基板的視窗內。第五黏著層位於第三基板與第三半導體晶片之間。第六黏著層位於第三基板與第四基板之間、第四基板與第三半導體晶片之間及第四基板的視窗內。第七黏著層位於第四基板與第四半導體晶片之間。
在本揭露之一實施方式中，黏著結構的第二黏著層環繞第一半導體晶片，且有邊緣與第二基板的邊緣切齊，黏著結構的第四黏著層環繞第二半導體晶片，且有邊緣與第三基板的邊緣切齊，黏著結構的第六黏著層環繞第三半導體晶片，且有邊緣與第四基板的邊緣切齊。
本揭露之另一技術態樣為一種半導體封裝構造的製造方法。
根據本揭露之一些實施方式，一種半導體封裝構造的製造方法包括在第一基板的中間部形成穿透第一基板的視窗；將第一基板的第一表面附接於第一半導體晶片的第一表面上；透過第一接合線電性連接第一半導體晶片的焊接墊與位於第一基板的第一表面相反的第二表面上的第一下導電箔，使第一接合線位於第一基板的視窗內；在第二基板的中間部形成穿透第二基板的視窗；將第二基板的第一表面附接於第二半導體晶片的第一表面上；透過第二接合線電性連接第二半導體晶片的焊接墊與位於第一基板的第一表面相反的第二表面上的第二下導電箔，使第二接合線位於第二基板的視窗內；將第二基板附接於第一基板與第一半導體晶片上；以及透過第三接合線電性連接位於第一基板的第一表面上的第一上導電箔與位於第二基板的第一表面上的第二上導電箔。
在本揭露之一實施方式中，半導體封裝構造的製造方法更包含在第一基板的第一表面上形成第一部分的模壓材及在第一基板的視窗內形成第二部分的模壓材，其中第一部分的模壓材覆蓋第二基板與第二半導體晶片，且第二部分的模壓材延伸至第一基板的第二表面。
在本揭露之一實施方式中，第一基板包含位於第一基板內的導電通道與位於第一基板的第二表面上的導電區域，半導體封裝構造的製造方法更包含將焊料球焊接在導電區域上，使焊料球電性連接導電通道。
在本揭露之一實施方式中，半導體封裝構造的製造方法更包含在第三基板的中間部形成穿透第三基板的視窗；將第三基板的第一表面附接於第三半導體晶片的第一表面上；透過第四接合線電性連接第三半導體晶片的焊接墊與位於第三基板的第一表面相反的第二表面上的第三下導電箔，使第四接合線位於第三基板的視窗內；將第三基板附接於第二基板與第二半導體晶片上；電性連接第三基板與第一基板；在第四基板的中間部形成穿透第四基板的視窗；將第四基板的第一表面附接於第四半導體晶片的第一表面上；透過第五接合線電性連接第四半導體晶片的焊接墊與位於第四基板的第一表面相反的第二表面上的第四下導電箔，使第五接合線位於第四基板的視窗內；將第四基板附接於第三基板與第三半導體晶片上；以及電性連接第四基板與第一基板。
在本揭露之一實施方式中，半導體封裝構造的製造方法更包含透過第六接合線電性連接位於第一基板的第一表面上的第一上導電箔與位於第三基板的第一表面上的第三上導電箔。
在本揭露之一實施方式中，半導體封裝構造的製造方法更包含透過第七接合線電性連接位於第一基板的第一表面上的第一上導電箔與位於第四基板的第一表面上的第四上導電箔。
在本揭露上述實施方式中，由於第二接合線位於第二基板的視窗內且電性連接第二半導體晶片的焊接墊與第二基板，第一基板可以透過一條電性連接第一基板與第二基板的接合線來和第二半導體晶片電性連接。如此一來，半導體封裝構造可以在一個封裝結構內封裝超過一個半導體晶片，並且並不需要將焊接墊換邊及將接合線交叉，從而避免了接合線短路的可能性。再者，半導體封裝構造的製造方法因為不需要將堆疊在第一半導體晶片上的另一個半導體晶片的焊接墊做換邊的設計，可以有效地減少製程的週期與成本。
以下揭示之實施方式內容提供了用於實施所提供的標的之不同特徵的許多不同實施方式，或實例。下文描述了元件和佈置之特定實例以簡化本案。當然，該等實例僅為實例且並不意欲作為限制。此外，本案可在各個實例中重複元件符號及/或字母。此重複係用於簡便和清晰的目的，且其本身不指定所論述的各個實施方式及/或配置之間的關係。
諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」等等空間相對術語可在本文中為了便於描述之目的而使用，以描述如附圖中所示之一個元件或特徵與另一元件或特徵之關係。空間相對術語意欲涵蓋除了附圖中所示的定向之外的在使用或操作中的裝置的不同定向。裝置可經其他方式定向(旋轉90度或以其他定向)並且本文所使用的空間相對描述詞可同樣相應地解釋。
第1圖根據本揭露一實施方式的半導體封裝構造100的剖面圖。參照第1圖，半導體封裝構造100包括第一基板110、第一半導體晶片120、第一接合線130、第二基板210、第二半導體晶片220以及第二接合線230。第一基板110與第二基板210可以為，舉例來說，印刷電路板(printed circuit board, PCB)，但並不侷限於此。第一基板110具有穿透第一基板110的中間部的視窗112。第一半導體晶片120位於第一基板110上，其中第一半導體晶片120具有焊接墊122。第一接合線130位於第一基板110的視窗112中，電性連接第一半導體晶片120的焊接墊122與第一基板110。第二基板210位於第一半導體晶片120上，第二基板210具有穿透第二基板210的中間部的視窗212，其中第二基板210電性連接第一基板110。第二半導體晶片220位於第二基板210上，其中第二半導體晶片220具有焊接墊222。第二接合線230位於第二基板210的視窗212中，電性連接第二半導體晶片220的焊接墊222與第二基板210。
半導體封裝構造100更包括模壓材190，具有第一部分192與第二部分194，其中第一部分192的模壓材190位於第一基板110的上表面113上且覆蓋第二基板210與第二半導體晶片220，且第二部分194的模壓材190位於第一基板110的視窗112內且延伸至第一基板110的下表面111。半導體封裝構造100更包括第一下導電箔140以及第二下導電箔240。第一下導電箔140位於第一基板110的下表面111上，其中第一下導電箔140藉由第一接合線130與第一半導體晶片120的焊接墊122電性連接。第二下導電箔240位於第二基板210的下表面211上，其中第二下導電箔240藉由第二接合線230與第二半導體晶片220的焊接墊222電性連接。
半導體封裝構造100更包括第一上導電箔150、第二上導電箔250以及第三接合線330。第一上導電箔150位於第一基板110的上表面113上。第二上導電箔250位於第二基板210的上表面213上。第三接合線330電性連接第一上導電箔150與第二上導電箔250。
第一基板110更包括導電通道160、導電區域170以及焊料球180。導電通道160位於第一基板110內且穿透第一基板110的上表面113及第一基板110的下表面111，其中導電通道160電性連接第一下導電箔140與第一上導電箔150。導電區域170位於第一基板110的下表面111上，電性連接導電通道160的底端。焊料球180位於導電區域170上。第二基板210更包括導電通道260，位於第二基板210內且穿透第二基板210的上表面213及第二基板210的下表面211，其中導電通道260電性連接第二下導電箔240與第二上導電箔250。
在一些實施方式中，第一半導體晶片120與第二半導體晶片220的材質可包含矽，第一接合線130、第二接合線230與第三接合線330的材質可包含金，第一下導電箔140、第一上導電箔150、導電通道160、第二下導電箔240、第二上導電箔250及導電通道260可以由銅製成，但本揭露並不侷限於此方面。
由於第二接合線230位於第二基板210的視窗212內且電性連接第二半導體晶片220的焊接墊222與第二基板210，第一基板110可以透過從第一基板110延伸至第二基板210的第三接合線330來和第二半導體晶片220電性連接。如此一來，半導體封裝構造100可以在一個封裝結構內封裝超過一個半導體晶片，並且並不需要將焊接墊換邊及將接合線交叉，從而避免了接合線短路的可能性。
在一些實施方式中，半導體封裝構造100更包括黏著結構800，位於第一基板110的上表面113上且延伸至第二半導體晶片220的下表面221上，其中黏著結構800更包含第一黏著層810、第二黏著層820以及第三黏著層830。第一黏著層810位於第一基板110與第一半導體晶片120之間。第二黏著層820位於第一基板110與第二基板210之間、第二基板210與第一半導體晶片120之間及第二基板210的視窗212內。第三黏著層830位於第二基板210與第二半導體晶片220之間。第二黏著層820環繞第一半導體晶片120，且有邊緣822與第二基板的邊緣214切齊。
應理解到，已敘述的元件連接關係與功效將不重覆贅述，合先敘明。在以下敘述中，將說明第1圖的半導體封裝構造100的製造方法。
第2圖繪示根據本揭露一實施方式的半導體封裝構造100的製造方法在中間過程的剖面圖。第3圖繪示第2圖之第一基板110的上視圖。第4圖繪示第2圖之第一基板110的下視圖。參照第2圖至第4圖，半導體封裝構造100的製造方法包括在第一基板110的中間部形成穿透第一基板110的視窗112。第一下導電箔140、導電區域170及導電通道160的底端位於第一基板110的下表面111。第一下導電箔140電性連接導電通道160。如第3圖所示，第一下導電箔140與導電通道160之間的電性連接可以是透過一條導線，但第一下導電箔140亦可透過延伸其長度直接與導電通道160電性連接。第一上導電箔150及導電通道160的頂端位於第一基板110的上表面113，第一上導電箔150電性連接導電通道160，如第4圖所示，第一上導電箔150與導電通道160之間的電性連接可以是透過一條導線，但第一上導電箔150亦可透過延伸其長度直接與導電通道160電性連接。第一下導電箔140的數量、第一上導電箔150的數量和導電通道160的數量並不侷限於圖式所繪示的數量。在一些實施方式中，第一下導電箔140、導電通道160和第一上導電箔150為一對一連接。
第5圖至第7圖繪示半導體封裝構造100的製造方法在第2圖的步驟完成後在中間過程的剖面圖。參照第5圖及第6圖，接著，第一基板110的第一表面(即上表面113)會被附接於第一半導體晶片120的第一表面(即下表面121)上。接下來，第一半導體晶片120的焊接墊122會透過第一接合線130與位於第一基板110的第一表面113相反的第二表面(即下表面111)上的第一下導電箔140電性連接，使第一接合線130位於第一基板110的視窗112內。將第一基板110附接於第一半導體晶片120的步驟是透過在兩者之間附接一層第一黏著層810。在一些實施方式中，第一黏著層810可以為，舉例來說，一層晶片黏結薄膜(Die attach film, DAF)，並且可藉由烘烤使其乾燥的過程來黏著第一基板110與第一半導體晶片120，但本揭露並不侷限於此方面。
第8圖繪示第7圖之第二基板210的上視圖。第9圖繪示第7圖之第二基板210的下視圖。參照第7圖至第9圖，穿透第二基板210的視窗212在第二基板210的中間部形成。第二下導電箔240與導電通道260的底端位於第二基板210的下表面211上，第二下導電箔240電性連接導電通道260。如第8圖所繪示，第二下導電箔240與導電通道260之間的電性連接可以是透過一條導線，但第二下導電箔240亦可透過延伸其長度直接與導電通道260電性連接。第二上導電箔250及導電通道260的頂端位於第二基板210的上表面213，第二上導電箔250電性連接導電通道260，如第9圖所示，第二上導電箔250與導電通道260之間的電性連接可以是透過一條導線，但第二上導電箔250亦可透過延伸其長度直接與導電通道260電性連接。第二下導電箔240的數量、第二上導電箔250的數量和導電通道260的數量並不侷限於圖式內所繪示的數量。但第二下導電箔240、導電通道260和第二上導電箔250為一對一連接。
第10圖至第14圖繪示半導體封裝構造的製造方法在第7圖的步驟完成後在中間過程的剖面圖。參照第10圖及第11圖，在第7圖的步驟結束後，第二基板210的第一表面(即上表面213)會被附接於第二半導體晶片220的第一表面(即下表面221)上。接下來，第二半導體晶片220的焊接墊222會透過第二接合線230與位於第二基板210的第一表面213相反的第二表面(即下表面211)上的第二下導電箔240電性連接，使第二接合線230位於第二基板210的視窗212內。將第二基板210附接於第二半導體晶片220的步驟是透過在兩者之間附接一層第三黏著層830。在一些實施方式中，第三黏著層830可以為，舉例來說，一層晶片黏結薄膜(Die attach film, DAF)，並且可藉由烘烤使其乾燥的過程來黏著第二基板210與第二半導體晶片220，但本揭露並不侷限於此方面。
參照第12圖，接著，第二基板210被附接於第一基板110與第一半導體晶片120上。附接第二基板210、第一基板110與第一半導體晶片120上的步驟是透過在中間附接一層第二黏著層820。
參照第13圖，接著，位於第一基板110的第一表面上113的第一上導電箔150透過第三接合線330電性連接位於第二基板210的第一表面213上的第二上導電箔250。
參照第14圖與第1圖，接著，在第一基板110的第一表面113上的第一部分192的模壓材190及在第一基板110的視窗112內的第二部分194的模壓材190形成。第一部分192的模壓材190覆蓋第二基板210與第二半導體晶片220，第二部分194的模壓材190延伸至第一基板110的第二表面111。在一些實施方式中，第一部分192與第二部分194的模壓材190同時形成。模壓材190的形狀是由模具的形狀決定，也就是說，第一部分192與第二部分194的模壓材190是材同一個壓模步驟中同時形成。接下來，焊料球180被焊接在導電區域170上，使焊料球180電性連接導電通道160。將焊料球180焊接在導電區域170上的方法可為回流焊接法，但並不侷限於此。最後一步結束後，第1圖的半導體封裝構造100便製造完成。
半導體封裝構造100的製造方法因為不需要將堆疊在第一半導體晶片上的另一個半導體晶片的焊接墊做換邊的設計，可以有效地減少製程的週期與成本。
第15圖根據本揭露另一實施方式的半導體封裝構造100a的剖面圖。參照第15圖，半導體封裝構造100a包括第一基板110a、第一半導體晶片120a、第一接合線130a、第二基板210a、第二半導體晶片220a、第二接合線230a、第三接合線330a、第三基板310a、第三半導體晶片320a、第四接合線430a、第四基板410a、第四半導體晶片420a以及第五接合線530a。第一基板110a、第一半導體晶片120a、第一接合線130a、第二基板210a、第二半導體晶片220a、第二接合線230a以及第三接合線330a具有與第13圖的相同的結構，因此不再贅述。
第三基板310a位於第二半導體晶片220a上，第三基板310a具有穿透第三基板310a的中間部的視窗312a，其中第三基板310a電性連接第一基板110a。第三半導體晶片320a位於第三基板310a上，其中第三半導體晶片320a具有焊接墊322a。第四接合線430a位於第三基板310a的視窗312a中，電性連接第三半導體晶片320a的焊接墊322a與第三基板310a。第四基板410a位於第三半導體晶片320a上，第四基板410a具有穿透第四基板410a的中間部的視窗412a，其中第四基板410a電性連接第一基板110a。第四半導體晶片420a位於第四基板410a上，其中第四半導體晶片420a具有焊接墊422a。第五接合線530a位於第四基板410a的視窗412a中，電性連接第四半導體晶片420a的焊接墊422a與第四基板410a。
半導體封裝構造100a更包括第三下導電箔340a以及第四下導電箔440a。第三下導電箔340a位於第三基板310a的下表面311a上，其中第三下導電箔340a藉由第四接合線430a與第三半導體晶片320a的焊接墊322a電性連接。第四下導電箔440a位於第四基板410a的下表面411a上，其中第四下導電箔440a藉由第五接合線530a與第四半導體晶片420a的焊接墊422a電性連接。
半導體封裝構造100a更包括第三上導電箔350a以及導電通道360a。第三上導電箔350a位於第三基板310a的上表面313a上，其中第三上導電箔350a透過第六接合線630a與第一上導電箔150a電性連接。導電通道360a位於第三基板310a內且穿透第三基板310a的上表面313a及第三基板310a的下表面311a，其中導電通道360a電性連接第三下導電箔340a與第三上導電箔350a。導電通道360a、第三下導電箔340a、第三上導電箔350a與第三基板310a與導電通道260a、第二下導電箔240a、第二上導電箔250a與第二基板210a具有相似的結構。
半導體封裝構造100a更包括第四上導電箔450a以及導電通道460a。第四上導電箔450a位於第四基板410a的上表面413a上，其中第四上導電箔450a透過第七接合線730a與第一上導電箔150a電性連接。導電通道460a位於第四基板410a內且穿透第四基板410a的上表面413a及第四基板410a的下表面411a，其中導電通道460a電性連接第四下導電箔440a與第四上導電箔450a。導電通道460a、第四下導電箔440a、第四上導電箔450a與第四基板410a與導電通道260a、第二下導電箔240a、第二上導電箔250a與第二基板210a具有相似的結構。
半導體封裝構造100a更包括黏著結構800a，位於第一基板110a的上表面113a上且延伸至第四半導體晶片420a的下表面421a上，其中黏著結構800a更包含第一黏著層810a、第二黏著層820a、第三黏著層830a、第四黏著層840a、第五黏著層850a、第六黏著層860a以及第七黏著層870a。第一黏著層810a位於第一基板110a與第一半導體晶片120a之間。第二黏著層820a位於第一基板110a與第二基板210a之間、第二基板210a與第一半導體晶片120a之間及第二基板210a的視窗212a內。第三黏著層830a位於第二基板210a與第二半導體晶片220a之間。第四黏著層840a位於第二基板210a與第三基板310a之間、第三基板310a與第二半導體晶片220a之間及第三基板310a的視窗312a內。第五黏著層850a位於第三基板310a與第三半導體晶片320a之間。第六黏著層860a位於第三基板310a與第四基板410a之間、第四基板410a與第三半導體晶片320a之間及第四基板410a的視窗412a內。第七黏著層870a位於第四基板410a與第四半導體晶片420a之間。
黏著結構800a的第二黏著層820a環繞第一半導體晶片120a，且有邊緣822a與第二基板210a的邊緣214a切齊，黏著結構800a的第四黏著層840a環繞第二半導體晶片220a，且有邊緣842a與第三基板310a的邊緣314a切齊，黏著結構800a的第六黏著層860a環繞第三半導體晶片320a，且有邊緣862a與第四基板410a的邊緣414a切齊。
第16圖至第26圖繪示第15圖的半導體封裝構造100a的製造方法在第13圖的步驟完成後在中間過程的剖面圖。參照第16圖至第18圖，半導體封裝構造100a的製造方法包含在第三基板310a的中間部形成穿透第三基板310a的視窗312a；將第三基板310a的第一表面(即上表面313a)附接於第三半導體晶片320a的第一表面(即下表面321a)上；接下來，第三半導體晶片320a的焊接墊322a透過第四接合線430a電性連接位於第三基板310a的第一表面313a相反的第二表面(即下表面311a)上的第三下導電箔340a，使第四接合線430a位於第三基板310a的視窗312a內。將第三基板310a附接於第三半導體晶片320a的步驟是透過在兩者之間附接一層第五黏著層850a。
參照第19圖及第20圖，接著，第三基板310a被附接於第13圖所示結構中的第二基板210a與第二半導體晶片220a上。這一步是透過在兩者之間附接一層第四黏著層840a。接著，位於第一基板110a的第一表面113a上的第一上導電箔150a透過第六接合線630a電性連接位於第三基板310a的第一表面313a上的第三上導電箔350a。
參照第21至第23圖，穿透第四基板410a的視窗412a在第四基板410a的中間部形成，接著，第四基板410a的第一表面(即上表面413a)被附接於第四半導體晶片420a的第一表面(即下表面421a)上。接著，第四半導體晶片420a的焊接墊422a透過第五接合線530a電性連接位於第四基板410a的第一表面413a相反的第二表面(即下表面411a)上的第四下導電箔440a，使第五接合線530a位於第四基板410a的視窗412a內。將第四基板410a附接於第四半導體晶片420a的步驟是透過在兩者之間附接一層第七黏著層870a。
參照第24圖及第25圖，接著，第四基板410a被附接於第20圖所示結構中的第三基板310a與第三半導體晶片320a上。這一步是透過在兩者之間附接一層第六黏著層860a。接著，位於第一基板110a的第一表面113a上的第一上導電箔150a透過第七接合線730a電性連接位於第四基板410a的第一表面413a上的第四上導電箔450a。
參照第15圖與第26圖，接著，在第一基板110a的第一表面113a上的第一部分192a的模壓材190a及在第一基板110a的視窗112a內的第二部分194a的模壓材190a形成。第一部分192a的模壓材190a覆蓋第四基板410a與第四半導體晶片420a，第二部分194a的模壓材190a延伸至第一基板110a的第二表面(即下表面111a)。在一些實施方式中，第一部分192a與第二部分194a的模壓材190a同時形成。模壓材190a的形狀是由模具的形狀決定，也就是說，第一部分192a與第二部分194a的模壓材190a是材同一個壓模步驟中同時形成。接下來，焊料球180a被焊接在導電區域170a上，使焊料球180a電性連接導電通道160a。將焊料球180a焊接在導電區域170a上的方法可為回流焊接法，但並不侷限於此。最後一步結束後，第15圖的半導體封裝構造100a便製造完成。
前述概述了幾個實施方式的特徵，使得本領域技術人員可以更好地理解本揭露的態樣。本領域技術人員應當理解，他們可以容易地將本揭露用作設計或修改其他過程和結構的基礎，以實現與本文介紹的實施方式相同的目的和/或實現相同的優點。本領域技術人員還應該認識到，這樣的等效構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在這裡進行各種改變，替換和變更。
100,100a:半導體封裝構造 110,110a:第一基板 111,111a:下表面 112,112a:視窗 113,113a:上表面 120,120a:第一半導體晶片 121:下表面 122,122a:焊接墊 130,130a:第一接合線 140,140a:第一下導電箔 150,150a:第一上導電箔 160,160a:導電通道 170,170a:導電區域 180,180a:焊料球 190,190a:模壓材 192,192a:第一部分 194,194a:第二部分 210,210a:第二基板 211,211a:下表面 212,212a:視窗 213,213a:上表面 214,214a:邊緣 220,220a:第二半導體晶片 221:下表面 222,222a:焊接墊 230,230a:第二接合線 240,240a:第二下導電箔 250,250a:第二上導電箔 260,260a:導電通道 310a:第三基板 311a:下表面 312a:視窗 313a:上表面 314a:邊緣 320a:第三半導體晶片 321a:下表面 322a:焊接墊 330,330a:第三接合線 340a:第三下導電箔 350a:第三上導電箔 360a:導電通道 410a:第四基板 411a:下表面 412a:視窗 413a:上表面 414a:邊緣 420a:第四半導體晶片 421a:下表面 430a:第四接合線 440a:第四下導電箔 450a:第四上導電箔 460a:導電通道 530a:第五接合線 630a:第六接合線 730a:第七接合線 800,800a:黏著結構 810,810a:第一黏著層 820,820a:第二黏著層 822,822a:邊緣 830,830a:第三黏著層 840a:第四黏著層 842a:邊緣 850a:第五黏著層 860a:第六黏著層 862a:邊緣 870a:第七黏著層
當與隨附圖示一起閱讀時，可由後文實施方式最佳地理解本揭露內容的態樣。注意到根據此行業中之標準實務，各種特徵並未按比例繪製。實際上，為論述的清楚性，可任意增加或減少各種特徵的尺寸。 第1圖根據本揭露一實施方式的半導體封裝構造的剖面圖。 第2圖繪示根據本揭露一實施方式的半導體封裝構造的製造方法在中間過程的剖面圖。 第3圖繪示第2圖之第一基板的上視圖。 第4圖繪示第2圖之第一基板的下視圖。 第5圖至第7圖繪示半導體封裝構造的製造方法在第2圖的步驟完成後在中間過程的剖面圖。 第8圖繪示第7圖之第二基板的上視圖。 第9圖繪示第7圖之第二基板的下視圖。 第10圖至第14圖繪示半導體封裝構造的製造方法在第7圖的步驟完成後在中間過程的剖面圖。 第15圖根據本揭露另一實施方式的半導體封裝構造的剖面圖。 第16圖至第26圖繪示第15圖的半導體封裝構造的製造方法在第13圖的步驟完成後在中間過程的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:半導體封裝構造
110:第一基板
111:下表面
112:視窗
113:上表面
120:第一半導體晶片
122:焊接墊
130:第一接合線
140:第一下導電箔
150:第一上導電箔
160:導電通道
170:導電區域
180:焊料球
190:模壓材
192:第一部分
194:第二部分
210:第二基板
211:下表面
212:視窗
213:上表面
214:邊緣
220:第二半導體晶片
221:下表面
222:焊接墊
230:第二接合線
240:第二下導電箔
250:第二上導電箔
260:導電通道
330:第三接合線
800:黏著結構
810:第一黏著層
820:第二黏著層
822:邊緣
830:第三黏著層

Claims (19)

  1. 一種半導體封裝構造，包括：一第一基板，具有穿透該第一基板的一中間部的一視窗；一第一半導體晶片，位於該第一基板上，其中該第一半導體晶片具有一焊接墊；一第一接合線，位於該第一基板的該視窗中，電性連接該第一半導體晶片的該焊接墊與該第一基板；一第二基板，位於該第一半導體晶片上，具有穿透該第二基板的一中間部的一視窗，其中該第二基板電性連接該第一基板；一第二半導體晶片，位於該第二基板上，其中該第二半導體晶片具有一焊接墊；一第二接合線，位於該第二基板的該視窗中，電性連接該第二半導體晶片的該焊接墊與該第二基板；一第一下導電箔，位於該第一基板的一下表面上，其中該第一下導電箔藉由該第一接合線與該第一半導體晶片的該焊接墊電性連接；以及一第二下導電箔，位於該第二基板的一下表面上，其中該第二下導電箔藉由該第二接合線與該第二半導體晶片的該焊接墊電性連接。
  2. 如請求項1所述之半導體封裝構造，更包括：一模壓材，具有一第一部分與一第二部分，其中該第 一部分的模壓材位於該第一基板的一上表面上且覆蓋該第二基板與該第二半導體晶片，且該第二部分的模壓材位於該第一基板的該視窗內且延伸至該第一基板的一下表面。
  3. 如請求項1所述之半導體封裝構造，更包括：一第一上導電箔，位於該第一基板的一上表面上；一第二上導電箔，位於該第二基板的一上表面上；以及一第三接合線，電性連接該第一上導電箔與該第二上導電箔。
  4. 如請求項3所述之半導體封裝構造，其中該第一基板更包括：一導電通道，位於該第一基板內且穿透該第一基板的該上表面及該第一基板的該下表面，其中該導電通道電性連接該第一下導電箔與該第一上導電箔；一導電區域，位於該第一基板的該下表面上，電性連接該導電通道的一底端；以及一焊料球，位於該導電區域上。
  5. 如請求項3所述之半導體封裝構造，其中該第二基板更包括：一導電通道，位於該第二基板內且穿透該第二基板的 該上表面及該第二基板的該下表面，其中該導電通道電性連接該第二下導電箔與該第二上導電箔。
  6. 如請求項1所述之半導體封裝構造，更包括：一黏著結構，位於該第一基板的一上表面上且延伸至該第二半導體晶片的一下表面上，其中該黏著結構更包含一第一黏著層，位於該第一基板與該第一半導體晶片之間；一第二黏著層，位於該第一基板與該第二基板之間、該第二基板與該第一半導體晶片之間及該第二基板的該視窗內；以及一第三黏著層，位於該第二基板與該第二半導體晶片之間。
  7. 如請求項6所述之半導體封裝構造，其中該黏著結構的該第二黏著層環繞該第一半導體晶片，且有一邊緣與該第二基板的一邊緣切齊。
  8. 如請求項1所述之半導體封裝構造，更包括：一第三基板，位於該第二半導體晶片上，具有穿透該第三基板的一中間部的一視窗，其中該第三基板電性連接該第一基板；一第三半導體晶片，位於該第三基板上，其中該第三半導體晶片具有一焊接墊；一第四接合線，位於該第三基板的該視窗中，電性連接該第三半導體晶片的該焊接墊與該第三基板； 一第四基板，位於該第三半導體晶片上，具有穿透該第四基板的一中間部的一視窗，其中該第四基板電性連接該第一基板；一第四半導體晶片，位於該第四基板上，其中該第四半導體晶片具有一焊接墊；以及一第五接合線，位於該第四基板的該視窗中，電性連接該第四半導體晶片的該焊接墊與該第四基板。
  9. 如請求項8所述之半導體封裝構造，更包括：一第三下導電箔，位於該第三基板的一下表面上，其中該第三下導電箔藉由該第四接合線與該第三半導體晶片的該焊接墊電性連接；以及一第四下導電箔，位於該第四基板的一下表面上，其中該第四下導電箔藉由該第五接合線與該第四半導體晶片的該焊接墊電性連接。
  10. 如請求項9所述之半導體封裝構造，更包括：一第三上導電箔，位於該第三基板的一上表面上，其中該第三上導電箔透過一第六接合線與該第一基板電性連接；以及一導電通道，位於該第三基板內且穿透該第三基板的該上表面及該第三基板的該下表面，其中該導電通道電性連接該第三下導電箔與該第三上導電箔。
  11. 如請求項9所述之半導體封裝構造，更包括：一第四上導電箔，位於該第四基板的一上表面上，其中該第四上導電箔透過一第七接合線與該第一基板電性連接；以及一導電通道，位於該第四基板內且穿透該第四基板的該上表面及該第四基板的該下表面，其中該導電通道電性連接該第四下導電箔與該第四上導電箔。
  12. 如請求項8所述之半導體封裝構造，更包括：一黏著結構，位於該第一基板的一上表面上且延伸至該第四半導體晶片的一下表面上，其中該黏著結構更包含一第一黏著層，位於該第一基板與該第一半導體晶片之間；一第二黏著層，位於該第一基板與該第二基板之間、該第二基板與該第一半導體晶片之間及該第二基板的該視窗內；一第三黏著層，位於該第二基板與該第二半導體晶片之間；一第四黏著層，位於該第二基板與該第三基板之間、該第三基板與該第二半導體晶片之間及該第三基板的該視窗內；一第五黏著層，位於該第三基板與該第三半導體晶片之間；一第六黏著層，位於該第三基板與該第四基板之間、該第四基板與該第三半導體晶片之間及該第四基板的該視窗內；以及一第七黏著層，位於該第四基板與該第四半導體晶片之間。
  13. 如請求項12所述之半導體封裝構造，其中 該黏著結構的該第二黏著層環繞該第一半導體晶片，且有一邊緣與該第二基板的一邊緣切齊，該黏著結構的該第四黏著層環繞該第二半導體晶片，且有一邊緣與該第三基板的一邊緣切齊，該黏著結構的該第六黏著層環繞該第三半導體晶片，且有一邊緣與該第四基板的一邊緣切齊。
  14. 一種半導體封裝構造的製造方法，包含：在一第一基板的一中間部形成穿透該第一基板的一視窗；將該第一基板的一第一表面附接於一第一半導體晶片的一第一表面上；透過一第一接合線電性連接該第一半導體晶片的一焊接墊與位於該第一基板的該第一表面相反的一第二表面上的一第一下導電箔，使該第一接合線位於該第一基板的該視窗內；在一第二基板的一中間部形成穿透該第二基板的一視窗；將該第二基板的一第一表面附接於一第二半導體晶片的一第一表面上；透過一第二接合線電性連接該第二半導體晶片的一焊接墊與位於該第二基板的該第一表面相反的一第二表面上的一第二下導電箔，使該第二接合線位於該第二基板的該視窗內；將該第二基板附接於該第一基板與該第一半導體晶片 上；以及透過一第三接合線電性連接位於該第一基板的該第一表面上的一第一上導電箔與位於該第二基板的該第一表面上的一第二上導電箔。
  15. 如請求項14所述之半導體封裝構造的製造方法，更包含：在該第一基板的該第一表面上形成一第一部分的模壓材及在該第一基板的該視窗內形成一第二部分的模壓材，其中該第一部分的模壓材覆蓋該第二基板與該第二半導體晶片，且該第二部分的模壓材延伸至該第一基板的該第二表面。
  16. 如請求項14所述之半導體封裝構造的製造方法，其中該第一基板包含位於該第一基板內的一導電通道與位於該第一基板的該第二表面上的一導電區域，半導體封裝構造的製造方法更包含：將一焊料球焊接在該導電區域上，使該焊料球電性連接該導電通道。
  17. 如請求項14所述之半導體封裝構造的製造方法，更包含：在一第三基板的一中間部形成穿透該第三基板的一視窗； 將該第三基板的一第一表面附接於一第三半導體晶片的一第一表面上；透過一第四接合線電性連接該第三半導體晶片的一焊接墊與位於該第三基板的該第一表面相反的一第二表面上的一第三下導電箔，使該第四接合線位於該第三基板的該視窗內；將該第三基板附接於該第二基板與該第二半導體晶片上；電性連接該第三基板與該第一基板；在一第四基板的一中間部形成穿透該第四基板的一視窗；將該第四基板的一第一表面附接於一第四半導體晶片的一第一表面上；透過一第五接合線電性連接該第四半導體晶片的一焊接墊與位於該第四基板的該第一表面相反的一第二表面上的一第四下導電箔，使該第五接合線位於該第四基板的該視窗內；將該第四基板附接於該第三基板與該第三半導體晶片上；以及電性連接該第四基板與該第一基板。
  18. 如請求項17所述之半導體封裝構造的製造方法，更包含：透過一第六接合線電性連接位於該第一基板的該第一 表面上的一第一上導電箔與位於該第三基板的該第一表面上的一第三上導電箔。
  19. 如請求項17所述之半導體封裝構造的製造方法，更包含：透過一第七接合線電性連接位於該第一基板的該第一表面上的一第一上導電箔與位於該第四基板的該第一表面上的一第四上導電箔。
TW112104631A 2022-12-01 2023-02-09 半導體封裝構造及其製造方法 TWI833578B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/060,573 US20240186288A1 (en) 2022-12-01 2022-12-01 Semiconductor package and manufacturing method thereof
US18/060,573 2022-12-01

Publications (2)

Publication Number Publication Date
TWI833578B true TWI833578B (zh) 2024-02-21
TW202425265A TW202425265A (zh) 2024-06-16

Family

ID=90825126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112104631A TWI833578B (zh) 2022-12-01 2023-02-09 半導體封裝構造及其製造方法

Country Status (3)

Country Link
US (1) US20240186288A1 (zh)
CN (1) CN118136616A (zh)
TW (1) TWI833578B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200935585A (en) * 2008-02-13 2009-08-16 Walton Advanced Eng Inc Stackable window BGA semiconductor package and stacked assembly utilized the same
US20100072602A1 (en) * 2008-09-23 2010-03-25 Sehat Sutardja Stacked integrated circuit package using a window substrate
TW201342546A (zh) * 2012-01-09 2013-10-16 Invensas Corp 可堆疊微電子封裝結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200935585A (en) * 2008-02-13 2009-08-16 Walton Advanced Eng Inc Stackable window BGA semiconductor package and stacked assembly utilized the same
US20100072602A1 (en) * 2008-09-23 2010-03-25 Sehat Sutardja Stacked integrated circuit package using a window substrate
TW201342546A (zh) * 2012-01-09 2013-10-16 Invensas Corp 可堆疊微電子封裝結構

Also Published As

Publication number Publication date
CN118136616A (zh) 2024-06-04
US20240186288A1 (en) 2024-06-06
TW202425265A (zh) 2024-06-16

Similar Documents

Publication Publication Date Title
TWI429050B (zh) 堆疊式晶片封裝
US6835599B2 (en) Method for fabricating semiconductor component with multi layered leadframe
TW201826477A (zh) 半導體晶片封裝和疊層封裝
TWI225291B (en) Multi-chips module and manufacturing method thereof
JP2001156251A (ja) 半導体装置
JP5735339B2 (ja) 半導体装置
US9299626B2 (en) Die package structure
TWI833578B (zh) 半導體封裝構造及其製造方法
JPH0322544A (ja) 半導体装置
KR100351922B1 (ko) 반도체 패키지 및 그의 제조 방법
JP3625714B2 (ja) 半導体装置
TWI855505B (zh) 半導體封裝構造及其製造方法
TWI841208B (zh) 封裝結構及其形成方法
TWI833565B (zh) 嵌入式雙列直插式記憶體模組
TWI838125B (zh) 半導體封裝及其製造方法
KR102549402B1 (ko) 반도체 패키지 및 이의 제조 방법
US20240162126A1 (en) Semiconductor package and manufacturing method thereof
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
KR20090011564A (ko) 반도체 패키지 제조 방법
KR100668848B1 (ko) 칩 스택 패키지
KR20060133800A (ko) 칩 스택 패키지
KR20060074091A (ko) 칩 스택 패키지
TWM613718U (zh) 覆晶封裝結構
TW202433706A (zh) 封裝結構
TW202435412A (zh) 半導體封裝及其製造方法