TWI829138B - 電子裝置以及其資料傳輸的保護裝置 - Google Patents
電子裝置以及其資料傳輸的保護裝置 Download PDFInfo
- Publication number
- TWI829138B TWI829138B TW111113398A TW111113398A TWI829138B TW I829138 B TWI829138 B TW I829138B TW 111113398 A TW111113398 A TW 111113398A TW 111113398 A TW111113398 A TW 111113398A TW I829138 B TWI829138 B TW I829138B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock signal
- signal
- input clock
- protection device
- data transmission
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 48
- 238000001514 detection method Methods 0.000 claims description 27
- 238000005070 sampling Methods 0.000 claims description 25
- 230000009471 action Effects 0.000 claims description 20
- 230000007704 transition Effects 0.000 claims description 13
- 230000001960 triggered effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 18
- 238000007781 pre-processing Methods 0.000 description 10
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 8
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 8
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 7
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 7
- 241001125929 Trisopterus luscus Species 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 2
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Selective Calling Equipment (AREA)
Abstract
一種電子裝置以及其資料傳輸的保護裝置被提出。資料傳輸的保護裝置包括輸入時脈信號偵測器以及控制信號產生器。輸入時脈信號偵測器接收參考時脈信號,根據參考時脈信號來偵測主機端所提供的輸入時脈信號的頻率,其中參考時脈信號與輸入時脈信號的頻率不相同。控制信號產生器在輸入時脈信號的頻率大於安全設定值時致能所產生的控制信號。其中控制信號用以禁能主機端對受保護電路執行資料存取動作。
Description
本發明是有關於一種電子裝置以及其資料傳輸的保護裝置,且特別是有關於一種可針對超頻攻擊進行防護的電子裝置以及其資料傳輸的保護裝置。
在電子裝置中,資料傳輸的安全性一直是一個重要的課題。以平台韌體保護與恢復(Platform Firmware Resilience,PFR)機制為範例,攻擊者可透過對受保護電路的串列周邊介面(Serial Peripheral Interface,SPI)提供超頻的一輸入時脈信號,以對受保護電路進行超頻攻擊的動作。
以下請參照圖1繪示的超頻攻擊動作的波形示意圖。其中,攻擊者可透過提供超頻的輸入時脈信號INCK至受保護電路。基於平台韌體保護與恢復機制可容許取樣頻率有上限值,在輸入時脈信號INCK的頻率過高時,平台韌體保護與恢復機制可限制取樣時脈信號SCK的頻率的上限值,但仍會容許輸入時脈信號INCK被傳輸至受保護電路。如此一來,基於超頻的輸入時脈信號INCK,攻擊者可透過一般性資料DATA以使不被允許的資料被傳送至受保護電路中。
本發明提供一種電子裝置以及其資料傳輸的保護裝置,可有效進行超頻攻擊的保護動作。
本發明的資料傳輸的保護裝置包括輸入時脈信號偵測器以及控制信號產生器。輸入時脈信號偵測器接收參考時脈信號,根據參考時脈信號來偵測主機端所提供的輸入時脈信號的頻率,其中參考時脈信號與輸入時脈信號的頻率不相同。控制信號產生器耦接輸入時脈信號偵測器,在輸入時脈信號的頻率大於安全設定值時致能所產生的控制信號。其中控制信號用以禁能主機端對受保護電路執行資料存取動作。
本發明的電子裝置包括受保護電路以及資料傳輸的保護裝置。資料傳輸的保護裝置耦接在主機端與該受保護電路間,其中資料傳輸的保護裝置包括輸入時脈信號偵測器以及控制信號產生器。輸入時脈信號偵測器接收參考時脈信號,根據參考時脈信號來偵測主機端所提供的輸入時脈信號的頻率,其中參考時脈信號與輸入時脈信號的頻率不相同。控制信號產生器耦接輸入時脈信號偵測器,在輸入時脈信號的頻率大於安全設定值時致能所產生的控制信號。其中控制信號用以禁能主機端對受保護電路執行資料存取動作。
基於上述,本發明的資料傳輸的保護裝置基於參考時脈信號來進行輸入時脈信號的頻率的偵測動作。並在當輸入時脈信號的頻率大於安全設定值時,關閉主機端對受保護電路所執行的資料存取動作,可有效達成超頻攻擊的防護動作。
請參照圖2,圖2繪示本發明一實施例的資料傳輸的保護裝置的示意圖。資料傳輸的保護裝置200包括輸入時脈信號偵測器210以及控制信號產生器220。輸入時脈信號偵測器210接收主機端(未繪示)所提供的輸入時脈信號INCK,並接收參考時脈信號REFCK。輸入時脈信號偵測器210根據參考時脈信號REFCK來偵測主機端所提供的輸入時脈信號INCK的頻率以產生偵測結果DR,其中參考時脈信號REFCK與輸入時脈信號INCK的頻率不相同。
控制信號產生器220耦接至輸入時脈信號偵測器210。控制信號產生器220接收輸入時脈信號偵測器210所產生的偵測結果DR。控制信號產生器220並在輸入時脈信號INCK的頻率大於一安全設定值時致能其所產生的控制信號CTRL。其中,控制信號產生器220可提供控制信號CTRL至後段的受保護電路(未繪示),並禁能主機端對受保護電路所執行資料存取動作。此資料存取動作包括一般性的資料存取動作,也可包括命令資料的存取動作。
在本發明實施例中,在輸入時脈信號偵測器210偵測出輸入時脈信號INCK的頻率大於安全設定值時,控制信號產生器220可透過其所產生的控制信號CTRL來使受保護電路禁止外部對其所執行的資料存取動作,可有效防止外部所進行的超頻攻擊動作,確保系統的安全性。
在本發明其他實施例中,控制信號產生器220也可提供控制信號CTRL至主機端,並透過被致能的控制信號CTRL來使主機端進行重置(reset)動作,以進一步停止主機端繼續發送不正常的輸入時脈信號INCK。
以下請參照圖2、圖3A以及圖3B,其中圖3A以及圖3B繪示本發明實施例的輸入時脈信號的頻率的偵測動作的示意圖。在圖3A中,輸入時脈信號偵測器210所接收的參考時脈信號REFCK的頻率高於輸入時脈信號INCK的頻率。輸入時脈信號偵測器210可根據參考時脈信號REFCK來對輸入時脈信號INCK進行取樣動作。其中在圖3A中,輸入時脈信號偵測器210可根據參考時脈信號REFCK的下降緣來對輸入時脈信號INCK的正脈波進行取樣動作,並獲得多個取樣點SP1~SPN。輸入時脈信號偵測器210並可計算取樣點SP1~SPN的數量來獲得取樣值(例如等於N),並根據取樣值來產生取樣結果DR。
控制信號產生器220則可根據取樣結果DR,來使取樣值與一預設的參考值進行比較。在當取樣值大於或等於參考值時,表示輸入時脈信號INCK的頻率不高於安全設定值並為正常的信號。控制信號產生器220對應產生被禁能的控制信號CTRL,並使受保護電路可執行正常的資料存取動作。
在圖3B中,輸入時脈信號偵測器210同樣根據參考時脈信號REFCK的下降緣來對輸入時脈信號INCK的正脈波進行取樣動作,並獲得多個取樣點SP1~SPM。其中,輸入時脈信號偵測器210並根據取樣點SP1~SPM的數量來獲得取樣值(例如等於M)。在取樣值(=M)小於參考值的條件下,控制信號產生器220可得知輸入時脈信號INCK的頻率已超過安全設定值,並對應產生被致能的控制信號CTRL,來使受保護電路禁止執行資料存取動作。
值得一提的是,在本實施方式中,輸入時脈信號偵測器210也可利用參考時脈信號REFCK的上升緣來對輸入時脈信號INCK進行取樣動作,並沒有一定的限制。且在當輸入時脈信號INCK的工作週期為50%時,輸入時脈信號偵測器210可進針對輸入時脈信號INCK的正脈波或負脈波以進行取樣。或者,在當輸入時脈信號INCK的工作週期不為50%時,輸入時脈信號偵測器210可進針對輸入時脈信號INCK完整的一個周期(連續的一正脈波以及一負脈波)進行取樣。如此可有效確保所獲得的偵測結果DR的準確度。
以下請參照圖2以及圖4,其中圖4繪示本發明實施例的輸入時脈信號的頻率的偵測動作的另一實施方式的示意圖。在圖4中,輸入時脈信號INCK的頻率可高於參考時脈信號REFCK的頻率。輸入時脈信號偵測器210可設定參考時脈信號REFCK的正脈波的長度來設定輸入時脈信號INCK的頻率的偵測區間,並根據輸入時脈信號INCK的轉態緣(例如下降緣)來取樣參考時脈信號REFCK的正脈波,並獲得多個取樣點SP1~SPP。輸入時脈信號偵測器210則可根據取樣點SP1~SPP的數量(例如等於P個)來產生取樣值,控制信號產生器220則使取樣值與參考值比較,並據以產生控制信號CTRL。
與前述實施方式不相同的,在本實施方式中,在當取樣值大於參考值時,表示輸入時脈信號INCK的頻率高於安全設定值。在這樣的條件下,控制信號產生器220可使所產生的控制信號CTRL被致能,並禁止受保護電路的資料存取動作。相對的,在當取樣值不大於參考值時,表示輸入時脈信號INCK的頻率不高於安全設定值。在這樣的條件下,控制信號產生器220可使所產生的控制信號CTRL被禁能,並使受保護電路的資料存取動作可以正常運行。
值得一提的是,本發明實施例中,輸入時脈信號偵測器210所進行的頻率偵測動作並不需要執行到參考時脈信號REFCK的正脈波結束的時間點。事實上,當輸入時脈信號偵測器210計算到取樣點SP1~SPP的累積數量已大於參考值時,即可確知輸入時脈信號INCK為不正常的信號。此時,輸入時脈信號偵測器210可即時停止頻率偵測動作,並輸出表示為取樣值大於參考值的偵測結果DR。
在本實施方式中,設計者可根據輸入時脈信號INCK的頻率的安全設定值來進行參考時脈信號REFCK的正脈波的長度的設定。
值得一提的,在圖3A、3B以及圖4的實施方式中,輸入時脈信號INCK以及參考時脈信號REFCK彼此間的取樣動作可透過D型正反器來完成,而關於取樣點的計算動作則可應用數位的計數器電路來執行。另外,控制信號產生器220所執行的取樣值以及參考值得比較動作,則可應用數位電路的比較器來完成,在硬體架構上並沒有固定的限制。
以下請參照圖5A至圖5C,其中圖5A繪示本發明實施例的資料傳輸的保護裝置的示意圖,圖5B以及圖5C則繪示圖5A實施例的資料傳輸的保護裝置500的動作波形圖。在圖5A中,保護裝置500包括輸入時脈信號偵測器510以及控制信號產生器520。輸入時脈信號偵測器510為一邏輯運算電路,並用以針對輸入時脈信號INCK以及參考時脈信號REFCK進行邏輯運算,並據以產生偵測結果DR。控制信號產生器520則接收偵測結果DR,並根據偵測結果DR來產生控制信號CTRL。
在本實施例中,輸入時脈信號偵測器510包括及閘AND1以及反向器IV1。反向器IV1的輸入端接收輸入時脈信號INCK。及閘AND1的一輸入端接收參考時脈信號REFCK,及閘AND1的另一輸入端則耦接至反向器IV1的輸出端以接收輸入時脈信號INCK的反向信號。及閘AND1則可針對輸入時脈信號INCK的反向信號與參考時脈信號REFCK進行及邏輯運算以產生偵測結果DR。控制信號產生器520則為一D型正反器DFF1。其中D型正反器DFF1的時脈端接收偵測結果DR;D型正反器DFF1的資料端D接收邏輯值1的信號;D型正反器DFF1的輸出端Q產生控制信號CTRL。在本實施例中,在初始狀態下,D型正反器DFF1的輸出端Q所產生的控制信號可以為邏輯值0。
以下請同步參照圖5A以及圖5B,其中參考時脈信號REFCK的正脈波寬度TA1可以根據輸入時脈信號INCK的頻率的安全設定值來設定。例如,若輸入時脈信號INCK的頻率的安全設定值為500百萬赫茲(MHz)時(週期為20奈秒),參考時脈信號REFCK的正脈波寬度TA1可以設定為輸入時脈信號INCK的週期的一半(10奈秒)。
在圖5B中,當輸入時脈信號INCK的頻率不大於安全設定值時,及閘AND1所產生的偵測結果DR恆維持為邏輯值0而不發生轉態。因此,D型正反器DFF1不會被觸發並使控制信號CTRL恆等於邏輯0。如此一來,受保護電路的資料存取動作可以正常運行。
相對的,在圖5C中,當輸入時脈信號INCK的頻率大於安全設定值時,及閘AND1所產生的偵測結果DR可週期性的在邏輯值1、0間轉態。因此,D型正反器DFF1可被觸發並使控制信號CTRL變更為邏輯值1。如此一來,受保護電路的資料存取動作可以被禁止。
以下請參照圖6,圖6繪示本發明另一實施例的資料傳輸的保護裝置的示意圖。資料傳輸的保護裝置600包括前端處理電路610、輸入時脈信號偵測器620以及控制信號產生器630。與圖1實施例不相同之處在於
的,資料傳輸的保護裝置600在輸入時脈信號偵測器620前端增加設置前端處理電路610。前端處理電路610可針對一處理前輸入時脈信號PINCK進行前端處理動作,並傳送所產生的處理後的輸入時脈信號INCK至輸入時脈信號偵測器620。
前端處理電路610例如可為一除頻器。無論處理前輸入時脈信號PINCK的工作週期為何,前端處理電路610皆可提供工作週期為50%的輸入時脈信號INCK至輸入時脈信號偵測器620,並可確保輸入時脈信號偵測器620所產生的偵測結果DR的正確性。
前端處理電路610也可根據處理前輸入時脈信號PINCK的頻率高低,來決定是否調降處理前輸入時脈信號PINCK的頻率以產生輸入時脈信號INCK。關於實施細節可參照圖7A至圖7C繪示的本發明實施例的資料傳輸的保護裝置中的前端處理電路的實施方式的電路以及波形的示意圖。
在圖7A中,前端處理電路700包括轉態緣偵測器710、除頻器720以及輸出控制器730。轉態緣偵測器710接收處理前輸入時脈信號PINCK,並用以偵測處理前輸入時脈信號PINCK的轉態緣來產生信號A。除頻器720耦接至轉態緣偵測器710,用以接收信號A,並針對信號A進行除頻以產生信號B。輸出控制器730耦接至轉態緣偵測器710以及除頻器720,用以根據信號A以啟動一計時動作,根據計時動作的一溢位結果D1以選擇信號C(信號B的反向信號)或一前次輸出信號POUT以產生信號E,並基於信號A的觸發,以根據信號E來產生目前輸出信號OUT。其中目前輸出信號OUT可被傳送至輸入時脈信號偵測器620以作為輸入時脈信號INCK。
轉態緣偵測器710包括反向器IV1~IV5、及閘AND2、AND3以及或閘OR1。其中反向器IV1與及閘AND3形成一單擊(one-shot)電路並根據處理前輸入時脈信號PINCK的上升緣來產生一第一脈波信號。反向器IV2~IV5與及閘AND2形成另一單擊電路並根據處理前輸入時脈信號PINCK的下降緣來產生一第二脈波信號。或閘OR1則結合第一脈波信號以及第二脈波信號來產生信號A。
除頻器720包括一JK正反器JK1以及反向器IV6。JK正反器JK1的J端以及K端均接收邏輯值1的信號並形成一T型正反器的架構。JK正反器JK1的時脈端接收信號A並針對信號A除頻以在輸出端Q產生信號B。反向器IV6使信號B反向而產生信號C。
輸出控制器730包括計時電路731、多工器MUX1、及閘AND4以及D型正反器DFF2。多工器MUX1的0輸入端接收前次輸出信號POUT;多工器MUX1的1輸入端則接收信號C;多工器MUX1受控於計時電路731所產生的溢位信號D。及閘AND4接收溢位信號D以及信號A,及閘AND4的輸出信號用以啟動計時電路731的計時動作。D型正反器DFF2的資料端D則接收信號E,並根據信號A的觸發,以根據信號E來在輸出端產生目前輸出信號OUT。
值得注意的,計時電路731所執行的計時動作,以安全設定值為500百萬赫茲為範例,可以被設定為計時動作達10奈秒時則產生溢位現象,並據以產生為邏輯值1的溢位信號D。
以下請同步參照圖7A以及圖7B,在圖7B中,當處理前輸入時脈信號PINCK的頻率大於安全設定值時,處理前輸入時脈信號PINCK的正負脈波具有一相對小的波寬度TB1(例如等於8奈秒)。透過轉態緣偵測器710、除頻器720以及輸出控制器730的作用,輸出控制器730可產生的目前輸出信號OUT的正負脈波寬度TB2可以被加大,例如大於或等於10奈秒。如此一來,在當處理前輸入時脈信號PINCK的頻率大於安全設定值時,前端處理電路700可有效降低處理前輸入時脈信號PINCK的頻率,並確保時脈訊號偵測器收的時脈為可處理的時脈訊號。
以下並請同步參照圖7A以及圖7C,在圖7C中,當處理前輸入時脈信號PINCK的頻率未大於安全設定值時,處理前輸入時脈信號PINCK的正負脈波具有一相對大的波寬度TB3(例如等於20奈秒)。透過轉態緣偵測器710、除頻器720以及輸出控制器730的作用,輸出控制器730可產生的目前輸出信號OUT的正負脈波寬度TB4可以與波寬度TB3相類似,而不會產生過大的變動。
由上述的說明不難得知,本發明實施例的前端處理電路700可控制輸入時脈信號INCK的脈波寬度至一定範圍。如此一來,進行參考時脈信號REFCK的頻率(脈波寬度)的設定動作可以更為簡易。設計者可設定出更適合取樣輸入時脈信號INCK(或被輸入時脈信號INCK取樣)的參考時脈信號REFCK,並有效提升輸入時脈信號INCK的頻率偵測的準確度。
以下請參照圖8A以及圖8B,圖8A以及圖8B分別繪示本發明實施例的電子裝置的不同實施方式的示意圖。在圖8A中,電子裝置801包括保護裝置810以及受保護電路820。保護裝置810耦接在主機端830以及受保護電路820間。其中主機端810並不與受保護電路820直接連接。主機端810並傳送晶片致能信號CS、時脈信號CLK、命令資料CMD以及一般性資料DATA至保護裝置810。保護裝置810則接收時脈信號CLK以作為輸入時脈信號,並透過判斷時脈信號CLK的頻率,來產生控制信號。在本實施例中,保護裝置810可以使所產生的控制信號以作為受保護電路820的晶片致能信號CS1。其中,保護裝置810可透過使晶片致能信號CS1的禁能或致能,來使受保護電路820以啟動或停止資料存取動作。
在本實施例中,受保護電路820可以為任意形式的記憶體或電路,沒有特別的限制。
附帶一提的,主機端810所發送的時脈信號CLK、命令資料CMD以及一般性資料DATA可透過保護裝置810以傳送給受保護電路820。而在時脈信號CLK的頻率超過安全設定值時,保護裝置810可透過晶片致能信號CS1來使受保護電路820停止動作,受保護電路820所接收到的時脈信號CLK、命令資料CMD以及一般性資料DATA並不會造成安全性的疑慮。
在另一方面,保護裝置810可進一步根據控制信號來產生重置信號RST。保護裝置810可傳送重置信號RST至主機端810以針對主機端810執行重置動作。
在圖8B中,電子裝置802包括保護裝置810以及受保護電路820。保護裝置810耦接在主機端830以及受保護電路820間,且與圖8A實施例不相同之處在於,電子裝置802中,主機端830可直接與受保護電路820進行時脈信號CLK、命令資料CMD以及一般性資料DATA的傳輸動作。
與圖8A實施例相同的,在圖8B中,保護裝置810接收時脈信號CLK以作為輸入時脈信號,並透過判斷時脈信號CLK的頻率,來產生控制信號。在本實施例中,保護裝置810可以使所產生的控制信號以作為受保護電路820的晶片致能信號CS1。其中,保護裝置810可透過使晶片致能信號CS1的禁能或致能,來使受保護電路820以啟動或停止資料存取動作。
當然,保護裝置810同樣可進一步根據控制信號來產生重置信號RST。保護裝置810可傳送重置信號RST至主機端810以針對主機端810執行重置動作。
在本實施例中,保護裝置810可以為平台韌體保護與恢復(PFR)電路。
綜上所述,本發明的資料傳輸的保護裝置透過偵測輸入時脈信號的頻率以檢測輸入時脈信號的頻率有無高於一安全設定值。並在當輸入時脈信號的頻率高於一安全設定值時,透過所產生的控制信號以禁能受保護電路的資料存取動作。如此一來,可使受保護電路可免於遭受到超頻攻擊,並確保系統的正常動作。
200、500、600:保護裝置
210、510、620:輸入時脈信號偵測器
220、520、630:控制信號產生器
610、700:前端處理電路
710:轉態緣偵測器
720:除頻器
730:輸出控制器
731:計時電路
801:電子裝置
810:主機端
810:保護裝置
820:受保護電路
A、B、C、E:信號
AND1、AND2、AND3、AND4:及閘
CLK:時脈信號
CMD:命令資料
CS、CS1:晶片致能信號
CTRL:控制信號
D1:溢位結果
D:資料端
DATA:一般性資料
DFF1:D型正反器
DR:偵測結果
INCK:輸入時脈信號
IV1~IV6:反向器
JK1:JK正反器
MUX1:多工器
OR1:或閘
OUT:目前輸出信號
PINCK:處理前輸入時脈信號
POUT:前次輸出信號
Q:輸出端
REFCK:參考時脈信號
RST:重置信號
SCK:取樣時脈信號
SP1~SPN、SPM、SPP:取樣點
TA1、TB1、TB2、TB3、TB4:寬度
圖1繪示超頻攻擊動作的波形示意圖。
圖2繪示本發明一實施例的資料傳輸的保護裝置的示意圖。
圖3A以及圖3B繪示本發明實施例的輸入時脈信號的頻率的偵測動作的示意圖。
圖4繪示本發明實施例的輸入時脈信號的頻率的偵測動作的另一實施方式的示意圖。
圖5A繪示本發明實施例的資料傳輸的保護裝置的示意圖。
圖5B以及圖5C繪示圖5A實施例的資料傳輸的保護裝置500的動作波形圖。
圖6繪示本發明另一實施例的資料傳輸的保護裝置的示意圖。
圖7A至圖7C繪示的本發明實施例的資料傳輸的保護裝置中的前端處理電路的實施方式的電路以及波形的示意圖。
圖8A以及圖8B分別繪示本發明實施例的電子裝置的不同實施方式的示意圖。
200:資料傳輸的保護裝置
210:輸入時脈信號偵測器
220:控制信號產生器
INCK:輸入時脈信號
REFCK:參考時脈信號
DR:偵測結果
CTRL:控制信號
Claims (20)
- 一種資料傳輸的保護裝置,包括: 一輸入時脈信號偵測器,接收一參考時脈信號,根據該參考時脈信號偵測一主機端所提供的一輸入時脈信號的頻率,其中該參考時脈信號與該輸入時脈信號的頻率不相同;以及 一控制信號產生器,耦接該輸入時脈信號偵測器,在該輸入時脈信號的頻率大於一安全設定值時致能所產生的一控制信號, 其中該控制信號用以禁能該主機端對一受保護電路執行一資料存取動作。
- 如請求項1所述的資料傳輸的保護裝置,其中該參考時脈信號的頻率高於該輸入時脈信號的頻率,該輸入時脈信號偵測器根據該參考時脈信號取樣該輸入時脈信號以產生一取樣值,該控制信號產生器比較該取樣值與預設的一參考值,以產生該控制信號。
- 如請求項2所述的資料傳輸的保護裝置,其中該輸入時脈信號偵測器根據該參考時脈信號取樣該輸入時脈信號的至少一脈波以產生該取樣值。
- 如請求項3所述的資料傳輸的保護裝置,其中當該取樣值小於該參考值時,該控制信號產生器致能該控制信號。
- 如請求項1所述的資料傳輸的保護裝置,其中該參考時脈信號的頻率低於該輸入時脈信號的頻率,該輸入時脈信號偵測器根據該輸入時脈信號取樣該參考時脈信號以產生一取樣值,該控制信號產生器比較該取樣值與預設的一參考值,以產生該控制信號。
- 如請求項5所述的資料傳輸的保護裝置,其中該輸入時脈信號偵測器根據該輸入時脈信號取樣該參考時脈信號的至少一脈波以產生該取樣值。
- 如請求項6所述的資料傳輸的保護裝置,其中當該取樣值大於該參考值時,該控制信號產生器致能該控制信號。
- 如請求項1所述的資料傳輸的保護裝置,其中該輸入時脈信號偵測器使該參考時脈信號以及該輸入時脈信號進行一邏輯運算以產生一偵測結果,該控制信號產生器根據該偵測結果以產生該控制信號。
- 如請求項8所述的資料傳輸的保護裝置,其中該輸入時脈信號偵測器使該輸入時脈信號的反向信號與該參考時脈信號進行及邏輯運算以產生該偵測結果。
- 如請求項8所述的資料傳輸的保護裝置,其中該控制信號產生器為一D型正反器,該D型正反器根據該運算結果而被觸發以致能所產生的該控制信號。
- 如請求項1所述的資料傳輸的保護裝置,更包括: 一前端處理電路,耦接在該輸入時脈信號偵測器的前端,針對一處理前輸入時脈信號進行前端處理動作。
- 如請求項11所述的資料傳輸的保護裝置,其中該前端處理電路包括: 一轉態緣偵測器,偵測該處理前輸入時脈信號的轉態緣,以產生一第一信號; 一除頻器,針對該第一信號進行除頻以產生一第二信號;以及 一輸出控制器,根據該第一信號以啟動一計時動作,根據該計時動作的一溢位結果以選擇該第二信號或一前次輸出信號以產生一第三信號,基於該第一信號的觸發,根據該第三信號以產生一目前輸出信號, 其中該目前輸出信號被傳送至該輸入時脈信號偵測器,並作為該輸入時脈信號。
- 如請求項12所述的資料傳輸的保護裝置,其中該輸出控制器包括: 一計時電路,根據一基準時脈信號以進行計時,根據該第一信號以啟動該計時動作,並產生該溢位結果; 一多工電路,耦接該計時電路以及該除頻器,根據該溢位結果以選擇該第二信號或該前次輸出信號以產生該第三信號;以及 一D型正反器,根據該第一信號的觸發,以輸出該第三信號以產生該目前輸出信號。
- 如請求項13所述的資料傳輸的保護裝置,其中該計時電路在計時動作大於一溢位週期時產生該溢位結果,該溢位週期等於該輸入時脈信號的最大可容忍週期的二分之一。
- 如請求項1所述的資料傳輸的保護裝置,其中該控制信號產生器更傳輸該控制信號致該主機端以對該主機端進行重置動作。
- 一種電子裝置,包括: 一受保護電路;以及 一資料傳輸的保護裝置,耦接在一主機端與該受保護電路間,其中該資料傳輸的保護裝置包括: 一輸入時脈信號偵測器,接收一參考時脈信號,根據該參考時脈信號來偵測該主機端所提供的一輸入時脈信號的頻率,其中該參考時脈信號與該輸入時脈信號的頻率不相同;以及 一控制信號產生器,耦接該輸入時脈信號偵測器,在該輸入時脈信號的頻率大於一安全設定值時致能所產生的一控制信號, 其中該控制信號用以禁能該主機端對該受保護電路執行一資料存取動作。
- 如請求項16所述的電子裝置,其中該控制信號為該受保護電路的晶片致能信號。
- 如請求項16所述的電子裝置,其中該控制信號為該主機端的重置信號。
- 如請求項16所述的電子裝置,其中該資料傳輸的保護裝置接收該主機端傳送的一命令信號以及一資料信號,該受保護電路透過該資料傳輸的保護裝置以接收該主機端傳送的該命令信號以及該資料信號。
- 如請求項16所述的電子裝置,其中該主機端直接傳送一命令信號以及一資料信號至該資料傳輸的保護裝置以及該受保護電路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111113398A TWI829138B (zh) | 2022-04-08 | 2022-04-08 | 電子裝置以及其資料傳輸的保護裝置 |
US17/830,365 US11664792B1 (en) | 2022-04-08 | 2022-06-02 | Electronic device and data transmission protection device thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111113398A TWI829138B (zh) | 2022-04-08 | 2022-04-08 | 電子裝置以及其資料傳輸的保護裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202340992A TW202340992A (zh) | 2023-10-16 |
TWI829138B true TWI829138B (zh) | 2024-01-11 |
Family
ID=86506275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111113398A TWI829138B (zh) | 2022-04-08 | 2022-04-08 | 電子裝置以及其資料傳輸的保護裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11664792B1 (zh) |
TW (1) | TWI829138B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200949687A (en) * | 2008-05-24 | 2009-12-01 | Via Tech Inc | Termination of secure execution mode in a microprocessor providing for execution of secure code |
US8601273B2 (en) * | 2005-06-30 | 2013-12-03 | Intel Corporation | Signed manifest for run-time verification of software program identity and integrity |
US20160306975A1 (en) * | 2010-03-05 | 2016-10-20 | Interdigital Patent Holdings, Inc. | Method and Apparatus for Providing Security to Devices |
TW202125525A (zh) * | 2019-12-17 | 2021-07-01 | 新唐科技股份有限公司 | 用於驗證暫存器內容完整性的系統及其方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7590880B1 (en) | 2004-09-13 | 2009-09-15 | National Semiconductor Corporation | Circuitry and method for detecting and protecting against over-clocking attacks |
KR102491525B1 (ko) * | 2018-02-26 | 2023-01-25 | 에스케이하이닉스 주식회사 | 반도체 장치의 클럭 생성 회로 |
US11031926B2 (en) * | 2019-10-21 | 2021-06-08 | Beijing Boe Technology Development Co., Ltd. | Digital clock circuit for generating high-ratio frequency multiplication clock signal |
-
2022
- 2022-04-08 TW TW111113398A patent/TWI829138B/zh active
- 2022-06-02 US US17/830,365 patent/US11664792B1/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8601273B2 (en) * | 2005-06-30 | 2013-12-03 | Intel Corporation | Signed manifest for run-time verification of software program identity and integrity |
TW200949687A (en) * | 2008-05-24 | 2009-12-01 | Via Tech Inc | Termination of secure execution mode in a microprocessor providing for execution of secure code |
US20160306975A1 (en) * | 2010-03-05 | 2016-10-20 | Interdigital Patent Holdings, Inc. | Method and Apparatus for Providing Security to Devices |
TW202125525A (zh) * | 2019-12-17 | 2021-07-01 | 新唐科技股份有限公司 | 用於驗證暫存器內容完整性的系統及其方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202340992A (zh) | 2023-10-16 |
US11664792B1 (en) | 2023-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11355457B2 (en) | Fully digital glitch detection mechanism with process and temperature compensation | |
US20090108878A1 (en) | High-frequency clock detection circuit | |
US5036221A (en) | Circuit for eliminating metastable events associated with a data signal asynchronous to a clock signal | |
US11474130B2 (en) | Voltage glitch detection in integrated circuit | |
US20140281643A1 (en) | Apparatus and method for detecting clock tampering | |
KR20180132067A (ko) | 일시적 오류 공격들에 대해 프로세서를 방어하기 위한 적응적 시스템들 및 절차들 | |
JP7066791B2 (ja) | ゲートクロックを用いたデータサンプリング整合性検査の電子デバイスおよび方法 | |
JP4419067B2 (ja) | ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール | |
TWI829138B (zh) | 電子裝置以及其資料傳輸的保護裝置 | |
WO2020037485A1 (zh) | 检测电路、方法、芯片及设备 | |
EP2810177B1 (en) | Input capture peripheral with gating logic | |
WO2022117687A1 (en) | System on chip with voltage glitch detection based on clock synchronization monitoring | |
CN116938431A (zh) | 电子装置以及其数据传输的保护装置 | |
US20100127767A1 (en) | Integrated Circuit Device Including Noise Filter | |
US7574314B2 (en) | Spurious signal detection | |
US6621883B1 (en) | Method and means for data detection in SCSI ultra-3 disc interface | |
CN114546029B (zh) | 控制芯片、mcu芯片、mpu芯片及dsp芯片 | |
CN118837728A (zh) | 时钟抖动测量方法和时钟抖动测量电路 | |
US7159058B2 (en) | State indicating information setting circuit and status bit setting circuit | |
KR101016346B1 (ko) | 노이즈 제거장치 | |
TWI511156B (zh) | 參考記憶胞的偏壓產生器及偏壓提供方法 | |
US20180137276A1 (en) | Clock frequency detection method and apparatus | |
TW202403492A (zh) | 時脈多工器裝置、控制器以及儲存裝置 | |
TW202220385A (zh) | 運作時脈產生裝置與參考時脈閘控電路 | |
JP2009303245A (ja) | ディジタルインターフェースを有する半導体装置 |