CN116938431A - 电子装置以及其数据传输的保护装置 - Google Patents

Abstract

本发明提供一种电子装置以及其数据传输的保护装置被提出。数据传输的保护装置包括输入时钟信号检测器以及控制信号产生器。输入时钟信号检测器接收参考时钟信号，根据参考时钟信号来检测主机端所提供的输入时钟信号的频率，其中参考时钟信号与输入时钟信号的频率不相同。控制信号产生器在输入时钟信号的频率大于安全设定值时使能所产生的控制信号。其中控制信号用以失能主机端对受保护电路执行数据存取动作。

Description

电子装置以及其数据传输的保护装置

技术领域

本发明涉及一种电子装置以及其数据传输的保护装置，尤其是涉及一种可针对超频攻击进行防护的电子装置以及其数据传输的保护装置。

背景技术

在电子装置中，数据传输的安全性一直是一个重要的课题。以平台固件保护与恢复(Platform Firmware Resilience，PFR)机制为范例，攻击者可通过对受保护电路的串行周边接口(Serial Peripheral Interface，SPI)提供超频的一输入时钟信号，以对受保护电路进行超频攻击的动作。

以下请参照图1示出的超频攻击动作的波形示意图。其中，攻击者可通过提供超频的输入时钟信号INCK至受保护电路。基于平台固件保护与恢复机制可容许取样频率有上限值，在输入时钟信号INCK的频率过高时，平台固件保护与恢复机制可限制取样时钟信号SCK的频率的上限值，但仍会容许输入时钟信号INCK被传输至受保护电路。如此一来，基于超频的输入时钟信号INCK，攻击者可通过一般性数据DATA以使不被允许的数据被传送至受保护电路中。

发明内容

本发明是针对一种电子装置以及其数据传输的保护装置，可有效进行超频攻击的保护动作。

根据本发明的实施例，数据传输的保护装置包括输入时钟信号检测器以及控制信号产生器。输入时钟信号检测器接收参考时钟信号，根据参考时钟信号来检测主机端所提供的输入时钟信号的频率，其中参考时钟信号与输入时钟信号的频率不相同。控制信号产生器耦接输入时钟信号检测器，在输入时钟信号的频率大于安全设定值时使能所产生的控制信号。其中控制信号用以失能主机端对受保护电路执行数据存取动作。

根据本发明的实施例，电子装置包括受保护电路以及数据传输的保护装置。数据传输的保护装置耦接在主机端与所述受保护电路间，其中数据传输的保护装置包括输入时钟信号检测器以及控制信号产生器。输入时钟信号检测器接收参考时钟信号，根据参考时钟信号来检测主机端所提供的输入时钟信号的频率，其中参考时钟信号与输入时钟信号的频率不相同。控制信号产生器耦接输入时钟信号检测器，在输入时钟信号的频率大于安全设定值时使能所产生的控制信号。其中控制信号用以失能主机端对受保护电路执行数据存取动作。

根据上述，本发明的数据传输的保护装置基于参考时钟信号来进行输入时钟信号的频率的检测动作。并在当输入时钟信号的频率大于安全设定值时，关闭主机端对受保护电路所执行的数据存取动作，可有效达成超频攻击的防护动作。

附图说明

包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。

图1为超频攻击动作的波形示意图；

图2为本发明一实施例的数据传输的保护装置的示意图；

图3A以及图3B为本发明实施例的输入时钟信号的频率的检测动作的示意图；

图4为本发明实施例的输入时钟信号的频率的检测动作的另一实施方式的示意图；

图5A为本发明实施例的数据传输的保护装置的示意图；

图5B以及图5C为图5A实施例的数据传输的保护装置500的动作波形图；

图6为本发明另一实施例的数据传输的保护装置的示意图；

图7A至图7C为的本发明实施例的数据传输的保护装置中的前端处理电路的实施方式的电路以及波形的示意图；

图8A以及图8B分别为本发明实施例的电子装置的不同实施方式的示意图。

附图标号说明

200、500、600：保护装置；

210、510、620：输入时钟信号检测器；

220、520、630：控制信号产生器；

610、700：前端处理电路；

710：转态缘检测器；

720：除频器；

730：输出控制器；

731：计时电路；

801：电子装置；

810：主机端

810：保护装置；

820：受保护电路；

A、B、C、E：信号；

AND1、AND2、AND3、AND4：与门；

CLK：时钟信号；

CMD：命令数据；

CS、CS1：芯片使能信号；

CTRL：控制信号；

D1：溢位结果；

D：资料端；

DATA：一般性数据；

DFF1：D型触发器；

DR：检测结果；

INCK：输入时钟信号；

IV1～IV6：反向器；

JK1：JK触发器；

MUX1：多任务器；

OR1：或门；

OUT：目前输出信号；

PINCK：处理前输入时钟信号；

POUT：前次输出信号；

Q：输出端；

REFCK：参考时钟信号；

RST：重置信号；

SCK：取样时钟信号；

SP1～SPN、SPM、SPP：取样点；

TA1、TB1、TB2、TB3、TB4：宽度。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。

请参照图2，图2为本发明一实施例的数据传输的保护装置的示意图。数据传输的保护装置200包括输入时钟信号检测器210以及控制信号产生器220。输入时钟信号检测器210接收主机端(未示出)所提供的输入时钟信号INCK，并接收参考时钟信号REFCK。输入时钟信号检测器210根据参考时钟信号REFCK来检测主机端所提供的输入时钟信号INCK的频率以产生检测结果DR，其中参考时钟信号REFCK与输入时钟信号INCK的频率不相同。

控制信号产生器220耦接至输入时钟信号检测器210。控制信号产生器220接收输入时钟信号检测器210所产生的检测结果DR。控制信号产生器220并在输入时钟信号INCK的频率大于一安全设定值时使能其所产生的控制信号CTRL。其中，控制信号产生器220可提供控制信号CTRL至后段的受保护电路(未示出)，并失能主机端对受保护电路所执行数据存取动作。此数据存取动作包括一般性的数据存取动作，也可包括命令数据的存取动作。

在本发明实施例中，在输入时钟信号检测器210检测出输入时钟信号INCK的频率大于安全设定值时，控制信号产生器220可通过其所产生的控制信号CTRL来使受保护电路禁止外部对其所执行的数据存取动作，可有效防止外部所进行的超频攻击动作，确保系统的安全性。

在本发明其他实施例中，控制信号产生器220也可提供控制信号CTRL至主机端，并通过被使能的控制信号CTRL来使主机端进行重置(reset)动作，以进一步停止主机端继续发送不正常的输入时钟信号INCK。

以下请参照图2、图3A以及图3B，其中图3A以及图3B为本发明实施例的输入时钟信号的频率的检测动作的示意图。在图3A中，输入时钟信号检测器210所接收的参考时钟信号REFCK的频率高于输入时钟信号INCK的频率。输入时钟信号检测器210可根据参考时钟信号REFCK来对输入时钟信号INCK进行取样动作。其中在图3A中，输入时钟信号检测器210可根据参考时钟信号REFCK的下降缘来对输入时钟信号INCK的正脉波进行取样动作，并获得多个取样点SP1～SPN。输入时钟信号检测器210并可计算取样点SP1～SPN的数量来获得取样值(例如等于N)，并根据取样值来产生取样结果DR。

控制信号产生器220则可根据取样结果DR，来使取样值与一预设的参考值进行比较。在当取样值大于或等于参考值时，表示输入时钟信号INCK的频率不高于安全设定值并为正常的信号。控制信号产生器220对应产生被失能的控制信号CTRL，并使受保护电路可执行正常的数据存取动作。

在图3B中，输入时钟信号检测器210同样根据参考时钟信号REFCK的下降缘来对输入时钟信号INCK的正脉波进行取样动作，并获得多个取样点SP1～SPM。其中，输入时钟信号检测器210并根据取样点SP1～SPM的数量来获得取样值(例如等于M)。在取样值(＝M)小于参考值的条件下，控制信号产生器220可得知输入时钟信号INCK的频率已超过安全设定值，并对应产生被使能的控制信号CTRL，来使受保护电路禁止执行数据存取动作。

值得一提的是，在本实施方式中，输入时钟信号检测器210也可利用参考时钟信号REFCK的上升缘来对输入时钟信号INCK进行取样动作，并没有一定的限制。且在当输入时钟信号INCK的工作周期为50％时，输入时钟信号检测器210可进针对输入时钟信号INCK的正脉波或负脉波以进行取样。或者，在当输入时钟信号INCK的工作周期不为50％时，输入时钟信号检测器210可进针对输入时钟信号INCK完整的一个周期(连续的一正脉波以及一负脉波)进行取样。如此可有效确保所获得的检测结果DR的准确度。

以下请参照图2以及图4，其中图4为本发明实施例的输入时钟信号的频率的检测动作的另一实施方式的示意图。在图4中，输入时钟信号INCK的频率可高于参考时钟信号REFCK的频率。输入时钟信号检测器210可设定参考时钟信号REFCK的正脉波的长度来设定输入时钟信号INCK的频率的检测区间，并根据输入时钟信号INCK的转态缘(例如下降缘)来取样参考时钟信号REFCK的正脉波，并获得多个取样点SP1～SPP。输入时钟信号检测器210则可根据取样点SP1～SPP的数量(例如等于P个)来产生取样值，控制信号产生器220则使取样值与参考值比较，并据以产生控制信号CTRL。

与前述实施方式不相同的，在本实施方式中，在当取样值大于参考值时，表示输入时钟信号INCK的频率高于安全设定值。在这样的条件下，控制信号产生器220可使所产生的控制信号CTRL被使能，并禁止受保护电路的数据存取动作。相对的，在当取样值不大于参考值时，表示输入时钟信号INCK的频率不高于安全设定值。在这样的条件下，控制信号产生器220可使所产生的控制信号CTRL被失能，并使受保护电路的数据存取动作可以正常运行。

值得一提的是，本发明实施例中，输入时钟信号检测器210所进行的频率检测动作并不需要执行到参考时钟信号REFCK的正脉波结束的时间点。事实上，当输入时钟信号检测器210计算到取样点SP1～SPP的累积数量已大于参考值时，即可确知输入时钟信号INCK为不正常的信号。此时，输入时钟信号检测器210可实时停止频率检测动作，并输出表示为取样值大于参考值的检测结果DR。

在本实施方式中，设计者可根据输入时钟信号INCK的频率的安全设定值来进行参考时钟信号REFCK的正脉波的长度的设定。

值得一提的，在图3A、3B以及图4的实施方式中，输入时钟信号INCK以及参考时钟信号REFCK彼此间的取样动作可通过D型触发器来完成，而关于取样点的计算动作则可应用数字的计数器电路来执行。另外，控制信号产生器220所执行的取样值以及参考值得比较动作，则可应用数字电路的比较器来完成，在硬件架构上并没有固定的限制。

以下请参照图5A至图5C，其中图5A为本发明实施例的数据传输的保护装置的示意图，图5B以及图5C则为图5A实施例的数据传输的保护装置500的动作波形图。在图5A中，保护装置500包括输入时钟信号检测器510以及控制信号产生器520。输入时钟信号检测器510为一逻辑运算电路，并用以针对输入时钟信号INCK以及参考时钟信号REFCK进行逻辑运算，并据以产生检测结果DR。控制信号产生器520则接收检测结果DR，并根据检测结果DR来产生控制信号CTRL。

在本实施例中，输入时钟信号检测器510包括与门AND1以及反向器IV1。反向器IV1的输入端接收输入时钟信号INCK。与门AND1的一输入端接收参考时钟信号REFCK，与门AND1的另一输入端则耦接至反向器IV1的输出端以接收输入时钟信号INCK的反向信号。与门AND1则可针对输入时钟信号INCK的反向信号与参考时钟信号REFCK进行与逻辑运算以产生检测结果DR。控制信号产生器520则为一D型触发器DFF1。其中D型触发器DFF1的时钟端接收检测结果DR；D型触发器DFF1的数据端D接收逻辑值1的信号；D型触发器DFF1的输出端Q产生控制信号CTRL。在本实施例中，在初始状态下，D型触发器DFF1的输出端Q所产生的控制信号可以为逻辑值0。

以下请同步参照图5A以及图5B，其中参考时钟信号REFCK的正脉波宽度TA1可以根据输入时钟信号INCK的频率的安全设定值来设定。例如，若输入时钟信号INCK的频率的安全设定值为500兆赫(MHz)时(周期为20奈秒)，参考时钟信号REFCK的正脉波宽度TA1可以设定为输入时钟信号INCK的周期的一半(10奈秒)。

在图5B中，当输入时钟信号INCK的频率不大于安全设定值时，与门AND1所产生的检测结果DR恒维持为逻辑值0而不发生转态。因此，D型触发器DFF1不会被触发并使控制信号CTRL恒等于逻辑0。如此一来，受保护电路的数据存取动作可以正常运行。

相对的，在图5C中，当输入时钟信号INCK的频率大于安全设定值时，与门AND1所产生的检测结果DR可周期性的在逻辑值1、0间转态。因此，D型触发器DFF1可被触发并使控制信号CTRL变更为逻辑值1。如此一来，受保护电路的数据存取动作可以被禁止。

以下请参照图6，图6为本发明另一实施例的数据传输的保护装置的示意图。数据传输的保护装置600包括前端处理电路610、输入时钟信号检测器620以及控制信号产生器630。与图1实施例不相同之处在于，数据传输的保护装置600在输入时钟信号检测器620前端增加设置前端处理电路610。前端处理电路610可针对一处理前输入时钟信号PINCK进行前端处理动作，并传送所产生的处理后的输入时钟信号INCK至输入时钟信号检测器620。

前端处理电路610例如可为一除频器。无论处理前输入时钟信号PINCK的工作周期为何，前端处理电路610皆可提供工作周期为50％的输入时钟信号INCK至输入时钟信号检测器620，并可确保输入时钟信号检测器620所产生的检测结果DR的正确性。

前端处理电路610也可根据处理前输入时钟信号PINCK的频率高低，来决定是否调降处理前输入时钟信号PINCK的频率以产生输入时钟信号INCK。关于实施细节可参照图7A至图7C为的本发明实施例的数据传输的保护装置中的前端处理电路的实施方式的电路以及波形的示意图。

在图7A中，前端处理电路700包括转态缘检测器710、除频器720以及输出控制器730。转态缘检测器710接收处理前输入时钟信号PINCK，并用以检测处理前输入时钟信号PINCK的转态缘来产生信号A。除频器720耦接至转态缘检测器710，用以接收信号A，并针对信号A进行除频以产生信号B。输出控制器730耦接至转态缘检测器710以及除频器720，用以根据信号A以启动一计时动作，根据计时动作的一溢位结果D1以选择信号C(信号B的反向信号)或一前次输出信号POUT以产生信号E，并基于信号A的触发，以根据信号E来产生目前输出信号OUT。其中目前输出信号OUT可被传送至输入时钟信号检测器620以作为输入时钟信号INCK。

转态缘检测器710包括反向器IV1～IV5、与门AND2、AND3以及或门OR1。其中反向器IV1与与门AND3形成一单击(one-shot)电路并根据处理前输入时钟信号PINCK的上升缘来产生一第一脉波信号。反向器IV2～IV5与与门AND2形成另一单击电路并根据处理前输入时钟信号PINCK的下降缘来产生一第二脉波信号。或门OR1则结合第一脉波信号以及第二脉波信号来产生信号A。

除频器720包括一JK触发器JK1以及反向器IV6。JK触发器JK1的J端以及K端均接收逻辑值1的信号并形成一T型触发器的架构。JK触发器JK1的时钟端接收信号A并针对信号A除频以在输出端Q产生信号B。反向器IV6使信号B反向而产生信号C。

输出控制器730包括计时电路731、多任务器MUX1、与门AND4以及D型触发器DFF2。多任务器MUX1的0输入端接收前次输出信号POUT；多任务器MUX1的1输入端则接收信号C；多任务器MUX1受控于计时电路731所产生的溢位信号D1。与门AND4接收溢位信号D1以及信号A，与门AND4的输出信号用以启动计时电路731的计时动作。D型触发器DFF2的数据端D则接收信号E，并根据信号A的触发，以根据信号E来在输出端产生目前输出信号OUT。

值得注意的，计时电路731所执行的计时动作，以安全设定值为500兆赫为范例，可以被设定为计时动作达10奈秒时则产生溢位现象，并据以产生为逻辑值1的溢位信号D1。

以下请同步参照图7A以及图7B，在图7B中，当处理前输入时钟信号PINCK的频率大于安全设定值时，处理前输入时钟信号PINCK的正负脉波具有一相对小的波宽度TB1(例如等于8奈秒)。通过转态缘检测器710、除频器720以及输出控制器730的作用，输出控制器730可产生的目前输出信号OUT的正负脉波宽度TB2可以被加大，例如大于或等于10奈秒。如此一来，在当处理前输入时钟信号PINCK的频率大于安全设定值时，前端处理电路700可有效降低处理前输入时钟信号PINCK的频率，并确保时钟讯号检测器接收的频率为可处理的时钟讯号。

以下并请同步参照图7A以及图7C，在图7C中，当处理前输入时钟信号PINCK的频率未大于安全设定值时，处理前输入时钟信号PINCK的正负脉波具有一相对大的波宽度TB3(例如等于20奈秒)。通过转态缘检测器710、除频器720以及输出控制器730的作用，输出控制器730可产生的目前输出信号OUT的正负脉波宽度TB4可以与波宽度TB3相类似，而不会产生过大的变动。

由上述的说明不难得知，本发明实施例的前端处理电路700可控制输入时钟信号INCK的脉波宽度至一定范围。如此一来，进行参考时钟信号REFCK的频率(脉波宽度)的设定动作可以更为简易。设计者可设定出更适合取样输入时钟信号INCK(或被输入时钟信号INCK取样)的参考时钟信号REFCK，并有效提升输入时钟信号INCK的频率检测的准确度。

以下请参照图8A以及图8B，图8A以及图8B分别为本发明实施例的电子装置的不同实施方式的示意图。在图8A中，电子装置801包括保护装置810以及受保护电路820。保护装置810耦接在主机端830以及受保护电路820间。其中主机端810并不与受保护电路820直接连接。主机端810并传送芯片使能信号CS、时钟信号CLK、命令数据CMD以及一般性数据DATA至保护装置810。保护装置810则接收时钟信号CLK以作为输入时钟信号，并通过判断时钟信号CLK的频率，来产生控制信号。在本实施例中，保护装置810可以使所产生的控制信号以作为受保护电路820的芯片使能信号CS1。其中，保护装置810可通过使芯片使能信号CS1的失能或使能，来使受保护电路820以启动或停止数据存取动作。

在本实施例中，受保护电路820可以为任意形式的存储器或电路，没有特别的限制。

附带一提的，主机端810所发送的时钟信号CLK、命令数据CMD以及一般性数据DATA可通过保护装置810以传送给受保护电路820。而在时钟信号CLK的频率超过安全设定值时，保护装置810可通过芯片使能信号CS1来使受保护电路820停止动作，受保护电路820所接收到的时钟信号CLK、命令数据CMD以及一般性数据DATA并不会造成安全性的疑虑。

在另一方面，保护装置810可进一步根据控制信号来产生重置信号RST。保护装置810可传送重置信号RST至主机端810以针对主机端810执行重置动作。

在图8B中，电子装置802包括保护装置810以及受保护电路820。保护装置810耦接在主机端830以及受保护电路820间，且与图8A实施例不相同之处在于，电子装置802中，主机端830可直接与受保护电路820进行时钟信号CLK、命令数据CMD以及一般性数据DATA的传输动作。

与图8A实施例相同的，在图8B中，保护装置810接收时钟信号CLK以作为输入时钟信号，并通过判断时钟信号CLK的频率，来产生控制信号。在本实施例中，保护装置810可以使所产生的控制信号以作为受保护电路820的芯片使能信号CS1。其中，保护装置810可通过使芯片使能信号CS1的失能或使能，来使受保护电路820以启动或停止数据存取动作。

当然，保护装置810同样可进一步根据控制信号来产生重置信号RST。保护装置810可传送重置信号RST至主机端810以针对主机端810执行重置动作。

在本实施例中，保护装置810可以为平台固件保护与恢复(PFR)电路。

综上所述，本发明的数据传输的保护装置通过检测输入时钟信号的频率以检测输入时钟信号的频率有无高于一安全设定值。并在当输入时钟信号的频率高于一安全设定值时，通过所产生的控制信号以失能受保护电路的数据存取动作。如此一来，可使受保护电路可免于遭受到超频攻击，并确保系统的正常动作。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种数据传输的保护装置，其特征在于，包括：

输入时钟信号检测器，接收参考时钟信号，根据所述参考时钟信号检测主机端所提供的输入时钟信号的频率，其中所述参考时钟信号与所述输入时钟信号的频率不相同；以及

控制信号产生器，耦接所述输入时钟信号检测器，在所述输入时钟信号的频率大于安全设定值时使能所产生的控制信号，

其中所述控制信号用以失能所述主机端对受保护电路执行数据存取动作。

2.根据权利要求1所述的数据传输的保护装置，其特征在于，所述参考时钟信号的频率高于所述输入时钟信号的频率，所述输入时钟信号检测器根据所述参考时钟信号取样所述输入时钟信号以产生一取样值，所述控制信号产生器比较所述取样值与预设的一参考值，以产生所述控制信号。

3.根据权利要求2所述的数据传输的保护装置，其特征在于，所述输入时钟信号检测器根据所述参考时钟信号取样所述输入时钟信号的至少一脉波以产生所述取样值。

4.根据权利要求3所述的数据传输的保护装置，其特征在于，当所述取样值小于所述参考值时，所述控制信号产生器使能所述控制信号。

5.根据权利要求1所述的数据传输的保护装置，其特征在于，所述参考时钟信号的频率低于所述输入时钟信号的频率，所述输入时钟信号检测器根据所述输入时钟信号取样所述参考时钟信号以产生取样值，所述控制信号产生器比较所述取样值与预设的一参考值，以产生所述控制信号。

6.根据权利要求5所述的数据传输的保护装置，其特征在于，所述输入时钟信号检测器根据所述输入时钟信号取样所述参考时钟信号的至少一脉波以产生所述取样值。

7.根据权利要求6所述的数据传输的保护装置，其特征在于，当所述取样值大于所述参考值时，所述控制信号产生器使能所述控制信号。

8.根据权利要求1所述的数据传输的保护装置，其特征在于，所述输入时钟信号检测器使所述参考时钟信号以及所述输入时钟信号进行逻辑运算以产生检测结果，所述控制信号产生器根据所述检测结果以产生所述控制信号。

9.根据权利要求8所述的数据传输的保护装置，其特征在于，所述输入时钟信号检测器使所述输入时钟信号的反向信号与所述参考时钟信号进行与逻辑运算以产生所述检测结果。

10.根据权利要求8所述的数据传输的保护装置，其特征在于，所述控制信号产生器为一D型触发器，所述D型触发器根据所述运算结果而被触发以使能所产生的所述控制信号。

11.根据权利要求1所述的数据传输的保护装置，其特征在于，更包括：

前端处理电路，耦接在所述输入时钟信号检测器的前端，针对处理前输入时钟信号进行前端处理动作。

12.根据权利要求11所述的数据传输的保护装置，其特征在于，所述前端处理电路包括：

转态缘检测器，检测所述处理前输入时钟信号的转态缘，以产生第一信号；

除频器，针对所述第一信号进行除频以产生第二信号；以及

输出控制器，根据所述第一信号以启动计时动作，根据所述计时动作的溢位结果以选择所述第二信号或前次输出信号以产生第三信号，基于所述第一信号的触发，根据所述第三信号以产生目前输出信号，

其中所述目前输出信号被传送至所述输入时钟信号检测器，并作为所述输入时钟信号。

13.根据权利要求12所述的数据传输的保护装置，其特征在于，所述输出控制器包括：

计时电路，根据基准时钟信号以进行计时，根据所述第一信号以启动所述计时动作，并产生所述溢位结果；

多任务电路，耦接所述计时电路以及所述除频器，根据所述溢位结果以选择所述第二信号或所述前次输出信号以产生所述第三信号；以及

D型触发器，根据所述第一信号的触发，以输出所述第三信号以产生所述目前输出信号。

14.根据权利要求13所述的数据传输的保护装置，其特征在于，所述计时电路在计时动作大于溢位周期时产生所述溢位结果，所述溢位周期等于所述输入时钟信号的最大可容忍周期的二分之一。

15.根据权利要求1所述的数据传输的保护装置，其特征在于，所述控制信号产生器更传输所述控制信号致所述主机端以对所述主机端进行重置动作。

16.一种电子装置，其特征在于，包括：

受保护电路；以及

数据传输的保护装置，耦接在主机端与所述受保护电路间，其中所述数据传输的保护装置包括：

输入时钟信号检测器，接收参考时钟信号，根据所述参考时钟信号来检测所述主机端所提供的输入时钟信号的频率，其中所述参考时钟信号与所述输入时钟信号的频率不相同；以及

控制信号产生器，耦接所述输入时钟信号检测器，在所述输入时钟信号的频率大于安全设定值时使能所产生的控制信号，

其中所述控制信号用以失能所述主机端对所述受保护电路执行数据存取动作。

17.根据权利要求16所述的电子装置，其特征在于，所述控制信号为所述受保护电路的芯片使能信号。

18.根据权利要求16所述的电子装置，其特征在于，所述控制信号为所述主机端的重置信号。

19.根据权利要求16所述的电子装置，其特征在于，所述数据传输的保护装置接收所述主机端传送的命令信号以及数据信号，所述受保护电路通过所述数据传输的保护装置以接收所述主机端传送的所述命令信号以及所述数据信号。

20.根据权利要求16所述的电子装置，其特征在于，所述主机端直接传送命令信号以及数据信号至所述数据传输的保护装置以及所述受保护电路。