TWI828707B - 用於高電壓應用的增強型半導體結構 - Google Patents
用於高電壓應用的增強型半導體結構 Download PDFInfo
- Publication number
- TWI828707B TWI828707B TW108120681A TW108120681A TWI828707B TW I828707 B TWI828707 B TW I828707B TW 108120681 A TW108120681 A TW 108120681A TW 108120681 A TW108120681 A TW 108120681A TW I828707 B TWI828707 B TW I828707B
- Authority
- TW
- Taiwan
- Prior art keywords
- integrated structure
- substrate
- wall
- corners
- rounded
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000012212 insulator Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 15
- 238000009826 distribution Methods 0.000 description 13
- 230000005686 electrostatic field Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 238000000708 deep reactive-ion etching Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000035699 permeability Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000004901 spalling Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本發明揭示用於高電壓應用的增強型半導體結構。該結構包含藉由蝕刻基板所形成之突出壁結構，該突出壁結構自該基板之基面延伸。該突出壁結構之轉角可被平滑化或圓化以減小該結構內的電應力。該突出壁結構可分割為沿著該基板之不同方向所安置的多個壁區，以減小機械應力。
Description
本發明關於整合之領域，且特別是關於電子產品、相關的半導體產品，及其製造方法。
日益增大之電容密度為在新興之電容性組件的開發中之關鍵目標。在矽整合式電容器之狀況下，提高電容密度之方法包括藉由對矽晶圓的表面進行3D結構化而增大電容性結構之具體表面。此情形允許晶粒表面之減小，且將矽整合式電容性技術帶至匹配低電壓應用之實施要求的整合等級。
然而，在高電壓應用之新興領域中(藉由如GaN(氮化鎵)及SiC(碳化矽)之整合式功率技術的地圖所操控)，電容性技術整合仍為基本上未研究的。在此等應用中，為了防止電容性裝置之早期失敗及/或過早磨損，操作電場必須被保證對於裝置之所要壽命具有足夠的餘裕。保持操作電場之一種方式是藉由增大介電層的厚度。然而，用於高電壓或功率應用(例如，大於500伏)之現有矽處理技術與大的介電質厚度不相容。
舉例而言，Gruenler等人(「High-voltage monolithic 3D capacitors based on through-silicon-via technology，IEEE國際互連技術會議及IEEE高級金屬化材料會議，2015年5月18-21，格勒諾勃)提出用於高電壓應用之3D電容器。Gruenler之電容器的實例100展示於圖1中。如所示，電容器100包括基板102，基板102在其中蝕刻有圓柱形毛細管之陣列。圓柱形毛細管經填充有電容性結構，該結構由半導體層104、介電層106、多晶矽層108及金屬層110組成。半導體層104及金屬層110對於電容性結構分別提供底部電極及頂部電極。
然而，Gruenler之3D電容器結構並非適用於使用大的介電質厚度。在一態樣中，3D結構具有對製程氣體之不良滲透性，該情形使得用於蝕刻圓柱形毛細管及沈積電容性結構的製程複雜化。在另一態樣中，一旦圓柱形毛細管藉由電容性結構填充，則該結構遭受高程度的機械應力。高的機械應力導致大幅度的晶圓翹曲，從而甚至進一步使後續製程步驟複雜化。較厚的介電質使得Gruenler之結構的兩個缺點加劇，從而使電容性整合甚至更複雜。此外，較厚的介電質將顯著地增大在介電塗層中產生或出現之缺陷(例如，介電質破裂或脫層)的機率，從而導致隨機裝置故障。
因此，需要適用於高電壓應用之改良結構。
本發明提供一種結構，其包含：
一基板；及
一突出壁結構，其藉由蝕刻該基板而形成，其自該基板之一基面向上延伸，該突出壁結構為連續的且形成至少第一壁區及第二壁區，
其中該突出壁結構之一轉角為圓化的。
突出壁結構之轉角的圓化導致在諸如電容器之電氣裝置例如在壁結構中形成時在轉角處之靜電場的更均勻分佈。此情形減小結構內之電應力，且使結構能夠更好地承受高電壓應用的操作電場。在崩潰電壓、漏電、產品可靠性及良率方面的改良效能由此產生。轉角之圓化亦在介電層用以塗佈結構時減小結構內的機械應力。一般而言，當介電層擱置於尖銳邊緣或轉角之上時，高的機械應力在介電層中出現。對轉角進行圓化減小此機械應力。此外，對轉角進行圓化導致在厚度方面更均勻的介電層(亦即，較少空洞)，此情形對介電層效能增強為有益的。
壁結構之突出性質導致若干優點。的確，開放、突出之幾何結構使該結構在蝕刻期間更有利於氣體循環，且增強其對電漿之滲透性。此情形導致更容易(亦即，更快及更均勻)的蝕刻及氧化物沈積製程，包括較容易地出入來圓化結構之奇點(例如，轉角)以減小電應力。突出幾何結構還可以減小機械應力及晶圓弓曲(wafer bow)。此情形進一步促進後續處理，且減小在結構內出現之缺陷的機率。所有此等優點有助於結構與較厚介電質之使用的相容性，且因此有助於其對於高電壓應用之適用性。
在實施例中，多層裝置形成於該壁結構中，該多層裝置之至少一層沈積於該圓化轉角之上。該多層裝置可包含以下各者中之一或多個結構：金屬-絕緣體-半導體(MIS)結構、半導體-絕緣體-半導體(SIS)結構，或金屬-絕緣體-金屬(MIM)結構。該一或多個結構可為串聯堆疊的。
在實施例中，該多層裝置之電極藉由該結構之該基板提供。
在該突出壁結構中間所包含之空間在該多層裝置於其中形成之後可部分地未填充。此情形幫助進一步減小該所得結構內之機械應力。
在實施例中，該圓化轉角之曲率半徑與該多層裝置的厚度成比例。在另一實施例中，該圓化轉角之該曲率半徑大於該多層裝置之絕緣體層的厚度。在又一實施例中，該圓化轉角之該曲率半徑大於該多層裝置之絕緣體層的厚度之兩倍。
在實施例中，在該突出壁結構中間所包含之該空間在該基板的該基面之上形成連續圖案。
該第一壁區及該第二壁區包含具有有限長度之壁。在實施例中，該第一壁區之壁可沿著該基板之第一方向安置，且該第二壁區之壁可沿著該基板的第二方向安置。該第一方向及該第二方向可彼此形成一經界定角度。該經界定角度可經選擇來減小該結構內之機械應力。在實施例中，該第一壁區之壁及該第二壁區之壁經對稱地安置以沿著該基板的該第一方向及該第二方向平衡機械應力，此情形促進減小晶圓弓曲。
該突出壁結構之該圓化轉角可落入垂直於或平行於該基板之該基面的一平面。在實施例中，該突出壁結構之每一轉角經圓化，而無論落入垂直於抑或平行於該基板之該基面的一平面。
本發明之實施例藉由提供用於高電壓應用之增強型結構而解決先前技術的現有缺點。
在一態樣中，所提出結構之幾何結構經調適來減小或防止結構內之電場集中。此情形減小結構內之電應力，且使結構能夠更好地承受高電壓應用的操作電場。在崩潰電壓、漏電、產品可靠性及良率方面的改良效能由此產生。
為了例示結構內之電應力與結構之幾何結構之間的關係，圖2展示對於不同的實例電極幾何結構202、204、206及208在二氧化矽介電質內部於600伏下的靜電場量值之分佈。介電質藉由相對的頂部及底部電極(圖2中未展示)夾住。
在電極幾何結構之給定點處的靜電場量值與相對之電極之間的電荷密度之局部差直接相關。因而，在電極幾何結構為均勻之情況下，諸如電極幾何結構202，靜電場跨越電極幾何結構均勻地分佈。如藉由曲線210所示，靜電場量值因此在整個電極幾何結構之上保持恆定。
然而，當電極幾何結構含有奇點(singular point)時，例如在電極幾何結構204中之尖銳轉角，在奇點處的相對電極之間的長度/表面之差異誘發奇點附近之帶電密度的差異。舉例而言，在電極幾何結構204中，尖銳轉角之內輪廓具有小於轉角之外輪廓的長度/表面。關於整體靜電中性之原理(亦即，頂部電極上之電荷的積分等於底部電極上之電荷的積分)，與頂部電極(亦即，上覆於介電質之外電極)之轉角上相比，較高的電荷積聚在底部電極(亦即，突出至介電質中的內電極)的轉角上發生。因此，在尖銳轉角處，靜電場展現如藉由曲線212所示之量值峰值。實際上，峰值靜電場量值反映可超過介電質強度之極高靜電場的存在，且因此導致較快之介電質磨損及/或較早崩潰。
本發明之實施例力圖藉由平滑化或圓化幾何結構中之奇點(例如，轉角、尖峰等)而減小結構中之靜電場的局部濃度。此平滑化或圓化之效應係藉由實例電極幾何結構206及208說明。如藉由曲線214所示，圓化之電極幾何結構206展現靜電場量值的平滑分佈。儘管靜電場量值跨越幾何結構並非恆定的，但其如在例如電極幾何結構204之狀況下不展現峰值。曲率半徑之進一步增大，如在電極幾何結構208中，確保頂部與底部電極表面之間的較大匹配。此轉譯為如藉由曲線216所示之實質上恆定的靜電場量值。
在實施例中，奇點之圓化並非簡單的任務。舉例而言，圖3中之橫截面中所示的溝槽電容器結構300說明藉由Tran等人所揭示之習知電容器結構(US 2013/0161792 A1)。溝槽電容器結構300藉由將溝槽304蝕刻至晶圓302中而獲得。溝槽304之頂部及/或底部轉角(例如，轉角306)可為倒角的或圓化的。然而，實務上，實現Tran之結構為挑戰性的，這是由於溝槽幾何結構對於對轉角進行圓化所需之蝕刻製程並非有助的，尤其是底部轉角，諸如轉角306。平滑化或圓化之效應因此對減小電應力為次最佳的(若不可忽略)。
根據一態樣，本發明之實施例藉由採用轉角可藉由蝕刻製程更好地到達之結構而促進奇點的圓化。在實施例中，如圖4中所示，溝槽結構之鏡像得以使用。具體言之，所得結構400是藉由蝕刻基板402以形成自基板402之基面向上延伸的突出壁結構來獲得。突出壁結構包括複數個細壁404，電容性裝置可沈積於細壁404之上及之間。
在實施例中，多層裝置(圖4中未展示)可形成於突出壁結構中，其中多層裝置之至少一層沈積於結構400的圓化轉角之上。
在實施例中，圓化轉角可經組配來具有與多層裝置之厚度成比例的曲率半徑。舉例而言，圓化轉角之曲率半徑可經組配來大於多層裝置之絕緣體或介電層的厚度。在另一實施例中，圓化轉角之曲率半徑可經組配來大於多層裝置之絕緣體或介電層的厚度之雙倍。
多層裝置可包含以下各者中之一或多個結構：例如金屬-絕緣體-半導體(MIS)結構、半導體-絕緣體-半導體(SIS)結構，或金屬-絕緣體-金屬(MIM)結構。在實施例中，該一或多個結構可為串聯堆疊的。在實施例中，多層裝置之電極可藉由基板402而提供。
在實施例中，結構400之突出壁結構在多層裝置在其中形成之後可部分地未填充。此情形幫助減小所得電容性結構內之機械應力。
壁404之間的大間距(如與Tran之結構中之溝槽的窄體積相對)允許結構400之任何轉角容易地到達以用於圓化。在實施例中，落入垂直於基板402之基面的平面之轉角可為圓化的。此等轉角之實例可為落入該圖之平面的轉角406及408。
在另一實施例中，落入平行於基板402之基面的平面之轉角可為圓化的。此等轉角可在壁404之垂直側邊緣中出現，亦即，壁404從基板402之基面上升的邊緣。
在又一實施例中，結構400之所有轉角(無論落入垂直於抑或平行於基板402之基面的平面)可為圓化的。
通常，落入平行於基板402之基面的平面之轉角的圓化可藉由佈局來控制。舉例而言，導致彼等轉角經圓化之硬遮罩圖案可用以蝕刻基板402來獲得突出壁結構。一般而言，此製程可容易地且以高精度控制。
然而，圓化之控制對於落入垂直於基板402之基面的平面之轉角可為更困難的，諸如轉角406及408。通常，在矽晶圓中，此等轉角之形狀直接取決於所使用的蝕刻製程。當經由二氧化矽硬遮罩之深蝕刻製程經使用時，所得轉角通常為尖銳的或可具有尖銳凸部。此例示於例如圖5中，圖5為藉由矽晶圓之深反應離子蝕刻(DRIE)所形成的結構之掃描電子顯微鏡(SEM)影像。另外，扇形效應可在壁的聯接轉角之部分處出現，如藉由圖5中的放大視圖所示。
獲得轉角之更好圓化的一方法依賴於各向同性乾式蝕刻來消耗尖銳邊緣。然而，儘管此方法對於控制壁之尖端處的圓化可為有效的，但其對於壁之更深部分為效率較低的，且因而在減小扇形效應方面為效率較低的。
另一方法是基於濕式蝕刻製程，該濕式蝕刻製程移除形成於矽表面上之熱氧化物犧牲層。此方法具有如下優點：具有沿著轉角之輪廓的保形生長，因此在減小扇形效應方面為有效的。
另一方法在低壓氫下使用矽之高溫退火(例如，100托，1100℃)。使用根據實施例之此製程所形成的結構之SEM影像展示於圖6中。如所示，該結構展現良好圓化之轉角且無扇形效應。根據此方法之轉角的曲率半徑為熱預算及時間之函數。具體言之，圓化製程係藉由在結構之外壁上的表面能量之減少來控制。此情形導致製程為自限制的，亦即，相較於平坦或預圓化之區域而言在尖銳區域中實現較高的圓化率。更均質之結構由此產生。
根據此高溫退火方法所獲得之結構的效能例示於圖7A及圖7B中。具體言之，圖7A為對於未圓化結構之不可靠性百分比對崩潰電壓的魏普圖(Weibull plot)。(由於崩潰為取決於鏈中之最脆弱元件之故障的物理機制，因此故障分佈不遵循正態率(高斯)分佈而是魏普分佈。圖7A中所示之圖表示魏普圖上之實驗資料的線性化。)圖7B例示對於圓化之結構的相同圖。不可靠性百分比表示結構(例如，電容器)在崩潰電壓下故障之機率。
如所示，圓化之結構與未圓化結構相比展現更陡的崩潰電壓分佈。該分佈之陡度(藉由其貝他因子(beta factor)表示)反映崩潰電壓群體如何散佈(貝他(beta)愈高，則該分佈散佈得愈少)。換言之，使用圓化之結構所形成的裝置(例如，電容器)與使用未圓化結構所形成之裝置相比具有更均勻的崩潰電壓效能(例如，對於給定應力電壓，圓化結構群體之最好及最差裝置與未圓化結構群體之最好及最差裝置相比將具有較小的壽命差)。
圓化之結構與未圓化結構相比亦展現較高的T63。魏普分佈之T63為對於正態分佈之平均值的等效物；換言之，T63表示崩潰電壓分佈定中心之處。如自圖7A及圖7B所示，相較於對於未圓化結構之364 V而言，圓化之結構的T63等於422 V。此意謂著，圓化之結構與未圓化結構相比具有較高的平均崩潰電壓。
在另一態樣中，所提出結構之幾何結構經調適來減小該結構內的機械應力。此特徵減小在介電層中出現之缺陷的機率，且使結構更順從來增大介電質厚度。的確，如上文所論述，為了保持高電壓，介電層需要沈積於厚層中以用於高電壓應用。舉例而言，對於藉由LPCVD(低壓化學氣相沈積)所沈積之氮氧化物層，大於1.5微米之介電層厚度對於900伏崩潰電壓通常為需要的。當嵌入於高縱橫比結構中時，此厚的介電質導致高的機械應力，從而引起諸如層破裂及剝落、尖銳轉角處之介電質破裂，及/或防止恰當處理之矽晶圓過度弓曲的情況。舉例而言，使用所描述之介電層，低至12m之晶圓曲率半徑在實驗中觀測到。在無解決晶圓中之此弓曲的其他步驟之情況下，所得結構將不會與習知微影步驟相容(例如，散焦、處置，及/或箝位問題可出現)。
所提出結構依據其開放的突出幾何結構而減小機械應力。的確，藉由僅藉由其底部表面附接至基板，所提出結構藉由彎曲而自由地沿著其高度適應應力，而不會將高的應變傳輸至基板。對比而言，在如例如圖3中所例示之溝槽結構中，窄的溝槽藉由連接至基板之壁的硬質網自頂部及底部兩者定界。在電容性裝置之沈積後即在溝槽內建置的應力可因此僅傳送至基板。
在兩個結構之間的內建式機械應力之差可藉由比較該兩個結構之晶圓弓曲而容易地判定。的確，實驗已展示，對於給定介電層及等效幾何結構，在突出壁結構與習知溝槽結構之間的晶圓曲率半徑之比率可大於20(例如，在實驗中，突出壁結構之曲率半徑大於250米，而習知溝槽結構的曲率半徑等於12米)。
具有較低的機械應力，本發明之實施例與習知結構相比可適應較高的介電層厚度，藉此對於高電壓應用達成優越的效能。在實施例中，機械應力可藉由使突出壁結構在電容性裝置在其中形成之後保持部分地未填充而在所提出結構內進一步減小。
在另一態樣中，所提出結構中之機械應力藉由在結構內形成壁區而進一步減小，該等壁區沿著基板安置於不同的方向上。此態樣例示於圖8中，圖8為根據實施例之結構800的俯視圖。為簡化之目的，轉角之圓化並未展示於圖8中。
如圖8中所示，結構800包括複數個壁區，諸如第一壁區802及第二壁區804。每一壁區包含具有有限長度之多個壁。在實施例中，形成壁區之壁可沿著基板之第一方向抑或第二方向安置。在其他實施例中，兩個以上方向可得以使用。舉例而言，在結構800中，第一壁區802之壁沿著第一方向安置，且第二壁區804的壁沿著第二方向安置。
第一方向及第二方向可彼此形成經界定角度。經界定角度可經選擇來減小結構內之機械應力。在實施例中，第一方向可垂直於第二方向。然而，實施例不限於此實行方案，且第一方向與第二方向之間的其他角度關係(例如，10、20、30、40、60及120度)可得以使用。
在實施例中，沿著第一方向安置之壁區及沿著第二方向安置的壁區經對稱地安置，以沿著第一方向及第二方向減小機械應力。在實施例中，沿著第一方向安置之壁區藉由沿著第二方向安置之壁區沿著其側環繞，且反之亦然。
圖9為根據本發明之實施例的結構之SEM影像。如所示，根據此實施例，突出壁結構之所有轉角為圓化的。另外，結構分割為沿著第一及第二垂直方向對稱地安置之多個壁區。電應力及機械應力兩者在結構內實質上減小，從而使該結構非常適用於高電壓應用且適用於較厚之介電層的使用。
在另一態樣中，所提出結構藉由3D幾何結構表徵，該3D幾何結構促進在其中整合電容性裝置之製程。的確，藉由具有突出壁結構而非窄的溝槽，結構在蝕刻期間更有利於氣體循環，且具有對電漿的更好之滲透性。此情形導致更容易(亦即，更快及更均勻)之蝕刻及氧化物沈積製程。此情況在如下情況下尤其成立：當DRIE用以蝕刻壁結構且化學氣相沈積(例如，LPCVD)用以沈積介電質時。開放結構亦使轉角之圓化更容易。此外，較低之機械應力及晶圓弓曲促進後續處理。額外變體
儘管已在上文參考某些具體實施例描述了本發明，但將理解，本發明並非藉由具體實施例之特殊性來限制。眾多變化、修改及發展可在所附申請專利範圍之範疇內的上述實施例中進行。
100:Gruenler之電容器
102:基板
104:半導體層
106:介電層
108:多晶矽層
110:金屬層
202:電極幾何結構
204:電極幾何結構
206:電極幾何結構
208:電極幾何結構
210:曲線
212:曲線
214:曲線
216:曲線
300:溝槽電容器結構
302:晶圓
304:溝槽
306:轉角
400:結構
402:基板
404:細壁
406:轉角
408:轉角
800:結構
802:第一壁區
804:第二壁區
參看隨附圖式，本發明之其他特徵及優點將自其僅藉由說明而非限制所給出之某些實施例的以下描述變得顯而易見，在該等圖式中：
圖1為習知整合式電容器之透視圖；
圖2例示對於不同的電極幾何結構在二氧化矽介電質內部之靜電場量值的分佈；
圖3為先前技術之溝槽結構的橫截面圖；
圖4為根據本發明之實施例的結構之橫截面圖；
圖5為藉由矽晶圓之深蝕刻所形成的結構之掃描電子顯微鏡(SEM)影像；
圖6例示為根據本發明之實施例所形成的結構之SEM影像；
圖7A及圖7B例示圓化對崩潰場分佈之效應；
圖8為根據本發明之實施例的結構之俯視圖；及
圖9為根據本發明之實施例的結構之SEM影像。
Claims (14)
- 一種整合結構(400、800、900)，其包含：基板(402)；及突出壁結構，其形成在該基板(402)中，其自該基板(402)之基面向上延伸，該突出壁結構為連續的且形成至少第一壁區(802)及第二壁區(804)，該第一壁區(802)及該第二壁區(804)各自包含平行的壁(404)，該第一壁區(802)之所述壁沿著該基板(402)之第一方向安置，且該第二壁區(804)之所述壁沿著該基板的第二方向安置，該第一方向不同於該第二方向，其中該突出壁結構之一轉角(406、408)為圓化的。
- 如請求項1所述之整合結構(400、800、900)，其中該第一壁區(802)及該第二壁區(804)包含具有有限長度之所述壁(404)。
- 如請求項1或2所述之整合結構(400、800、900)，其中該第一方向安置垂直於該第二方向。
- 如請求項1或2所述之整合結構(400、800、900)，其中該第一壁區(802)之壁及該第二壁區(804)之壁經對稱地安置。
- 如請求項1或2所述之整合結構(400、800、900)，其中該圓化轉角(406、408)落入垂直於該基板(402)之該基面的一平面。
- 如請求項1或2所述之整合結構(400、800、900)，其中該圓化轉角落入平行於該基板(402)之該基面的一平面。
- 如請求項1或2所述之整合結構(400、800、900)，其進一步包含：形成於該突出壁結構中之多層裝置，該多層裝置之至少一層沈積於該圓化轉角之上。
- 如請求項7所述之整合結構(400、800、900)，其中該多層裝置包 含以下各者中之一或多個結構：金屬-絕緣體-半導體(MIS)結構、半導體-絕緣體-半導體(SIS)結構，或金屬-絕緣體-金屬(MIM)結構。
- 如請求項8所述之整合結構(400、800、900)，其中該一或多個結構是串聯堆疊的。
- 如請求項8所述之整合結構(400、800、900)，其中在該突出壁結構之間所包含之空間在該多層裝置於其中形成之後部分地未填充。
- 如請求項7所述之整合結構(400、800、900)，其中該多層裝置之電極藉由該基板(402)提供。
- 如請求項1所述之整合結構(400、800、900)，其中該突出壁結構的所有轉角是圓化的。
- 如請求項7所述之整合結構(400、800、900)，其中該圓化轉角之該曲率半徑大於該多層裝置之絕緣體層的厚度。
- 如請求項7所述之整合結構(400、800、900)，其中該圓化轉角之該曲率半徑大於該多層裝置之絕緣體層的厚度之兩倍。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP18305789.2 | 2018-06-21 | ||
| EP18305789.2A EP3588560A1 (en) | 2018-06-21 | 2018-06-21 | Semiconductor structure enhanced for high voltage applications |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202013753A TW202013753A (zh) | 2020-04-01 |
| TWI828707B true TWI828707B (zh) | 2024-01-11 |
Family
ID=62873289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108120681A TWI828707B (zh) | 2018-06-21 | 2019-06-14 | 用於高電壓應用的增強型半導體結構 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20210091174A1 (zh) |
| EP (1) | EP3588560A1 (zh) |
| TW (1) | TWI828707B (zh) |
| WO (1) | WO2019243882A2 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7396947B2 (ja) | 2020-03-27 | 2023-12-12 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
| EP3992999A1 (en) | 2020-10-30 | 2022-05-04 | Murata Manufacturing Co., Ltd. | An electrical device comprising a capacitor wherein the dielectric comprises anodic porous oxide, and the corresponding manufacturing method |
| EP4099396A1 (en) | 2021-06-04 | 2022-12-07 | Murata Manufacturing Co., Ltd. | Trench capacitor structure with hybrid filling layer |
| EP4283692A1 (en) * | 2022-05-27 | 2023-11-29 | Melexis Technologies NV | Trench capacitor with reduced mechanical stress |
| WO2024070344A1 (ja) * | 2022-09-29 | 2024-04-04 | パナソニックＩｐマネジメント株式会社 | キャパシタ |
| EP4369368A1 (en) | 2022-11-14 | 2024-05-15 | Murata Manufacturing Co., Ltd. | Electrical device comprising capacitor for high-voltage applications and a method for obtaining an electrical device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009150600A1 (en) * | 2008-06-09 | 2009-12-17 | Nxp B.V. | Enhanced surface area structure |
| US20100015815A1 (en) * | 2006-09-29 | 2010-01-21 | Tokyo Electron Limited | Plasma oxidizing method, plasma processing apparatus, and storage medium |
| US20110244302A1 (en) * | 2010-03-30 | 2011-10-06 | Medtronic, Inc. | High density capacitor array patterns |
| TW201209968A (en) * | 2010-08-30 | 2012-03-01 | Semiconductor Components Ind | Electronic device including a feature in a trench |
| TW201351484A (zh) * | 2012-06-01 | 2013-12-16 | Macronix Int Co Ltd | 積體電路電容器及方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100230776A1 (en) * | 2007-12-11 | 2010-09-16 | Bishnu Prasanna Gogoi | Semiconductor structure and method of manufacture |
| US8809982B2 (en) * | 2008-09-30 | 2014-08-19 | Nxp B.V. | Robust high aspect ratio semiconductor device |
| US9608130B2 (en) | 2011-12-27 | 2017-03-28 | Maxim Integrated Products, Inc. | Semiconductor device having trench capacitor structure integrated therein |
-
2018
- 2018-06-21 EP EP18305789.2A patent/EP3588560A1/en active Pending
-
2019
- 2019-06-14 TW TW108120681A patent/TWI828707B/zh active
- 2019-06-19 WO PCT/IB2019/000515 patent/WO2019243882A2/en active Application Filing
-
2020
- 2020-12-10 US US17/117,466 patent/US20210091174A1/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100015815A1 (en) * | 2006-09-29 | 2010-01-21 | Tokyo Electron Limited | Plasma oxidizing method, plasma processing apparatus, and storage medium |
| WO2009150600A1 (en) * | 2008-06-09 | 2009-12-17 | Nxp B.V. | Enhanced surface area structure |
| US20110244302A1 (en) * | 2010-03-30 | 2011-10-06 | Medtronic, Inc. | High density capacitor array patterns |
| TW201209968A (en) * | 2010-08-30 | 2012-03-01 | Semiconductor Components Ind | Electronic device including a feature in a trench |
| TW201351484A (zh) * | 2012-06-01 | 2013-12-16 | Macronix Int Co Ltd | 積體電路電容器及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210091174A1 (en) | 2021-03-25 |
| WO2019243882A2 (en) | 2019-12-26 |
| EP3588560A1 (en) | 2020-01-01 |
| WO2019243882A3 (en) | 2020-02-13 |
| TW202013753A (zh) | 2020-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI828707B (zh) | 用於高電壓應用的增強型半導體結構 | |
| US20090273881A1 (en) | Metal-Insulator-Metal Capacitor | |
| US20090206448A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20140231959A1 (en) | Semiconductor device having storage electrode and manufacturing method thereof | |
| US7732296B2 (en) | Method of fabricating metal-insulator-metal capacitor and metal-insulator-metal capacitor manufactured by the method | |
| KR102631107B1 (ko) | 고 종횡비 보쉬 딥 에칭 | |
| US20050245022A1 (en) | Stacked capacitor array and fabrication method for a stacked capacitor array | |
| TW201535681A (zh) | 電容器、電容儲存節點及其製造方法 | |
| TW202125701A (zh) | 積體電路、半導體結構及形成溝槽電容器的方法 | |
| CN112885833B (zh) | 半导体器件及其制作方法 | |
| US20140240939A1 (en) | Method for producing a microelectronic device | |
| EP3758067B1 (en) | Capacitor and manufacturing method therefor | |
| CN101924074A (zh) | Cmos传感器及其制造方法 | |
| US6946341B2 (en) | Methods for manufacturing storage nodes of stacked capacitors | |
| CN112313797A (zh) | 针对高电压应用而增强的半导体结构 | |
| US6421224B1 (en) | Micro-structure capacitor | |
| TW202219997A (zh) | 包括被具有電隔離阻障的溝槽圍繞的陽極多孔區域的裝置以及相應的方法 | |
| JPH10233494A (ja) | 半導体装置のキャパシタ製造方法 | |
| US20240162280A1 (en) | Electrical device for high-voltage applications | |
| US20080111212A1 (en) | Capacitance structure of a semiconductor device and method for manufacturing the same | |
| US11955568B2 (en) | Trench capacitor structure with hybrid filling layer | |
| CN117577584A (zh) | 一种存储器的制造方法、存储器以及电子设备 | |
| CN115699306A (zh) | 包括3d电容性结构的电子部件 | |
| KR100811250B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR101035589B1 (ko) | 캐패시터 및 그의 제조방법 |