CN117577584A - 一种存储器的制造方法、存储器以及电子设备 - Google Patents
一种存储器的制造方法、存储器以及电子设备 Download PDFInfo
- Publication number
- CN117577584A CN117577584A CN202210941253.3A CN202210941253A CN117577584A CN 117577584 A CN117577584 A CN 117577584A CN 202210941253 A CN202210941253 A CN 202210941253A CN 117577584 A CN117577584 A CN 117577584A
- Authority
- CN
- China
- Prior art keywords
- layer
- memory
- isolation structure
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 150000004767 nitrides Chemical class 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 238000003466 welding Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 7
- -1 polyethylene Polymers 0.000 claims description 6
- 239000004698 Polyethylene Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical group [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 4
- 229920000573 polyethylene Polymers 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 238000000231 atomic layer deposition Methods 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000011787 zinc oxide Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 19
- 230000006870 function Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 229920001903 high density polyethylene Polymers 0.000 description 6
- 239000004700 high-density polyethylene Substances 0.000 description 6
- 239000004793 Polystyrene Substances 0.000 description 3
- 229920002223 polystyrene Polymers 0.000 description 3
- 229920002725 thermoplastic elastomer Polymers 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开一种存储器的制造方法、存储器以及电子设备，涉及存储器制造技术领域，以提供一种可以提高存储器中金属电极的表面积的技术方案。该存储器的制造方法包括以下步骤：提供衬底，衬底具有多个间隔设置的焊接区和隔离区。在衬底上形成层叠设置的多层氧化物层或多层氮化物层。对多层氧化物层或多层氮化物层进行图案化处理，以保留隔离区上形成的多层氧化物层或多层氮化物层，得到隔离结构。形成覆盖隔离结构以及覆盖焊接区的金属层。形成覆盖金属层的多晶硅层；其中，多晶硅层至少填满相邻金属层之间的间隙。依次去除部分多晶硅层以及隔离结构上方的金属层，以露出隔离结构；刻蚀隔离结构，剩余的金属层形成存储器的下电极。
Description
技术领域
本发明涉及存储器制造技术领域，特别是涉及一种存储器的制造方法、存储器以及电子设备。
背景技术
目前，半导体存储器的集成度越来越高，导致其内部的电容器的尺寸越来越小。由于电容器尺寸的减小，电容器的电容值也在减小。电容器的电容值的减小，会导致存储器的刷新等功能产生问题。
电容器的表面积是影响电容器的尺寸的关键因素，且目前大多使用金属作为电容器的电极。而采用金属作为电容器的电极时，金属不易扩大自身的表面积，因此，为了提高存储器刷新等功能，提高金属电极的表面积是亟待解决的问题。
发明内容
基于此，本发明的目的在于提供一种一种存储器的制造方法、存储器以及电子设备，以提供一种可以提高存储器中金属电极的表面积的技术方案。
第一方面，本发明提供了一种存储器的制造方法，应用于柱状存储器中，存储器的制造方法包括以下步骤：
提供衬底，衬底具有多个间隔设置的焊接区和隔离区；
在衬底上形成层叠设置的多层氧化物层或多层氮化物层；
对多层氧化物层或多层氮化物层进行图案化处理，以保留隔离区上形成的多层氧化物层或多层氮化物层，得到隔离结构；
形成覆盖隔离结构以及覆盖焊接区的金属层；
形成覆盖金属层的多晶硅层，其中，多晶硅层至少填满相邻金属层之间的间隙；
依次去除部分多晶硅层以及隔离结构上方的金属层，以露出隔离结构；
刻蚀隔离结构，以形成存储器的下电极；
在下电极的侧面形成诱电体层，且形成在所述隔离区。
与现有技术相比，本发明提供的存储器的制造方法，首先在衬底上形成层叠设置的多层氧化物层或多层氮化物层。然后，对多层氧化物层或多层氮化物层进行图案化处理，保留隔离区上形成的多层氧化物层或多层氮化物层，得到隔离结构。其次，形成覆盖隔离结构以及覆盖焊接区的金属层。由于在形成隔离结构时，对层叠设置的多层氧化物层和多层氮化物层进行了图案化处理，且多层氧化物层中的各层氧化物层，或多层氮化物层中的各层氮化物层的刻蚀速率存在差异，故得到的隔离结构的侧面变得凹凸不平，然后再在隔离结构上形成覆盖隔离结构以及焊接区的金属层时，覆盖在隔离结构侧面的金属层的表面会变得凹凸不平，基于此，可以增加了金属层的表面积。后续利用该金属层作为存储器的下电极时，可以增加存储器下电极的表面积。相对于现有技术，本发明可以增加存储器的电容值，进而可以解决由于电容器的电容值的减小，导致存储器的刷新等功能产生的问题。
第二方面，本发明提供了一种存储器，包括衬底；衬底具有多个间隔设置的焊接区和隔离区。
形成在焊接区上的下电极和多晶硅层；其中，下电极形成在焊接区和多晶硅层之间。
形成在下电极侧面的诱电体层；其中，诱电体层形成在隔离区。
第三方面，本发明提供了一种电子设备，包括上述存储器。
第二方面和第三发面的有益效果，与第一方面的任一可能的实现方式提供的存储器的制造方法的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了本发明实施例提供的一种衬底的结构示意图；
图2(a)示出了本发明实施例提供的一种在衬底上形成层叠设置的多层氧化物层的结构示意图；
图2(b)示出了本发明实施例提供的一种在衬底上形成层叠设置的多层氮化物层的结构示意图；
图3示出了本发明实施例提供的一种对多层氧化物层或多层氮化物层进行图案化处理后，得到隔离结构的示意图；
图4示出了本发明实施例提供的一种隔离结构侧壁的结构示意图；
图5示出了本发明实施例提供的一种在隔离结构和焊接区上形成金属层后的结构示意图；
图6示出了本发明实施例提供的一种在金属层上形成了多晶硅层的结构示意图；
图7示出了本发明实施例提供的一种去除部分多晶硅层以及隔离结构上方的金属层，露出隔离结构后的结构示意图；
图8示出了本发明实施例提供的一种对隔离结构进行刻蚀，得到存储器的下电极的结构示意图；
图9示出了本发明实施例提供的一种在下电极的侧面形成诱电体层的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
在附图中示出本发明实施例的各种示意图，这些图并非按比例绘制。其中，为了清楚明白的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
此外，本发明中，“上”、“下”等方位术语是相对于附图中的部件示意置放的方位来定义，应当能理解到，这些方向性术语是相对概念，它们用于相对的描述和澄清，其可以根据附图中部件所放置的方位变化而相应地发生变化。
在本发明中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以是通过中间媒介间接相连。
目前，半导体存储器的集成度越来越高，导致其内部的电容器的尺寸越来越小。由于电容器尺寸的减小，电容器的电容值也在减小。电容器的电容值的减小，会导致存储器的刷新等功能产生问题。
电容器的表面积是影响电容器的尺寸的关键因素，且目前大多使用金属作为电容器的电极。而采用金属作为电容器的电极时，金属不易扩大自身的表面积，因此，为了提高存储器刷新等功能，提高金属电极的表面积是亟待解决的问题。
基于此，本发明实施例公开了一种存储器的制造方法。该方法包括：
提供衬底，该衬底具有多个间隔设置的焊接区和隔离区。
图1示出了本发明实施例提供的一种衬底的结构示意图。可以看出，该衬底包括焊接区101和隔离区102。该焊接区101中形成有着陆焊盘，该着陆焊盘用于与后续形成的电极进行电连接，以保证存储器的功能性。该隔离区用于隔离各个焊接区中形成的着陆焊盘，以实现存储器中不同电极间的电隔离。
在衬底上形成层叠设置的多层氧化物层或多层氮化物层。
其中，上述多层氧化物层可以包括TEOS(酯型热塑弹性体)材料层,BPSG(溴化聚苯乙烯)材料层、PSG(硼磷硅玻璃)材料层和HDP(高密度聚乙烯)层中的至少两层。
作为一种具体的示例，图2(a)示出了本发明实施例提供的一种在衬底上形成层叠设置的多层氧化物层的结构示意图。可以看出，图2(a)示出的层叠设置的多层氧化物层包括多个叠层结构，每个叠层结构包括第一氧化物层201和第二氧化物层202。
参照图2(a)，上述第一氧化物层201可以为TEOS(酯型热塑弹性体)层,BPSG(溴化聚苯乙烯)层、PSG(硼磷硅玻璃)层和HDP(高密度聚乙烯)层中一种，第二氧化物层202也可以为TEOS(酯型热塑弹性体)层,BPSG(溴化聚苯乙烯)层、PSG(硼磷硅玻璃)层和HDP(高密度聚乙烯)层中的一种。值得注意的是，为了使后边形成的隔离结构具有凹凸不平的表面，上述第一氧化物层201和第二氧化物层202为材质不同的氧化物层。
或者，上述多层氮化物层包括Si3N4材料层、SiN材料层和聚乙烯材料层中的至少两种。
作为一种具体的示例，图2(b)示出了本发明实施例提供的一种在衬底上形成层叠设置的多层氮化物层的结构示意图。可以看出，图2(b)示出的层叠设置的多层氮化物层包括多个叠层结构，每个叠层结构包括第一氮化物层203和第二氮化物层204。
参照图2(b)，上述第一氮化物层203可以为Si3N4材料层、SiN材料层和聚乙烯材料层中的至少两层，上述第二氮化物层204可以为Si3N4材料层、SiN材料层和聚乙烯材料层中的至少两层。值得注意的是，为了使后边形成的隔离结构具有凹凸不平的表面，上述第一氮化物层203和第二氮化物层204为材质不同的氮化物层。
对多层氧化物层或多层氮化物层进行图案化处理，以保留隔离区上形成的多层氧化物层或所述多层氮化物层，得到隔离结构。
其中，上述图案化处理包括掩膜、刻蚀等现有工艺，此处不在赘述。根据前述可知，多层氧化物层或多层氮化物层至少包括两种不同材质的膜层，在对多层氧化物层或多层氮化物层进行刻蚀时，由于不同材料间刻蚀速率的差异，会导致多层氧化物层或多层氮化物层的侧壁出现凹凸不平的结构。
作为一种具体的示例，图3示出了本发明实施例提供的一种对多层氧化物层或多层氮化物层进行图案化处理后，得到隔离结构的示意图。图4示出了一种隔离结构侧壁的结构示意图。可以看出，图案化后的多层氧化物层或多层氮化物层的侧壁出现凹凸不平的结构。
值得注意的是，在衬底上形成层叠设置的多层氧化物层时，可以采用沉积工艺。在衬底上形成层叠设置的多层氮化物层时，可以采用原子层沉积法或气相沉积法。
在得到上述隔离结构之后，形成覆盖所述隔离结构以及覆盖所述焊接区的金属层。
图5示出了本发明实施例提供的一种在隔离结构和焊接区上形成金属层后的结构示意图。参照图5，在形成隔离结构301后，在隔离结构301以及焊接区102上形成覆盖隔离结构301以及焊接区102的金属层401。可以理解，当隔离结构301的侧壁302具有如图4所述的凹凸不平的结构时，在隔离结构301的侧壁上形成的金属层401也同样具有凹凸不平的结构。基于此，可以增加了金属层的表面积。后续利用该金属层作为存储器的下电极时，可以增加存储器下电极的表面积。相对于现有技术，本发明可以增加存储器的电容值，进而可以解决由于电容器的电容值的减小，导致存储器的刷新等功能产生的问题。
示例性的，上述金属层可以为氮化钛层。
形成覆盖金属层的多晶硅层，其中，多晶硅层至少填满相邻金属层之间的间隙。
图6示出了本发明实施例提供的一种在金属层上形成了多晶硅层的结构示意图。其中多晶硅层为501，可以看出，该多晶硅层501形成在金属层401上以及相邻金属层401之间的间隙中。
依次去除部分多晶硅层以及隔离结构上方的金属层，以露出隔离结构。
图7示出了本发明实施例提供的一种去除部分多晶硅层以及隔离结构上方的金属层，露出隔离结构后的结构示意图。
参照图7，本发明实施例利用化学机械抛光工艺依次对多晶硅层501和金属层401的表面进行处理，以露出所述隔离结构301。
接下来，对隔离结构进行刻蚀，剩余的金属层形成存储器的下电极。
图8示出了本发明实施例提供的一种对隔离结构进行刻蚀，得到存储器的下电极的结构示意图。参照图8，为了对隔离结构进行更彻底的刻蚀，首先对隔离结构进行干法刻蚀，以去除大部分的隔离结构，然后再采用湿法刻蚀，去除残留在金属层侧壁上的隔离结构，以露出形成在隔离结构侧壁上的金属层401，剩余的金属层401形成存储器的下电极。
在下电极的侧面形成诱电体层，且所述诱电体层形成在所述隔离区。
图9示出了本发明实施例提供的一种在下电极的侧面形成诱电体层的结构示意图，该诱电体层的材质可以为高K材料。例如：氧化锌或氧化铝。
本发明实施例还公开了一种存储器，存储器包括：衬底；衬底具有多个间隔设置的焊接区和隔离区。形成在焊接区上的下电极和多晶硅层；其中，下电极形成在焊接区和所述多晶硅层之间。形成在下电极侧面的诱电体层；其中，诱电体层形成在所述隔离区。
由于本发明实施例提供的存储器由上述存储器的制造方法，故该存储器中的金属层增加了金属层的表面积。后续利用该金属层作为存储器的下电极时，可以增加存储器下电极的表面积。相对于现有技术，本发明实施例中的存储器可以增加存储器的电容值，进而可以解决由于电容器的电容值的减小，导致存储器的刷新等功能产生的问题。
本发明实施例还提供了一种电子设备，包括上述存储器。
本发明实施例中，电子设备的有益效果与存储器的制造方法的有益效果相同，此处不做赘述。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种存储器的制造方法，其特征在于，所述存储器的制造方法包括以下步骤：
提供衬底，所述衬底具有多个间隔设置的焊接区和隔离区；
在所述衬底上形成层叠设置的多层氧化物层或多层氮化物层；
对所述多层氧化物层或所述多层氮化物层进行图案化处理，以保留所述隔离区上形成的所述多层氧化物层或所述多层氮化物层，得到隔离结构；
形成覆盖所述隔离结构以及覆盖所述焊接区的金属层；
形成覆盖所述金属层的多晶硅层；其中，所述多晶硅层至少填满相邻所述金属层之间的间隙；
依次去除部分所述多晶硅层以及所述隔离结构上方的金属层，以露出所述隔离结构；
刻蚀所述隔离结构，剩余的金属层形成所述存储器的下电极；
在所述下电极的侧面形成诱电体层，且所述诱电体层形成在所述隔离区。
2.根据权利要求1所述的存储器的制造方法，其特征在于，所述在所述衬底上形成层叠设置的多层氧化物层包括：
在所述衬底上利用沉积工艺形成多层氧化物层；
所述多层氧化物层包括TEOS材料层,BPSG材料层、PSG材料层和HDP材料层中的至少两层。
3.根据权利要求1所述的存储器的制造方法，其特征在于，所述在所述衬底上形成层叠设置的多层氮化物层包括：
采用原子层沉积法或气相沉积法在所述衬底上形成多层氮化物层；
所述多层氮化物层包括Si 3N4材料层、SiN材料层和聚乙烯材料层中的至少两层。
4.根据权利要求1-3任一项所述的存储器的制造方法，其特征在于，所述焊接区中形成有着陆焊盘，所述金属层与所述着陆焊盘电接触。
5.根据权利要求1-3任一项所述的存储器的制造方法，其特征在于，所述依次去除部分所述多晶硅层以及所述隔离结构上方的金属层，以露出所述隔离结构包括：
采用化学机械抛光工艺依次对所述多晶硅层和金属层的表面进行处理，以露出所述隔离结构。
6.根据权利要求1-3任一项所述的存储器的制造方法，其特征在于，所述刻蚀所述隔离结构，剩余的金属层形成所述存储器的下电极包括：
依次采用干法刻蚀和湿法刻蚀对所述隔离结构进行刻蚀处理，以露出所述金属层，形成所述存储器的下电极。
7.根据权利要求1-3任一项所述的存储器的制造方法，其特征在于，所述诱电体层为氧化锌层或氧化铝层。
8.根据权利要求1-3任一项所述的存储器的制造方法，其特征在于，所述金属层为氮化钛层。
9.一种存储器，其特征在于，所述存储器包括：衬底；所述衬底具有多个间隔设置的焊接区和隔离区；
形成在所述焊接区上的下电极和多晶硅层；其中，所述下电极形成在所述焊接区和所述多晶硅层之间；
形成在所述下电极侧面的诱电体层；其中，所述诱电体层形成在所述隔离区。
10.一种电子设备，其特征在于，所述电子设备包括权利要求9所述的存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210941253.3A CN117577584A (zh) | 2022-08-05 | 2022-08-05 | 一种存储器的制造方法、存储器以及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210941253.3A CN117577584A (zh) | 2022-08-05 | 2022-08-05 | 一种存储器的制造方法、存储器以及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117577584A true CN117577584A (zh) | 2024-02-20 |
Family
ID=89861185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210941253.3A Pending CN117577584A (zh) | 2022-08-05 | 2022-08-05 | 一种存储器的制造方法、存储器以及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117577584A (zh) |
-
2022
- 2022-08-05 CN CN202210941253.3A patent/CN117577584A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319560B1 (ko) | 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법 | |
| US7943476B2 (en) | Stack capacitor in semiconductor device and method for fabricating the same including one electrode with greater surface area | |
| US6787839B2 (en) | Capacitor structure | |
| US7307000B2 (en) | Method of fabricating a capacitor for a semiconductor device | |
| KR0126799B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR20040024443A (ko) | 캐패시터를 구비한 반도체 장치 | |
| US20120025390A1 (en) | Semiconductor device and method for fabricating the same | |
| CN117577584A (zh) | 一种存储器的制造方法、存储器以及电子设备 | |
| KR20080088987A (ko) | 반도체 소자의 절연막 평탄화 방법 | |
| CN114758989A (zh) | 电容阵列结构及其制备方法、半导体结构 | |
| US7528431B2 (en) | Semiconductor device having isolation pattern in interlayer insulating layer between capacitor contact plugs and methods of fabricating the same | |
| US7018903B2 (en) | Method of forming semiconductor device with capacitor | |
| JP3976288B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI602309B (zh) | 電容器結構及其製造方法 | |
| KR100954909B1 (ko) | Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법 | |
| KR19980079409A (ko) | 반도체 장치 및 그의 제조방법 | |
| US6552379B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100688491B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| CN113764579B (zh) | 电容器结构及其制作方法、存储器 | |
| KR100445059B1 (ko) | 반도체장치의캐패시터제조방법 | |
| KR100678298B1 (ko) | 트랜치 구조의 금속-절연체-금속 커패시터 제조 방법 | |
| KR100876880B1 (ko) | 실린더형 캐패시터 형성방법 | |
| KR20060000485A (ko) | 반도체 캐패시터의 스토리지 노드 전극 형성방법 | |
| KR100266020B1 (ko) | 캐패시터및그의형성방법 | |
| US20020072190A1 (en) | Method of fabricating a cylinder capacitor having a reverse electrode structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |