TWI827747B - 形成加蓋金屬化通孔之方法 - Google Patents

形成加蓋金屬化通孔之方法 Download PDF

Info

Publication number
TWI827747B
TWI827747B TW108143880A TW108143880A TWI827747B TW I827747 B TWI827747 B TW I827747B TW 108143880 A TW108143880 A TW 108143880A TW 108143880 A TW108143880 A TW 108143880A TW I827747 B TWI827747 B TW I827747B
Authority
TW
Taiwan
Prior art keywords
metal
conductive material
wafer
capping layer
alloy
Prior art date
Application number
TW108143880A
Other languages
English (en)
Other versions
TW202037757A (zh
Inventor
納法內塔克里希南 蘇貝元
威廉理查 楚納
Original Assignee
美商康寧公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商康寧公司 filed Critical 美商康寧公司
Publication of TW202037757A publication Critical patent/TW202037757A/zh
Application granted granted Critical
Publication of TWI827747B publication Critical patent/TWI827747B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials Engineering (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

一種形成一製品之方法，包括：將一傳導材料插入一晶圓之一通孔內，其中該傳導材料包含一第一合金，該第一合金包含一第一金屬及一第二金屬；以及使該傳導材料與包含一第三金屬之離子的一溶液接觸，其中該第三金屬之該等離子電蝕地置換來自該第一合金的該第二金屬之一部分以與該第一金屬形成一第二合金。

Description

形成加蓋金屬化通孔之方法
本申請案主張2018年12月6日申請之美國臨時申請案第62/776101號之優先權權益，該美國臨時申請案之內容為基礎且以引用方式整體併入本文。
本揭示案係關於製品中之通孔，且更具體而言，係關於貫穿製品的金屬化通孔，該等金屬化通孔包括蓋。
貫穿孔連接致能基於薄矽通孔(thin silicon via; TSV)及薄玻璃通孔(thin glass via; TGV)之技術，該等基於薄矽通孔及薄玻璃通孔之技術提供高封裝密度、縮減訊號路徑、寬訊號頻寬、較低封裝成本及小型化系統。可利用於使通孔充滿銅的習知製程包括糊劑填充製程及電鍍製程。
已做出各種努力以使通孔充滿銅以確保用於封裝之氣密性且切換相關應用。除在銅通孔之形成中存在挑戰之外，填充銅的TGV具有銅與玻璃之間的熱膨脹係數(coefficient of thermal expansion; CTE)失配，從而導致不良的可靠性。此外，銅至矽及玻璃之黏附力為低的，此可降低TGV之可靠性。
根據本揭示案之至少一個特徵，一種形成製品之方法，包括：將傳導材料插入晶圓之通孔內，其中該傳導材料包含第一合金，該第一合金包含第一金屬及第二金屬；以及使該傳導材料與包含第三金屬之離子的溶液接觸，其中該第三金屬之該等離子電蝕地置換來自該第一合金的該第二金屬之一部分以與該第一金屬形成一第二合金。
根據本揭示案之另一特徵，一種形成製品之方法，包括：將導電材料插入晶圓之通孔內，其中該導電材料包含第一合金，該第一合金包含第一金屬及第二金屬；將包含第三金屬之離子的溶液施加至該傳導材料；以及使該第一合金之一部分與該第三金屬之該等離子中之一部分電蝕地交換以形成蓋層，該蓋層包含與該傳導材料接觸的第二合金，其中該第三金屬之標準還原電位比該第二金屬之該標準還原電位大至少0.15 V。
根據本揭示案之另一特徵，一種形成製品之方法，包括：形成自玻璃晶圓之表面延伸至該玻璃晶圓之主體中的通孔；將包含In及第二金屬的導電材料插入該通孔內；將包含第三金屬之離子的溶液施加至該晶圓之該表面及該導電材料；以及使該第三金屬之該等離子中之一部分與該導電材料之一部分電蝕地交換以形成與該導電材料接觸的蓋層，該蓋層靠近該晶圓之該表面密封該通孔，其中該導電材料之一部分與該第三金屬之間的該交換之電池電位為約0.3 V或更大。
熟習此項技術者將藉由參考以下說明書、申請專利範圍及所附圖式進一步理解且瞭解本揭示案之此等及其他特徵、優點及目的。
本發明之額外特徵及優點將在以下詳細描述中加以闡述，且對於熟習此項技術者而言將為自該描述顯而易見的，或藉由實踐如以下描述，以及申請專利範圍及所附圖式中所描述的本發明認識。
如本文所使用，術語「及/或」當使用在二或更多個項目之列表中時，意味可單獨使用所列項目中之任何一個或可使用所列項目中之二或更多個之任何組合。例如，若組成物經描述為含有組件A、B及/或C，則組成物可含有單獨A；單獨B；單獨C；組合的A及B；組合的A及C；組合的B及C；或組合的A、B及C。
在此文件中，關係術語諸如第一及第二、頂部及底部等等僅用來將一個實體或動作與另一實體或動作區分開，而不一定要求或暗示此類實體或動作之間的任何實際此關係或順序。
此項技術中之一般技術者將理解，所描述揭示內容之構造，及其他組件不限於任何特定材料。本文所揭示的本揭示案之其他示範性實施例可由各種材料形成，除非本文另有描述。
出於本揭示案之目的，術語「耦接」(以其所有形式：耦接(couple、coupling、coupled等))大體意味兩個組件(電氣的或機械的)直接或間接至彼此之接合。此接合可為本質上靜止的或本質上可移動的。此接合可以兩個組件(電氣的或機械的)及彼此或與兩個組件整體地形成為單個單式主體的任何額外中間構件達成。此接合可為本質上永久的，或可為本質上可移除的或可釋放的，除非另有說明。
如本文所使用，術語「約」意味量、大小、配方、參數其他數量及特性並非且無須為精確的，但可根據需要為近似的及/或較大的或較小的，從而反映容差、換算因數、捨入或量測誤差等等，及熟習此項技術者已知的其他因數。當術語「約」使用在描述範圍之值或端點中時，本揭示案應理解為包括所涉及的特定值或端點。無論說明書中之範圍之數值或端點是否敘述「約」，範圍之數值或端點意欲包括兩個實施例：藉由「約」修飾的一個及未藉由「約」修飾的一個。將進一步理解，範圍中之每一個之端點為相對於另一端點，及獨立於另一端點而為有效的。
如本文所使用的術語「實質的」、「實質上」及其變化意欲註解所描述特徵等於或近似等於一值或描述。例如，「實質上平面的」表面意欲指示為平面的或近似平面的表面。此外，「實質上」意欲指示兩個值為相等或近似相等的。在一些實施例中，「實質上」可指示在彼此之約10%內的值。
現參考第1圖，所描繪的是製品10，該製品包括晶圓14，該晶圓具有主體18，該主體限定第一表面22及第二表面26。晶圓14限定通孔30，該通孔具有通孔表面34，該通孔表面貫穿主體18在第一表面22與第二表面26之間延伸。晶圓14限定第一表面22處的第一入口32A及第二表面26處的第二入口32B。傳導材料38定位在通孔30內且構成自第一合金。通孔30可藉由靠近第一表面22的定位在傳導材料38之頂部上的第一蓋層42且藉由定位在傳導材料38以下且靠近第二表面26的第二蓋層46加蓋。第一蓋層42及第二蓋層46可由第二合金形成。
晶圓14具有主體18，該主體限定第一表面22及第二表面26。將理解，晶圓14及/或主體18可進一步限定沿其邊緣定位的一或多個次要表面。晶圓14可為實質上平面薄片，然而製品10之其他實例可利用彎曲或以其他方式成形或造型的晶圓14。此外，晶圓14可在不脫離本文所提供之教示的情況下跨於晶圓14在厚度、寬度及/或長度方面變化。
根據各種實例，晶圓14可構成自電氣絕緣材料。例如，晶圓14可構成自玻璃材料、玻璃-陶瓷材料、陶瓷材料、矽基半導體材料、矽、聚合物材料及/或其組合。晶圓14之基於玻璃之實例可包括鈉鈣玻璃、浮法玻璃、氟化玻璃、鋁矽玻璃、磷酸鹽玻璃、硼玻璃、硼矽玻璃、硫屬玻璃、氧化鋁、具有氧化表面之矽、鹼性鋁矽玻璃、含鹼硼矽玻璃、鹼性鋁硼矽酸鹽玻璃及/或其組合。在晶圓14之玻璃實例中，晶圓14可為強化的或強的。例如，晶圓14之玻璃實例可經熱回火(例如，對於強晶圓14)或具有離子交換區域(例如，對於強化晶圓14)。此外，晶圓14可包括藍寶石材料。在晶圓14之陶瓷實例中，晶圓14可至少部分地構成自氧化鋁、氧化鈹、氧化鈰、鋯土氧化物、基於鋇之陶瓷(例如，BaTiO3 )及/或其組合。此外，晶圓14之陶瓷實例可包括非氧化物陶瓷諸如碳化物、硼化物、氮化物及矽化物。在晶圓14之聚合物實例中，晶圓14可至少部分地構成自熱塑性塑膠包括聚苯乙烯(polystyrene; PS) (包括苯乙烯共聚物及摻合物)、聚碳酸酯(polycarbonate; PC) (包括共聚物及摻合物)、聚酯(包括共聚物及摻合物，包括聚對苯二甲酸乙二醇酯及聚對苯二甲酸乙二醇酯共聚物)、聚烯烴(polyolefins; PO)及環狀聚烯烴(環狀-PO)、聚氯乙烯(polyvinylchloride; PVC)、丙烯酸聚合物包括聚甲基丙烯酸甲酯(polymethyl methacrylate; PMMA) (包括共聚物及摻合物)、熱塑性聚氨酯(thermoplastic urethanes; TPU)、聚醚醯亞胺(polyetherimide; PEI)及此等聚合物彼此之摻合物。其他示範性聚合物包括環氧樹脂、苯乙烯樹脂、酚醛樹脂、三聚氰胺樹脂、聚矽氧樹脂及/或其組合。
晶圓14可為實質上半透明的、清澈的、透明的及/或無光散射。例如，晶圓14可為對於具有在約100奈米與約1,200奈米之間的範圍內，或在約250奈米至約1,100奈米之範圍內的波長之光光學透明的。在一些實例中，穿過晶圓14的光之透射可取決於光之波長。例如，晶圓14可為在可見光波長帶(例如，自約400 nm波長至約700 nm波長)上光學不透明的或半透明的，而在非可見光波長處為實質上或完全透射的，或反之亦然。
根據各種實例，晶圓14可具有範圍自約50 μm至約5 mm的厚度(亦即，在自第一表面22量測至第二表面26時)。晶圓14之示範性厚度範圍自約1 μm至約1000 μm，或自約100 μm至約1000 μm或自約100 μm至約500 μm。例如，晶圓14可具有約1 μm、約5 μm、約10 μm、約20 μm、約30 μm、約40 μm、約50 μm、約60 μm、約70 μm、約80 μm、約90 μm、約100 μm、約200 μm、約300 μm、約400 μm、約500 μm、約600 μm、約700 μm、約800 μm、約900 μm、約1000 μm、約2000 μm、約3000 μm、約4000 μm或約5000 μm或其間的任何及所有值及範圍之厚度。另外或替代地，出於美學及/或功能原因，晶圓14之厚度可沿著其尺寸中之一或多個變化。例如，與晶圓14之較中心區域相比，晶圓14之邊緣可更厚，或反之亦然。晶圓14之長度、寬度及厚度尺寸亦可根據製品10之應用或使用變化。
晶圓14之主體18限定或包括通孔30。晶圓14可限定單個通孔30或可限定複數個通孔30。通孔30可在晶圓14周圍限定在預定位置處且/或可隨機地定位。例如，通孔30可形成圖案、標記及/或本文。根據各種實例，通孔30之圖案可對應於電路或晶片。通孔30及/或主體18限定通孔表面34，該等通孔表面在通孔30周圍延伸。通孔30可具有不規則的、圓形、卵形、三角形、正方形、矩形，或較高階多邊形橫截面形狀。將理解，通孔30可在不脫離本文所提供之教示的情況下具有彼此不同的橫截面形狀。因為通孔30延伸穿過晶圓14之主體18，所以通孔30可具有與主體18之厚度相同的長度。換言之，通孔30可具有約1 μm、約5 μm、約10 μm、約20 μm、約30 μm、約40 μm、約50 μm、約60 μm、約70 μm、約80 μm、約90 μm、約100 μm、約200 μm、約300 μm、約400 μm、約500 μm、約600 μm、約700 μm、約800 μm、約900 μm、約1000 μm、約2000 μm、約3000 μm、約4000 μm或約5000 μm之長度。將理解，在晶圓14之厚度隨位置變化的實例中，通孔30亦可改變長度，使得不同的通孔30具有不同的長度。將理解，通孔30之長度係沿著通孔30之中心線軸線量測，使得長度為通孔30之軸向長度。
通孔30之橫截面中的直徑或最長長度尺寸可為自約1 μm至約300 μm，或自約5 μm至約200 μm，或自約10 μm至約100 μm。例如，通孔30可具有約10 μm、約20 μm、約30 μm、約40 μm、約50 μm、約60 μm、約70 μm、約80 μm、約90 μm或約99 μm之直徑。將理解，通孔30之直徑可跨於通孔30之長度而變化。換言之，通孔30中之一或多個可為漸縮的。將理解，通孔30可具有相較於彼此的不同直徑或不同漸縮程度。
通孔30可具有自約1:1至約30:1，或自約2:1至約20:1，或自約3:1至約15:1之縱橫比(例如，表達為通孔30之長度與通孔30之寬度之間的比例關係)。例如，通孔30可具有約1:1或更大、約2:1或更大、約3:1或更大、約4:1或更大、約5:1或更大、約6:1或更大、約7:1或更大、約8:1或更大、約9:1或更大、約10:1或更大、約11:1或更大、約12:1或更大、約13:1或更大、約14:1或更大、約15:1或更大、約16:1或更大、約17:1或更大、約18:1或更大、約19:1或更大、約20:1或更大及其間的任何及所有值之縱橫比。將理解，通孔30之縱橫比可彼此不同，或通孔30之縱橫比可為相同的。
根據各種實例，通孔30中之一或多個可在第一表面22與第二表面26之間以一角度形成。換言之，通孔30之中心線軸線可並非正交於第一表面22及第二表面26。在此類實例中，通孔30之中心線軸線可相對於第一表面22及第二表面26之正交軸線成自約0°至約40°之角度。將理解，通孔30之角度可彼此不同或可為相同的。
通孔30可採取各種橫截面形狀。例如，通孔30中之一或多個可自一個末端至另一末端漸縮(例如，靠近第一表面22的通孔30之直徑可大於靠近第二表面26的通孔30之直徑)，為沙漏形(亦即，通孔30可朝著位於晶圓14之主體18內的最小直徑漸縮)、其他形狀及/或其組合。
如以上所解釋，傳導材料38定位在晶圓14之通孔30內。根據各種實例，傳導材料38與通孔30之通孔表面34直接接觸。如本文所使用，術語「直接接觸」意味通孔表面34及傳導材料38在無設置在其間的介入層的情況下彼此接觸。傳導材料38可與通孔表面34之一部分、大多數、實質上全部或全部接觸。例如，傳導材料38可與通孔表面34之約5%，或約10%，或約15%，或約20%，或約25%，或約30%，或約35%，或約40%，或約45%，或約50%，或約55%，或約60%，或約65%，或約70%，或約75%，或約80%，或約85%，或約90%，或約95%，或約96%，或約97%，或約98%，或約99%接觸。將理解，設想給定值之間的任何及所有值及範圍。
傳導材料38可延伸通孔30之軸向長度之一部分、大多數、實質上全部或全部。換言之，傳導材料38可延伸第一表面22與第二表面26之間的距離，並且第一蓋層42及/或第二蓋層46填充剩餘距離。例如，傳導材料38可延伸通孔30之軸向長度之軸向長度之約5%，或約10%，或約15%，或約20%，或約25%，或約30%，或約35%，或約40%，或約45%，或約50%，或約55%，或約60%，或約65%，或約70%，或約75%，或約80%，或約85%，或約90%，或約95%，或約96%，或約97%，或約98%，或約99%。將理解，設想給定值之間的任何及所有值及範圍。
傳導材料38可填充通孔30之體積之一部分、大多數、實質上全部或全部。換言之，傳導材料38可填充通孔30之第一體積，並且第一蓋層42及/或第二蓋層46填充通孔30之剩餘體積。例如，傳導材料38可填填充通孔30之體積之約5%，或約10%，或約15%，或約20%，或約25%，或約30%，或約35%，或約40%，或約45%，或約50%，或約55%，或約60%，或約65%，或約70%，或約75%，或約80%，或約85%，或約90%，或約95%，或約96%，或約97%，或約98%，或約99%。將理解，設想給定值之間的任何及所有值及範圍。
傳導材料38構成自第一合金。根據各種實例，傳導材料可為導電的及/或導熱的。第一合金可包括第一金屬及第二金屬。傳導材料之第一合金可包括In、Zn、Hf、Zr、Sn、Bi、Ag、Fe、Cr、Pb、Sb、Ti、Si、Cu、稀土元素(例如，Ce、La及Lu)、其他元素及/或其組合。第一合金可以約10莫耳%或更大，約15莫耳%或更大，或約20莫耳%或更大，或約25莫耳%或更大，或約30莫耳%或更大，或約35莫耳%或更大，或約40莫耳%或更大，或約45莫耳%或更大，或約50莫耳%或更大，或約55莫耳%或更大，或約60莫耳%或更大，或約65莫耳%或更大，或約70莫耳%或更大，或約75莫耳%或更大，或約80莫耳%或更大，或約85莫耳%或更大，或約90莫耳%或更大，或約95莫耳%或更大或給定值之間的任何及所有值及範圍之量包括In、Zn、Hf、Zr、Sn、Bi、Ag、Fe、Cr、Pb、Sb、Ti、Si及/或Cu中之任何一者。此外，第一合金可以約50莫耳%或更少，或約45莫耳%或更少，或約40莫耳%或更少，或約35莫耳%或更少，或約30莫耳%或更少，或約25莫耳%或更少，或約20莫耳%或更少，或約15莫耳%或更少，或約10莫耳%或更少，或約9莫耳%或更少，或約8莫耳%或更少，或約7莫耳%或更少，或約6莫耳%或更少，或約5莫耳%或更少，或約4莫耳%或更少，或約3莫耳%或更少，或約2莫耳%或更少，或約1莫耳%或更少或其間的任何及所有值及範圍之量包括In、Zn、Hf、Zr、Sn、Bi、Ag、Fe、Cr、Pb、Sb、Ti、Si及/或Cu中之任一者。第一合金之第一金屬可包括In及W中之至少一者，而第一合金之第二金屬可包括Zn、Sn、Bi、Pb、Fe及Mn中之至少一者。
將理解，一或多個通孔30中之傳導材料38可具有不同組成物而不脫離本文所提供之教示。例如，充滿傳導材料38的通孔30之第一子集可具有相較於充滿傳導材料38的通孔30之第二子集的不同組成物。此外，充滿傳導材料38的通孔30中之一或多個之組成物可跨於通孔30之長度而改變。例如，充滿傳導材料38的一或多個通孔30可具有靠近第一表面22的第一組成物及靠近第二表面26的不同於第一組成物的第二組成物。
根據各種實例，傳導材料38之第一合金可包括In及/或W。傳導材料38中之In及/或W之使用可為有利的，因為In及W與晶圓14之材料(例如，玻璃)強有力地結合。換言之，第一金屬化學結合(例如，共價地)至晶圓14。此外，如以下將更詳細地解釋，傳導材料38之形成/安置/插入期間的晶圓14之音波處理可在通孔表面34上產生OH分子，該等OH分子與傳導材料38之成分反應，藉此與晶圓14形成較緊密結合。此特徵在促進通孔表面34上的習知黏附及/或障壁層之移除方面可為有利的。換言之，傳導材料38可在無介入黏附及/或障壁層的情況下與通孔表面34直接接觸。
傳導材料38、第一蓋層42及第二蓋層46可各自具有熔化溫度。用於傳導材料38之熔化溫度在本文中稱為材料熔化溫度，且用於第一蓋層42及/或第二蓋層46之熔化溫度在本文中稱為蓋熔化溫度。將理解，材料熔化溫度亦為第一合金之熔化溫度。如本文所使用，術語「熔化溫度」係指材料之組成物之一部分或全部開始自固態轉換至液態所在的點，且涵蓋純材料轉換至液體所在的溫度以及合金或材料之組合展現自固體至液體之某一程度的轉換所在的溫度兩者。在合金式實例中，熔化溫度為傳導材料38、第一蓋層42及/或第二蓋層46之一部分開始熔化而其他部分保持固體所在的固相線溫度。在純實例中，熔化溫度為傳導材料38、第一蓋層42及/或第二蓋層46中之實質上全部將開始熔化所在的溫度。
傳導材料38之材料熔化溫度可為約80℃，或約90℃，或約100℃，或約110℃，或約120℃，或約130℃，或約140℃，或約150℃，或約160℃，或約170℃，或約180℃，或約190℃，或約200℃，或約210℃，或約220℃，或約230℃，或約240℃，或約250℃，或約260℃，或約270℃，或約280℃，或約290℃，或約300℃，或約310℃，或約320℃，或約330℃，或約340℃，或約350℃或給定值之間的任何及所有值及範圍。例如，傳導材料38之材料熔化溫度可為自約80℃至約220℃，或自約100℃至約350℃，或自約100℃至約300℃，或自約100℃至約200℃，或自約100℃至約180℃，或自約100℃至約160℃，或自約100℃至約150℃。
根據各種實例，第一蓋層42及第二蓋層46經配置來密封通孔30之相對末端。換言之，第一蓋層42及第二蓋層46經配置來密封通孔30之各別第一入口32A及第二入口32B。如本文所使用，術語「密封」係指具有傳導材料38當在材料熔化溫度處或以上時不自通孔30自由地流動的充分強度及厄米矩陣性的第一蓋層42及/或第二蓋層46至晶圓14 (亦即，通孔表面34、第一表面22及/或第二表面26)之黏附。例如，第一蓋層42經配置來靠近第一表面22密封通孔30之第一入口32A，且第二蓋層46經配置來靠近第二表面26密封通孔30之第二入口32B。根據各種實例，第一蓋層42及/或第二蓋層46與傳導材料38接觸。例如，第一蓋層42及/或第二蓋層46可與傳導材料38整體地形成或直接形成在傳導材料38上。
第一蓋層42及/或第二蓋層46可延伸至通孔30中或可定位在通孔30上方。例如，在傳導材料38並未完全填充通孔30 (例如，傳導材料38之頂部或底部表面並不與晶圓14之第一表面22或第二表面26平齊)的情況下，第一蓋層42及/或第二蓋層46可延伸至通孔30中。在此實例中，第一蓋層42及/或第二蓋層46可與通孔表面34接觸，使得密封通孔30。第一蓋層42及/或第二蓋層46可延伸至晶圓14之第一表面22及/或第二表面26上，且第一蓋層42及/或第二蓋層46延伸至通孔30中的程度為厚度。
第一蓋層42及/或第二蓋層46可具有約0.1μm，或約0.2μm，或約0.3μm，或約0.4μm，或約0.5μm，或約0.6μm，或約0.7μm，或約0.8μm，或約0.9μm，或約1.0μm，或約2.0μm，或約3.0μm，或約4.0μm，或約5.0μm，或約6.0μm，或約7.0μm，或約8.0μm，或約9.0μm，或約10μm，或約15μm，或約20μm，或約50μm或給定值之間的任何及所有值及範圍之厚度。例如，第一蓋層42及第二蓋層46中之至少一個可具有自約0.1μm至約20μm，或自約0.1μm至約10μm，或自約0.1μm至約9μm，或自約0.1μm至約8μm，或自約0.1μm至約7μm，或自約0.1μm至約6μm，或自約0.1μm至約5μm，或自約0.1μm至約4μm，或自約0.1μm至約3μm，或自約0.1μm至約2μm，或自約0.1μm至約1μm之厚度。此外，第一蓋層42及/或第二蓋層46可在通孔30中自通孔30之入口(例如，第一入口32A或第二入口32B)延伸至約20μm或更少，或約10μm或更少，或約5μm或更少或約1μm或更少之深度。
如以下將更詳細解釋，第一蓋層42及/或第二蓋層46之第二合金可至少部分地藉由具有傳導材料38之第一合金之第一金屬及第二金屬的溶液中之第三金屬之離子之電蝕置換形成。因而，第一蓋層42及/或第二蓋層46之厚度經量測為第一蓋層42及/或第二蓋層46之最外點與傳導材料38與第一蓋層42或第二蓋層46之間的界面點之間的最大距離，在該界面點處，第一蓋層42及/或第二蓋層46之第二合金之主要成分(例如，Cu)達到與傳導材料38之第一合金中之主要成分之濃度相同的濃度。
如以上所解釋，第一蓋層42及/或第二蓋層46可由第二合金形成。例如，第一蓋層42及/或第二蓋層46之第二合金可包括Cu、Ag、Au、Co、Pt、Ni、Pd、Cr、其他金屬及/或其組合中之至少一者。在此實例中，第一蓋層42及/或第二蓋層46之第二合金可以約10莫耳%或更大，或約15莫耳%或更大，或約20莫耳%或更大，或約25莫耳%或更大，或約30莫耳%或更大，或約35莫耳%或更大，或約40莫耳%或更大，或約45莫耳%或更大，或約50莫耳%或更大，或約55莫耳%或更大，或約60莫耳%或更大，或約65莫耳%或更大，或約70莫耳%或更大，或約75莫耳%或更大，或約80莫耳%或更大，或約85莫耳%或更大，或約90莫耳%或更大，或約95莫耳%或更大，或約96莫耳%或更大，或約97莫耳%或更大，或約98莫耳%或更大，或約99莫耳%或更大或給定值之間的任何及所有值及範圍之量包括Cu、Ag、Au、Co、Pt、Ni、Pd及/或Cr中之任一者。此外，第一蓋層42及/或第二蓋層46之第二合金可以約50莫耳%或更少，或約45莫耳%或更少，或約40莫耳%或更少，或約35莫耳%或更少，或約30莫耳%或更少，或約25莫耳%或更少，或約20莫耳%或更少，或約15莫耳%或更少，或約10莫耳%或更少，或約9莫耳%或更少，或約8莫耳%或更少，或約7莫耳%或更少，或約6莫耳%或更少，或約5莫耳%或更少，或約4莫耳%或更少，或約3莫耳%或更少，或約2莫耳%或更少，或約1莫耳%或更少或其間的任何及所有值及範圍之量包括Cu、Ag、Au、Co、Pt、Ni、Pd及/或Cr中之任一者。
根據各種實例，第一蓋層42及/或第二蓋層46之第二合金包括不同於傳導材料38的金屬(亦即，第三金屬)。例如，傳導材料38之第一合金可實質上由In、Sn、Pb、Zn或Sb形成，而第一蓋層42及/或第二蓋層46之第二合金實質上由Cu、Ag、Au、Co、Pt、Ni、Pd及/或Cr形成。
如以上所解釋，第一蓋層42及/或第二蓋層46之第二合金可展現蓋熔化溫度。第一蓋層42及/或第二蓋層46之第二合金之蓋熔化溫度可為約150℃，或約200℃，或約250℃，或約300℃，或約350℃，或約400℃，或約450℃，或約500℃，或約550℃，或約600℃，或約650℃，或約700℃，或約750℃，或約800℃，或約850℃，或約900℃，或約950℃，或約1000℃，或約1050℃，或約1100℃，或約1150℃，或約1200℃，或約1250℃，或約1300℃，或約1400℃，或約1500℃，或約1600℃，或約1700℃，或約1800℃，或給定值之間的任何及所有值及範圍。根據各種實例，第一蓋層42及/或第二蓋層46之第二合金之蓋熔化溫度大於傳導材料38之材料熔化溫度。如以下將更詳細地解釋，此特徵可在超過傳導材料38及第一合金之材料熔化溫度但低於第一蓋層42及/或第二蓋層46之第二合金之蓋熔化溫度的溫度處的製品10之處理期間為有利的。
現參考第2圖，描繪形成製品10之方法60。方法60可始於形成通孔30之步驟64，該通孔自晶圓14之第一表面22或第二表面26延伸至晶圓14之主體18中。如以上所解釋，通孔30可完全延伸穿過晶圓14 (亦即，自第一表面22延伸至第二表面26)或可僅部分地延伸至晶圓14之主體18中。在通孔30僅部分地延伸至晶圓14之主體18中的通孔30之實例中，此通孔30可稱為「盲通孔」。在此盲通孔實例中，通孔30可僅具有單個入口(例如，第一入口32A或第二入口32B)。在其中通孔30自第一表面22延伸至第二表面26的實例中，此通孔30可稱為「貫穿通孔」。通孔30可以各種方式形成於晶圓14之主體18中。例如，可藉由首先對晶圓14造成雷射損壞，接著是後續蝕刻製程，來形成通孔30。在雷射損壞製程期間，脈衝雷射可用來在晶圓14之主體18內形成一或多個損壞通道。
藉由使用脈衝雷射(例如，呈Bessel射束之形式)，有可能使用一或多個高能脈衝或高能脈衝之一或多個突發在晶圓14中產生顯微損壞通道。損壞通道為藉由雷射修改的晶圓14之材料之區域。雷射誘導修改由於來自雷射之能量傳遞而使晶圓14之結構破裂。結構破裂包括壓實、熔化、材料之變位、重排及/或鍵切斷。損壞通道延伸至晶圓14之內部中且具有與雷射之橫截面形狀一致的橫截面形狀(例如，大體圓形)。在其中損壞通道具有不同形狀的實例中，損壞通道可在移動或平移晶圓14及/或雷射時藉由多個脈衝形成。因而，在雷射源與晶圓14之間的相對運動的情況下，損壞通道可彼此鄰接地且以所要的任何圖案置放。
另外或替代地，損壞通道可藉由雷射衝擊鑽孔形成於晶圓14中。衝擊鑽孔係使用具有合適的波長及強度之雷射執行，雷射光點大小決定最終損壞通道大小。可使用的波長範圍自約100 nm至約1070 nm，或在自約150 nm至約400 nm之範圍內。根據一些實例，雷射可利用具有約355 nm之波長的紫外線雷射射束。在進一步其他實例中，雷射可以較高波長諸如約1000 nm或更大、約2000 nm或更大或約3000 nm或更大操作。
雷射經脈衝發射以重複地撞擊晶圓14上的相同位置。雷射脈衝持續時間在約1 ns與約100 ns之間，或更具體而言在約10 ns與約25 ns之間。在特定實例中，雷射射束之脈衝發射可具有約100 ps或更小的脈衝寬度。雷射可能夠自約50,000每秒脈衝數至約150,000每秒脈衝數。在每個脈衝的情況下，自晶圓14移除材料之一部分，且損壞通道開始形成。因為損壞通道形成在晶圓14中，所以損壞通道限制雷射射束且產生貫穿晶圓14的長細孔。雷射經脈衝發射，直至損壞通道具有晶圓14內的所要深度，且關閉雷射。
在雷射用來將損壞通道形成於晶圓14中之後，可將蝕刻劑溶液施加至晶圓14。蝕刻劑溶液之使用可相對於其餘晶圓14優先自損壞通道溶解或移除材料。蝕刻劑溶液至晶圓14之施加可使損壞通道加寬以在晶圓14中形成通孔30。晶圓14之示範性蝕刻劑可包括氫氟酸。
接下來，執行將傳導材料38插入通孔30內之步驟68。根據各種實例，步驟68可包括將傳導材料38插入通孔30內及使傳導材料38與通孔表面34直接接觸。將理解，在傳導材料38之插入之前，晶圓14之含玻璃實例可藉由浸入30重量% NH4 OH、30重量% H2 O2 及水之混合物中或施加該混合物持續30分鐘，接著浸入35重量% HCl、30重量% H2 O2 及水之混合物中持續30分鐘予以清潔。在清潔之後，可以去離子水沖洗晶圓14。
晶圓14之通孔30內的傳導材料38之插入可藉由各種方式完成。在第一實例中，傳導材料38可藉由超音波軟焊插入通孔30中。因而，將傳導材料38插入通孔30內可包括使傳導材料38及晶圓14中之至少一者超音波振動。超音波軟焊為結合熱能使用超音波能量來將焊料(例如，傳導材料38)黏合至主基板(例如，晶圓14)的軟焊製程。可在逐通孔30製程中或在其中複數個通孔30同時或實質上同時填充的分批製程中完成超音波軟焊。在逐通孔30製程中，超音波軟焊可使用超音波焊鐵，該超音波焊鐵包括熱焊鐵尖端，該熱焊鐵尖端耦接至超音波能量源。在分批製程中，傳導材料38之浴可耦接至超音波產生器且/或晶圓14可耦接至超音波產生器。不管方法如何，壓電晶體可用來在熔融或液體形式的傳導材料38中且在通孔表面34上產生高頻聲波。聲能經由傳導材料38之通孔空腔現象而起作用，該通孔空腔現象機械地使形成在熔融傳導材料38之表面以及通孔表面34上的氧化物破裂。高頻聲波範圍可自約10 kHz至約80 kHz，或自約20 kHz至約60 kHz。熔融傳導材料38中的振動及空腔現象然後允許傳導材料38潤濕且黏著至通孔表面34。在其中晶圓14構成自玻璃、玻璃-陶瓷或陶瓷材料的實例中，熔融傳導材料38可包括活性元素諸如In、Ti、Hf、Zr及稀土元素(例如，Ce、La及Lu)。傳導材料38中此類「活性元素」之包括可有利於將晶圓14之玻璃、玻璃-陶瓷或陶瓷通孔表面34之氧化物直接黏合至傳導材料38中。在超音波軟焊製程期間，熔融傳導材料38可經加熱至自約80℃至約550℃，或自約100℃至約500℃，或自約150℃至約450℃或給定範圍內的任何及所有值的溫度。
另外或替代地，傳導材料38可經注射至通孔30中。在此實例中，可允許熔融傳導材料38流動且/或在壓力下推進至通孔30中之一或多個中。可覆蓋第一表面22及第二表面26中之一者或兩者，使得在注射熔融傳導材料38時，傳導材料38主要停留在通孔30內且固化。可順序地填充通孔30或可一次填充多個通孔30。
根據各種實例，傳導材料38可完全填充(亦即，與第一表面22及/或第二表面26平齊)通孔30中之一或多個，或傳導材料38可僅部分地填充通孔30中之一或多個(亦即，傳導材料38可僅存在於第一入口32A及第二入口32B中之一者處)。如以下將更詳細地解釋，傳導材料38之一部分可經交換或置換以形成呈第一蓋層42及/或第二蓋層46之形式的第二合金以密封通孔30。
如以上強調的，傳導材料38構成自第一合金，該第一合金包括第一金屬及第二金屬。根據各種實例，第一金屬及第二金屬中之一者或兩者係可用第三金屬之離子可交換的，或可置換的。如本文所使用，術語「離子」涵蓋能夠改變氧化狀態且可在電蝕置換或電蝕交換下交換的原子及/或分子。第一合金之第一金屬可包括In及W中之至少一者，而第一合金之第二金屬可包括Zn、Sn、Bi、Fe及Mn中之至少一者。根據各種實例，第一金屬及/或第二金屬可具有小於0 V之標準還原電位(E0)。如本文所使用，標準還原電位為如在25℃處且在處於純態中的金屬的情況下以1 M之有效濃度處的溶液中之溶質、1大氣壓之分壓處的氣體量測的將要還原的化學物種之傾向之量測。
用於第一金屬及/或第二金屬之標準還原電位可為約-0.01 V，或約-0.02 V，或約-0.04 V，或約-0.06 V，或約-0.08 V，或約-0.10 V，或約-0.12 V，或約-0.14 V，或約-0.16 V，或約-0.18 V，或約-0.20 V，或約-0.22 V，或約-0.24 V，或約-0.26 V，或約-0.28 V，或約-0.30 V，或約-0.32 V，或約-0.34 V，或約-0.36 V，或約-0.38 V，或約-0.40 V，或約-0.45 V，或約-0.50 V，或約-0.55 V，或約-0.60 V，或約-0.65 V，或約-0.70 V，或約-0.75 V，或約-0.80 V，或約-0.85 V，或約-0.90 V，或約-0.95 V，或約-1.00 V，或約-1.05 V，或約-1.10 V，或約-1.15 V，或約-1.20 V，或約-1.25 V，或給定值之間的任何及所有值及範圍。例如，用於第一金屬及/或第二金屬之標準還原電位範圍可自約-0.01 V至約-1.25 V，或自約-0.01 V至約-1.10 V，或自約-0.01 V至約-1.00 V，或自約-0.01 V至約-0.90 V，或約-0.01 V至約-0.75 V，或自約-0.01 V至約-0.5 V，或約-0.01 V至約-0.40 V，或約-0.01 V至約-0.30 V，或約-0.01 V至約-0.25 V，或約-0.01 V至約-0.20 V，或約-0.01 V至約-0.15 V，或約-0.01 V至約-0.10 V，或約-0.01 V至約-0.05 V。
表1提供示範性第一金屬及第二金屬以及相關聯標準還原電位(E0 )之列表。
表1
金屬 E0 (V)
Mn2+ + 2e- -1.18
Zn2+ + 2e- -0.76
Fe2+ + 2e- -0.44
In3+ + 3e- -0.34
Pb2+ + 2e- -0.13
Sn2 + + 2e- -0.10
WO3 (s) + 6H+ + 6e- -0.09
根據各種實例，用於第一金屬之標準還原電位可大於用於第二金屬之標準還原電位。例如，第一金屬之標準還原電位可比第二金屬之標準還原電位大約0.10 V或更大，或約0.15 V或更大，或約0.20 V或更大，或約0.25 V或更大或約0.30 V或更大，或約0.35 V或更大或約0.40 V或更大。將理解，可設想所提供值之間的任何及所有值及範圍。例如，In (例如，第一金屬)具有比Zn (例如，第二金屬)大0.42 V的標準還原電位。此特徵可在允許第二金屬優先經歷與第三金屬的電蝕置換中為有利的。
在將傳導材料38插入通孔30內之步驟68期間或在該步驟之後，可刮掉或以其他方式移除且再循環已固化且冷卻在第一表面22及/或第二表面26上的任何剩餘傳導材料38。此外，除乾燥之外，晶圓14可以去離子水及/或溶劑洗滌以清潔晶圓14 (例如，以N2 )。
一旦完成將傳導材料38定位於通孔30中之步驟68，可執行將包括第三金屬之離子的溶液施加至傳導材料38之步驟72。根據各種實例，溶液可僅施加至傳導材料38，而在其他實例中，溶液可施加至晶圓14之兩個表面(例如，第一表面22及/或第二表面26)以及傳導材料38。例如，可將晶圓14（包括傳導材料38）浸沒在溶液中。溶液可施加至晶圓14之離散部分(例如，施加至包括傳導材料38的通孔30之子集)且/或晶圓14可部分地或完全浸沒在溶液內，使得包括傳導材料38的通孔30中之全部暴露於溶液。
溶液可包括具有設置在其中的第三金屬之離子的電解質。電解質可包括水、酸、其他電解質及/或其組合。根據各種實例，第三金屬之離子可包括Cu、Ag、Ni、Au、Pt、Pb、Cd、Cr、Co、Rh、Sn、Zn及/或其組合。第三金屬之離子可作為硫酸鹽、硝酸鹽、氰化物及/或氯化物引入電解質中。電解質可具有約0.000l M或更高，或約0.5 M或更高或約0.8 M或其間的任何及所有值及範圍之第三金屬離子之濃度。
根據各種實例，第三金屬可具有約0.10 V，或約0.15 V，或約0.20 V，或約0.25 V，或約0.30 V，或約0.35 V，或約0.40 V，或約0.45 V，或約0.50 V，或約0.55 V，或約0.60 V，或約0.65 V，或約0.70 V，或約0.75 V，或約0.80 V，或約0.85 V，或約0.90 V，或約0.95 V，或約1.00 V，或約1.05 V，或約1.10 V，或約1.15 V，或約1.20 V，或約1.25 V，或約1.30 V，或約1.35 V，或約1.40 V，或約1.45 V，或約1.50 V，或約1.55 V，或約1.60 V，或約1.65 V，或約1.70 V，或約1.75 V，或約1.80 V，或約1.85 V，或約1.90 V，或約1.95 V，或約2.00 V，或給定值之間的任何及所有值及範圍之標準還原電位(E0 )。例如，用於第三金屬之標準還原電位範圍可自約0.20 V至約2.0 V，或約0.20 V至約1.50 V，或約0.20 V至約1.20 V，或約0.20 V至約0.9 V，或約0.20 V至約0.350 V。
表2提供示範性第三金屬及相關聯標準還原電位之列表。
表2
第三金屬 E0 (V)
Ni2+ + 2e- 0.26
Cu2+ + 2e- 0.34
Pd2+ + 2e- 0.92
Pt2+ + 2e- 1.19
Au3+ + 3e- 1.52
Ag2+ + e- 1.98
第一金屬及/或第二金屬及第三金屬之標準還原電位中的差異可為約0.15 V或更大，或約0.20 V或更大，或約0.25 V或更大，或約0.30 V或更大，或約0.35 V或更大，或約0.40 V或更大，或約0.45 V或更大，或約0.50 V或更大，或約0.55 V或更大，或約0.60 V或更大或給定值之間的任何及所有值及範圍。例如，第一金屬及/或第二金屬及第三金屬之標準電極電位中之差異範圍可自約0.15 V至約0.60 V，或自約0.20 V至約0.50 V，或自約0.30 V至約0.50 V，或自約0.35 V至約0.45 V。
一旦包括第三金屬之離子的溶液與傳導材料38接觸，如關於步驟72所概括，執行使第一金屬及/或第二金屬之一部分與第三金屬之離子中之一部分交換以形成第二合金(亦即，第一蓋層42及/或第二蓋層46中之任一者)之步驟76。將理解，儘管出於容易性及清晰性描述為分離的離散步驟，但可在不脫離本文所提供之教示的情況下實質上同時執行步驟72及76。根據各種實例，第三金屬及第一金屬及/或第二金屬之離子之交換藉由電蝕置換或電蝕交換完成。當為更具反應性(例如，不太惰性)的金屬(例如，第二金屬)接觸含有不太反應性(例如，更惰性)金屬之離子(例如，第三金屬)之溶液時，電蝕置換發生。只要所得反應之指示為E的電池電位為正，電蝕置換發生。電池電位為電化學電池反應中之兩個半電池反應之間的電位差之量測且使用方程式1加以計算。 E電池 = E陰極 - E陽極 (方程式1) 將理解，方程式1之陰極部分表示第三金屬之標準還原電位且方程式1之陽極部分表示第一金屬或第二金屬之標準還原電位。用於給定反應之正E 電池 值將允許電蝕置換反應將為熱力學可行的且在無施加至該給定反應的任何外部電場或能量的情況下前進。根據各種實例，E 電池 值可為約0.3 V或更大以允許電蝕置換前進。
包括第三金屬之離子的溶液與包括第一金屬及第二金屬的傳導材料38之間達成的電池電位可為約0.10 V，或約0.15 V，或約0.20 V，或約0.25 V，或約0.30 V，或約0.35 V，或約0.40 V，或約0.45 V，或約0.50 V，或約0.55 V，或約0.60 V，或約0.65 V，或約0.70 V，或約0.75 V，或約0.80 V，或約0.85 V，或約0.90 V，或約0.95 V，或約1.00 V，或約1.05 V，或約1.10 V，或約1.15 V，或約1.20 V，或約1.25 V，或約1.30 V，或約1.35 V，或約1.40 V，或約1.45 V，或約1.50 V，或約1.55 V，或約1.60 V，或約1.65 V，或約1.70 V，或約1.75 V，或約1.80 V，或約1.85 V，或約1.90 V，或約1.95 V，或約2.00 V，或約2.50 V或約3.00 V或給定值之間的任何及所有值及範圍。
方程式2-5中所提供的是可基於如表1及2中所提供的標準還原電位值藉由第三金屬及第一金屬或第二金屬之交換發生的示範性電蝕置換反應及相關聯電池電位(E 電池 )。
如以上所解釋，在第一金屬及/或第二金屬及第三金屬之離子之反應導致約0.3 V之電池電位E 電池 的實例中，電蝕置換可自發地且在無任何額外電能的情況下發生。因而，可執行電蝕置換，而無施加至溶液或施加至傳導材料38的外部電位。
一旦溶液與傳導材料38接觸，第三金屬之離子中之一部分可與傳導材料(亦即，第一金屬及第二金屬中之一或多者)交換以將第二合金形成為第一蓋層42及/或第二蓋層46，藉此靠近第一表面22及/或第二表面26密封通孔30。換言之，第二合金可靠近第一通孔入口32A及第二通孔入口32B中之一或多者密封通孔30。如以上所解釋，藉由第一金屬及/或第二金屬與第三金屬之間的電蝕置換的第一蓋層42及/或第二蓋層46之第二合金之形成可導致與傳導材料38整體形成的第一蓋層42及/或第二蓋層46且具有至通孔30之通孔表面34的緊密黏附。
取決於製品10之構造，可將具有不同組成物(亦即，不同第三金屬離子或不同量的第三金屬離子)的溶液施加至不同通孔30中之不同傳導材料38。此特徵可在跨於表面(亦即，第一表面22及/或第二表面26)中之一者或兩者產生不同組成物的第二合金(亦即，第一蓋層42及/或第二蓋層46)中為有利的。此外，施加至第一表面22的溶液可不同於施加至第二表面26的溶液，使得第一蓋層42之第二合金具有相較於第二蓋層46之第二合金的不同組成物、深度或其他性質。
一旦第一蓋層42及/或第二蓋層46之第二合金形成於傳導材料38上且密封通孔30，可執行將包括傳導材料38及第一蓋層42及/或第二蓋層46之第二合金的晶圓14加熱至超過傳導材料38之熔化溫度的溫度之步驟80。溫度可為約100℃，或約200℃，或約300℃，或約400℃，或約500℃，或約600℃，或約700℃，或約800℃，或約900℃，或約1000℃或給定值之間的任何及所有值及範圍。取決於最終製品10之使用，可執行使製品10暴露於高溫的一或多個製程(例如，熱處置、熱處理、電路化(circuitization)等等)。通常，此類製程可高於傳導材料38之熔化溫度。在習知設計中，此稍後熱處理可損壞金屬化通孔，從而導致基板之金屬化通孔之熔化、滴漏或脫層。利用具有相較於傳導材料38的更高熔化溫度的第一蓋層42及/或第二蓋層46之第二合金中之材料的本揭示案之使用可在允許稍後熱處理中為有利的，該稍後熱處理可傾向於使傳導材料38熔化，而利用第一蓋層42及/或第二蓋層46之第二合金來保持通孔30內之傳導材料38。換言之，具有第二合金的第一蓋層42及/或第二蓋層46可防止傳導材料38在稍後熱處理步驟期間自通孔30之洩漏。
根據一些實例，方法60可包括增加第一蓋層42及/或第二蓋層46之厚度之額外步驟84。可以各種方式完成增加第一蓋層42及/或第二蓋層46之厚度。
在第一實例中，可藉由在第一蓋層42及/或第二蓋層46中之一者上電鍍來增加第一蓋層42及/或第二蓋層46之厚度。一旦形成第一蓋層42及/或第二蓋層46，將含有將要沉積在第一蓋層42及/或第二蓋層46上的金屬之離子的電解質置放成與第一蓋層42及/或第二蓋層46接觸，接著是離子藉由施加電流及/或電壓至第一蓋層42及/或第二蓋層46上的金屬粒子之電化學還原。繼續電化學沉積，直至第一蓋層42及/或第二蓋層46達到所要的厚度。金屬離子可包括Cu、Ag、Ni、Au、Pt、Pb、Cd、Cr、Rh、Sn、Zn及/或其組合。金屬離子可作為硫酸鹽、硝酸鹽、氰化物及/或氯化物引入電解質中。電解質可具有約0.000l M或更高之離子濃度。電流、電壓或其組合經施加在電解質與傳導材料38之間以向第一蓋層42及/或第二蓋層46提供負恆定電流。第一蓋層42及/或第二蓋層46與電解質之間的電流密度範圍可自約0.001 mA/cm2至約1 A/cm2，且可提供約-0.001 V至約-20 V之電壓範圍。在將電流或電壓施加在第一蓋層42及/或第二蓋層46與電解質之間時，金屬離子開始鍍覆且使第一蓋層42及/或第二蓋層46增厚。在電解質與第一蓋層42及/或第二蓋層46之間的界面處，電子傳遞至金屬離子以將該等金屬離子還原成第一蓋層42及/或第二蓋層46，如以下方程式6中所示。將理解，儘管方程式6展示為利用Cu，但可在不脫離本文所提供之教示的情況下利用其他可鍍覆金屬。
在第二實例中，可藉由物理氣相沉積完成增加第一蓋層42及/或第二蓋層46之厚度之步驟84。在此實例中，可將包括傳導材料38及第一蓋層42及/或第二蓋層46的晶圓14置放在真空腔室內之基板臺上。遮罩可視情況用來將沉積導向至僅第一蓋層42及/或第二蓋層46上，或可省略遮罩且可沉積在整個表面(例如，第一表面22及/或第二表面26)上。真空腔室可經排空(例如，排空至約10-3托之壓力)。在排空真空腔室之後，可沉積Cu、Ag、Ni、Au、Pt、Pb、Cd、Cr、Rh、Sn、Zn及/或其組合。沉積可藉由陰極電弧沉積、電子束物理氣相沉積、蒸發沉積、脈衝雷射沉積、濺鍍沉積、脈衝電子沉積且/或藉由昇華發生。沉積可發生到第一蓋層42及/或第二蓋層46已達到所要的厚度。
將理解，可使用與第一蓋層42及/或第二蓋層46之第二合金相同的組成物來完成步驟84，或其可為不同的。例如，第一蓋層42及/或第二蓋層46組成物可遍及厚度(亦即，第二合金)為恆定的，或步驟84可沉積具有相較於第二合金的不同組成物之材料。
本揭示案之使用可提供各種優點。第一，所揭示方法60可為可縮放的。金屬化通孔之習知生產通常具有高集約生產技術的缺點，該等高集約生產技術難以縮放且因而可需要專用設備及長處理時間。因為本揭示案可利用超音波浸塗且提供同時處理多個晶圓14之能力，所以可降低減少的生產時間及相關聯成本。此外，因為可同時處理包括不同尺寸之通孔30的晶圓14，所以可達成生產時間及相關聯成本方面的額外降低。
第二，具有本文概括之組成物的傳導材料38之使用提供產生通孔表面34與傳導材料38之間的高黏附力之能力。習知金屬化通孔通常依賴黏附層之使用以促進金屬化通孔與周圍基板之間的黏合。黏附層通常由於金屬化通孔之黏合類型(例如，金屬的)與基板之黏合類型(例如，共價的)之間的差異而為必要的。目前揭示之傳導材料38之使用提供將傳導材料38與通孔表面34化學黏合之能力，同時亦消除沉積黏附層之耗時且昂貴的製程。此外，本文概括的傳導材料38之組成物提供低熔點，該低熔點可有利於容易地完全填充通孔30中。
第三，具有本文概括的組成物之傳導材料38之使用提供形成傳導材料38填充的通孔30之能力，該等通孔將導致較低的應力且防止晶圓14之裂開。因為含In合金具有與習知基於Cu的金屬化通孔相比的較大延性，所以作為熱負載之結果的晶圓14上之應力不太可能導致對晶圓14之損壞。
第四，第一蓋層42及/或第二蓋層46對於加蓋傳導材料38之使用可在傳導材料38之放置之後允許晶圓14之熱處理。通常，在金屬化通孔之生產之後需要基板之熱處理，該熱處理制約使用於金屬化通孔的材料。第一蓋層42及/或第二蓋層46之目前揭示的第二合金之使用允許晶圓14達到超過傳導材料38之熔化溫度的溫度，而無傳導材料38滴漏或流出通孔30的風險。
第五，因為第三金屬及第一金屬及/或第二金屬之離子之電蝕置換能夠在不施加外部電能的情況下進行自發反應，所以目前揭示的方法60可在製造中提供時間及成本節約。此外，因為第一蓋層42及/或第二蓋層46之形成可自發地發生，所以可消除與將電位施加至溶液及傳導材料38相關聯的額外設備及時間。
第六，使用目前揭示的製程可允許晶圓14構成自廣泛的材料集合，其中大範圍的性質藉由組成物驅動。例如，控制組成變化允許製品10之各種性質之調適，該等性質諸如機械的、熱的、電氣的、光學的及甚至化學耐久性特性。與包括由矽形成的基板之傳統製品10相比，本揭示案之晶圓14之玻璃實例提供改變熱膨脹係數(coefficient of thermal expansion; CTE)之能力，藉此使玻璃成為用於其中由於CTE失配的堆疊翹曲呈現顯著可靠性問題的不同應用之可望實用的材料。
第七，本揭示案在消費者電子設備、高效能處理器、微機電裝置(microelectromechanical device; MEMS)、接觸感測器、生物醫學裝置、大容量記憶體、汽車電子設備及航太組件中具有廣泛的應用。
實例
以下提供與本揭示案一致的實例。
現參考第3A圖至第3D圖及第4圖，所提供的是定位在基板(例如，晶圓14)之孔(例如，通孔30)內的銦合金(例如，傳導材料38之第一合金)之影像。銦合金為以名稱Cerasolzer銦合金銷售的基於銦之焊料。銦合金包括鋅。銦合金係使用超音波焊鐵施加至孔(例如，步驟68)。第3A圖至第3D圖之孔具有帶有沙漏形輪廓之孔。可看出，儘管為沙漏輪廓，銦合金展示孔之完全填充。孔具有80 μm的表面直徑且基板為300 μm厚。第3D圖之頂部兩個孔未充滿銦合金且底部兩個孔充滿銦合金。第4圖之孔為錐形的，並且在一個末端處具有20 μm的直徑且在孔之另一末端上具有12 μm至15 μm的直徑。基板之厚度為大約100 μm。可看出，錐形及沙漏形孔兩者使用超音波焊料藉由銦合金完全填充。
現參考第5A圖及第5B圖，所描繪的是實質上類似結合第3A圖至第4圖所描述地生產的基板中之銦合金填充的孔。第5A圖及第5B圖之基板包括銦合金填充的孔上之銅蓋(例如，第一層42及第二層46之第二合金)。銅蓋係藉由將包括銦合金填充的孔的基板浸漬至硫酸銅混合物(例如，含有第三金屬之離子的溶液)中形成。硫酸銅混合物具有0.5 M至0.8 M硫酸銅與0.75 M硫酸之濃度。觀察到，當將存在於銦合金中的鋅浸漬在硫酸銅溶液中(例如，步驟68)時，銅蓋開始藉由電蝕置換形成在銦合金上(例如，72)。銅蓋之形成原因在於銦合金中之各種組分(例如，鋅、銦等)經氧化且進入混合物，而混合物之銅離子經還原且置換至銦合金中且置換在銦合金上(例如，形成第二合金)。換言之，銦合金之組分(例如，第一金屬及第二金屬)與混合物之銅(例如，第三金屬之離子)電蝕置換。
現參考第6A圖及第6B圖，所提供的是浸漬在具有0.5 M至0.8 M硫酸銅與0.75 M硫酸之濃度的硫酸銅混合物中的Cerasolzer銦合金焊絲的顯微圖(第6A圖)及能量色散X-射線光譜學(energy-dispersive X-ray spectroscopy; EDS)線掃描(第6B圖)。可自EDS線掃描看出，Sn、In及Sb之存在在存在銅的情況下全部顯著地降低，從而指示Sn、In、Sb與Cu之間的電蝕置換已發生。電蝕置換已在焊絲上形成銅塗層，該銅塗層具有如自銅塗層之外邊緣量測至銅濃度達到焊絲中之銅之濃度所在的點的約10 μm之厚度。
本揭示案之條款1延伸至： 形成製品之方法，該方法包含： 將傳導材料插入晶圓之通孔內，其中傳導材料包含第一合金，第一合金包含第一金屬及第二金屬；以及 使傳導材料與包含第三金屬之離子的溶液接觸，其中第三金屬之離子電蝕地置換來自第一合金之第二金屬之一部分以與第一金屬形成第二合金。
本揭示案之條款2延伸至： 條款1之方法，其中晶圓包含玻璃、玻璃-陶瓷、陶瓷或矽。
本揭示案之條款3延伸至： 條款1及2中任何條款之方法，其中第一金屬包含In及W中之至少一者。
本揭示案之條款4延伸至： 條款1-3中任何條款之方法，其中第二金屬包含Zn、Sn、Bi、Pb、Fe及Mn中之至少一者。
本揭示案之條款5延伸至： 條款1-4中任何條款之方法，其中第三金屬包含Cu、Ag、Au、Co、Pt、Ni、Pd及Cr中之至少一者。
本揭示案之條款6延伸至： 條款1-5中任何條款之方法，其中第一金屬化學黏合至晶圓。
本揭示案之條款7延伸至： 條款1-6中任何條款之方法，其中第一金屬之標準還原電位比第二金屬之標準還原電位大至少0.05 V。
本揭示案之條款8延伸至： 條款1-7中任何條款之方法，其中第一金屬之標準還原電位比第二金屬之標準還原電位大至少0.10 V。
本揭示案之條款9延伸至： 條款1-8中任何條款之方法，其中第三金屬之標準還原電位比第二金屬之標準還原電位大至少0.15 V。
本揭示案之條款10延伸至： 條款1-9中任何條款之方法，其中第三金屬之標準還原電位比第二金屬之標準還原電位大至少0.50 V。
本揭示案之條款11延伸至： 條款1-10中任何條款之方法，其中第二合金在通孔中形成蓋層，該蓋層自通孔之入口延伸至約20 μm或更小之深度。
本揭示案之條款12延伸至： 條款1-10中任何條款之方法，其中第二合金在通孔中形成蓋層，該蓋層自通孔之入口延伸至約10 μm或更小之深度。
本揭示案之條款13延伸至： 條款1-12中之任何條款之方法，其中第二合金具有相較於第一合金的更高熔化溫度。
本揭示案之條款14延伸至： 形成製品之方法，該方法包含： 將導電材料插入晶圓之通孔內，其中導電材料包含第一合金，第一合金包含第一金屬及第二金屬； 將包含第三金屬之離子的溶液施加至傳導材料；以及 使第一合金之一部分與第三金屬之離子中之一部分電蝕地交換以形成蓋層，該蓋層包含與傳導材料接觸的第二合金，其中第三金屬之標準還原電位比第二金屬之標準還原電位大至少0.15 V。
本揭示案之條款15延伸至： 條款14之方法，其中蓋層密封通孔之入口。
本揭示案之條款16延伸至： 條款14及15中任何條款之方法，其中導電材料之熔化溫度為自約100℃至約300℃。
本揭示案之條款17延伸至： 條款14-16中任何條款之方法，其中插入導電材料包含將導電材料定位成在大多數通孔上與通孔表面直接接觸。
本揭示案之條款18延伸至： 條款14-17中任何條款之方法，其中將導電材料定位在通孔內包括超音波地振動導電材料及晶圓中之至少一者。
本揭示案之條款19延伸至： 條款14-18中任何條款之方法，其中插入導電材料包含將導電材料插入通孔內，使得導電材料填充通孔之體積之約95%或更大。
本揭示案之條款20延伸至： 形成製品之方法，該方法包含： 形成自玻璃晶圓之表面延伸至玻璃晶圓之主體中的通孔； 將包含In及第二金屬的導電材料插入通孔內； 將包含第三金屬之離子的溶液施加至晶圓之表面及導電材料；以及 使第三金屬之離子中之一部分與導電材料之一部分電蝕地交換以形成與導電材料接觸的蓋層，該蓋層靠近晶圓之表面密封通孔，其中導電材料之一部分與第三金屬之間的交換之電池電位為約0.3 V或更大。
本揭示案之條款21延伸至： 條款20之方法，該方法進一步包含： 將包含導電材料及蓋層的晶圓加熱至超過導電材料之熔化溫度的溫度。
本揭示案之條款22延伸至： 條款20及21中之任何條款之方法，進一步包含：增加蓋層之厚度。
本揭示案之條款23延伸至： 條款22之方法，其中增加蓋層之厚度包含在蓋層上電鍍以增加蓋層之厚度。
本揭示案之條款24延伸至： 條款22之方法，其中增加蓋層之厚度包含蓋層上的物理氣相沉積以增加蓋層之厚度。
熟習此項技術者及製作或使用本揭示案的彼等人將想起本揭示案之修改。因此，應理解，圖式中所示且以上所描述的實施例僅用於例示性目的，且不欲限制本揭示案之範疇，該範疇藉由以下申請專利範圍限定，如根據專利法之原則所解釋，該等原則包括等效物學說。
亦重要的是注意到，如示範性實施例中所示的本揭示案之元件之構造及佈置僅為例示性的。儘管已在本揭示案中詳細描述了本革新之一些實施例，但審查本提示案的熟習此項技術者將容易瞭解許多修改在本質上不脫離所敘述的標的之新穎教示及優點的情況下係可能的(例如，各種元件之大小、尺寸、結構、形狀及比例、參數值、裝配佈置、材料之使用、顏色、方位等等)。例如，展示為整體地形成的元件可由多個部分構造，或展示為多個部分的元件可整體地形成，介面之操作可顛倒或以其他方式變化，結構之長度或寬度，及/或構件，或連接器，或系統之其他元件可變化，且提供在元件之間的調整位置之性質或數目可變化。應注意，系統之元件及/或總成可由以各種顏色、織理及組合中之任一者的提供充分的強度或耐久性的各種材料構造。因此，所有此類修改意欲包括在本革新之範疇內。可在不脫離本革新之精神的情況下在設計、操作條件，及所要的及其他示範性實施例之安排中進行其他取代、修改、變化及省略。
10:製品 14:晶圓 18:主體 22:第一表面 26:第二表面 30:通孔 32A:第一入口 32B:第二入口 34:通孔表面 38:傳導材料 42:第一蓋層 46:第二蓋層 60:方法 64:步驟 68:步驟 72:步驟 76:步驟 80:步驟 84:步驟
以下為伴隨圖式中之圖之描述。圖未必按比例繪製，且該等圖式之某些特徵及某些視圖可在比例上誇示或做示意描繪，以達明晰及簡明之目的。
在圖式中：
第1圖係根據至少一個實例之製品的橫截面圖；
第2圖係根據至少一個實例之製造製品之方法的流程圖；
第3A圖係具有基板中之複數個填充焊料的孔之晶圓的俯視圖；
第3B圖係第3A圖之晶圓的仰視圖；
第3C圖係展示具有沙漏形輪廓之該等複數個孔的第3A圖之晶圓的橫截面圖；
第3D圖係基板中之填充孔及未填充孔的橫截面圖；
第4圖係充滿銦焊料的形成於晶圓中的錐形孔的橫截面圖；
第5A圖係以銅加蓋的填充銦焊料的孔的頂部影像；
第5B圖係以銅加蓋的填充銦焊料的孔的底部影像；
第6A圖係浸漬在硫酸銅溶液中的焊絲的顯微圖；以及
第6B圖係展示各種元素之原子%與位置的第6A圖之焊絲之能量色散X-射線光譜學(energy-dispersive X-ray spectroscopy; EDS)線掃描。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
10:製品
14:晶圓
18:主體
22:第一表面
26:第二表面
30:通孔
32A:第一入口
32B:第二入口
34:通孔表面
38:傳導材料
42:第一蓋層
46:第二蓋層

Claims (10)

  1. 一種形成一製品之方法，包含以下步驟： 將一傳導材料插入一晶圓之一通孔內，其中該傳導材料包含一第一合金，該第一合金包含一第一金屬及一第二金屬；以及 使該傳導材料與包含一第三金屬之離子的一溶液接觸，其中該第三金屬之該等離子電蝕地置換來自該第一合金的該第二金屬之一部分以與該第一金屬形成一第二合金。
  2. 如請求項1所述之方法，其中該晶圓包含一玻璃、一玻璃-陶瓷、一陶瓷或矽。
  3. 如請求項1所述之方法，其中該第一金屬包含In及W中之至少一者。
  4. 如請求項1所述之方法，其中該第二金屬包含Zn、Sn、Bi、Pb、Fe及Mn中之至少一者。
  5. 如請求項1所述之方法，其中該第三金屬包含Cu、Ag、Au、Co、Pt、Ni、Pd及Cr中之至少一者。
  6. 如請求項1所述之方法，其中該第二合金在該通孔中形成一蓋層，該蓋層自該通孔之一入口延伸至約20 μm或更小之一深度。
  7. 如請求項1所述之方法，其中該第二合金具有相較於該第一合金的一更高熔化溫度。
  8. 一種形成一製品之方法，包含以下步驟： 將一導電材料插入一晶圓之一通孔內，其中該導電材料包含一第一合金，該第一合金包含一第一金屬及一第二金屬； 將包含一第三金屬之離子的一溶液施加至該傳導材料；以及 使該第一合金之一部分與該第三金屬之該等離子中之一部分電蝕地交換以形成一蓋層，該蓋層包含與該傳導材料接觸的一第二合金，其中該第三金屬之標準還原電位比該第二金屬之標準還原電位大至少0.15 V。
  9. 如請求項8所述之方法，其中該導電材料之一熔化溫度係自約100℃至約300℃。
  10. 一種形成一製品之方法，包含以下步驟： 形成自一玻璃晶圓之一表面延伸至該玻璃晶圓之一主體中的一通孔； 將包含In及一第二金屬的一導電材料插入該通孔內； 將包含一第三金屬之離子的一溶液施加至該晶圓之該表面及該導電材料；以及 使該第三金屬之該等離子中之一部分與該導電材料之一部分電蝕地交換以形成與該導電材料接觸的一蓋層，該蓋層靠近該晶圓之該表面密封該通孔，其中該導電材料之一部分與該第三金屬之間的該交換之一電池電位為約0.3 V或更大。
TW108143880A 2018-12-06 2019-12-02 形成加蓋金屬化通孔之方法 TWI827747B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862776101P 2018-12-06 2018-12-06
US62/776,101 2018-12-06

Publications (2)

Publication Number Publication Date
TW202037757A TW202037757A (zh) 2020-10-16
TWI827747B true TWI827747B (zh) 2024-01-01

Family

ID=69061442

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108143880A TWI827747B (zh) 2018-12-06 2019-12-02 形成加蓋金屬化通孔之方法

Country Status (6)

Country Link
US (1) US11158519B2 (zh)
JP (1) JP7444885B2 (zh)
KR (1) KR20210097757A (zh)
CN (1) CN113169073A (zh)
TW (1) TWI827747B (zh)
WO (1) WO2020117514A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566250B1 (en) * 2002-03-18 2003-05-20 Taiwant Semiconductor Manufacturing Co., Ltd Method for forming a self aligned capping layer
US20050001325A1 (en) * 2003-07-03 2005-01-06 International Business Machines Corporation Selective capping of copper wiring
US20120139127A1 (en) * 2010-12-07 2012-06-07 Imec Method for forming isolation trenches

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000063130A1 (en) 1999-04-17 2000-10-26 University Of Ulster Method of sealing glass
US6452117B2 (en) 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
JP2008192753A (ja) 2007-02-02 2008-08-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5424632B2 (ja) 2008-12-19 2014-02-26 キヤノン株式会社 インクジェット記録ヘッド用基板の製造方法
US8415784B2 (en) 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
KR20120071921A (ko) 2010-12-23 2012-07-03 한국전자통신연구원 실리콘 관통 홀(ｔｓｖ) 충진용 조성물, ｔｓｖ 충진방법 및 상기 조성물을 이용하여 형성된 ｔｓｖ 충진물을 포함하는 기판
US20120235969A1 (en) 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
US9236274B1 (en) 2011-11-01 2016-01-12 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9209073B2 (en) 2013-03-12 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal cap apparatus and method
TWI590884B (zh) 2013-05-03 2017-07-11 Guan-Wei Chen Metal glass manufacturing method and apparatus thereof
US10130302B2 (en) 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
JP2018125376A (ja) 2017-01-31 2018-08-09 住友精密工業株式会社 配線構造の製造方法
US20190024237A1 (en) 2017-07-20 2019-01-24 Corning Incorporated Methods for metalizing vias within a substrate
US11257745B2 (en) * 2017-09-29 2022-02-22 Intel Corporation Electroless metal-defined thin pad first level interconnects for lithographically defined vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566250B1 (en) * 2002-03-18 2003-05-20 Taiwant Semiconductor Manufacturing Co., Ltd Method for forming a self aligned capping layer
US20050001325A1 (en) * 2003-07-03 2005-01-06 International Business Machines Corporation Selective capping of copper wiring
US20120139127A1 (en) * 2010-12-07 2012-06-07 Imec Method for forming isolation trenches

Also Published As

Publication number Publication date
WO2020117514A1 (en) 2020-06-11
US20200185272A1 (en) 2020-06-11
JP2022511061A (ja) 2022-01-28
CN113169073A (zh) 2021-07-23
JP7444885B2 (ja) 2024-03-06
TW202037757A (zh) 2020-10-16
KR20210097757A (ko) 2021-08-09
US11158519B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
TWI802644B (zh) 包含金屬化穿孔的製品
Queste et al. Manufacture of microfluidic glass chips by deep plasma etching, femtosecond laser ablation, and anodic bonding
Kannojia et al. Fabrication and characterization of through-glass vias by the ECDM process
US20170271080A1 (en) Method for forming a boron-containing thin film and multilayer structure
JP5435493B2 (ja) 微細構造体およびその製造方法
CN109417031A (zh) 附接到半导体晶片的具有通孔的无机晶片
CN109075080A (zh) 使基材内孔道金属化的方法
CN105274595A (zh) 用于在反应性金属膜上电化学沉积金属的方法
JP2012041579A (ja) アルミニウム又はアルミニウム合金材の表面加工方法、複合材料及び表面加工前処理液
CN113728420A (zh) 气密性完全填充的金属化的贯穿孔通孔
TWI827747B (zh) 形成加蓋金屬化通孔之方法
JP2007201188A (ja) 構造体および配線基板並びに配線付き構造体の製造方法
JP2006222138A (ja) 貫通電極の形成方法
Yadav et al. Controlled growth of highly aligned Cu nanowires by pulse electrodeposition in nanoporous alumina
CN105280614A (zh) 用于在反应性金属膜上电化学沉积金属的方法
JP2022502567A (ja) 薄いガラスのガラス貫通ビアのための銅による金属化
WO2020112710A1 (en) 3d interposer with through glass vias - method of increasing adhesion between copper and glass surfaces and articles therefrom
US12004295B2 (en) Articles including metallized vias
Chan et al. Advanced Anodic Aluminum Oxide Interposer Fabrication and 3D Embedded Inductors
KR101677023B1 (ko) 실리콘 표면 에칭방법 및 시드층 형성방법
Niharika et al. Fabrication of microfluidcs channel with bilayer mo mask and glass bonding using custom design clamp
KR101204275B1 (ko) 열응력 완화형 관통전극 형성방법 및 열응력 완화형 관통전극
KR101913842B1 (ko) 비아 콘택 형성 방법
US20230402337A1 (en) 3d interposer with through glass vias - method of increasing adhesion between copper and glass surfaces and articles therefrom
JP2008251935A (ja) 誘電体基板の製造方法