CN109075080A - 使基材内孔道金属化的方法 - Google Patents

使基材内孔道金属化的方法 Download PDF

Info

Publication number
CN109075080A
CN109075080A CN201780022273.8A CN201780022273A CN109075080A CN 109075080 A CN109075080 A CN 109075080A CN 201780022273 A CN201780022273 A CN 201780022273A CN 109075080 A CN109075080 A CN 109075080A
Authority
CN
China
Prior art keywords
substrate
growth substrate
duct
electrolyte
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780022273.8A
Other languages
English (en)
Inventor
R·E·达尔伯格
S·贾亚拉曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN109075080A publication Critical patent/CN109075080A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本文公开了使基材内孔道金属化的方法。在一种实施方式中，一种使孔道金属化的方法包括将基材设置于生长基材上。所述基材包含第一表面、第二表面和至少一个孔道。所述基材的第一表面或第二表面直接接触生长基材的表面，且生长基材的表面是导电的。该方法还包括向所述基材施用电解质，以将所述电解质设置于至少一个孔道内。所述电解质包含要沉积于至少一个孔道内的金属的金属离子。所述方法还包括将电极定位于电解质中，并且在电极与基材之间施加电流和/或电压，从而将金属离子还原成至少一个孔道内的生长基材的表面上的金属。

Description

使基材内孔道金属化的方法
相关申请的交叉引用
本申请依据35U.S.C.§119要求于2016/3/30提交的系列号为62/315146的美国临时申请的优先权，本文以该申请的内容为基础并通过引用将其全文纳入本文。
背景
领域
本说明书总体上涉及用于使基材内的孔道金属化的方法，更具体而言，涉及使用无核电镀法(seedless electroplating process)使基材内的孔道金属化的方法。
背景技术
金属化是一种应用于半导体和微电子工业中的处理方法，其允许贯通基材的孔道能够起到电连接的作用。铜因其具有较低的电阻率而成为一种优选的金属。近年来，通孔连接受到关注，因为它们能够实现基于薄硅和玻璃孔道的技术，这些技术能够提供较高的封装密度、减少的信号通路、较宽的信号带宽、更低的封装成本以及极度小型化的系统。这些三维技术可广泛应用于消费电子品、高性能处理器、微电子机械装置(MEMS)、触摸传感器、生物医学装置、大容量存储器、汽车电子产品以及航空航天部件中。
目前可用于用铜来填充孔道的方法包括化学气相沉积(CVD)、基于糊料的处理以及电镀。CVD法适用于纵横比不超过20的小尺寸孔道(3～5μm直径)，但不适用于更大和更深的孔道。糊料法由以下步骤组成：用含有铜和合适粘合剂的糊料填充孔道，然后，在惰性气氛中(为了防止氧化)在约600℃下进行固化。随后，对基材(例如玻璃)进行抛光或薄化，以弥补固化过程中填充的铜的2～8μm的收缩。高温固化使得厚度较薄的玻璃产生破裂或弯曲的风险，此外，在固化过程中需要管理糊料的热膨胀系数(CTE)，其可能导致铜从孔道中隆起。CVD法和糊料法因其复杂性和高成本而不利于生产。
目前用来填充孔道的电镀法包括将屏障层和核(seed)层沉积在基材上和孔道内，随后对铜进行电沉积，最后进行薄化。屏障层和核层的沉积是困难的，且对于大规模生产而言不具备成本效益。另外，在有核电镀法中获得无空洞填充是具有挑战性的，因为沉积前端沿着孔道深度是不均匀的，且会使其自身形成空洞。
因此，需要一种简单、可放大且低成本的使基材内孔道金属化的方法。
发明简述
在第1方面中，一种使孔道金属化的方法包括将基材设置于生长基材上。所述基材包含第一表面、第二表面和至少一个从所述第一表面向所述第二表面延伸的孔道。所述基材的第一表面或第二表面直接接触生长基材的表面，且生长基材的表面是导电的。所述方法还包括将电解质设置于所述至少一个孔道中。所述电解质包含要沉积于至少一个孔道内的金属的金属离子。所述方法还包括将电极定位于所述电解质中，并且在所述电极与所述基材之间施加电流、电压或它们的组合，从而将所述金属离子还原成所述至少一个孔道内的所述生长基材的表面上的金属。
根据第1方面的第2方面，还包括从所述基材除去电解质，以及从所述基材的所述第一表面或所述第二表面除去所述生长基材。
根据第1方面或第2方面的第3方面，还包括向所述基材和/或所述生长基材施加机械力，以保持所述基材与所述生长基材之间的直接接触。
根据任一前述方面的第4方面，其中，施加电流和/或电压时的环境温度在10摄氏度至50摄氏度之间。
根据任一前述方面的第5方面，其中，所述生长基材包含导电橡胶材料。
根据任一前述方面的第6方面，其中，所述生长基材包含导电涂层。
根据第6方面的第7方面，其中，所述导电涂层包含选自以下中的一种或更多种：铟锡氧化物、涂覆有铜的铟锡氧化物、铝、涂覆有铝的铟锡氧化物、钛、涂覆有钛的铟锡氧化物、镍、涂覆有镍的铟锡氧化物以及涂覆有铌的铟锡氧化物。
根据任一前述方面的第8方面，其中，所述生长基材为金属或金属合金。
根据任一前述方面的第9方面，其中，所述基材包含玻璃。
根据第9方面的第10方面，其中，所述玻璃是经过化学强化的，以使所述基材具有都处于压缩应力之下的第一压缩应力层和第二压缩应力层、以及设置于所述第一压缩应力层与所述第二压缩应力层之间且处于拉伸应力之下的中心张力层。
根据任一前述方面的第11方面，其中，所述金属是铜。
根据任一前述方面的第12方面，其中，所述电解质包含硫酸铜。
根据任一前述方面的第13方面，其中，由所述电流提供的电流密度在约0.001mA/cm2至约1A/cm2的范围内。
根据任一前述方面的第14方面，其中，所述电压在约0.001V至约-5V的范围内。
在第15方面中，一种使孔道金属化的方法包括将玻璃基材设置于生长基材上。所述玻璃基材包含第一表面、第二表面和至少一个从所述第一表面向所述第二表面延伸的孔道。所述玻璃基材的所述第一表面或所述第二表面直接接触所述生长基材的表面。所述生长基材的表面是导电的。所述方法还包括向所述玻璃基材和所述生长基材施加夹合力，以保持所述玻璃基材与所述生长基材之间的直接接触；以及将电解质设置于所述至少一个孔道中，其中，所述电解质包含铜离子。所述方法还包括将电极定位于所述电解质中，并且在所述电极与所述生长基材的所述导电涂层之间施加电流、电压或它们的组合，从而将铜离子还原成所述至少一个孔道内的所述生长基材的表面上的铜。所述方法还包括从所述玻璃基材的所述第一表面或所述第二表面上除去所述生长基材。
根据第15方面的第16方面，其中，施加电流和/或电压时的环境温度在15摄氏度至50摄氏度之间。
根据第15或第16方面的第17方面，其中，所述生长基材包含金属或金属合金。
根据第15至第17方面中任一个的第18方面，其中，所述电解质包含硫酸铜。
根据第15至第18方面中任一个的第19方面，其中，由所述电流提供的电流密度在约0.001mA/cm2至约1A/cm2的范围内。
根据第15至第19方面中任一个的第20方面，其中，所述电压在约0.001V至约-5V的范围内。
在以下的详细叙述中披露了本文所述实施方式的附加特征和优点，其中的部分内容对于本领域的技术人员而言，可以通过所述内容或通过实施本文所描述的实施方式包括以下的详细叙述、所附权利要求以及附图而变得显而易见。
应理解，前面的一般性描述和以下的详细描述都描述了各种实施方式且都旨在提供用于理解所要求保护的主题的性质和特性的总体评述或框架。包括的附图提供了对各种实施方式的进一步理解，附图并入本说明书中并构成说明书的一部分。附图例示了本文所描述的各种实施方式，且与描述一起用于解释所要求保护的主题的原理和操作。
附图的简要说明
图1示意性地图示了根据本文所描述和例示的一种或更多种实施方式的示例性基材和示例性生长基材，所述示例性基材与所述示例性生长基材处于未耦合关系；
图2示意性地图示了根据本文所描述和例示的一种或更多种实施方式的图1中所示的示例性基材和示例性生长基材，所述示例性基材与所述示例性生长基材处于耦合关系；
图3示意性地图示了根据本文所描述和例示的一种或更多种实施方式的图2中所示的示例性基材和示例性生长基材，且具有设置于基材的示例性孔道内的电解质；
图4示意性地图示了根据本文所描述和例示的一种或更多种实施方式的图3中所示的示例性基材、示例性生长基材和电解质，且在生长基材的第一表面处具有金属沉积前端；
图5示意性地图示了根据本文所描述和例示的一种或更多种实施方式的图3中所示的示例性基材、示例性生长基材和电解质，且孔道内的金属沉积前端向前推进；
图6示意性地图示了根据本文所描述和例示的一种或更多种实施方式的图3中所示的示例性基材、示例性生长基材和电解质，且具有完全金属化的孔道；
图7示意性地图示了根据本文所描述和例示的一种或更多种实施方式的从图1～6中所示的示例性生长基材上除去的图6的示例性基材；
图8示意性地图示了根据本文所描述和例示的一种或更多种实施方式的位于基材内的示例性孔道及其中的示例性作用力；
图9示意性地图示了根据本文所描述和例示的一种或更多种实施方式的耦合至示例性基材的示例性生长基材、以及耦合至基材的示例性电镀单元；
图10绘制了在5mA电流下铜沉积玻璃孔道的电压-时间数据图；以及
图11是利用本文所描述和例示的示例性无核电镀法得到的具有填充有铜的孔道的玻璃基材的照片。
发明详述
下面详细参考本公开的各种实施方式，这些实施方式的例子在附图中示出。只要可能，在附图中使用相同的附图标记表示相同或相似的构件。本公开的一些实施方式涉及通过无核电镀法使基材孔道金属化。
一些实施方式使带呈预定样式的孔道的基材(例如玻璃基材)与具有导电表面的光滑生长基材(例如但不限于硅或铟锡氧化物(ITO)涂覆的玻璃)接触。将含有要沉积的金属(例如铜)的离子的电解质引入孔道中，随后通过施加电流和/或电压将这些离子电化学还原成生长基材上的金属颗粒。持续进行电化学沉积，直至孔道被充填。除去多余的电解质，并且分离基材和生长基材，从而将金属沉积物留在孔道中。实施方式不需要伴有复杂空洞减少对策以用金属充填孔道的核层。本公开的实施方式提供了一种比化学气相沉积(CVD)和糊料填充法更简单且更廉价的方法，且排除了进行固化的需求。本文所述的方法可应用于任意可电沉积的金属系统以及任意贯通孔道技术，例如贯通的硅孔道或贯通的玻璃孔道。
下文详细描述了使基材内的孔道金属化的各种方法。
现在参考图1，图1示意性地图示了一种示例性的基材100和一种示例性的生长基材110，所述基材100与所述生长基材110处于解除耦合的关系。基材100可由任意具有至少一个从第一表面102穿过基材主体向第二表面104延伸的孔道106的材料制成。基材100的示例性材料包括但不限于硅和玻璃。在一种非限制性的例子中，基材100包含强化玻璃，所述强化玻璃具有都处于压缩应力之下的第一压缩应力层和第二压缩应力层、以及设置于第一压缩应力层与第二压缩应力层之间且处于拉伸应力之下的中心张力层。可通过例如离子交换强化处理对强化玻璃进行化学强化。
尽管图1图示了多个延伸穿过基材100的孔道106，但并不仅限于此。在一些实施方式中，只提供了一个孔道，或者可以不同于图1所示的方式排布多个孔道。可提供呈任意构型和排布的任意数量个孔道。
孔道106可由任何已知或尚待开发的方法来形成。作为一个非限制性的例子，孔道106可通过激光损伤和蚀刻法来形成，其中，采用脉冲激光来在基材100的主体中形成损伤区域。随后，用化学蚀刻剂(例如氢氟酸、氢氧化钾、氢氧化钠等)来处理基材100。激光损伤区域中的材料除去速率更快，从而导致孔道106开放成所需的直径。作为一个例子而非限制，通过激光损伤和蚀刻处理来在基材中制造孔道的方法在美国专利公开号2015/0166395中有所描述，该文献通过引用全文纳入本文。
生长基材110提供表面，以供金属离子在电镀处理过程中沉积于其上，如本文所述。参考图1，生长基材包含第一表面112和第二表面114。在图1所示的例子中，生长基材110的第一表面112提供生长表面。
生长基材110可以是具有导电生长表面(例如第一表面112)的任意材料(或材料层)，所述导电生长表面足够光滑，以便在沉积后能够与金属分离，并且在电解质120(如下文所述)中是稳定的。在一个例子中，生长基材110由金属或金属合金制成。非限制性的金属材料包括铜、不锈钢、钛、镍等。非限制性的金属合金包括黄铜、青铜、镍铬铁合金(inconel)等。在一些实施方式中，生长基材110可包含进一步涂覆有一个或更多个涂层的金属或金属合金。
在一些实施方式中，生长基材110包含介电材料，其中，生长表面涂覆有一个或更多个导电涂层或层。示例性的介电材料包括但不限于橡胶、硅和玻璃。一个或更多个导电涂层或层可由任意合适的导电材料制成。示例性的导电涂层或层材料包括但不限于：铟锡氧化物、涂覆有铜的铟锡氧化物、铝、涂覆有铝的铟锡氧化物、钛、涂覆有钛的铟锡氧化物、镍、涂覆有镍的铟锡氧化物以及涂覆有铌的铟锡氧化物。
在另一个例子中，生长基材110可由其中嵌有导电颗粒的导电橡胶或聚合物材料制成。
如下文所述，生长基材110的导电表面在电镀处理过程中提供生长表面。
现在参考图2，图2图示了基材100的第二表面104被定位成与生长基材的第一表面112直接接触。如本文所用，“直接接触”意为基材表面相互接触而没有设置于它们之间的中介层。在所图示的例子中，生长基材110的第一表面112是生长表面，且其与基材100的第二表面104直接接触。
通过在基材100和/或生长基材110上施加机械力来将基材100和生长基材110保持在如图2所示的耦合关系下。机械力提供夹合力，以使基材100的第二表面104保持与生长基材110的第一表面112直接接触。用于提供机械力的装置的非限制性例子包括一个或更多个夹具和一个或更多个重物。机械力应当足以防止(如下文所述的)电解质120从基材100与生长基材110之间漏出，但不能过大而使基材和/或生长基材110例如因开裂而受损。发现使用具有导电表面的橡胶材料作为生长基材能够提供以下附加益处：得益于橡胶材料的柔韧性，其能够在基材100的第二表面104与生长基材110的第一表面112之间形成密封。
现在参考图3，图3示意性图示了施用于图2的示例性组装件的示例性电解质120。电解质120含有要沉积于生长基材110的第一表面112(即，生长表面)上以及沉积于孔道106中的金属的离子。尽管本文所述的一些实施方式指出要沉积的金属是铜，但实施方式并不仅限于此。用于沉积的示例性金属包括但不限于银、镍、金、铂和铅。电解质可以是上述金属中任一种的硫酸盐、硝酸盐或氯化物。在一个非限制性的例子中，要沉积的金属是铜，且电解质是硫酸铜。在一个非限制性的例子中，电解质120的离子浓度为0.0001M或更高。
将电解质120设置于基材100的周围，以使其基本上填充存在于基材100中的所有孔道106。可将电解质120、基材100和生长基材110维持在电镀单元200中，如图10所示以及下文详细描述。将电极(即，对电极，未图示)定位于电解质120中。电极可由任意导电材料制成，包括但不限于铂、铜、钛、镍、不锈钢等。在电极与生长基材110的生长表面(例如第一表面112)之间施加电流、电压或它们的组合，以向生长基材110提供负的恒定电流。作为一个例子而非限制，可提供约0.001mA/cm2至约1A/cm2的电流密度范围和约-0.001V至约-20V的电压范围。
参考图4，这导致位于生长基材110-电解质120界面处的铜离子被还原成生长基材110的第一表面112上的铜颗粒108，在此处，来自生长基材110的第一表面112的电子被转移给铜离子，以将它们还原成金属铜，如以下式(1)所示。应当理解的是，如上文所述，可在电解质120中提供铜离子以外的离子。
所施加的电流能够控制该还原反应的速率。因此，可通过增大或减小所施加的电流来增大或减小沉积速率。然而，注意到施加过高的电流可能导致多孔且充满空洞的沉积物，而过低的电流则可能使得处理时间过长而失去实用性。最佳电流密度能够提供在合理的时间长度内提供致密的导电涂层。
可在例如室温下进行沉积处理。作为一个非限制性的例子，可在10摄氏度至50摄氏度的环境温度下进行沉积处理。
相比于传统的电镀处理，本文所述的无核电镀法的实施方式能够提供从孔道106底部向顶部均匀移动的铜沉积前端。在常规的有核电镀中，随着铜被沉积于试样各处(包括孔道的外侧)，沉积前端从所有方向移动。该现象导致孔道口在完全填充铜之前就封闭，将空洞困于沉积物内。由于本文所述的实施方式中，铜沉积前端108只沿一个方向移动，处理要求简单，且还能够控制沉积物的品质。
图5和图6示意性地图示了沿生长基材110的第一表面112向基材100的第一表面102的方向前进的沉积铜颗粒108。图6示意性地图示了铜颗粒108已完全填充孔道106。孔道106一被铜108填满，就中断电流，并且将电解质120从基材100上除去。除去施加于基材100和/或生长基材110上的机械力，并使基材100与生长基材110分离，留下完整的金属化孔道，如图7示意性所示。可使用轻微的机械力来进行分离(即，将基材100拉离生长基材110)。或者，可施加热量或超声波来分离铜108和基材。
本公开的实施方式之所以能够实现，是因为沉积铜与基材100之间的粘合力小于系统中剩余的其它作用力。图8示意性地图示了对孔道196内的铜108产生作用的各种作用力，包括：
FCu-基材—铜颗粒与基材之间的粘合力；
FCu-Cu—铜颗粒之间的内聚力；
FCu-玻璃—铜颗粒与玻璃壁之间的粘合力；以及
F施加—用铜填充孔道后施加的机械力。
因此，为了将晶片从基材上干净地分离，应当满足以下条件：
FCu-基材＜FCu-Cu+FCu-玻璃+F施加，式(2)。
在一些实施方式中，通过例如用去离子水或其它合适的溶液进行冲洗以除去残留的电解质来对基材100进行清洁。
可任选地通过例如使氮气流在基材100上流动来对基材100进行干燥。在一些实施方式中，可在基材100仍位于单元内且在与生长基材110分离之前对基材100进行清洁和干燥。在与生长基材110分离且经过任选的清洁和干燥步骤之后，可随后对包含一个或更多个金属化孔道的基材100进行进一步下游处理，以将其结合入最终产品中。
现在参考图9，图9示意性地图示了根据一种实施方式的示例性电镀单元200。电镀单元200设置于基材100的第一表面102上，例如如上文所述的基材100。通过例如施加机械力来使基材100耦合至生长基材110，如上所述。注意到也可通过施加机械力将电镀单元200保持在基材100的第一表面102上，例如通过使用一个或更多个夹合装置。
在所示的实施方式中，电镀单元200包含多个壁210。应当理解的是，出于说明目的，图9只图示了两个壁210。应当理解的是，壁210的形状和构型不受特别限制。例如，电镀单元210的一个或更多个壁可限定出圆形、椭圆形、三角形等的电镀单元。
示例性的电镀单元200包含提供底面的基层211，期防止电解质120到达基材100的第一表面102的一些部分。基层211包含开口213，以将包含孔道106的基材100的第一表面102的一部分暴露于电解质120中。在一个非限制性例子中，基层211由特氟龙制成。也可采用其它材料。将电解质120设置于电镀单元200中，以使其基本上填充孔道106。在电解质120中设置对电极220。如上文所述，通过导电的生长基材110和对电极220来施加负电流，直至在孔道106内沉积所需的金属。在孔道106已被填充后，可将电解质120从电镀单元200中除去，并将电镀单元200从基材100上除去，进行拆解和清洁。
实施例
使用由康宁(康宁股份有限公司(Incorporated of Corning)，纽约)制造的640μm玻璃3基材作为玻璃基材。生长基材包含具有200nm铌涂层的涂覆有铟锡氧化物的0.7mm厚硼硅酸盐玻璃基材。使用1.2M硫酸铜作为电解质。
图10图示了在5mA恒定电流下进行2小时铜沉积过程中电压随时间的变化情况。铜原子先是在涂覆有铌的基材上成核。随着这些颗粒的生长，电流增大。初始颗粒形成后，在孔道中未覆盖的铌表面和已经沉积的铜颗粒上进一步发生成核和生长。无意受限于理论，在该阶段中，测量电压代表在涂覆有铌的表面和一施加电流就沉积的铜所提供的表面上所发生的反应的热力学。一旦铌完全被铜覆盖，电压就稳定至稳定值，在该阶段中，铜的成核和生长只发生于已经沉积的铜颗粒上。注意到随着沉积前端向上移动，电解质被推出孔道。图11是具有沉积于孔道106中的铜108的玻璃基材的照片。
由于在该处理中没有固体反应副产物，电解质保持得相当干净，且不含任何污染物，如果需要，其能够被重复使用多次。
现在应当理解的是，本文所述的一些实施方式涉及利用无核电镀法用金属填充基材孔道的方法。本文所述的方法使得能够在室温下对孔道进行金属化，不采用要沉积的核层，也不需要将基材结合至核层。
本领域的技术人员显而易见的是，可以在不偏离要求专利权的主题的精神和范围的情况下，对本文所述的实施方式进行各种修改和变动。因此，本说明书旨在涵盖本文所述的各种实施方式的修改和变化形式，只要这些修改和变化形式落在所附权利要求及其等同内容的范围之内。

Claims (20)

1.一种使孔道金属化的方法，所述方法包括：
将基材设置于生长基材上，其中：
所述基材包含第一表面、第二表面和至少一个从所述第一表面向所述第二表面延伸的孔道；
所述基材的所述第一表面或所述第二表面直接接触所述生长基材的表面；且
所述生长基材的表面是导电的；
将电解质设置于所述至少一个孔道中，其中，所述电解质包含要沉积于所述至少一个孔道内的金属的金属离子；
将电极定位于所述电解质中；以及
在所述电极与所述基材之间施加电流、电压或它们的组合，从而将所述金属离子还原成所述至少一个孔道内的所述生长基材的表面上的金属。
2.如权利要求1所述的方法，其特征在于，还包括：
从所述基材上除去所述电解质；以及
从所述基材的所述第一表面或所述第二表面上除去所述生长基材。
3.如权利要求1或2所述的方法，其特征在于，还包括向基材和/或所述生长基材施加机械力，以保持所述基材与所述生长基材之间的直接接触。
4.如前述权利要求中任一项所述的方法，其特征在于，施加电流和/或电压时的环境温度在10摄氏度至50摄氏度之间。
5.如前述权利要求中任一项所述的方法，其特征在于，所述生长基材包含导电橡胶材料。
6.如前述权利要求中任一项所述的方法，其特征在于，所述生长基材包含导电涂层。
7.如权利要求6所述的方法，其特征在于，所述导电涂层包含选自以下中的一种或更多种：铟锡氧化物、涂覆有铜的铟锡氧化物、铝、涂覆有铝的铟锡氧化物、钛、涂覆有钛的铟锡氧化物、镍、涂覆有镍的铟锡氧化物以及涂覆有铌的铟锡氧化物。
8.如前述权利要求中任一项所述的方法，其特征在于，所述生长基材包含金属或金属合金。
9.如前述权利要求中任一项所述的方法，其特征在于，所述基材包含玻璃。
10.如权利要求9所述的方法，其特征在于，所述玻璃是经过化学强化的，以使所述基材具有都处于压缩应力之下的第一压缩应力层和第二压缩应力层、以及设置于所述第一压缩应力层与所述第二压缩应力层之间且处于拉伸应力之下的中心张力层。
11.如前述权利要求中任一项所述的方法，其特征在于，所述金属是铜。
12.如前述权利要求中任一项所述的方法，其特征在于，所述电解质包含硫酸铜。
13.如前述权利要求中任一项所述的方法，其特征在于，由所述电流提供的电流密度在约0.001mA/cm2至约1A/cm2的范围内。
14.如前述权利要求中任一项所述的方法，其特征在于，所述电压在约0.001V至约-20V的范围内。
15.一种使孔道金属化的方法，所述方法包括：
将玻璃基材设置于生长基材上，其中：
所述玻璃基材包含第一表面、第二表面和至少一个从所述第一表面向所述第二表面延伸的孔道；
所述玻璃基材的所述第一表面或所述第二表面直接接触所述生长基材的表面；且
所述生长基材的表面是导电的；
向所述玻璃基材和所述生长基材施加夹合力，以保持所述玻璃基材与所述生长基材之间的直接接触；
将电解质设置于所述至少一个孔道中，其中，所述电解质包含铜离子；
将电极定位于所述电解质中；
在所述电极与所述生长基材的所述导电涂层之间施加电流、电压或它们的组合，从而将所述铜离子还原成所述至少一个孔道内的所述生长基材的表面上的铜；以及
从所述玻璃基材的所述第一表面或所述第二表面上除去所述生长基材。
16.如权利要求15所述的方法，其特征在于，施加电流和/或电压时的环境温度在15摄氏度至50摄氏度之间。
17.如权利要求15或16所述的方法，其特征在于，所述生长基材包含金属或金属合金。
18.如权利要求15～17中任一项所述的方法，其特征在于，所述电解质包含硫酸铜。
19.如权利要求15～18中任一项所述的方法，其特征在于，由所述电流提供的电流密度在约0.001mA/cm2至约1A/cm2的范围内。
20.如权利要求15～19中任一项所述的方法，其特征在于，所述电压在约0.001V至约-20V的范围内。
CN201780022273.8A 2016-03-30 2017-03-28 使基材内孔道金属化的方法 Pending CN109075080A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662315146P 2016-03-30 2016-03-30
US62/315,146 2016-03-30
PCT/US2017/024409 WO2017172677A1 (en) 2016-03-30 2017-03-28 Methods for metalizing vias within a substrate

Publications (1)

Publication Number Publication Date
CN109075080A true CN109075080A (zh) 2018-12-21

Family

ID=58545215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780022273.8A Pending CN109075080A (zh) 2016-03-30 2017-03-28 使基材内孔道金属化的方法

Country Status (7)

Country Link
US (1) US20170287728A1 (zh)
EP (1) EP3437123A1 (zh)
JP (1) JP2019516858A (zh)
KR (1) KR20180130102A (zh)
CN (1) CN109075080A (zh)
TW (1) TW201740504A (zh)
WO (1) WO2017172677A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634792A (zh) * 2019-09-26 2019-12-31 上海航天电子通讯设备研究所 一种电气互连基板制造方法
CN111163582A (zh) * 2020-01-02 2020-05-15 上海航天电子通讯设备研究所 一种基于激光纳米加工技术的垂直互连基板及其制造方法
CN113646280A (zh) * 2019-02-05 2021-11-12 康宁股份有限公司 可靠性改进的气密性金属化通孔
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6723236B2 (ja) 2014-11-05 2020-07-15 コーニング インコーポレイテッド バイアボトムアップ電解メッキ方法
EP3467151B1 (fr) * 2017-10-06 2020-06-17 Nivarox-FAR S.A. Moule pour galvanoplastie et son procédé de fabrication
WO2019135985A1 (en) 2018-01-03 2019-07-11 Corning Incorporated Methods for making electrodes and providing electrical connections in sensors
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US11171094B2 (en) 2019-02-05 2021-11-09 Corning Incorporated Hermetic fully-filled metallized through-hole vias
WO2020168074A1 (en) * 2019-02-14 2020-08-20 Lam Research Corporation Gold through silicon mask plating
US11148935B2 (en) 2019-02-22 2021-10-19 Menlo Microsystems, Inc. Full symmetric multi-throw switch using conformal pinched through via
FR3099848B1 (fr) * 2019-08-09 2021-09-24 Commissariat Energie Atomique Procédé de fabrication de vias traversant un substrat
CN113066758B (zh) * 2021-03-23 2023-08-22 三叠纪(广东)科技有限公司 Tgv深孔填充方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法
US20070202686A1 (en) * 2005-11-09 2007-08-30 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
US20150262874A1 (en) * 2012-11-05 2015-09-17 Micronit Microfluidics B.V. Method for forming an electrically conductive via in a substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006348373A (ja) * 2005-06-20 2006-12-28 Yamamoto Mekki Shikenki:Kk 電気めっき用治具
JP5729932B2 (ja) * 2010-07-22 2015-06-03 キヤノン株式会社 基板貫通孔内への金属充填方法
CN103361694A (zh) * 2013-08-08 2013-10-23 上海新阳半导体材料股份有限公司 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
JP2015156427A (ja) * 2014-02-20 2015-08-27 アイシン精機株式会社 ガラス加工部品及びその製造方法並びに電子装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法
US20070202686A1 (en) * 2005-11-09 2007-08-30 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
US20150262874A1 (en) * 2012-11-05 2015-09-17 Micronit Microfluidics B.V. Method for forming an electrically conductive via in a substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113646280A (zh) * 2019-02-05 2021-11-12 康宁股份有限公司 可靠性改进的气密性金属化通孔
CN113646280B (zh) * 2019-02-05 2023-07-04 康宁股份有限公司 可靠性改进的气密性金属化通孔
US11760682B2 (en) 2019-02-21 2023-09-19 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same
CN110634792A (zh) * 2019-09-26 2019-12-31 上海航天电子通讯设备研究所 一种电气互连基板制造方法
CN111163582A (zh) * 2020-01-02 2020-05-15 上海航天电子通讯设备研究所 一种基于激光纳米加工技术的垂直互连基板及其制造方法

Also Published As

Publication number Publication date
WO2017172677A1 (en) 2017-10-05
US20170287728A1 (en) 2017-10-05
JP2019516858A (ja) 2019-06-20
KR20180130102A (ko) 2018-12-06
TW201740504A (zh) 2017-11-16
EP3437123A1 (en) 2019-02-06

Similar Documents

Publication Publication Date Title
CN109075080A (zh) 使基材内孔道金属化的方法
CN109314099B (zh) 用于转移石墨烯的系统和方法
TWI802644B (zh) 包含金屬化穿孔的製品
CN103991862A (zh) 电化学高效剥离制备高质量石墨烯的方法
JP2006503176A (ja) 電気化学的に成型加工され、気密的に封止された微細構造および上記微細構造を製造するための方法および装置
TWI689630B (zh) 底部向上電解質通孔鍍覆方法
WO2017074867A1 (en) Transfer of vertically aligned ultra-high density nanowires onto flexible substrates
KR20100101886A (ko) Ｃｎｔ를 포함하는 회로층 구조 및 ｃｎｔ를 포함하는 회로층의 제조방법
CN107130219A (zh) 一种超薄通孔阳极氧化铝薄膜的制备方法
KR101595757B1 (ko) 실리콘 기판의 표면 박리 방법
CN105101655B (zh) 在特种产品基材表面制备微纳米级别金属电极的方法
US20180358607A1 (en) Reticulated electrode structure and method of making the same
US10957628B2 (en) Bottom up electroplating with release layer
Lee et al. Formation of 100 μm deep vertical pores in Si wafers by wet etching and Cu electrodeposition
TW200938048A (en) Method for manufacturing wire substrate
CN108738249B (zh) 配线用基板的制造方法
Chowdhury et al. In Situ electrochemical thinning of barrier oxide layer of porous anodic alumina template
Jinsenji et al. Direct Metal Layer Forming with Good Adhesion on Porous AAO Films by Electroless Cu Plating
TWI827747B (zh) 形成加蓋金屬化通孔之方法
KR102027529B1 (ko) 액체를 이용하여 박막을 전사시키기 위한 방법
CN114920239A (zh) 一种基于水蒸气的二维材料转移或堆垛方法
CN111232964A (zh) 一种石墨烯晶圆的转移方法、石墨烯晶圆及鼓泡体系
KR20160086187A (ko) 그래핀 결함 치유 방법 및 그래핀 하이브리드 전극의 제조 방법
CN103569935A (zh) 金属微米亚微米管阵列的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181221