JP2019516858A - 基板内のビアを金属化する方法 - Google Patents

基板内のビアを金属化する方法 Download PDF

Info

Publication number
JP2019516858A
JP2019516858A JP2018550791A JP2018550791A JP2019516858A JP 2019516858 A JP2019516858 A JP 2019516858A JP 2018550791 A JP2018550791 A JP 2018550791A JP 2018550791 A JP2018550791 A JP 2018550791A JP 2019516858 A JP2019516858 A JP 2019516858A
Authority
JP
Japan
Prior art keywords
substrate
growth substrate
electrolyte
growth
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018550791A
Other languages
English (en)
Inventor
アイリーン ダールバーグ，レイチェル
アイリーン ダールバーグ，レイチェル
ジャヤラマン，シュリスダーサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2019516858A publication Critical patent/JP2019516858A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

基板内のビアを金属化する方法が開示されている。１つの実施の形態において、ビアを金属化する方法は、成長基板上に基板を配置する工程を含む。その小判は、第一面、第二面、および少なくとも１つのビアを備える。その基板の第一面または第二面は、成長基板の表面と直接接触しており、成長基板のその表面は導電性である。この方法は、電解質が少なくとも１つのビア内に配置されるようにその基板に電解質を施す工程をさらに含む。その電解質は、少なくとも１つのビア内に堆積すべき金属の金属イオンを含む。この方法は、電解質内に電極を位置付ける工程、および電極と基板との間に電流および／または電圧を印加し、それによって、少なくとも１つのビア内の成長基板のその表面で金属イオンを金属に還元する工程も含む。

Description

関連出願の説明
本出願は、その内容がここに依拠され、ここに全てが引用される、２０１６年３月３０日に出願された米国仮特許出願第６２／３１５１４６号の米国法典第３５編第１１９条の下での優先権の恩恵を主張するものである。
本明細書は、広く、基板内のビアを金属化する方法に関し、より詳しくは、シードレス電気メッキプロセスを使用した基板内のビアの金属化に関する。
金属化は、基板貫通ビアが電気的相互接続の機能を果たせるようにする、半導体産業およびマイクロエレクトロニクス産業におけるプロセスである。電気抵抗が低いために、銅が好ましい金属の内の１つである。貫通孔接続は、高い実装密度、減少した信号経路、広い信号バンド幅、より低い実装費用および極めて小型化されたシステムを与える薄いシリコンおよびガラスのビアに基づく技術を可能にするので、近年、関心を集めている。これらの三次元技術には、家庭用電化製品、高性能プロセッサ、微小電気機械デバイス（ＭＥＭＳ）、タッチセンサ、生物医学装置、大容量メモリ、自動車エレクトロニクスおよび航空宇宙用材料において幅広い用途がある。
ビアに銅を充填するために利用できる現行のプロセスとしては、化学蒸着（ＣＶＤ）、ペーストを使用したプロセス、および電気メッキが挙げられる。このＣＶＤ法は、２０までのアスペクト比を有する小型のビア（直径３〜５μｍ）に適しているが、より大きく、より深いビアには適していない。このペーストプロセスは、銅および適切な結合剤を含有するペーストをビアに充填し、その後、酸化を防ぐために不活性雰囲気内で約６００℃で硬化させる工程からなる。次に、基板（例えば、ガラス）を、硬化中の銅充填物の２〜８μｍの収縮を考慮して、続いて研磨または薄層化させる。高温硬化により、ビアからの銅の持上がりをもたらすことがある、硬化中のペーストの熱膨張係数（ＣＴＥ）を管理する必要に加え、低厚ガラスの破壊または曲げの虞が生じる。ＣＶＤ法およびペーストプロセスの両方とも、その複雑さと高い費用のために、製造上使いにくい。
ビアを充填するための現行の電気メッキプロセスは、基板上およびビア内にバリア層およびシード層を堆積し、その後、銅の電着および最終的な薄層化を含む。バリア層およびシード層の堆積は、難しく、大規模製造にとって費用効果的ではない。さらに、空隙のない充填を得ることは、シード層を用いた電気メッキプロセスにおいては難しい。何故ならば、堆積フロントは、ビアの深さに沿って不均一であり、それ自体で空隙を形成するからである。
したがって、単純であり、拡大可能であり、低コストの、基板内のビアを金属化する方法が、必要とされている。
第１の態様において、ビアを金属化する方法は、成長基板上に基板を配置する工程を含む。この基板は、第一面、第二面、およびこの第一面から第二面まで延在する少なくとも１つのビアを備える。その基板の第一面または第二面は、成長基板の表面と直接接触しており、成長基板のその表面は導電性である。この方法は、電解質を少なくとも１つのビア内に配置する工程をさらに含む。その電解質は、少なくとも１つのビア内に堆積すべき金属の金属イオンを含む。この方法は、電解質内に電極を位置付ける工程、および電極と基板との間に電流、電圧、またはその組合せを印加し、それによって、少なくとも１つのビア内の成長基板の表面上で金属イオンを金属に還元する工程も含む。
基板から電解質を除去する工程、および基板の第一面または第二面から成長基板を取り外す工程をさらに含む、第１の態様による第２の態様。
基板、成長基板、またはその両方に機械力を印加して、基板と成長基板との間の直接接触を維持する工程をさらに含む、第１の態様または第２の態様による第３の態様。
電流、電圧、またはその両方が印加されるときの周囲温度が、１０℃と５０℃の間である、第１の態様から第３の態様いずれかによる第４の態様。
成長基板が導電性ゴム材料から作られている、第１の態様から第４の態様いずれかによる第５の態様。
成長基板が導電性コーティングを備える、第１の態様から第５の態様いずれかによる第６の態様。
導電性コーティングが、以下の物質：インジウム・スズ・酸化物、銅被覆インジウム・スズ・酸化物、アルミニウム、アルミニウム被覆インジウム・スズ・酸化物、チタン、チタン被覆インジウム・スズ・酸化物、ニッケル、ニッケル被覆インジウム・スズ・酸化物、およびニオブ被覆インジウム・スズ・酸化物から選択される１つ以上を含む、第６の態様による第７の態様。
成長基板が金属または金属合金である、第１の態様から第７の態様いずれかによる第８の態様。
基板がガラスから作られている、第１の態様から第８の態様いずれかによる第９の態様。
基板が、両方とも圧縮応力下にある第１の圧縮応力層および第２の圧縮応力層、並びにその第１の圧縮応力層と第２の圧縮応力層との間に配置された引張応力下にある中央張力層を有するように、ガラスが化学強化されている、第９の態様による第１０の態様。
金属が銅である、第１の態様から第１０の態様いずれかによる第１１の態様。
電解質が硫酸銅を含む、第１の態様から第１１の態様いずれかによる第１２の態様。
電流により提供される電流密度範囲が、約０．００１ｍＡ／ｃｍ２から約１Ａ／ｃｍ２の範囲内である、第１の態様から第１２の態様いずれかによる第１３の態様。
電圧が約０．００１Ｖから約−５Ｖの範囲内である、第１の態様から第１３の態様いずれかによる第１４の態様。
第１５の態様において、ビアを金属化する方法は、成長基板上にガラス基板を配置する工程を含む。このガラス基板は、第一面、第二面、およびこの第一面から第二面まで延在する少なくとも１つのビアを備える。そのガラス基板の第一面または第二面は、成長基板の表面と直接接触している。成長基板のその表面は導電性である。この方法は、ガラス基板および成長基板にクランプ力を印加して、ガラス基板と成長基板との間の直接接触を維持する工程、および銅イオンを含む電解質を少なくとも１つのビア内に配置する工程をさらに含む。この方法は、電解質内に電極を位置付ける工程、および電極と成長基板の導電性コーティングとの間に電流、電圧、またはその組合せを印加し、それによって、少なくとも１つのビア内の成長基板の表面上で銅イオンを銅に還元する工程も含む。この方法は、ガラス基板の第一面または第二面から成長基板を取り外す工程をさらに含む。
電流、電圧、またはその両方が印加されるときの周囲温度が、１５℃と５０℃の間である、第１５の態様による第１６の態様。
成長基板が金属または金属合金から作られている、第１５の態様または第１６の態様による第１７の態様。
電解質が硫酸銅を含む、第１５の態様から第１７の態様いずれかによる第１８の態様。
電流により提供される電流密度範囲が、約０．００１ｍＡ／ｃｍ２から約１Ａ／ｃｍ２の範囲内である、第１５の態様から第１８の態様いずれかによる第１９の態様。
電圧が約０．００１Ｖから約−５Ｖの範囲内である、第１５の態様から第１９の態様いずれかによる第２０の態様。
ここに記載された実施の形態の追加の特徴および利点は、以下の詳細な説明に述べられており、一部は、その説明から当業者に容易に明白となるか、または以下の詳細な説明、特許請求の範囲、並びに添付図面を含む、ここに記載された実施の形態を実施することによって、認識されるであろう。
先の一般的な説明および以下の詳細な説明の両方とも、様々な実施の形態を記載しており、請求項に記載された主題の性質および特徴を理解するための概要または骨子を提供する目的であることが理解されよう。添付図面は、様々な実施の形態のさらなる理解を与えるために含まれ、本明細書に包含され、その一部を構成する。図面は、ここに記載された様々な実施の形態を示し、説明と共に、請求項に記載された主題の原理および作動を説明する働きをする。
ここに記載され示された１つ以上の実施の形態による、未結合の関係にある、例示の基板および例示の成長基板の概略図 ここに記載され示された１つ以上の実施の形態による、結合の関係にある、図１に示された例示の基板および例示の成長基板の概略図 ここに記載され示された１つ以上の実施の形態による、電解質が基板の例示のビア内に配置された、図２に示された例示の基板および例示の成長基板の概略図 ここに記載され示された１つ以上の実施の形態による、金属堆積フロントが成長基板の第一面にある、図３に示された例示の基板、例示の成長基板、および電解質の概略図 ここに記載され示された１つ以上の実施の形態による、ビア内の金属堆積フロントが進行した、図３に示された例示の基板、例示の成長基板、および電解質の概略図 ここに記載され示された１つ以上の実施の形態による、ビアが完全に金属化された、図３に示された例示の基板、例示の成長基板、および電解質の概略図 ここに記載され示された１つ以上の実施の形態による、図１〜６に示された例示の成長基板から取り外された図６の例示の基板の概略図 ここに記載され示された１つ以上の実施の形態による、基板内の例示のビアおよびその中の例示の力の概略図 ここに記載され示された１つ以上の実施の形態による、例示の基板に結合された例示の成長基板、およびその基板に結合された例示の電気メッキセルの概略図 ５ｍＡの電流でのガラスビアの銅堆積に関する時間に対する電圧のデータをプロットしたグラフ ここに記載され示された例示のシードレス電気メッキプロセスにより銅が充填されたビアを有するガラス基板の画像
ここで、その例が添付図面に示された、本開示の実施の形態を詳しく参照する。できるときはいつでも、同じまたは同様の部分を指すために、図面に亘り、同じ参照番号が使用される。本開示の実施の形態は、シードレス電気メッキプロセスによる基板のビアの金属化に関する。
実施の形態は、予めパターンが形成されたビアを有する基板（例えば、ガラス基板）を、制限なく、シリコンまたはインジウム・スズ・酸化物（ＩＴＯ）被覆ガラスなどの導電性表面を有する滑らかな成長基板と接触させる。堆積すべき金属（例えば、銅）のイオンを含有する電解質をビア中に導入し、その後、電流および／または電圧の印加により、成長基板上でイオンを金属粒子に電気化学的に還元する。ビアが充填されるまで、電気化学堆積を継続する。過剰な電解質を除去し、基板と成長基板を分離し、それによって、ビア内に金属堆積物が残される。実施の形態は、ビアに金属を充填するために、複雑な空隙軽減戦略を伴うソード層を必要としない。本開示の実施の形態は、化学蒸着（ＣＶＤ）およびペースト充填プロセスよりも単純かつより安価なプロセスを提示し、硬化の必要性を排除する。ここに記載されたプロセスは、電着できるどの金属系にも適用でき、どのスルー・ビア技術、例えば、スルー・シリコン・ビアまたはスルー・ガラス・ビアにも適用できる。
基板内のビアを金属化する様々な方法が、以下に詳しく記載されている。
ここで図１を参照すると、例示の基板１００および例示の成長基板１１０が、未結合の関係で図解されている。基板の中を通って第一面１０２から第二面１０４まで延在する少なくとも１つのビア１０６を有する基板１００は、どの材料から製造されてもよい。基板１００の例示の材料としては、以下に限られないが、シリコンおよびガラスが挙げられる。１つの非限定例において、基板１００は、両方とも圧縮応力下にある第１の圧縮応力層および第２の圧縮応力層、並びにその第１の圧縮応力層と第２の圧縮応力層との間に配置された引張応力下にある中央張力層を有する強化ガラスを含む。その強化ガラスは、イオン交換強化法などによって、化学強化されていてもよい。
図１は、基板１００を通って延在する複数のビア１０６を示しているが、実施の形態はそれに限定されない。いくつかの実施の形態において、ただ１つのビアが設けられていても、または図１に示されたものと異なる様式で多数のビアが配列されていてもよい。どの構成および配列のいくつのビアが設けられてもよい。
ビア１０６は、どの公知の方法またはまだ開発されていない方法により形成されてもよい。非限定例として、ビア１０６は、基板１００の中身に損傷領域を形成するためにパルスレーザが利用される、レーザ損傷・エッチングプロセスにより形成されることがある。次に、基板１００に化学エッチング液（例えば、フッ化水素酸、水酸化カリウム、水酸化ナトリウムなど）を施す。材料除去速度は、レーザ損傷領域においてより速く、それによって、ビア１０６が所望の直径に開く。制限ではなく、例として、レーザ損傷・エッチングプロセスにより基板内にビアを製造する方法が、ここに全てが引用される、米国特許出願公開第２０１５／０１６６３９５号明細書に記載されている。
成長基板１１０は、上述したように、電気メッキプロセス中に金属イオンが堆積される表面を与える。図１を参照すると、この成長基板は、第一面１１２および第二面１１４を有する。図１に示された例において、成長基板１１０の第一面１１２が、成長表面を与える。
成長基板１１０は、金属脱離後堆積を可能にするのに十分に滑らかであり、電解質１２０中において安定である（下記に記載される）導電性成長表面（例えば、第一面１１２）を有するどの材料（または材料の層）であってもよい。一例において、成長基板１１０は、金属または金属合金から製造される。非限定的な金属材料としては、銅、ステンレス鋼、チタン、ニッケルなどが挙げられる。非限定的な金属合金としては、黄銅、青銅、インコネルなどが挙げられる。いくつかの実施の形態において、成長基板１１０は、１つ以上のコーティング層によりさらに被覆される金属または金属合金を含むことがある。
いくつかの実施の形態において、成長基板１１０は誘電材料を含み、前記成長表面は、１つ以上の導電性コーティングまたは層により被覆されている。例示の誘電材料としては、以下に限られないが、ゴム、シリコンおよびガラスが挙げられる。その１つ以上の導電性コーティングまたは層は、どの適切な導電性材料から製造されてもよい。例示の導電性コーティングまたは層の材料としては、以下に限られないが、インジウム・スズ・酸化物、銅被覆インジウム・スズ・酸化物、アルミニウム、アルミニウム被覆インジウム・スズ・酸化物、チタン、チタン被覆インジウム・スズ・酸化物、ニッケル、ニッケル被覆インジウム・スズ・酸化物、およびニオブ被覆インジウム・スズ・酸化物が挙げられる。
さらに別の例において、成長基板１１０は、導電性ゴムまたは中に導電性粒子が埋め込まれた高分子材料から製造されることがある。
下記に記載されるように、成長基板１１０の導電性表面は、電気メッキプロセス中に成長表面を与える。
ここで図２を参照すると、基板１００の第二面１０４が、成長基板の第一面１１２と接触して位置するように示されている。ここに用いたように、「直接接触」は、２つの基板の表面が、介在層が間に配置されずに、互いに接触していることを意味する。図示された例において、成長基板１１０の第一面１１２は成長表面であり、その表面が、基板１００の第二面１０４と直接接触している。
基板１００および成長基板１１０は、基板１００、成長基板１１０、またはその両方への機械力の印加によって、図２に示されたような結合関係に維持されている。その機械力は、基板１００の第二面１０４が成長基板１１０の第一面１１２と直接接触したままとなるようなクランプ力を与える。機械力を与えるための装置の非限定例としては、１つ以上のクランプおよび／または１つ以上の錘が挙げられる。その機械力は、電解質１２０（下記に記載される）が、基板１００と成長基板１１０との間から漏れるのを防ぐのに十分であるが、基板１００および／または成長基板１１０が、亀裂などにより損傷を受けるほど大きくはないべきである。成長基板として導電性表面を有するゴム材料を使用すると、そのゴム材料の柔軟な性質のために、基板１００の第二面１０４と成長基板１１０の第一面１１２との間にシールを形成する追加の恩恵が与えられることに留意のこと。
ここで図３を参照すると、図２の例示のアセンブリに施された例示の電解質１２０が図解されている。電解質１２０は、ビア１０６内であって、成長基板１１０の第一面１１２（すなわち、成長表面）上に堆積すべき金属のイオンを含有する。ここに記載された実施の形態は、堆積すべき金属を銅と称しているが、実施の形態は、それに限定されない。堆積のための例示の金属としては、以下に限られないが、銀、ニッケル、金、白金、および鉛が挙げられる。その電解質は、上述した金属のいずれの硫酸塩、硝酸塩、または塩化物であってもよい。１つの非限定例において、堆積すべき金属は銅であり、電解質は硫酸銅である。非限定例として、電解質１２０は、０．０００１Ｍ以上の濃度のイオンを有する。
電解質１２０は、基板１００内に存在するビア１０６の全てを実質的に充填するように基板１００の周りに配置される。電解質１２０、基板１００、および成長基板１１０は、図９に示され、下記に詳しく記載されるような、電気メッキセル２００内に維持されることがある。電極（すなわち、対電極）（図示せず）が電解質１２０内に位置付けられる。その電極は、制限なく、白金、銅、チタン、ニッケル、ステンレス鋼などのどの導電性材料から製造されてもよい。電流、電圧、またはその組合せが、その電極と、成長基板１１０の成長表面（例えば、第一面１１２）との間に印加されて、成長基板１１０に負の定電流を与える。限定ではなく一例として、約０．００１ｍＡ／ｃｍ２から約１Ａ／ｃｍ２の電流密度範囲および約−０．００１Ｖから約−２０Ｖの電圧範囲が与えられることがある。
図４を参照すると、これにより、成長基板１１０と電解質１２０との界面にある銅イオンが、成長基板１１０の第一面１１２上に銅粒子１０８として還元され、下記の式（１）に示されるように、成長基板１１０の第一面１１２からの電子が、銅イオンに移されて、それらを金属銅に還元する。上述したように、電解質１２０中に、銅イオン以外のイオンを与えてもよいことを理解すべきである。
Figure 2019516858
印加された電流が、この還元反応の速度を制御する。それゆえ、堆積速度は、印加される電流を増減することによって、増減させることができる。しかしながら、印加される電流が高すぎると、多孔質の空隙を含む堆積物が生じるであうし、電流が低すぎると、そのプロセスが長すぎて実用的に有用でなくなるであろうことに留意のこと。最適な電流密度は、妥当な時間で緻密な導電性コーティングを与える。
堆積プロセスは、例えば、室温で行われることがある。非限定例として、堆積プロセスは、１０℃と５０℃の間の周囲温度で行われることがある。
ここに記載されたシードレス電気メッキプロセスの実施の形態は、従来の電気メッキプロセスと比べて、ビア１０６の底部から上部まで均一に動く銅堆積フロントを与える。従来のシード層を用いる電気メッキにおいて、その堆積フロントは、銅が、ビアの外側を含む試料のどこにでも堆積されるので、全方向から移動する。この現象は、銅が完全に充填される前にビアの口を閉じ、堆積物内に空隙を捕捉してしまう。銅堆積フロント１０８は、ここに記載された実施の形態において一方向にしか移動しないので、プロセス要件は、単純であり、堆積物の品質の制御も与える。
図５および６は、成長基板１１０の第一面１１２から基板１００の第一面１０２に向かう方向に進行する堆積した銅粒子１０８を図解している。図６は、銅粒子１０８がビア１０６を完全に充填していることを図解している。ビア１０６が銅１０８で一旦充填されたら、電流を停止し、電解質１２０を基板１００から除去する。基板１００および／または成長基板１１０に印加される機械力を除き、基板１００を成長基板１１０から分離し、図７に示されるように、金属化されたビアが無傷で残される。その分離は、わずかな機械力を用いて（すなわち、基板１００を成長基板１１０から離れるように引っ張る）、行ってもよい。あるいは、熱または超音波を印加して、銅１０８とその基板を分離してもよい。
本開示の実施の形態は、堆積された銅と基板１００との間の接着力は、その系における他の力の残りよりも小さいという事実により可能になるであろう。図８は、ビア１０６内の銅１０８に作用する様々な力を図解しており、それらは、以下のとおりである：
ＦＣｕ・基板−銅粒子と基板との間の接着力、
ＦＣｕ・Ｃｕ−銅粒子間の凝集力、
ＦＣｕ・ガラス−銅粒子とガラス壁との間の接着力、および
Ｆ印加−ビアに銅を充填した後に印加される機械力。
それゆえ、基板からウェハーをきれいに分離するためには、以下の条件を満たすべきである：
Figure 2019516858
いくつかの実施の形態において、基板１００は、残留する電解質を除去するため、脱イオン水または他の適切な溶液による濯ぎなどによって、洗浄される。
基板１００は、基板１００上に窒素流を流すことなどによって、必要に応じて、乾燥されることがある。基板１００は、いくつかの実施の形態において、まだセル内にあり、成長基板１１０からの分離前に、洗浄され、乾燥されることがある。成長基板１１０からの分離および随意的な洗浄と乾燥の工程後、次いで、１つ以上の金属化されたビアを含む基板１００にさらなる後続工程を行って、それを最終製品に組み込んでもよい。
ここで図９を参照すると、１つ以上の実施の形態による例示の電気メッキセル２００が図解されている。電気メッキセル２００は、上述した基板１００などの基板１００の第一面１０２上に配置される。基板１００は、上述したように、機械力の印加などによって、成長基板１１０に結合される。電気メッキセル２００は、例えば、１つ以上のクランプ装置の使用などによって、機械力の印加により、基板１００の第一面１０２上に維持されてもよいことに留意のこと。
図示された実施の形態において、電気メッキセル２００は複数の壁２１０を備える。図９は、説明のために、２つの壁２１０しか示していないことを理解すべきである。壁２１０の形状および配置は、特に限定されないことも理解すべきである。例えば、電気メッキセル２００の１つ以上の壁２１０は、円形、楕円形、三角形などである電気メッキセルを画成することがある。
例示の電気メッキセル２００は基層２１１を備え、電解質１２０が基板１００の第一面１０２の部分に到達するのを防ぐ床を与える。基層２１１は、ビア１０６を含む基板１００の第一面１０２の一部を電解質１２０に暴露する開口２１３を備える。基層２１１は、１つの非限定例において、テフロン（登録商標）から製造される。他の材料を使用してもよい。電解質１２０は、ビア１０６を実質的に充填するように、電気メッキセル２００内に配置される。対電極２２０が電解質１２０内に配置される。上述したように、ビア１０６内に所望の金属が堆積されるまで、負電流が、導電性成長基板１１０および対電極２２０によって印加される。ビア１０６が充填された後、電解質１２０を電気メッキセル２００から除去し、電気メッキセル２００を基板１００から取り外し、分解し、洗浄することができる。
ニューヨーク州、コーニング所在のＣｏｒｎｉｎｇ，Ｉｎｃｏｒｐｏｒａｔｅｄにより製造された、直径６０μｍのビアを有する、６４０μｍのＣｏｒｎｉｎｇ（登録商標）Ｇｏｒｉｌｌａ（登録商標）Ｇｌａｓｓ ３基板をガラス基板として使用した。成長基板は、２００ｎｍのニオブコーティングを有する、インジウム・スズ・酸化物で被覆された０．７ｍｍ厚のホウケイ酸ガラス基板を含んだ。電解質として、１．２Ｍの硫酸銅を使用した。
図１０は、２時間に亘る５ｍＡの定電流での銅堆積中の電圧対時間の挙動をグラフで示している。銅原子は、最初に、ニオブ被覆基板上で核を成した。これらの粒子が成長するにつれて、電圧が増加した。最初の粒子が形成された後、覆われていないニオブ表面およびビア内のすでに堆積された銅粒子の両方の上に、さらなる核形成および成長が起こる。理論により束縛されないが、この段階中に、電圧の尺度は、電流が印加された時点の、ニオブ被覆表面および堆積した銅により設けられる表面上に生じる反応の熱力学を表す。ニオブが一旦銅で完全に覆われたら、電圧は安定値に落ち着き、その最中は、すでに堆積した銅粒子上だけに銅の核形成および成長が起こった。堆積フロントが上方に動くにつれて、電解質がビアから押し出されることに留意のこと。図１１は、ビア１０６内に堆積された銅１０８を有するガラス基板の画像である。
この過程には固体の反応副生成物はないので、電解質は、かなり清浄で、どのような汚染もないままであり、所望であれば、その電解質を何回も再使用することができる。
ところで、ここに記載された実施の形態は、シードレス電気メッキプロセスを使用して、基板のビアに金属を充填する方法に関することを理解すべきである。ここに記載された方法は、ビアを室温で金属化することを可能にし、堆積させるべきシード層を利用せず、シード層への基板の結合を必要としない。
請求項に記載された手段の精神および範囲から逸脱せずに、ここに記載された実施の形態に、様々な改変および変更を行えることが、当業者に明白であろう。それゆえ、本明細書は、ここに記載された様々な実施の形態の改変および変更を、そのような改変および変更が付随の特許請求の範囲およびその等価物の範囲内に入るという条件で、網羅することが意図されている。
以下、本発明の好ましい実施形態を項分け記載する。
実施形態１
ビアを金属化する方法において、
成長基板上に基板を配置する工程であって、
該基板は、第一面、第二面、および該第一面から該第二面まで延在する少なくとも１つのビアを備え、
該基板の第一面または第二面は、該成長基板の表面と直接接触しており、
該成長基板の該表面は導電性である、工程、
電解質を前記少なくとも１つのビア内に配置する工程であって、該電解質は、該少なくとも１つのビア内に堆積すべき金属の金属イオンを含む、工程、
前記電解質内に電極を位置付ける工程、および
前記電極と前記基板との間に電流、電圧、またはその組合せを印加し、それによって、前記少なくとも１つのビア内の前記成長基板の表面上で前記金属イオンを前記金属に還元する工程、
を有してなる方法。
実施形態２
前記基板から前記電解質を除去する工程、および
前記基板の第一面または第二面から前記成長基板を取り外す工程、
をさらに含む、実施形態１に記載の方法。
実施形態３
前記基板、前記成長基板、またはその両方に機械力を印加して、該基板と該成長基板との間の直接接触を維持する工程をさらに含む、実施形態１または２に記載の方法。
実施形態４
前記電流、前記電圧、またはその両方が印加されるときの周囲温度が、１０℃と５０℃の間である、実施形態１から３いずれか１つに記載の方法。
実施形態５
前記成長基板が導電性ゴム材料から作られている、実施形態１から４いずれか１つに記載の方法。
実施形態６
前記成長基板が導電性コーティングを備える、実施形態１から５いずれか１つに記載の方法。
実施形態７
前記導電性コーティングが、以下の物質：インジウム・スズ・酸化物、銅被覆インジウム・スズ・酸化物、アルミニウム、アルミニウム被覆インジウム・スズ・酸化物、チタン、チタン被覆インジウム・スズ・酸化物、ニッケル、ニッケル被覆インジウム・スズ・酸化物、およびニオブ被覆インジウム・スズ・酸化物から選択される１つ以上を含む、実施形態６に記載の方法。
実施形態８
前記成長基板が金属または金属合金から作られている、実施形態１から７いずれか１つに記載の方法。
実施形態９
前記基板がガラスから作られている、実施形態１から８いずれか１つに記載の方法。
実施形態１０
前記基板が、両方とも圧縮応力下にある第１の圧縮応力層および第２の圧縮応力層、並びに該第１の圧縮応力層と該第２の圧縮応力層との間に配置された引張応力下にある中央張力層を有するように、前記ガラスが化学強化されている、実施形態９に記載の方法。
実施形態１１
前記金属が銅である、実施形態１から１０いずれか１つに記載の方法。
実施形態１２
前記電解質が硫酸銅を含む、実施形態１から１１いずれか１つに記載の方法。
実施形態１３
前記電流により提供される電流密度範囲が、約０．００１ｍＡ／ｃｍ２から約１Ａ／ｃｍ２の範囲内である、実施形態１から１２いずれか１つに記載の方法。
実施形態１４
前記電圧が約０．００１Ｖから約−２０Ｖの範囲内である、実施形態１から１３いずれか１つに記載の方法。
実施形態１５
ビアを金属化する方法において、
成長基板上にガラス基板を配置する工程であって、
該ガラス基板は、第一面、第二面、および該第一面から該第二面まで延在する少なくとも１つのビアを備え、
該ガラス基板の第一面または第二面は、該成長基板の表面と直接接触しており、
該成長基板の該表面は導電性である、工程、
前記ガラス基板および前記成長基板にクランプ力を印加して、該ガラス基板と該成長基板との間の直接接触を維持する工程、
銅イオンを含む電解質を前記少なくとも１つのビア内に配置する工程、
前記電解質内に電極を位置付ける工程、
前記電極と前記成長基板の導電性コーティングとの間に電流、電圧、またはその組合せを印加し、それによって、前記少なくとも１つのビア内の該成長基板の表面上で前記銅イオンを銅に還元する工程、および
前記ガラス基板の第一面または第二面から前記成長基板を取り外す工程、
を有してなる方法。
実施形態１６
前記電流、前記電圧、またはその両方が印加されるときの周囲温度が、１５℃と５０℃の間である、実施形態１５に記載の方法。
実施形態１７
前記成長基板が金属または金属合金から作られている、実施形態１５または１６に記載の方法。
実施形態１８
前記電解質が硫酸銅を含む、実施形態１５から１７いずれか１つに記載の方法。
実施形態１９
前記電流により提供される電流密度範囲が、約０．００１ｍＡ／ｃｍ２から約１Ａ／ｃｍ２の範囲内である、実施形態１５から１８いずれか１つに記載の方法。
実施形態２０
前記電圧が約０．００１Ｖから約−２０Ｖの範囲内である、実施形態１５から１９いずれか１つに記載の方法。
１００ 基板
１０６ ビア
１０８ 銅粒子
１１０ 成長基板
１２０ 電解質
２００ 電気メッキセル
２１０ 壁
２１１ 基層
２１３ 開口
２２０ 対電極

Claims (10)

  1. ビアを金属化する方法において、
    成長基板上に基板を配置する工程であって、
    該基板は、第一面、第二面、および該第一面から該第二面まで延在する少なくとも１つのビアを備え、
    該基板の第一面または第二面は、該成長基板の表面と直接接触しており、
    該成長基板の該表面は導電性である、工程、
    電解質を、該電解質が前記少なくとも１つのビア内に配置されるように前記基板に施す工程であって、該電解質は、該少なくとも１つのビア内に堆積すべき金属の金属イオンを含む、工程、
    前記電解質内に電極を位置付ける工程、および
    前記電極と前記基板との間に電流、電圧、またはその組合せを印加し、それによって、前記少なくとも１つのビア内の前記成長基板の表面上で前記金属イオンを前記金属に還元する工程、
    を有してなる方法。
  2. 前記基板から前記電解質を除去する工程、および
    前記基板の第一面または第二面から前記成長基板を取り外す工程、
    をさらに含む、請求項１記載の方法。
  3. 前記基板、前記成長基板、またはその両方に機械力を印加して、該基板と該成長基板との間の直接接触を維持する工程をさらに含む、請求項１または２記載の方法。
  4. ビアを金属化する方法において、
    成長基板上にガラス基板を配置する工程であって、
    該ガラス基板は、第一面、第二面、および該第一面から該第二面まで延在する少なくとも１つのビアを備え、
    該ガラス基板の第一面または第二面は、該成長基板の表面と直接接触しており、
    該成長基板の該表面は導電性である、工程、
    前記ガラス基板および前記成長基板にクランプ力を印加して、該ガラス基板と該成長基板との間の直接接触を維持する工程、
    銅イオンを含む電解質を、該電解質が前記少なくとも１つのビア内に配置されるように前記ガラス基板に施す工程、
    前記電解質内に電極を位置付ける工程、
    前記電極と前記成長基板の導電性コーティングとの間に電流、電圧、またはその組合せを印加し、それによって、前記少なくとも１つのビア内の該成長基板の表面上で前記銅イオンを銅に還元する工程、および
    前記ガラス基板の第一面または第二面から前記成長基板を取り外す工程、
    を有してなる方法。
  5. 前記成長基板が導電性ゴム材料から作られている、請求項１から４いずれか１項記載の方法。
  6. 前記成長基板が導電性コーティングを備える、請求項１から５いずれか１項記載の方法。
  7. 前記導電性コーティングが、以下の物質：インジウム・スズ・酸化物、銅被覆インジウム・スズ・酸化物、アルミニウム、アルミニウム被覆インジウム・スズ・酸化物、チタン、チタン被覆インジウム・スズ・酸化物、ニッケル、ニッケル被覆インジウム・スズ・酸化物、およびニオブ被覆インジウム・スズ・酸化物から選択される１つ以上を含む、請求項６記載の方法。
  8. 前記成長基板が金属または金属合金から作られている、請求項１から４いずれか１項記載の方法。
  9. 前記基板がガラスから作られている、請求項１から８いずれか１項記載の方法。
  10. 前記電流により提供される電流密度範囲が、約０．００１ｍＡ／ｃｍ２から約１Ａ／ｃｍ２の範囲内である、または
    前記電圧が約０．００１Ｖから約−２０Ｖの範囲内である、
    請求項１から９いずれか１項記載の方法。
JP2018550791A 2016-03-30 2017-03-28 基板内のビアを金属化する方法 Pending JP2019516858A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662315146P 2016-03-30 2016-03-30
US62/315,146 2016-03-30
PCT/US2017/024409 WO2017172677A1 (en) 2016-03-30 2017-03-28 Methods for metalizing vias within a substrate

Publications (1)

Publication Number Publication Date
JP2019516858A true JP2019516858A (ja) 2019-06-20

Family

ID=58545215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018550791A Pending JP2019516858A (ja) 2016-03-30 2017-03-28 基板内のビアを金属化する方法

Country Status (7)

Country Link
US (1) US20170287728A1 (ja)
EP (1) EP3437123A1 (ja)
JP (1) JP2019516858A (ja)
KR (1) KR20180130102A (ja)
CN (1) CN109075080A (ja)
TW (1) TW201740504A (ja)
WO (1) WO2017172677A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6723236B2 (ja) 2014-11-05 2020-07-15 コーニング インコーポレイテッド バイアボトムアップ電解メッキ方法
EP3467151B1 (fr) * 2017-10-06 2020-06-17 Nivarox-FAR S.A. Moule pour galvanoplastie et son procédé de fabrication
WO2019135985A1 (en) 2018-01-03 2019-07-11 Corning Incorporated Methods for making electrodes and providing electrical connections in sensors
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
CN113646280B (zh) * 2019-02-05 2023-07-04 康宁股份有限公司 可靠性改进的气密性金属化通孔
US11171094B2 (en) 2019-02-05 2021-11-09 Corning Incorporated Hermetic fully-filled metallized through-hole vias
KR20210117353A (ko) * 2019-02-14 2021-09-28 램 리써치 코포레이션 금 쓰루 실리콘 마스크 도금 (gold through silicon mask plating)
JP7492969B2 (ja) 2019-02-21 2024-05-30 コーニング インコーポレイテッド 銅金属化貫通孔を有するガラスまたはガラスセラミック物品およびその製造方法
US11148935B2 (en) 2019-02-22 2021-10-19 Menlo Microsystems, Inc. Full symmetric multi-throw switch using conformal pinched through via
FR3099848B1 (fr) * 2019-08-09 2021-09-24 Commissariat Energie Atomique Procédé de fabrication de vias traversant un substrat
CN110634792B (zh) * 2019-09-26 2023-01-24 上海航天电子通讯设备研究所 一种电气互连基板制造方法
CN111163582B (zh) * 2020-01-02 2022-01-25 上海航天电子通讯设备研究所 一种基于激光纳米加工技术的垂直互连基板及其制造方法
CN113066758B (zh) * 2021-03-23 2023-08-22 三叠纪(广东)科技有限公司 Tgv深孔填充方法
CN116081568A (zh) * 2023-01-06 2023-05-09 航科新世纪科技发展(深圳)有限公司 一种晶圆通孔结构的金属填充方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法
JP2006348373A (ja) * 2005-06-20 2006-12-28 Yamamoto Mekki Shikenki:Kk 電気めっき用治具
US7850836B2 (en) * 2005-11-09 2010-12-14 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
JP5729932B2 (ja) * 2010-07-22 2015-06-03 キヤノン株式会社 基板貫通孔内への金属充填方法
NL2009757C2 (en) * 2012-11-05 2014-05-08 Micronit Microfluidics Bv Method for forming an electrically conductive via in a substrate.
CN103361694A (zh) * 2013-08-08 2013-10-23 上海新阳半导体材料股份有限公司 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
JP2015156427A (ja) * 2014-02-20 2015-08-27 アイシン精機株式会社 ガラス加工部品及びその製造方法並びに電子装置及びその製造方法

Also Published As

Publication number Publication date
EP3437123A1 (en) 2019-02-06
US20170287728A1 (en) 2017-10-05
KR20180130102A (ko) 2018-12-06
WO2017172677A1 (en) 2017-10-05
TW201740504A (zh) 2017-11-16
CN109075080A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
JP2019516858A (ja) 基板内のビアを金属化する方法
US20190024237A1 (en) Methods for metalizing vias within a substrate
EP3774682B1 (en) Hermetic metallized via with improved reliability
TWI802644B (zh) 包含金屬化穿孔的製品
CN105274595B (zh) 用于在反应性金属膜上电化学沉积金属的方法
US10932371B2 (en) Bottom-up electrolytic via plating method
CN101986422A (zh) 制造半导体器件的方法及设备
WO2020163078A1 (en) Hermetic fully-filled metallized through-hole vias
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
CN105280614A (zh) 用于在反应性金属膜上电化学沉积金属的方法
US20210360797A1 (en) Copper metallization for through-glass vias on thin glass
Dequivre et al. Electrografted P4VP for high aspect ratio copper TSV insulation in via-last process flow
US10957628B2 (en) Bottom up electroplating with release layer
Lee et al. Formation of 100 μm deep vertical pores in Si wafers by wet etching and Cu electrodeposition
JP4436802B2 (ja) 成膜装置用構成部品およびその洗浄方法
Lin et al. Nanoporous gold for MEMS packing applications
CN108738249B (zh) 配线用基板的制造方法
Jinsenji et al. Direct Metal Layer Forming with Good Adhesion on Porous AAO Films by Electroless Cu Plating
JP2006054242A (ja) スルーホールめっき方法
CN102623393B (zh) 一种利用锡须生长填充微孔的方法
KR20210124316A (ko) 개선된 신뢰성을 갖는 기밀 금속화된 비아
CN106505032A (zh) 一种半导体器件的导通孔结构的制作方法