CN113169073A - 形成覆盖的金属化通孔的方法 - Google Patents

形成覆盖的金属化通孔的方法 Download PDF

Info

Publication number
CN113169073A
CN113169073A CN201980080969.5A CN201980080969A CN113169073A CN 113169073 A CN113169073 A CN 113169073A CN 201980080969 A CN201980080969 A CN 201980080969A CN 113169073 A CN113169073 A CN 113169073A
Authority
CN
China
Prior art keywords
metal
conductive material
cap layer
wafer
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980080969.5A
Other languages
English (en)
Inventor
N·K·塞巴晏
W·R·特鲁特纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN113169073A publication Critical patent/CN113169073A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials Engineering (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

一种形成制品的方法，所述方法包括：在晶片的通孔内插入传导性材料，其中，所述传导性材料包括第一合金，所述第一合金包含第一金属和第二金属；以及使传导性材料与含有第三金属的离子的溶液接触，其中，第三金属的离子从第一合金伽伐尼置换一部分的第二金属，以与第一金属形成第二合金。

Description

形成覆盖的金属化通孔的方法
本申请要求2018年12月6日提交的系列号为62/776101的美国临时申请的优先权权益，本文以该申请的内容为基础并通过引用将其全部结合入本文。
技术领域
本公开涉及制品中的通孔，更具体地，涉及包括盖的穿过制品的金属化通孔。
背景技术
贯穿孔连接能够实现基于薄硅通孔(TSV)和薄玻璃通孔(TGV)的技术，这些技术提供了高的封装密度、减少的信号路径、宽的信号带宽、更低的封装成本和小型化系统。可用于用铜填充通孔的常规过程包括糊料填充过程和电镀过程。
已经努力用铜填充通孔以确保与封装和开关相关的应用的气密性。除了在形成铜通孔方面有挑战性外，铜填充的TGV在铜与玻璃之间存在热膨胀系数(CTE)错配，导致可靠性较差。进一步地，铜与硅和玻璃的粘性低，这可降低TGV的可靠性。
发明内容
根据本公开的至少一个特征，一种用于形成制品的方法，包括：在晶片的通孔内插入传导性材料，其中，所述传导性材料包括第一合金，所述第一合金包含第一金属和第二金属；以及使传导性材料与含有第三金属的离子的溶液接触，其中，第三金属的离子从第一合金伽伐尼(galvanic)置换一部分的第二金属，以与第一金属形成第二合金。
根据本公开的另一个特征，一种形成制品的方法，包括：在晶片的通孔内插入导电材料，其中，所述导电材料包括第一合金，所述第一合金包含第一金属和第二金属；向导电材料施涂包含第三金属的离子的溶液；以及使一部分的第三金属离子与一部分的第一合金伽伐尼交换，以形成与导电材料接触的包含第二合金的盖层，其中，第三金属的标准还原势比第二金属的标准还原势大至少0.15V。
根据本公开的另一个特征，一种形成制品的方法，包括：形成从玻璃晶片的表面延伸到玻璃晶片的主体中的通孔；在通孔内插入包含In和第二金属的导电材料；向晶片和导电材料的表面施涂包含第三金属的离子的溶液；以及使一部分的第三金属的离子与一部分的导电材料伽伐尼交换，以形成与导电材料接触的盖层，其在晶片表面附近密封通孔，其中，一部分的导电材料与第三金属之间的交换的电池电势大于或等于约0.3V。
根据下述说明、权利要求和附图，本领域技术人员能够进一步知晓和理解本公开的这些特征、优点和目的以及其他特征、优点和目的。
附图说明
以下是对附图中各图的描述。为了清楚和简明起见，附图不一定按比例绘制，附图的某些特征和某些视图可能按比例放大显示或以示意图方式显示。
在附图中：
图1是根据至少一个实例所述的制品的截面图；
图2是根据至少一个实例所述的制造制品的方法的流程图；
图3A是在基材中具有多个焊料填充的孔的晶片的顶视图；
图3B是图3A的晶片的底视图；
图3C是示出了多个孔并且所述孔具有沙漏轮廓的图3A的晶片的截面图；
图3D是基材中的填充和未填充孔的截面图；
图4是在晶片中形成，并且填充有铟焊料的渐缩孔的截面图；
图5A是用铜覆盖的填充有铟焊料的孔的顶部图像；
图5B是用铜覆盖的填充有铟焊料的孔的底部图像；
图6A是浸在硫酸铜溶液中的焊丝的显微图；并且
图6B是图6A的焊丝的能量色散X射线光谱技术(EDS)的线扫描情况，其示出了各种元素的原子％与位置关系。
具体实施方式
在以下的具体实施方式中给出了本发明的其他特征和优点，对本领域的技术人员而言，这些特征和优点根据所作描述就可以容易地看出，或者通过实施包括以下具体实施方式连同权利要求和附图在内的本文所述的本发明而被认识。
文中所用的术语“和/或”在用于两项或更多项的罗列时，表示所列项中的任何一项可以单独使用，或者可以使用所列项中的两项或更多项的任意组合。例如，如果描述一种组合物含有组分A、B和/或C，则该组合物可只含有A；只含有B；只含有C；含有A和B的组合；含有A和C的组合；含有B和C的组合；或含有A、B和C的组合。
在本文中，相对的术语，例如第一和第二，顶部和底部等仅用于区分一个实体或行为与另一个实体或行为，而非必须要求或暗示这些实体或行为之间的任何实际的这种关系或顺序。
本领域普通技术人员应理解，所述公开和其他部件的构造不限于任何特定材料。除非本文有另外说明，否则本文所公开的本公开的其他示例性实施方式可以由各种材料形成。
出于本公开的目的，术语“连接(couple)”(以其所有形式：连接的、连接着、相连接等)一般意味着两个部件彼此(电气或机械地)直接或间接地接合。这种接合本质上可以是静止的或者本质上是可移动的。这种接合可以通过两个部件(电气的或机械的)与任何另外的中间构件彼此一体地形成为单个整体来实现，或者通过该两个部件来实现。除非另有说明，否则这种接合本质上可以是永久性的，或者本质上可以是可移除的或可释放的。
如本文所用，术语“约”指量、尺寸、公式、参数和其他数量和特征不是精确的且无需精确的，但可按照要求是大致的和/或更大或者更小，如反映公差、转化因子、四舍五入、测量误差等，以及本领域技术人员所知的其他因子。当使用术语“约”来描述范围的值或端点时，应理解本公开包括所参考的具体值或者端点。无论说明书中的范围的数值或端点是否使用“约”列举，范围的数值或端点旨在包括两种实施方式：一种用“约”修饰，另一种未用“约”修饰。还应理解，每个范围的端点在与另一个端点有关及独立于另一个端点时都是重要的。
本文所用的术语“基本”、“基本上”及其变化形式旨在表示所述的特征等于或近似等于一数值或描述。例如，“基本上平面”的表面旨在表示表面是平面或大致平面。此外，“基本上”旨在表示两个数值相等或近似相等。在一些实施方式中，“基本上”可以表示彼此相差在约10％以内的数值。
现在参考图1，该图描绘了制品10，其包括晶片14，所述晶片14具有主体18，其限定了第一表面22和第二表面26。晶片14限定了通孔30，其具有在第一表面22与第二表面26之间延伸穿过主体18的通孔表面34。晶片14限定了在第一表面22处的第一入口32A以及在第二表面26处的第二入口32B。传导性材料38位于通孔30内并且由第一合金组成。通孔30可以被第一盖层42和第二盖层46覆盖，所述第一盖层42位于第一表面22附近并且在传导性材料38的顶部上，所述第二盖层46位于传导性材料38的下方并且在第二表面26附近。第一盖层42和第二盖层46可以由第二合金形成。
晶片14具有主体18，其限定了第一表面22和第二表面26。应理解，晶片14和/或主体18可以进一步限定沿着其边缘定位的一个或多个次表面。晶片14可以是基本平面的片材，但制品10的其他实例可使用弯曲的或者经过其他方式成形或造形的晶片14。另外，晶片14的厚度、宽度和/或长度在整个晶片14上可以变化而不偏离本文提供的教导。
根据各个实例，晶片14可以由电绝缘材料组成。例如，晶片14可以由玻璃材料、玻璃陶瓷材料、陶瓷材料、硅基半导体材料、硅、聚合物材料和/或其组合组成。晶片14的玻璃基实例可以包括钠钙玻璃、浮法玻璃、氟化物玻璃、铝硅酸盐玻璃、磷酸盐玻璃、硼酸盐玻璃、硼硅酸盐玻璃、硫属元素化物玻璃、铝的氧化物、具有氧化表面的硅、碱金属铝硅酸盐玻璃、含碱金属的硼硅酸盐玻璃、碱金属铝硼硅酸盐玻璃和/或其组合。在晶片14的玻璃实例中，晶片14可以是经过强化的或是坚固的。例如，晶片14的玻璃实例可以是经过热回火的(例如，对于坚固的晶片14而言)，或者具有经离子交换的区域(例如，对于强化晶片14而言)。进一步地，晶片14可以包括蓝宝石材料。在晶片14的陶瓷实例中，晶片14可以至少部分由氧化铝、氧化铍、氧化铈、氧化锆氧化物、钡基陶瓷(例如BaTiO3)和/或其组合组成。进一步地，晶片14的陶瓷实例可以包括非氧化物陶瓷，例如，碳化物、硼化物、氮化物和硅化物。在晶片14的聚合物实例中，晶片14可以至少部分由热塑性材料组成，包括聚苯乙烯(PS)(包括苯乙烯共聚物和掺混物)；聚碳酸酯(PC)(包括共聚物和掺混物)；聚酯(包括共聚物和掺混物，包括聚对苯二甲酸乙二醇酯和聚对苯二甲酸乙二醇酯共聚物)；聚烯烃(PO)和环聚烯烃(环-PO)；聚氯乙烯(PVC)；丙烯酸类聚合物，包括聚甲基丙烯酸甲酯(PMMA)(包括共聚物和掺混物)；热塑性聚氨酯(TPU)；聚醚酰亚胺(PEI)以及这些聚合物相互之间的掺混物。其他示例性聚合物包括环氧树脂、苯乙烯类树脂、酚醛树脂、三聚氰胺树脂、有机硅树脂和/或其组合。
晶片14可以基本上是半透明的、清晰的、透明的并且/或者不发生光散射的。例如，晶片14可以对波长在约100纳米至约1200纳米范围内，或在约250纳米至约1100纳米范围内的光是光学透明的。在一些实例中，光通过晶片14的透射可以取决于光的波长。例如，晶片14在可见波长带(例如约400nm波长至约700nm波长)内可以是光学不透明或半透明的，而在非可见波长下可以是基本上或完全透射的，或者反之亦然。
根据各个实例，晶片14的厚度(即，从第一表面22到第二表面26测得的厚度)可在约50μm至约5mm的范围内。晶片14的示例性厚度在约1μm至约1000μm，或约100μm至约1000μm，或约100μm至约500μm的范围内。例如，晶片14的厚度可以为约1μm、约5μm、约10μm、约20μm、约30μm、约40μm、约50μm、约60μm、约70μm、约80μm、约90μm、约100μm、约200μm、约300μm、约400μm、约500μm、约600μm、约700μm、约800μm、约900μm、约1000μm、约2000μm、约3000μm、约4000μm或约5000μm，或者其间的任何和所有数值和范围。附加或替代性地，出于美观和/或功能原因，晶片14的厚度可沿着其一个或多个尺寸变化。例如，晶片14的边缘可以比晶片14更加中心的区域更厚，或反之亦然。晶片14的长度、宽度和厚度尺寸也可根据制品10的应用或用途而变化。
晶片14的主体18限定了或包括通孔30。晶片14可以限定单个通孔30，或者可以限定多个通孔30。通孔30可以被限定在晶片14周围的预定位置处，并且/或者可以随机定位。例如，通孔30可以形成图案、标记和/或文本。根据各个实例，通孔30的图案可以与电路或芯片对应。通孔30和/或主体18限定了围绕通孔30延伸的通孔表面34。通孔30可以具有不规则、圆形、椭圆形、三角形、正方形、矩形、或更高级多边形截面形状。应当理解的是，通孔30可以具有彼此不同的截面形状而不偏离本文提供的教导。随着通孔30延伸通过晶片14的主体18，通孔30可以具有与主体18的厚度相同的长度。换言之，通孔30的长度可以为约1μm、约5μm、约10μm、约20μm、约30μm、约40μm、约50μm、约60μm、约70μm、约80μm、约90μm、约100μm、约200μm、约300μm、约400μm、约500μm、约600μm、约700μm、约800μm、约900μm、约1000μm、约2000μm、约3000μm、约4000μm或约5000μm。应理解，在晶片14的厚度随着位置变化的实例中，通孔30的长度也可以改变，使得不同通孔30具有不同长度。应理解，通孔30的长度沿着通孔30的中心轴线测量，因此，长度是通孔30的轴向长度。
通孔30的截面平面中的直径或最长长度尺寸可以为约1μm至约300μm，或约5μm至约200μm，或约10μm至约100μm。例如，通孔30的直径可以为约10μm、约20μm、约30μm、约40μm、约50μm、约60μm、约70μm、约80μm、约90μm或约99μm。应理解，通孔30的直径可以在通孔30的长度上变化。换言之，一个或多个通孔30可以是渐缩的。应理解，通孔30可以具有彼此不同的直径或不同的渐缩度。
通孔30的纵横比(例如，表示为通孔30的长度与通孔30的宽度之间的比例关系)可以为约1:1至约30:1，或约2:1至约20:1，或约3:1至约15:1。例如，通孔30的纵横比可以大于或等于约1:1，大于或等于约2:1，大于或等于约3:1，大于或等于约4:1，大于或等于约5:1，大于或等于约6:1，大于或等于约7:1，大于或等于约8:1，大于或等于约9:1，大于或等于约10:1，大于或等于约11:1，大于或等于约12:1，大于或等于约13:1，大于或等于约14:1，大于或等于约15:1，大于或等于约16:1，大于或等于约17:1，大于或等于约18:1，大于或等于约19:1，大于或等于约20:1，以及其间的任何及所有数值。应理解，通孔30的纵横比可以彼此不同，或者通孔30的纵横比可以相同。
根据各个实例，在第一表面22与第二表面26之间可以一定的角度形成一个或多个通孔30。换言之，通孔30的中心轴线可以不垂直于第一表面22和第二表面26。在这样的实例中，通孔30的中心轴线可以与第一表面22和第二表面26的垂线成约0°至约40°的角。应理解，通孔30的角可以彼此不同，或者可以彼此相同。
通孔30可以采取各种截面形状。例如，一个或多个通孔30可以从一端渐缩到另一端(例如，在第一表面22附近的通孔30的直径可以大于在第二表面26附近的通孔30的直径)，成沙漏形状(即，通孔30可以向着位于晶片14的主体18内的最小直径渐缩)，或者其他形状和/或其组合。
如上所述，传导性材料38位于晶片14的通孔30内。根据各个实例，传导性材料38与通孔30的通孔表面34直接接触。如本文所用的术语“直接接触”意为通孔表面34和传导性材料38彼此接触而在它们之间不设置居间层。传导性材料38可以与一部分、大部分、基本上所有或所有的通孔表面34接触。例如，传导性材料38可以与约5％、或约10％、或约15％、或约20％、或约25％、或约30％、或约35％、或约40％、或约45％、或约50％、或约55％、或约60％、或约65％、或约70％、或约75％、或约80％、或约85％、或约90％、或约95％、或约96％、或约97％、或约98％、或约99％的通孔表面34接触。应理解，考虑了给定数值之间的任何及所有数值和范围。
传导性材料38可以延伸通孔30的一部分、大部分、基本上所有或所有的轴向长度。换言之，传导性材料38可以在第一表面22与第二表面26之间延伸一定的距离，并且第一盖层42和/或第二盖层46填充剩余的距离。例如，传导性材料38可以延伸通孔30的约5％、或约10％、或约15％、或约20％、或约25％、或约30％、或约35％、或约40％、或约45％、或约50％、或约55％、或约60％、或约65％、或约70％、或约75％、或约80％、或约85％、或约90％、或约95％、或约96％、或约97％、或约98％、或约99％的轴向长度。应理解，考虑了给定数值之间的任何及所有数值和范围。
传导性材料38可以填充通孔30的一部分、大部分、基本上所有或所有的体积。换言之，传导性材料38可以填充通孔30的第一体积，并且第一盖层42和/或第二盖层46填充通孔30的剩余体积。例如，传导性材料38可以填充通孔30的约5％、或约10％、或约15％、或约20％、或约25％、或约30％、或约35％、或约40％、或约45％、或约50％、或约55％、或约60％、或约65％、或约70％、或约75％、或约80％、或约85％、或约90％、或约95％、或约96％、或约97％、或约98％、或约99％的体积。应理解，考虑了给定数值之间的任何及所有数值和范围。
传导性材料38由第一合金组成。根据各个实例，传导性材料可以是导电和/或导热的。第一合金可以包括第一金属和第二金属。传导性材料的第一合金可以包含In、Zn、Hf、Zr、Sn、Bi、Ag、Fe、Cr、Pb、Sb、Ti、Si、Cu、稀土元素(例如Ce、La和Lu)、其他元素和/或其组合。第一合金可以包含In、Zn、Hf、Zr、W、Sn、Bi、Ag、Fe、Cr、Pb、Sb、Ti、Si和/或Cu中的任何一种，并且其量大于或等于约10摩尔％，或者大于或等于约15摩尔％，或者大于或等于约20摩尔％，或者大于或等于约25摩尔％，或者大于或等于约30摩尔％，或者大于或等于约35摩尔％，或者大于或等于约40摩尔％，或者大于或等于约45摩尔％，或者大于或等于约50摩尔％，或者大于或等于约55摩尔％，或者大于或等于约60摩尔％，或者大于或等于约65摩尔％，或者大于或等于约70摩尔％，或者大于或等于约75摩尔％，或者大于或等于约80摩尔％，或者大于或等于约85摩尔％，或者大于或等于约90摩尔％，或者大于或等于约95摩尔％，或者给定数值之间的任何及所有数值和范围。进一步地，第一合金可以包含In、Zn、Hf、Zr、Sn、Bi、Ag、Fe、Cr、Pb、Sb、Ti、Si和/或Cu中的任何一种，并且其量小于或等于约50摩尔％，或者小于或等于约45摩尔％，或者小于或等于约40摩尔％，或者小于或等于约35摩尔％，或者小于或等于约30摩尔％，或者小于或等于约25摩尔％，或者小于或等于约20摩尔％，或者小于或等于约15摩尔％，或者小于或等于约10摩尔％，或者小于或等于约9摩尔％，或者小于或等于约8摩尔％，或者小于或等于约7摩尔％，或者小于或等于约6摩尔％，或者小于或等于约5摩尔％，或者小于或等于约4摩尔％，或者小于或等于约3摩尔％，或者小于或等于约2摩尔％，或者小于或等于约1摩尔％，或者其间的任何及所有数值和范围。第一合金的第一金属可以包括In和W中的至少一种，同时，第一合金的第二金属可以包含Zn、Sn、Bi、Pb、Fe和Mn中的至少一种。
应理解，在一个或多个通孔30中的传导性材料38可以具有不同的组成而不偏离本文提供的教导。例如，填充有传导性材料38的第一亚组的通孔30可以具有与填充有传导性材料38的第二亚组的通孔30不同的组成。进一步地，填充有传导性材料38的一个或多个通孔30的组成可以在通孔30的长度上变化。例如，填充有传导性材料38的一个或多个通孔30可以具有在第一表面22附近的第一组成，以及在第二表面26附近的第二组成，所述第二组成与第一组成不同。
根据各个实例，传导性材料38的第一合金可以包含In和/或W。在传导性材料38中使用In和/或W的优点在于，In和W与晶片14的材料(例如玻璃)强烈粘结。换言之，第一金属与晶片14化学结合(例如，共价结合)。进一步地，如下文更详细解释的，在形成/放置/插入传导性材料38期间对晶片14进行声波处理可以在通孔表面34上产生OH分子，其与传导性材料38的成分反应，由此形成与晶片14更紧密的结合。这种特征可以有利于促进去除通孔表面34上的常规粘合和/或阻挡层。换言之，传导性材料38可以与通孔表面34直接接触而不需要居间的粘合和/或阻挡层。
传导性材料38、第一盖层42和第二盖层46各自可具有熔化温度。传导性材料38的熔化温度在本文中称为材料熔化温度，而第一盖层42和/或第二盖层46的熔化温度在本文中可被称为盖熔化温度。应理解，材料熔化温度也是第一合金的熔化温度。如本文所用的术语“熔化温度”是指部分或所有的材料组合物开始从固态转变成液态时的点，并且涵盖了纯的材料转变成液体时的温度以及合金(或材料的组合)展现出某种程度的从固态转变成液态时的温度。在合金化实例中，熔化温度是一部分传导性材料38、第一盖层42和/或第二盖层46开始熔化，而其他部分仍是固体时的固相线温度。在纯的实例中，熔化温度是基本上所有的传导性材料38、第一盖层42和/或第二盖层46将开始熔化时的温度。
传导性材料38的材料熔化温度可以为约80℃、或约90℃、或约100℃、或约110℃、或约120℃、或约130℃、或约140℃、或约150℃、或约160°C、或约170℃、或约180℃、或约190℃、或约200℃、或约210℃、或约220℃、或约230℃、或约240℃、或约250℃、或约260℃、或约270℃、或约280℃、或约290℃、或约300℃、或约310℃、或约320℃、或约330°C、或约340℃、或约350℃，或者给定数值之间的任何和所有数值和范围。例如，传导性材料38的材料熔化温度可以为约80℃至约220℃，或约100℃至约350℃，或约100℃至约300℃，或约100℃至约200℃，或约100℃至约180℃，或约100℃至约160℃，或约100℃至约150℃。
根据各个实例，第一盖层42和第二盖层46被构造用于密封通孔30的相对端部。换言之，第一盖层42和第二盖层46被构造用于密封通孔30的相应第一入口32A和第二入口32B。如本文所用的术语“密封”是指第一盖层42和/或第二盖层46以足够的强度和气密性粘合到晶片14(即，通孔表面34、第一表面22和/或第二表面26)，使得当高于或等于材料熔化温度时，传导性材料38不会从通孔30自由流动。例如，第一盖层42被构造用于密封第一表面22附近的通孔30的第一入口32A，并且第二盖层46被构造用于密封第二表面26附近的通孔30的第二入口32B。根据各个实例，第一盖层42和/或第二盖层46与传导性材料38接触。例如，第一盖层42和/或第二盖层46可以与传导性材料38整体形成，或者在传导性材料38上直接形成。
第一盖层42和/或第二盖层46可以延伸到通孔30中，或者可以位于通孔30的上方。例如，在传导性材料38不完全填充通孔30的情况中(例如，传导性材料38的顶表面或底表面不与晶片14的第一表面22或第二表面26齐平)，第一盖层42和/或第二盖层46可以延伸到通孔30中。在这样的实例中，第一盖层42和/或第二盖层46可以与通孔表面34接触，以使通孔30得到密封。第一盖层42和/或第二盖层46可以延伸到晶片14的第一表面22和/或第二表面26上，并且第一盖层42和/或第二盖层46延伸到通孔30中的程度为厚度。
第一盖层42和/或第二盖层46的厚度可以为约0.1μm，或约0.2μm，或约0.3μm，或约0.4μm，或约0.5μm，或约0.6μm，或约0.7μm，或约0.8μm，或约0.9μm，或约1.0μm，或约2.0μm，或约3.0μm，或约4.0μm，或约5.0μm，或约6.0μm，或约7.0μm，或约8.0μm，或约9.0μm，或约10μm，或约15μm，或约20μm，或约50μm，或者给定数值之间的任何和所有数值和范围。例如，第一盖层42和第二盖层46中的至少一者的厚度可以为约0.1μm至约20μm，或约0.1μm至约10μm，或约0.1μm至约9μm，或约0.1μm至约8μm，或约0.1μm至约7μm，或约0.1μm至约6μm，或约0.1μm至约5μm，或约0.1μm至约4μm，或约0.1μm至约3μm，或约0.1μm至约2μm，或约0.1μm至约1μm。进一步地，第一盖层42和/或第二盖层46可以在通孔30中延伸，并且从通孔30的入口(例如，第一入口32A或第二入口32B)延伸到小于或等于约20μm，或者小于或等于约10μm，或者小于或等于约5μm，或者小于或等于约1μm的深度。
如下文将更详细解释的，第一盖层42和/或第二盖层46的第二合金可以至少部分通过使溶液中的第三金属的离子与传导性材料38的第一合金中的第一金属和第二金属进行伽伐尼置换来形成。由此，测得的第一盖层42和/或第二盖层46的厚度为传导性材料38和第一盖层42或第二盖层46之间的界面点与第一盖层42和/或第二盖层46的最外点之间的最大距离，其中，第一盖层42和/或第二盖层46的第二合金的主成分(例如Cu)达到与传导性材料38的第一合金中的主成分的浓度相同的浓度。
如上所述，第一盖层42和/或第二盖层46可以由第二合金形成。例如，第一盖层42和/或第二盖层46的第二合金可以包含以下中的至少一种：Cu、Ag、Au、Co、Pt、Ni、Pd、Cr、其他金属和/或其组合。在这样的实例中，第一盖层42和/或第二盖层46的第二合金可以包含Cu、Ag、Au、Co、Pt、Ni、Pd和/或Cr中的任何一种，并且其量大于或等于约10摩尔％，或者大于或等于约15摩尔％，或者大于或等于约20摩尔％，或者大于或等于约25摩尔％，或者大于或等于约30摩尔％，或者大于或等于约35摩尔％，或者大于或等于约40摩尔％，或者大于或等于约45摩尔％，或者大于或等于约50摩尔％，或者大于或等于约55摩尔％，或者大于或等于约60摩尔％，或者大于或等于约65摩尔％，或者大于或等于约70摩尔％，或者大于或等于约75摩尔％，或者大于或等于约80摩尔％，或者大于或等于约85摩尔％，或者大于或等于约90摩尔％，或者大于或等于约95摩尔％，或者大于或等于约96摩尔％，或者大于或等于约97摩尔％，或者大于或等于约98摩尔％，或者大于或等于约99摩尔％，或者给定数值之间的任何及所有数值和范围。进一步地，第一盖层42和/或第二盖层46的第二合金可以包含Cu、Ag、Au、Co、Pt、Ni、Pd和/或Cr中的任何一种，并且其量小于或等于约50摩尔％，或者小于或等于约45摩尔％，或者小于或等于约40摩尔％，或者小于或等于约35摩尔％，或者小于或等于约30摩尔％，或者小于或等于约25摩尔％，或者小于或等于约20摩尔％，或者小于或等于约15摩尔％，或者小于或等于约10摩尔％，或者小于或等于约9摩尔％，或者小于或等于约8摩尔％，或者小于或等于约7摩尔％，或者小于或等于约6摩尔％，或者小于或等于约5摩尔％，或者小于或等于约4摩尔％，或者小于或等于约3摩尔％，或者小于或等于约2摩尔％，或者小于或等于约1摩尔％，或者其间的任何和所有数值和范围。
根据各个实例，第一盖层42和/或第二盖层46的第二合金包括与传导性材料38不同的金属(即，第三金属)。例如，传导性材料38的第一合金可以基本上由In、Sn、Pb、Zn或Sb形成，而第一盖层42和/或第二盖层46的第二金属基本上由Cu、Ag、Au、Co、Pt、Ni、Pd和/或Cr形成。
如上所述，第一盖层42和/或第二盖层46的第二合金可以表现出盖熔化温度。第一盖层42和/或第二盖层46的第二合金的盖熔化温度可以为约150℃、或约200℃、或约250℃、或约300℃、或约350℃、或约400℃、或约450°C、或约500℃、或约550℃、或约600℃、或约650℃、或约700℃、或约750℃、或约800℃、或约850℃、或约900℃、或约950℃、或约1000℃、或约1050℃、或约1100℃、或约1150℃、或约1200℃、或约1250℃、或约1300℃、或约1400℃、或约1500℃、或约1600℃、或约1700℃、或约1800℃，或者给定数值之间的任何和所有数值和范围。根据各个实例，第一盖层42和/或第二盖层46的第二合金的盖熔化温度大于传导性材料38的材料熔化温度。如下文将更详细解释的，在高于传导性材料38和第一合金的材料熔化温度，但是低于第一盖层42和/或第二盖层46的第二合金的盖熔化温度的温度下加工制品10期间，该特征可以是有利的。
现在参考图2，该图描绘了形成制品10的一种方法60。方法60可以开始于步骤64：形成通孔30，所述通孔30从晶片14的第一表面22或第二表面26延伸到晶片14的主体18中。如上文所解释的，通孔30可以完全延伸通过晶片14(即，从第一表面22到第二表面26)，或者可以仅部分延伸到晶片14的主体18中。在通孔30仅部分延伸到晶片14的主体18中的通孔30的实例中，这种通孔30可以被称为“盲孔”。在此类盲孔实例中，通孔30可以仅具有单个入口(例如，第一入口32A或第二入口32B中的任一者)。在通孔30从第一表面22延伸到第二表面26的实例中，此类通孔30可以被称为“贯穿通孔”。通孔30可以各种方式在晶片14的主体18中形成。例如，通孔30可以通过首先对晶片14造成激光损伤，然后进行随后的蚀刻过程来形成。在激光损伤过程期间，可以使用脉冲激光在晶片14的主体18内形成一个或多个损伤通道。
通过使用脉冲激光(例如，贝塞尔(Bessel)光束的形式)，可利用一个或多个高能脉冲或一个或多个高能脉冲的脉冲串在晶片14中产生微小的损伤通道。损伤通道是被激光改造的晶片14的材料的区域。由于传输自激光的能量，激光诱导的改造破坏了晶片14的材料的结构。结构破坏包括压实、熔化、材料移动、重排和/或键裂开。损伤通道延伸到晶片14的内部并且截面形状与激光的截面形状一致(例如，大致圆形)。在损伤通道具有不同形状的实例中，损伤通道可以通过多个脉冲并且同时移动或平移晶片14和/或激光来形成。因此，随着激光源与晶片14之间的相对运动，损伤通道可以彼此毗邻并且以任何所需的图案设置。
附加或替代地，可以通过激光冲击钻动在晶片14中形成损伤通道。使用具有合适波长和强度的激光来进行冲击钻动，并且激光光斑尺寸决定了最终的损伤通道尺寸。可以使用的波长在约100nm至约1070nm的范围内，或者在约150nm至约400nm的范围内。根据一些实例，激光可以采用波长为约355nm的紫外激光束。在另一些实例中，可以在更高的波长下操作激光，例如大于或等于约1000nm，大于或等于约2000nm，或者大于或等于约3000nm。
进行激光脉冲以重复撞击晶片14上的相同位置。激光脉冲持续时间在约1ns至约100ns之间，或者更具体地，在约10ns至约25ns之间。在一个具体的实例中，激光束的脉冲可以具有约100ps或更小的脉冲宽度。激光能够实现每秒约50,000个脉冲至每秒约150,000个脉冲。利用每个脉冲，从晶片14移除了一部分材料并且开始形成损伤通道。由于在晶片14中形成损伤通道，因此损伤通道限制激光束并产生了通过晶片14的细长孔。进行激光脉冲直到损伤通道在晶片14中具有所需的深度并关闭激光。
在利用激光以在晶片14中形成损伤通道后，可以向晶片14施涂蚀刻剂溶液。蚀刻剂溶液的使用可以相对于晶片14的剩余部分优先溶解或移除损伤通道中的材料。向晶片14施涂蚀刻剂溶液可以拓宽损伤通道以在晶片14中形成通孔30。晶片14的示例性蚀刻剂可以包括氢氟酸。
接着，进行步骤68：在通孔30内插入传导性材料38。根据各个实例，步骤68可以包括：在通孔30内插入传导性材料38，以及使通孔表面34与传导性材料38直接接触。应理解，在插入传导性材料38之前，可以对晶片14的包含玻璃的实例进行清洁，这通过浸没到具有30重量％NH4OH、30重量％H2O2和水的混合物中或者施涂该混合物，并且持续30分钟，随后浸没到35重量％HCl、30重量％H2O2和水的混合物中30分钟来进行。在清洁后，可以用去离子水清洗晶片14。
可以各种方式来完成在晶片14的通孔30内插入传导性材料38。在第一实例中，可以通过超声焊接将传导性材料38插入到通孔30中。由此，在通孔30内插入传导性材料38可以包括：对传导性材料38和晶片14的至少一者进行超声振动。超声焊接是使用超声能结合热能将焊料(例如，传导性材料38)结合到主基材(例如晶片14)的焊接过程。超声焊接可以一个通孔30接着一个通孔30的过程完成，或者以分批过程完成，在分批过程中，同时或基本上同时填充多个通孔30。在一个通孔30接着一个通孔30的过程中，超声焊接可以使用超声焊铁，其包括与超声能来源连接的受热的焊铁尖端。在分批过程中，传导性材料38的浴可以连接到超声发生器，并且/或者晶片14可以连接到超声发生器。无论何种方法，压电晶体可以用于在熔融或液体形式的传导性材料38中以及通孔表面34上产生高频声波。声能通过传导性材料38的空穴化起作用，其机械破坏在熔融的传导性材料38的表面以及通孔表面34上形成的氧化物。高频声波可以在约10kHz至约80kHz，或者约20kHz至约60kHz的范围内。熔融的传导性材料38的振动和空穴化则允许传导性材料38润湿并粘附于通孔表面34。在晶片14由玻璃、玻璃陶瓷或陶瓷材料组成的实例中，熔融的传导性材料38可以包括活性元素，例如In、Ti、Hf、Zr，和稀土元素(例如Ce、La和Lu)。在传导性材料38中包含这种“活性元素”可以有利于使晶片14的玻璃、玻璃陶瓷或陶瓷通孔表面34直接结合于传导性材料38。在超声焊接过程期间，熔融的传导性材料38可以被加热到约80℃至约550℃，或约100°C至约500℃，或约150℃至约450℃或给定范围内的任何和所有数值的温度。
附加或替代地，可以将传导性材料38注入到通孔30中。在这样的实例中，可以允许熔融的传导性材料38流入和/或在压力下被迫使进入到其中的一个或多个通孔30中。第一表面22和第二表面26中的一个或两个表面可以被覆盖，以使得当注入熔融的传导性材料38时，传导性材料38大部分保持在通孔30内并且固化。通孔30可以按顺序填充或者，可以一次填充多个通孔30。
根据各个实例，传导性材料38可以完全填充其中的一个或多个通孔30(即，与第一表面22和/或第二表面26齐平)，或者传导性材料38可以仅部分填充其中的一个或多个通孔30(即，传导性材料38可以仅存在于第一入口32A和第二入口32B的一者处)。如下文更详细解释的，可以交换或置换一部分的传导性材料38，以形成用于密封通孔30的第一盖层42和/或第二盖层46形式的第二合金。
如上文所强调的，传导性材料38由第一合金组成，并且第一合金包括第一金属和第二金属。根据各个实例，第一金属和第二金属中的一种或两种可与第三金属的离子进行交换，或者置换。如本文所用的术语“离子”包含能够改变氧化态，并且在伽伐尼置换或伽伐尼交换下可以交换的原子和/或分子。第一合金的第一金属可以包括In和W中的至少一种，同时，第一合金的第二金属可以包含Zn、Sn、Bi、Fe和Mn中的至少一种。根据各个实例，第一金属和/或第二金属可以具有小于0V的标准还原势(E0)。如本文所用，标准还原势是化学物质被还原的趋势的量度，针对有效浓度为1M的溶液中的溶质，25℃、分压为1atm的气体，以及纯态的金属来测量。
第一金属和/或第二金属的标准还原势可以为约-0.01V、或约-0.02V、或约-0.04V、或约-0.06V、或约-0.08V、或约-0.10V、或约-0.12V、或约-0.14V、或约-0.16V、或约-0.18V、或约-0.20V、或约-0.22V、或约-0.24V、或约-0.26V、或约-0.28V、或约-0.30V、或约-0.32V、或约-0.34V、或约-0.36V、或约-0.38V、或约-0.40V、或约-0.45V、或约-0.50V、或约-0.55V、或约-0.60V、或约-0.65V、或约-0.70V、或约-0.75V、或约-0.80V、或约-0.85V、或约-0.90V、或约-0.95V、或约-1.00V、或约-1.05V、或约-1.10V、或约-1.15V、或约-1.20V、或约-1.25V，或者给定数值之间的任何和所有数值和范围。例如，第一金属和/或第二金属的标准还原势可以为约-0.01V至约-1.25V，或约-0.01V至约-1.10V，或约-0.01V至约-1.00V，或约-0.01V至约-0.90V，或约-0.01V至约-0.75V，或约-0.01V至约-0.5V，或约-0.01V至约-0.40V，或约-0.01V至约-0.30V，或约-0.01V至约-0.25V，或约-0.01V至约-0.20V，或约-0.01V至约-0.15V，或约-0.01V至约-0.10V，或约-0.01V至约-0.05V。
表1提供了示例性的第一金属和第二金属以及相关的标准还原势(E0)的列表。
表1
金属 E<sub>0</sub>(V)
Mn<sup>2+</sup>+2e<sup>-</sup> -1.18
Zn<sup>2+</sup>+2e<sup>-</sup> -0.76
Fe<sup>2+</sup>+2e<sup>-</sup> -0.44
In<sup>3+</sup>+3e<sup>-</sup> -0.34
Pb<sup>2+</sup>+2e<sup>-</sup> -0.13
Sn<sup>2+</sup>+2e<sup>-</sup> -0.10
WO<sub>3</sub>(s)+6H<sup>+</sup>+6e<sup>-</sup> -0.09
根据各个实例，第一金属的标准还原势可以大于第二金属的标准还原势。例如，第一金属的标准还原势可以比第二金属的标准还原势大约0.10V或更大，或者约0.15V或更大，或者约0.20V或更大，或者约0.25V或更大，或者约0.30V或更大，或者约0.35V或更大，或者约0.40V或更大。应理解，考虑了所提供的数值之间的任何及所有数值和范围。例如，In(例如第一金属)的标准还原势比Zn(例如第二金属)大0.42V。该特征可以有利地使第二金属优先进行与第三金属的伽伏尼置换。
在通孔30内插入传导性材料38的步骤68期间或之后，可以废弃或以其他方式移除和回收已经在第一表面22和/或第二表面26上固化和冷却的任何剩余的传导性材料38。进一步地，除了干燥(例如，用N2)之外，还可以用去离子水和/或溶剂洗涤晶片14，以清洁晶片14。
一旦完成了将传导性材料38放置在通孔30中的步骤68，则可以进行步骤72：向传导性材料38施涂包含第三金属的离子的溶液。根据各个实例，可以仅向传导性材料38施涂所述溶液，但是在另一些实例中，可以向晶片14以及传导性材料38的表面(例如，第一表面22和/或第二表面26)施涂所述溶液。例如，可以将包含传导性材料38的晶片14浸没在所述溶液中。可以向晶片14的离散部分(例如，向包含传导性材料38的通孔30的子集)施涂溶液，并且/或者可以将晶片14完全或部分浸没在所述溶液中，以使得包含传导性材料38的所有通孔30均暴露于所述溶液。
所述溶液可以包含其中设置有第三金属的离子的电解质。所述电解质可以包含水、酸、其他电解质和/或其组合。根据各个实例，第三金属的离子可以包含Cu、Ag、Ni、Au、Pt、Pb、Cd、Cr、Co、Rh、Sn、Zn和/或其组合。第三金属的离子可以作为硫酸盐、硝酸盐、氰化物和/或氯化物被引入到电解质中。所述电解质的第三金属离子浓度可以大于或等于约0.000l M，或者大于或等于约0.5M，或者约0.8M，或者其间的任何和所有的数值和范围。
根据各个实例，第三金属的标准还原势(E0)可以为约0.10V、或约0.15V、或约0.20V、或约0.25V、或约0.30V、或约0.35V、或约0.40V、或约0.45V、或约0.50V、或约0.55V、或约0.60V、或约0.65V、或约0.70V、或约0.75V、或约0.80V、或约0.85V、或约0.90V、或约0.95V、或约1.00V、或约1.05V、或约1.10V、或约1.15V、或约1.20V、或约1.25V、或约1.30V、或约1.35V、或约1.40V、或约1.45V、或约1.50V、或约1.55V、或约1.60V、或约1.65V、或约1.70V、或约1.75V、或约1.80V、或约1.85V、或约1.90V、或约1.95V、或约2.00V，或者给定数值之间的任何和所有数值和范围。例如，第三金属的标准还原势可以为约0.20V至约2.0V、或约0.20V至约1.50V、或约0.20V至约1.20V、或约0.20V至约0.9V、或约0.20V至约0.350V。
表2提供了示例性的第三金属以及相关的标准还原势的列表。
表2
第三金属 E<sub>0</sub>(V)
Ni<sup>2+</sup>+2e<sup>-</sup> 0.26
Cu<sup>2+</sup>+2e<sup>-</sup> 0.34
Pd<sup>2+</sup>+2e<sup>-</sup> 0.92
Pt<sup>2+</sup>+2e<sup>-</sup> 1.19
Au<sup>3+</sup>+3e<sup>-</sup> 1.52
Ag<sup>2+</sup>+e<sup>-</sup> 1.98
第一金属和/或第二金属的标准还原势与第三金属的标准还原势的差可以大于或等于约0.15V，或者大于或等于约0.20V，或者大于或等于约0.25V，或者大于或等于约0.30V，或者大于或等于约0.35V，或者大于或等于约0.40V，或者大于或等于约0.45V，或者大于或等于约0.50V，或者大于或等于约0.55V，或者大于或等于约0.60V，或者给定数值之间的任何及所有数值和范围。例如，第一金属和/或第二金属的标准电极势与第三金属的标准电极势的差可以为约0.15V至约0.60V，或约0.20V至约0.50V，或约0.30V至约0.50V，或约0.35V至约0.45V。
一旦如关于步骤72所概述的，包含第三金属的离子的溶液与传导性材料38接触，则进行步骤76：使一部分的第一金属和/或第二金属与一部分的第三金属的离子交换，以形成第二合金(即，第一盖层42和/或第二盖层46中的任一者)。应理解，虽然为清楚起见描述为单独的分离的步骤，但是步骤72和76可以基本上同时进行而不偏离本文提供的教导。根据各个实例，第三金属的离子与第一金属和/或第二金属的交换通过伽伐尼置换或伽伐尼交换来完成。当反应性更强(例如，不那么惰性)的金属(例如第二金属)与含有反应性不那么强(例如，更加惰性)的金属的离子的溶液接触时，发生伽伐尼置换。只要所得反应的电池电势(标记为E电池)是正的，则发生伽伐尼置换。电池电势是电化学电池反应中的两个半电池反应之间的电势差的量度，并且使用方程1计算。
E电池＝E阴极-E阳极 (方程1)
应理解，方程1的阴极部分代表第三金属的标准还原势，而方程1的阳极部分代表第一或第二金属的标准还原势。给定反应的正的E电池值将允许伽伐尼置换反应在热力学上可行，并且在未向其施加任何外电场或能量的情况下进行。根据各个实例，E电池值可以大于或等于约0.3V，以允许进行伽伐尼置换。
包含第三金属的离子的溶液与包含第一金属和第二金属的传导性材料38之间实现的电池电势可以为约0.10V，或约0.15V，或约0.20V，或约0.25V，或约0.30V，或约0.35V，或约0.40V，或约0.45V，或约0.50V，或约0.55V，或约0.60V，或约0.65V，或约0.70V，或约0.75V，或约0.80V，或约0.85V，或约0.90V，或约0.95V，或约1.00V，或约1.05V，或约1.10V，或约1.15V，或约1.20V，或约1.25V，或约1.30V，或约1.35V，或约1.40V，或约1.45V，或约1.50V，或约1.55V，或约1.60V，或约1.65V，或约1.70V，或约1.75V，或约1.80V，或约1.85V，或约1.90V，或约1.95V，或约2.00V，或约2.50V，或约3.00V，或者给定数值之间的任何和所有数值和范围。
在方程2-方程5中提供了基于表1和表2提供的标准还原势值，通过第三金属与第一或第二金属的交换可发生的示例性的伽伐尼置换反应和相关的电池电势(E电池)值。
Cu+2(溶液)+Zn(固体)→Zn+2(溶液)+Cu(固体)＝1.10V (方程2)
3Cu+2(溶液)+2In(固体)→2In+3(溶液)+3Cu(固体)＝0.66V (方程3)
Cu+2(溶液)+Sn(固体)→Sn+2(溶液)+Cu(固体)＝0.46V (方程4)
Cu+2(溶液)+Pb(固体)→Pb+2(溶液)+Cu(固体)＝0.44V (方程5)
如上文所解释的，在第一和/或第二金属与第三金属的离子的反应得到的电池电势E电池为约0.3V的实例中，可自发发生伽伐尼置换而无需任何额外的电能。由此，可以在不向溶液或传导性材料38施加外加电势的情况下进行伐伽尼置换。
一旦溶液与传导性材料38接触，则一部分的第三金属的离子可以与传导性材料(即，第一金属和第二金属中的一种或多种)交换，以形成作为第一盖层42和/或第二盖层46的第二合金，由此在第一表面22和/或第二表面26附近密封通孔30。换言之，第二合金可以在第一通孔入口32A和第二通孔入口32B中的一者或多者附近密封通孔30。如上所述，通过第一和/或第二金属与第三金属之间的伽伐尼置换，形成了第一盖层42和/或第二盖层46的第二合金，这可以得到与传导性材料38整体形成并且紧密粘附于通孔30的通孔表面34的第一盖层42和/或第二盖层46。
取决于制品10的构造，可以向不同通孔30中的不同传导性材料38施涂具有不同组成的溶液(即，不同的第三金属离子或者不同量的第三金属离子)。该特征可以有利于在一个或两个表面(即，第一表面22和/或第二表面26)上产生组成不同的第二合金(即，第一盖层42和/或第二盖层46)。进一步地，施涂于第一表面22的溶液可以不同于施涂于第二表面26的溶液，以使得第一盖层42的第二合金具有与第二盖层46的第二合金不同的组成、深度或其他性质。
一旦在传导性材料38上形成了第一盖层42和/或第二盖层46的第二合金并密封通孔30，则可以进行步骤80：将包括传导性材料38和第一盖层42和/或第二盖层46的第二合金的晶片14加热到传导性材料38的熔化温度以上的温度。所述温度可以是约100℃、或约200℃、或约300℃、或约400℃、或约500℃、或约600℃、或约700℃、或约800℃、或约900℃、或约1000℃或给定值之间的任何和所有值及范围。取决于最终的制品10的用途，可以进行将制品10暴露于高温的一个或多个过程(例如，热处理、热加工、成线(circuitization)等)。通常，这些过程可以在传导性材料38的熔化温度以上的温度进行。在常规设计中，这些之后的热加工可能损坏金属化的通孔，从而导致金属化通孔熔化、泄漏到基材或与基材脱层。使用本公开，即，在第一盖层42和/或第二盖层46的第二合金中使用的材料相比于传导性材料38具有更高的熔化温度，可以有利于进行之后的热加工——其可能趋向于熔化传导性材料38，同时利用第一盖层42和/或第二盖层46的第二合金将传导性材料38保留在通孔30内。换言之，具有第二合金的第一盖层42和/或第二盖层46可以在之后的热加工步骤期间防止传导性材料38从通孔30泄漏。
根据一些实例，方法60可以包括额外的步骤84：增加第一盖层42和/或第二盖层46的厚度。可以各种方式来实现增加第一盖层42和/或第二盖层46的厚度。
在第一个实例中，可以通过在第一盖层42和/或第二盖层46的一者上电镀来增加第一盖层42和/或第二盖层46的厚度。一旦形成了第一盖层42和/或第二盖层46，则使包含要沉积在第一盖层42和/或第二盖层46上的金属离子的电解质与第一盖层42和/或第二盖层46接触，随后通过施加电流和/或电压，在第一盖层42和/或第二盖层46上将离子电化学还原成金属颗粒。继续进行电化学沉积直到第一盖层42和/或第二盖层46达到期望厚度。金属离子可以包含Cu、Ag、Ni、Au、Pt、Pb、Cd、Cr、Rh、Sn、Zn和/或其组合。金属离子可以作为硫酸盐、硝酸盐、氰化物和/或氯化物被引入到电解质中。电解质的离子浓度可以高于或等于约0.0001M。在电解质与传导性材料38之间施加电流、电压或其组合，以向第一盖层42和/或第二盖层46提供负的恒定电流。第一盖层42和/或第二盖层46与电解质之间的电流密度可以为约0.001mA/cm2至约1A/cm2，并且可以提供约-0.001V至约-20V的电压范围。随着在第一盖层42和/或第二盖层46与电解质之间施加电流或电压，金属离子开始镀覆并使第一盖层42和/或第二盖层46增厚。在电解质与第一盖层42和/或第二盖层46之间的界面处，电子传输给金属离子，以将它们还原成第一盖层42和/或第二盖层46，如下文方程6所示。应理解，虽然方程6显示为使用Cu，但是也可以使用其他可镀覆的金属而不偏离本文提供的教导。
Figure BDA0003103777700000201
在第二个实例中，可以通过物理气相沉积来实现步骤84的增加第一盖层42和/或第二盖层46的厚度。在这样的实例中，包括传导性材料38和第一盖层42和/或第二盖层46的晶片可以被放置在真空室内的基材台上。可以任选地使用掩模来引导仅在第一盖层42和/或第二盖层46上沉积，或者可以省略掩模并且可以在整个表面(例如，第一表面22和/或第二表面26)上沉积。真空室可以抽真空(例如，达到约10-3托的压力)。在真空室被抽真空后，可以沉积Cu、Ag、Ni、Au、Pt、Pb、Cd、Cr、Rh、Sn、Zn和/或其组合。沉积可以通过阴极电弧沉积、电子束物理气相沉积、蒸发沉积、脉冲激光沉积、溅射沉积、脉冲电子沉积和/或通过升华来发生。沉积可以发生直到第一盖层42和/或第二盖层46达到期望厚度。
应理解，步骤84可以使用与第一盖层42和/或第二盖层46的第二合金相同的组成来完成，或者可以使用与之不同的组成来完成。例如，第一盖层42和/或第二盖层46的组合物在整个厚度上可以是恒定的(即，第二合金)，或者步骤84可以沉积组成与第二合金不同的材料。
利用本公开可以提供多种优点。第一，本公开的方法60是可规模化的。金属化通孔的常规生产经常遭受难以规模化的高强度生产技术的影响，因此可能需要专门的设备和长的加工时间。由于本公开可以使用超声浸涂并且提供同时处理多个晶片14的能力，因此减少了生产时间，并且可以降低相关的成本。进一步地，由于可同时处理不同尺寸的包含通孔30的晶片14，因此，可以实现生产时间和相关成本的额外减少。
第二，使用具有本文阐述的组成的传导性材料38提供了在通孔表面34与传导性材料38之间产生高粘性的能力。常规的金属化通孔常依赖于使用粘合层来促进金属化通孔与周围基材之间的结合。由于金属化通孔的结合类型(例如金属键)与基材的结合类型(例如共价键)之间的差异，因此常需要粘合层。本文公开的传导性材料38的使用提供了将传导性材料38与通孔表面34化学结合的能力，同时还消除了沉积粘合层的耗时且昂贵的过程。进一步地，本文阐述的传导性材料38的组成提供了低的熔点，其可以有利于容易地完全填充通孔30。
第三，具有本文阐述的组成的传导性材料38的使用提供了形成填充有传导性材料38的通孔30的能力，其将得到更低的应力并且防止晶片14开裂。由于含In合金相比于常规的Cu基金属化通孔具有更大的延展性，因此由于热载荷导致的晶片14上的应力不那么可能导致晶片14损伤。
第四，使用第一盖层42和/或第二盖层46来覆盖传导性材料38可以允许在放置了传导性材料38之后对晶片14进行热加工。通常，在产生了金属化通孔后，需要对基材进行热加工，这对可用于金属化通孔的材料产生了限制。使用本文公开的第一盖层42和/或第二盖层46的第二合金允许晶片14达到传导性材料38的熔化温度以上的温度而不会有传导性材料38从通孔30泄漏或流出的风险。
第五，由于第三金属的离子与第一金属和/或第二金属的伽伐尼置换能够自发地反应而无需施加外加电能，因此本公开的方法60在制造方面可以节约时间和成本。进一步地，由于可以同时发生第一盖层42和/或第二盖层46的形成，因此，可以省去与将电势施加于溶液和传导性材料38有关的额外设备和时间。
第六，使用本公开的过程可以使得晶片14可由宽泛的材料组组成，并且具有由组成驱动的各种各样的性质。例如，控制组成变化允许定制制品10的各种性质，例如，机械特性、热学特性、电特性、光学特性以及甚至化学耐久性。相比于包括的基材由硅形成的传统制品10，本公开的晶片14的玻璃实例提供了改变热膨胀系数(CTE)的能力，由此使得玻璃成为针对不同应用的有前景的材料，在这些应用中，由于CTE错配导致的堆叠翘曲是重大的可靠性顾虑。
第七，本公开在消费电子器件、高性能处理器、微机电装置(MEMS)、触摸传感器、生物医学装置、大容量存储器、汽车电子和航空航天部件中具有广泛的应用。
实施例
下文提供了与本公开一致的实施例。
现在参考图3A-3D和4，其提供了在基材(例如晶片14)的孔(例如通孔30)内定位有铟合金(例如，传导性材料38的第一合金)的图像。铟合金为以Cerasolzer铟合金的名称销售的铟基焊料。铟合金包含锌。使用超声焊铁将铟合金施加于孔(例如步骤68)。图3A-3D的孔是具有沙漏形轮廓的孔。如可见到的，尽管为沙漏轮廓，铟合金显示出完全填充了该孔。孔具有80μm的表面直径，并且基材为300μm厚。图3D的两个顶部孔未被铟合金填充，而两个底部孔被铟合金填充。图4的孔渐缩，并且在孔的一端处的直径为20μm，而在孔的另一端上的直径为12μm至15μm。基材的厚度大约为100μm。如可见到的，使用超声焊接，渐缩形和沙漏形孔均被铟合金完全填充。
现在参考图5A和5B，其描绘了基本上与结合图3A-4描述类似，在基材中生产的铟合金填充的孔。图5A和5B的基材在铟合金填充的孔上包括铜盖(例如，第一层42和第二层46的第二合金)。通过将包括铟合金填充的孔的基材浸到硫酸铜混合物(例如，包含第三金属离子的溶液)中，形成了铜盖。硫酸铜混合物具有0.5M至0.8M硫酸铜和0.75M硫酸的浓度。观察到当铟合金中存在的锌被浸到硫酸铜溶液中(例如，步骤68)时，通过伽伐尼置换(例如步骤72)开始在铟合金上形成铜盖。形成铜盖的原因在于，铟合金中的各种组分(例如，锌、铟等)被氧化并进入到混合物中，而混合物的铜离子被还原并且被置换到铟合金之中和之上(例如，形成第二合金)。换言之，铟合金的组分(例如，第一金属和第二金属)被混合物的铜(例如，第三金属离子)伽伐尼置换。
现在参考图6A和6B，其提供了被浸在硫酸铜混合物中的Cerasolzer铟合金焊丝的显微图(图6A)和能量色散X射线光谱技术(EDS)线扫描情况(图6B)，所述硫酸铜混合物具有0.5M至0.8M硫酸铜和0.75M硫酸的浓度。如从EDS线扫描中可知，在存在铜时，Sn、In和Sb的存在均显著减少，这指示在Sn、In、Sb与Cu之间发生了伽伐尼置换。该伽伐尼置换在焊丝上形成了厚度为约10μm的铜涂层，所述厚度从铜涂层的外边缘到铜浓度达到焊丝中的铜浓度的点来测量。
本公开的条款1扩展至：
一种形成制品的方法，所述方法包括：
在晶片的通孔内插入传导性材料，其中，所述传导性材料包含第一合金，所述第一合金包括第一金属和第二金属；和
使传导性材料与包含第三金属的离子的溶液接触，其中，第三金属的离子从第一合金伽伐尼置换一部分的第二金属，以与第一金属形成第二合金。
本公开的条款2扩展至：
如条款1所述的方法，其中，晶片包括玻璃、玻璃陶瓷、陶瓷或硅。
本公开的条款3扩展至：
如条款1和2中任一项所述的方法，其中，第一金属包含In和W中的至少一种。
本公开的条款4扩展至：
如条款1-3中任一项所述的方法，其中，第二金属包含Zn、Sn、Bi、Pb、Fe和Mn中的至少一种。
本公开的条款5扩展至：
如条款1-4中任一项所述的方法，其中，第三金属包含Cu、Ag、Au、Co、Pt、Ni、Pd和Cr中的至少一种。
本公开的条款6扩展至：
如条款1-5中任一项所述的方法，其中，第一金属与晶片化学结合。
本公开的条款7扩展至：
如条款1-6中任一项所述的方法，其中，第一金属的标准还原势比第二金属的标准还原势大至少0.05V。
本公开的条款8扩展至：
如条款1-7中任一项所述的方法，其中，第一金属的标准还原势比第二金属的标准还原势大至少0.10V。
本公开的条款9扩展至：
如条款1-8中任一项所述的方法，其中，第三金属的标准还原势比第二金属的标准还原势大至少0.15V。
本公开的条款10扩展至：
如条款1-9中任一项所述的方法，其中，第三金属的标准还原势比第二金属的标准还原势大至少0.50V。
本公开的条款11扩展至：
如条款1-10中任一项所述的方法，其中，第二合金在通孔中形成了盖层，所述盖层从通孔的入口延伸到小于或等于约20μm的深度。
本公开的条款12扩展至：
如条款1-10中任一项所述的方法，其中，第二合金在通孔中形成了盖层，所述盖层从通孔的入口延伸到小于或等于约10μm的深度。
本公开的条款13扩展至：
如条款1-12中任一项所述的方法，其中，第二合金具有比第一合金更高的熔化温度。
本公开的条款14扩展至：
一种形成制品的方法，所述方法包括：
在晶片的通孔内插入导电材料，其中，所述导电材料包含第一合金，所述第一合金包括第一金属和第二金属；
向导电材料施涂包含第三金属的离子的溶液；以及
使一部分的第一合金与一部分的第三金属的离子伽伐尼交换，以形成与导电材料接触并且包含第二合金的盖层，其中，第三金属的标准还原势比第二金属的标准还原势大至少0.15V。
本公开的条款15扩展至：
如条款14所述的方法，其中，所述盖层密封通孔的入口。
本公开的条款16扩展至：
如条款14和15中任一项所述的方法，其中，导电材料的熔化温度为约100℃至约300℃。
本公开的条款17扩展至：
如条款14-16中任一项所述的方法，其中，插入导电材料包括：将导电材料定位成与通孔的大部分上的通孔表面直接接触。
本公开的条款18扩展至：
如条款14-17中任一项所述的方法，其中，在通孔内定位导电材料包括：对导电材料和晶片中的至少一者进行超声振动。
本公开的条款19扩展至：
如条款14-18中任一项所述的方法，其中，插入导电材料包括：在通孔内插入导电材料，使得导电材料填充通孔的约95％或更大的体积。
本公开的条款20扩展至：
一种形成制品的方法，所述方法包括：
形成从玻璃晶片的表面延伸到玻璃晶片的主体中的通孔；
在通孔内插入包含In和第二金属的导电材料；
向导电材料和晶片的表面施涂包含第三金属的离子的溶液；以及
使一部分的第三金属的离子与一部分的导电材料进行伽伐尼交换，以形成与导电材料接触的盖层，所述盖层在晶片表面附近密封通孔，其中，一部分的导电材料与第三金属之间的交换的电池电势大于或等于约0.3V。
本公开的条款21扩展至：
如条款20所述的方法，其还包括：
将包含导电材料和盖层的晶片加热到导电材料的熔化温度以上的温度。
本公开的条款22扩展至：
如条款20和21中任一项所述的方法，其还包括：
增加盖层的厚度。
本公开的条款23扩展至：
如条款22所述的方法，其中，增加盖层的厚度包括：在盖层上电镀以增加盖层的厚度。
本公开的条款24扩展至：
如条款22所述的方法，其中，增加盖层的厚度包括：在盖层上物理气相沉积以增加盖层的厚度。
本领域技术人员和作出或使用本公开的技术人员能够对本公开进行修改。因此，应理解，附图所示和上文所述的实施方式仅用于例示的目的，并且不旨在限制本公开的范围，根据专利法的原则(包括等同原则)所解释的，本公开的范围由所附权利要求限定。
同样重要的是应注意，如示例性实施方式中所示，本公开的元件的构造和布置仅是说明性的。尽管在本公开中仅详细描述了本发明的一些实施方式，但是阅读本公开的本领域技术人员易于理解，可以进行许多修改(例如，对各种元件的大小、尺寸、结构、形状和比例；参数的值；安装布置；材料的使用；颜色；取向等进行改变)而不实质上背离本文所述主题的新颖性教导和优点。例如，以整体形成示出的元件可以由多个零件构成，或者以多个零件示出的元件可以整体地形成，可以颠倒或以其他方式改变界面的操作，可以改变系统的结构、和/或元件、或连接件、或其他元件的长度或宽度，并且可以改变各元件之间的调节位置的性质或数目。应注意，系统的元件和/或组件可以由多种材料中的任何一种构造，这些材料在各种颜色、纹理和组合中的任何一种上提供足够的强度或耐久性。因此，所有这些修改均旨在包括在本发明的范围之内。可以对所需的示例性实施方式及其他示例性实施方式的设计、操作条件和布置进行其他替代、修改、改变和省略，而不背离本发明的精神。

Claims (24)

1.一种形成制品的方法，所述方法包括：
在晶片的通孔内插入传导性材料，其中，所述传导性材料包含第一合金，所述第一合金包括第一金属和第二金属；和
使传导性材料与包含第三金属的离子的溶液接触，其中，第三金属的离子从第一合金伽伐尼置换一部分的第二金属，以与第一金属形成第二合金。
2.如权利要求1所述的方法，其中，晶片包括玻璃、玻璃陶瓷、陶瓷或硅。
3.如权利要求1和2中任一项所述的方法，其中，第一金属包含In和W中的至少一种。
4.如权利要求1-3中任一项所述的方法，其中，第二金属包含Zn、Sn、Bi、Pb、Fe和Mn中的至少一种。
5.如权利要求1-4中任一项所述的方法，其中，第三金属包含Cu、Ag、Au、Co、Pt、Ni、Pd和Cr中的至少一种。
6.如权利要求1-5中任一项所述的方法，其中，第一金属与晶片化学结合。
7.如权利要求1-6中任一项所述的方法，其中，第一金属的标准还原势比第二金属的标准还原势大至少0.05V。
8.如权利要求1-7中任一项所述的方法，其中，第一金属的标准还原势比第二金属的标准还原势大至少0.10V。
9.如权利要求1-8中任一项所述的方法，其中，第三金属的标准还原势比第二金属的标准还原势大至少0.15V。
10.如权利要求1-9中任一项所述的方法，其中，第三金属的标准还原势比第二金属的标准还原势大至少0.50V。
11.如权利要求1-10中任一项所述的方法，其中，第二合金在通孔中形成了盖层，所述盖层从通孔的入口延伸到小于或等于约20μm的深度。
12.如权利要求1-10中任一项所述的方法，其中，第二合金在通孔中形成了盖层，所述盖层从通孔的入口延伸到小于或等于约10μm的深度。
13.如权利要求1-12中任一项所述的方法，其中，第二合金具有比第一合金更高的熔化温度。
14.一种形成制品的方法，所述方法包括：
在晶片的通孔内插入导电材料，其中，所述导电材料包含第一合金，所述第一合金包括第一金属和第二金属；
向导电材料施涂包含第三金属的离子的溶液；以及
使一部分的第一合金与一部分的第三金属的离子进行伽伐尼交换，以形成与导电材料接触并且包含第二合金的盖层，其中，第三金属的标准还原势比第二金属的标准还原势大至少0.15V。
15.如权利要求14所述的方法，其中，所述盖层密封通孔的入口。
16.如权利要求14和15中任一项所述的方法，其中，导电材料的熔化温度为约100℃至约300℃。
17.如权利要求14-16中任一项所述的方法，其中，插入导电材料包括：将导电材料定位成与通孔的大部分上的通孔表面直接接触。
18.如权利要求14-17中任一项所述的方法，其中，在通孔内定位导电材料包括：对导电材料和晶片中的至少一者进行超声振动。
19.如权利要求14-18中任一项所述的方法，其中，插入导电材料包括：在通孔内插入导电材料，使得导电材料填充通孔的约95％或更大的体积。
20.一种形成制品的方法，所述方法包括：
形成从玻璃晶片的表面延伸到玻璃晶片的主体中的通孔；
在通孔内插入包含In和第二金属的导电材料；
向导电材料和晶片的表面施涂包含第三金属的离子的溶液；以及
使一部分的第三金属的离子与一部分的导电材料进行伽伐尼交换，以形成与导电材料接触的盖层，所述盖层在晶片表面附近密封通孔，其中，一部分的导电材料与第三金属之间的交换的电池电势大于或等于约0.3V。
21.如权利要求20所述的方法，所述方法还包括：
将包含导电材料和盖层的晶片加热到导电材料的熔化温度以上的温度。
22.如权利要求20和21中任一项所述的方法，其还包括：
增加盖层的厚度。
23.如权利要求22所述的方法，其中，增加盖层的厚度包括：在盖层上电镀以增加盖层的厚度。
24.如权利要求22所述的方法，其中，增加盖层的厚度包括：在盖层上物理气相沉积以增加盖层的厚度。
CN201980080969.5A 2018-12-06 2019-11-25 形成覆盖的金属化通孔的方法 Pending CN113169073A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862776101P 2018-12-06 2018-12-06
US62/776,101 2018-12-06
PCT/US2019/062935 WO2020117514A1 (en) 2018-12-06 2019-11-25 Method of forming capped metallized vias

Publications (1)

Publication Number Publication Date
CN113169073A true CN113169073A (zh) 2021-07-23

Family

ID=69061442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980080969.5A Pending CN113169073A (zh) 2018-12-06 2019-11-25 形成覆盖的金属化通孔的方法

Country Status (6)

Country Link
US (1) US11158519B2 (zh)
JP (1) JP7444885B2 (zh)
KR (1) KR20210097757A (zh)
CN (1) CN113169073A (zh)
TW (1) TWI827747B (zh)
WO (1) WO2020117514A1 (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000063130A1 (en) 1999-04-17 2000-10-26 University Of Ulster Method of sealing glass
US6452117B2 (en) 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
US6566250B1 (en) * 2002-03-18 2003-05-20 Taiwant Semiconductor Manufacturing Co., Ltd Method for forming a self aligned capping layer
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
JP2008192753A (ja) 2007-02-02 2008-08-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5424632B2 (ja) 2008-12-19 2014-02-26 キヤノン株式会社 インクジェット記録ヘッド用基板の製造方法
US8415784B2 (en) 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
EP2463896B1 (en) * 2010-12-07 2020-04-15 IMEC vzw Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device
KR20120071921A (ko) 2010-12-23 2012-07-03 한국전자통신연구원 실리콘 관통 홀(ｔｓｖ) 충진용 조성물, ｔｓｖ 충진방법 및 상기 조성물을 이용하여 형성된 ｔｓｖ 충진물을 포함하는 기판
US20120235969A1 (en) 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
US9236274B1 (en) 2011-11-01 2016-01-12 Triton Microtechnologies Filling materials and methods of filling through holes for improved adhesion and hermeticity in glass substrates and other electronic components
US9209073B2 (en) 2013-03-12 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal cap apparatus and method
TWI590884B (zh) 2013-05-03 2017-07-11 Guan-Wei Chen Metal glass manufacturing method and apparatus thereof
US10130302B2 (en) 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
JP2018125376A (ja) 2017-01-31 2018-08-09 住友精密工業株式会社 配線構造の製造方法
US20190024237A1 (en) 2017-07-20 2019-01-24 Corning Incorporated Methods for metalizing vias within a substrate
US11257745B2 (en) * 2017-09-29 2022-02-22 Intel Corporation Electroless metal-defined thin pad first level interconnects for lithographically defined vias

Also Published As

Publication number Publication date
WO2020117514A1 (en) 2020-06-11
US20200185272A1 (en) 2020-06-11
JP2022511061A (ja) 2022-01-28
JP7444885B2 (ja) 2024-03-06
TW202037757A (zh) 2020-10-16
TWI827747B (zh) 2024-01-01
KR20210097757A (ko) 2021-08-09
US11158519B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
US10917966B2 (en) Articles including metallized vias
KR102442524B1 (ko) 반도체 웨이퍼에 부착된 관통-홀을 가진 무기 웨이퍼
Li et al. Fabrication of high-density electrical feed-throughs by deep-reactive-ion etching of Pyrex glass
JP4554357B2 (ja) 電気化学的に成型加工され、気密的に封止された微細構造および上記微細構造を製造するための方法および装置
US7886437B2 (en) Process for forming an isolated electrically conductive contact through a metal package
TW200301235A (en) Method of roughening a ceramic surface
CN109075080A (zh) 使基材内孔道金属化的方法
JP2006287019A (ja) 貫通電極付基板およびその製造方法
KR20140094006A (ko) 세라믹 기판들에 임베딩된 금속 구조물들
JP2012041579A (ja) アルミニウム又はアルミニウム合金材の表面加工方法、複合材料及び表面加工前処理液
JP2007201188A (ja) 構造体および配線基板並びに配線付き構造体の製造方法
CN113728420A (zh) 气密性完全填充的金属化的贯穿孔通孔
CN113169073A (zh) 形成覆盖的金属化通孔的方法
JP2006222138A (ja) 貫通電極の形成方法
EP2915188B1 (en) Method for forming an electrically conductive via in a substrate
WO2020112710A1 (en) 3d interposer with through glass vias - method of increasing adhesion between copper and glass surfaces and articles therefrom
US12004295B2 (en) Articles including metallized vias
US20230402337A1 (en) 3d interposer with through glass vias - method of increasing adhesion between copper and glass surfaces and articles therefrom
Jensen et al. Conformal Open-Air Electroplating of Through-Wafer Vias
WO2018124097A1 (ja) 穴あき基板の製造方法および穴あき基板製造システム
KR20010098480A (ko) 비어 충전 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination