KR101913842B1 - 비아 콘택 형성 방법 - Google Patents

비아 콘택 형성 방법 Download PDF

Info

Publication number
KR101913842B1
KR101913842B1 KR1020160132400A KR20160132400A KR101913842B1 KR 101913842 B1 KR101913842 B1 KR 101913842B1 KR 1020160132400 A KR1020160132400 A KR 1020160132400A KR 20160132400 A KR20160132400 A KR 20160132400A KR 101913842 B1 KR101913842 B1 KR 101913842B1
Authority
KR
South Korea
Prior art keywords
via hole
aluminum
forming
oxide layer
metal
Prior art date
Application number
KR1020160132400A
Other languages
English (en)
Other versions
KR20180040444A (ko
Inventor
문정완
Original Assignee
주식회사 세아테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세아테크놀러지 filed Critical 주식회사 세아테크놀러지
Priority to KR1020160132400A priority Critical patent/KR101913842B1/ko
Publication of KR20180040444A publication Critical patent/KR20180040444A/ko
Application granted granted Critical
Publication of KR101913842B1 publication Critical patent/KR101913842B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

알루미늄 기판에 비아 콘택을 형성하는 방법이 개시된다. 개시된 비아 콘택 형성 방법은, 순수 알루미늄(Al) 및 알루미늄 합금 중의 하나를 재질로 하는 알루미늄 기판을 그 표면에서 두께 방향으로 파서 비아 홀(via hole)을 생성하는 비아 홀 생성 단계, 알루미늄 기판의 표면과 비아 홀의 내주면을 산화시켜 산화알루미늄(Al2O3)으로 이루어진 산화물층을 형성하는 산화물층 형성 단계, 산화물층에 금속을 증착하여 전해 도금용 시드층(seed layer)를 형성하는 시드층 형성 단계, 시드층 상에 금속을 전해 도금하여 비아 홀 내부에 금속을 채우는 전해 도금 단계, 및 알루미늄 기판을 연마하여, 비아 홀 내부에 도금된 금속만 남기고 비아 홀 이외의 영역에 도금된 금속을 제거하는 연마 단계를 포함한다.

Description

비아 콘택 형성 방법{Method for forming via contact}
본 발명은 비아 콘택 형성 방법에 관한 것으로, 보다 상세하게는 알루미늄 기판에 비아 콘택을 형성하는 방법에 관한 것이다.
기판을 적층하여 고집적된 반도체 소자를 제조하는 경우 상부 기판의 배선과 하부 기판의 배선을 전기적으로 연결하는 비아 콘택이 필요하다. 상기 비아 콘택은 비아 홀(via hole)에 예컨대, 구리(Cu)와 같은 도전성 금속이 채워진 것으로, 통상적으로 도금(plating)에 의해 비아 홀에 도전성 금속이 채워진다.
상기 비아 홀은 관통 비아 홀(through via hole), 블라인드 비아 홀(blind via hole), 및 베리드 비아 홀(buried via hole)로 구분된다. 상기 관통 비아 홀은, 기판을 두께 방향으로 관통하여 기판의 상측면과 하측면에 모두 개구(開口)가 형성된 비아 홀이며, 상기 블라인드 비아 홀은 기판의 상측면과 하측면 중 일 측면에만 개구가 형성되고 다른 일 측면까지는 관통하지 못한 비아 홀이며, 베리드 비아 홀은 기판의 내부에 형성되어 기판의 상측면 및 하측면에 개구가 형성되지 않은 비아 홀을 의미한다.
한편, 종래에는 고집적된 반도체 소자의 소재로서 실리콘(Si) 기판이 주로 사용되었다. 그러나, 실리콘 기판은 원가가 높고 방열 특성이 좋지 않다는 문제가 있어서, 실리콘 기판을 다른 종류의 기판으로 대체하여 비아 콘택을 형성할 필요성이 있다.
대한민국 등록특허공보 제10-0527555호
본 발명은 알루미늄(Al)을 주성분으로 하는 알루미늄 기판에 비아 콘택을 형성하는 방법을 제공한다.
본 발명은, 실리콘(Si) 기판를 사용하는 경우보다 원가가 절감되고, 방열 특성도 우수한 비아 콘택 형성 방법을 제공한다.
본 발명은, 순수 알루미늄(Al) 및 알루미늄 합금 중의 하나를 재질로 하는 알루미늄 기판을 그 표면에서 두께 방향으로 파서 비아 홀(via hole)을 생성하는 비아 홀 생성 단계, 상기 알루미늄 기판의 표면과 상기 비아 홀의 내주면을 산화시켜 산화알루미늄(Al2O3)으로 이루어진 산화물층을 형성하는 산화물층 형성 단계, 상기 산화물층에 금속을 증착하여 전해 도금용 시드층(seed layer)를 형성하는 시드층 형성 단계, 상기 시드층 상에 금속을 전해 도금하여 상기 비아 홀 내부에 금속을 채우는 전해 도금 단계, 및 상기 알루미늄 기판을 연마하여, 상기 비아 홀 내부에 도금된 금속만 남기고 상기 비아 홀 이외의 영역에 도금된 금속을 제거하는 연마 단계를 포함하는 비아 콘택 형성 방법을 제공한다.
상기 비아 홀 생성 단계는, 상기 알루미늄 기판의 표면에 레이저(laser)를 조사하여 상기 비아 홀을 생성하는 단계를 구비할 수 있다.
상기 산화물층 형성 단계는, 상기 알루미늄 기판을 양극 산화하여 표면에 미세공(孔)이 형성된 산화물층을 형성하는 양극 산화 단계, 및 상기 미세공을 폐쇄하는 봉공(封孔) 처리 단계를 구비할 수 있다.
상기 양극 산화 단계에서 상기 산화물층이 생성되도록 소모된 알루미늄(Al)과 생성된 산화알루미늄(Al2O3)의 부피비가 1보다 작거나 같을 수 있다.
상기 산화물층 형성 단계는, 플라즈마 전해 산화(PEO: plasma electrolytic oxidation)에 의해 상기 산화물층을 형성하는 단계를 구비할 수 있다.
본 발명에 의해 형성된 비아 콘택은 실리콘 웨이퍼(wafer)보다 저렴한 알루미늄 재질의 기판에 형성된다. 따라서, 실리콘 기판에 비아 콘택을 형성하는 것보다 비용이 절감되고, 공정도 단순하여 생산성도 향상된다. 또한, 실리콘보다 방열 특성이 우수한 알루미늄 재질의 기판에 비아 콘택이 형성되므로, 비아 콘택을 구비한 반도체 소자를 제조한 경우에도 방열 특성이 향상되어 반도체 소자 성능의 신뢰성이 향상된다.
도 1 내지 도 4는 본 발명의 실시예에 따른 비아 콘택 형성 방법을 순차적으로 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 비아 콘택 형성 방법을 상세하게 설명한다. 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자 또는 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1 내지 도 4는 본 발명의 실시예에 따른 비아 콘택 형성 방법을 순차적으로 도시한 단면도이다. 본 발명의 실시예에 따른 비아 콘택 형성 방법은, 비아 홀 생성 단계, 산화물층 형성 단계, 시드층 형성 단계, 전해 도금 단계, 및 연마 단계를 구비한다. 도 1을 참조하면, 비아 홀 생성 단계는, 알루미늄 기판(1)을 그 표면(2)에서 두께 방향, 즉 Z축 음(-)의 방향과 평행하게 파서 비아 홀(via hole)(3)을 생성하는 단계이다. 상기 알루미늄 기판(1)은 순수 알루미늄(Al) 재질로 이루어지거나, 알루미늄 합금 재질로 이루어진다. 알루미늄 기판(1)의 두께는 0.1mm 내지 2mm 일 수 있다. 레이저(laser)를 알루미늄 기판(1)의 표면(2)에 조사(照射)하여 비아 홀(3)을 생성할 수 있다. 도 1에는 알루미늄 기판(1)의 일 측 표면에만 입구(7)가 형성된 블라인드 비아 홀(3)이 도시되어 있으나 본 발명의 비아 홀 생성 단계는 이에 한정되지 않으며, 알루미늄 기판(1)을 두께 방향으로 관통하도록 레이저를 조사하여 관통 비아 홀을 생성할 수도 있다.
도 1 및 도 2를 함께 참조하면, 산화물층 형성 단계는 알루미늄 기판(1)의 표면(2)과 비아 홀(3)의 내주면을 산화시켜 산화알루미늄(Al2O3)으로 이루어진 산화물층(10)을 형성하는 단계이다. 상기 산화물층 형성 단계는, 알루미늄 기판(1)을 양극 산화(anodizing)하여 표면에 다수의 미세공(孔)이 형성된 산화물층(10)을 형성하는 양극 산화 단계, 및 상기 다수의 미세공을 폐쇄하는 봉공(封孔) 처리 단계를 구비한다.
상기 양극 산화 단계는 알루미늄을 주성분으로 포함하는 소재, 즉 알루미늄 소재의 표면에 산화알루미늄(Al2O3)의 피막을 형성하는 것으로, 상기 알루미늄 소재를 예컨대, 황산, 수산, 크롬산과 같은 전해액 내에서 양극(anode)으로 하고 통전(通電)시켜 알루미늄 소재의 표면을 산화시키는 것이다. 한편, 양극 산화 단계에서 날카롭게 돌출된 수형 엣지(male type edge) 또는 날카롭게 파여진 암형 엣지(female edge)는, 부드러운 곡면이나 평면 부분보다 산화알루미늄으로 된 산화물층(10)이 형성되기 어렵다. 레이저 조사에 의해 비아 홀(3)이 생성된 알루미늄 기판(1)에는 비아 홀(3)의 입구(7)의 주변부에 날카롭게 돌출된 수형 엣지(5)가 형성되고, 비아 홀(3) 바닥의 주변부에 날카롭게 파여진 암형 엣지(6)가 형성된다.
산화물층(1)은 전기 절연성을 갖는다. 따라서, 상기 비아 홀(3)의 수형 엣지(5) 및 암형 엣지(6)에 산화물층(10)이 균일한 분포로 적층되지 못하면 추후의 단계에서 비아 홀(3) 내부에 채워지는 금속(15)(도 4 참조)과 알루미늄 기판(1)의 알루미늄 간에 쇼트(short circuit)가 발생할 수 있다. 상기 날카로운 엣지(5, 6)에도 그 주변의 다른 부분과 마찬가지로 산화물층(10)이 균일하게 적층되기 위해서는, 산화알루미늄(Al2O3) 성분의 산화물층(10)이 생성되도록 소모된 알루미늄(Al)과 생성된 산화알루미늄(Al2O3)의 부피비 R이 1보다 작거나 같아야 하며, 이 관계는 아래의 수학식 1로 표현된다.
Figure 112016099034972-pat00001
상기 수학식 1에서, V1 은 소모된 알루미늄(Al)의 부피이고, V2 는 생성된 산화알루미늄(Al2O3)의 부피이고, M1 은 소모된 알루미늄의 몰 질량이고, M2 는 생성된 산화알루미늄의 몰 질량이고, d1 은 알루미늄의 밀도이고, d2 는 산화알루미늄의 밀도이다.
양극 산화 단계에 의해 형성된 산화알루미늄(Al2O3) 피막의 표면에는 다수의 미세공(미도시)이 형성된다. 이 미세공에 불순물이 침투하여 표면이 더러워지기 쉽고, 상기 미세공에 상기 전해액의 잔류물이 침투하여 부식을 초래할 수도 있다. 따라서, 상기 산화물층 형성 단계 이후에 상기 봉공 처리 단계가 수행된다.
봉공 처리의 방법 중에서 물(H2O) 이외의 성분을 필요로 하지 않아 비교적 간단하게 수행할 수 있는 수화 봉공 처리(水化 封孔 處理) 방법이 주로 적용된다. 수화 봉공 처리 방법에는 뜨거운 물에 양극 산화된 알루미늄을 침지(浸漬)하여 봉공 처리하는 방법과, 수증기(水蒸氣)로 채워진 챔버(chamber) 내에 양극 산화된 알루미늄을 두어 봉공 처리하는 방법이 있다.
한편, 상기 산화물층 형성 단계는, 상기 양극 산화 단계와 상기 봉공 처리 단계를 대신하여, 플라즈마 전해 산화(PEO: plasma electrolytic oxidation)에 의해 상기 산화물층을 형성하는 단계를 구비할 수도 있다. 플라즈마 전해 산화는 알루미늄 소재를 전해액에 침잠시키고, 300 내지 600V의 고전압 펄스를 인가하여 알루미늄 소재의 표면을 산화시키는 방법이다. 상기 고전압 펄스의 인가로 알루미늄 소재의 표면에서 플라즈마가 발생하고, 이에 의해 용융된 알루미늄 소재의 표면이 산화되면서 산화알루미늄(Al2O3)으로 된 산화물층(10)이 형성된다. 양극 산화에 의해 산화물층(10)을 형성하는 경우와 달리, 플라즈마 전해 산화에 의해 산화물층(10)을 형성하는 경우에는 상기 비아 홀(3)의 수형 엣지(5) 및 암형 엣지(6)에 산화물층(10)이 적층되지 않는 문제에 특별히 유의하지 않아도 무방하다.
도 3을 참조하면, 상기 시드층 형성 단계는 상기 산화물층(10)에 금속을 증착하여 전해 도금용 시드층(13)을 형성하는 단계이다. 상기 전해 도금 단계는 상기 시드층(13) 상에 금속(15)을 전해 도금하여 상기 비아 홀(3) 내부에 금속(15)을 채우는 단계이다. 상기 금속(15)은 예컨대, 구리(Cu)일 수 있다.
도 3 및 도 4를 함께 참조하면, 상기 연마 단계는 상기 알루미늄 기판(1)을 연마하여, 상기 비아 홀(3) 내부에 도금된 금속(15)만 남기고 상기 비아 홀(3) 이외의 영역에 도금된 금속(15)을 제거하는 단계이다. 상기 연마 단계는 CMP(chemical mechanical polishing) 방법을 적용하여 수행할 수 있다. 상기 비아 홀(3) 내부에 채워진 금속(15)이 비아 콘택(via contact)이 된다.
본 발명에 의하면, 알루미늄 기판(1)에 비아 콘택이 형성될 수 있다. 실리콘 기판에 비아 콘택을 형성하는 것보다 알루미늄 기판(1)에 비아 콘택을 형성하는 것이 비용이 절감되고, 공정도 단순하여 생산성도 향상된다. 또한, 실리콘보다 방열 특성이 우수한 알루미늄 기판(1)에 비아 콘택이 형성되므로, 비아 콘택을 구비한 반도체 소자를 제조한 경우에도 방열 특성이 향상되어 반도체 소자 성능의 신뢰성이 향상된다.
이상에서는, 도 1 내지 도 4을 참조하여 블라인드 비아 홀에 형성되는 비아 콘택을 기준으로 본 발명을 설명하였으나 이에 한정되는 것은 아니며, 본 발명의 비아 콘택 형성 방법은 관통 비아 홀의 경우도 적용 가능하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
1: 알루미늄 기판 3: 비아 홀
5, 6: 엣지(edge) 10: 산화물층
13: 시드층 5: 금속

Claims (5)

  1. 순수 알루미늄(Al) 및 알루미늄 합금 중의 하나를 재질로 하는 알루미늄 기판을 그 표면에서 두께 방향으로 파서 비아 홀(via hole)을 생성하는 비아 홀 생성 단계;
    상기 알루미늄 기판의 표면과 상기 비아 홀의 내주면을 산화시켜 산화알루미늄(Al2O3)으로 이루어진 산화물층을 형성하는 산화물층 형성 단계;
    상기 산화물층에 금속을 증착하여 전해 도금용 시드층(seed layer)를 형성하는 시드층 형성 단계;
    상기 시드층 상에 금속을 전해 도금하여 상기 비아 홀 내부에 금속을 채우는 전해 도금 단계; 및,
    상기 알루미늄 기판 상의 금속을 연마하여, 상기 비아 홀 내부에 도금된 금속만 남기고 상기 비아 홀 이외의 영역에 도금된 금속을 제거하는 연마 단계;를 포함하고,
    상기 산화물층 형성단계는 상기 알루미늄 기판을 전해액에 침잠시키고, 300 내지 600V의 전압펄스를 인가하여 상기 알루미늄 기판 표면에 플라즈마가 발생되어서, 이에 용융된 알루미늄 소재의 표면이 산화되어서 이루어지는 것을 특징으로 하는 비아 콘택 형성 방법.
  2. 제1 항에 있어서,
    상기 비아 홀 생성 단계는, 상기 알루미늄 기판의 표면에 레이저(laser)를 조사하여 상기 비아 홀을 생성하는 단계를 구비하는 것을 특징으로 하는 비아 콘택 형성 방법.
  3. 삭제
  4. 삭제
  5. 제1 항에 있어서,
    상기 산화물층 형성 단계는, 플라즈마 전해 산화(PEO: plasma electrolytic oxidation)에 의해 상기 산화물층을 형성하는 단계를 구비하는 것을 특징으로 하는 비아 콘택 형성 방법.
KR1020160132400A 2016-10-12 2016-10-12 비아 콘택 형성 방법 KR101913842B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160132400A KR101913842B1 (ko) 2016-10-12 2016-10-12 비아 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160132400A KR101913842B1 (ko) 2016-10-12 2016-10-12 비아 콘택 형성 방법

Publications (2)

Publication Number Publication Date
KR20180040444A KR20180040444A (ko) 2018-04-20
KR101913842B1 true KR101913842B1 (ko) 2018-11-05

Family

ID=62088425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160132400A KR101913842B1 (ko) 2016-10-12 2016-10-12 비아 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR101913842B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101195081B1 (ko) * 2011-04-29 2012-10-29 한국에너지기술연구원 고전기전도성, 고내구성을 갖는 탄소 코팅 알루미늄 집전체 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101195081B1 (ko) * 2011-04-29 2012-10-29 한국에너지기술연구원 고전기전도성, 고내구성을 갖는 탄소 코팅 알루미늄 집전체 및 그 제조방법

Also Published As

Publication number Publication date
KR20180040444A (ko) 2018-04-20

Similar Documents

Publication Publication Date Title
TW574438B (en) Method of plating for filling via holes
KR101388849B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
TWI652377B (zh) 電化學電鍍方法
TWI281679B (en) Solid electrolytic capacitor, stacked capacitor using the same, and fabrication method thereof
TWI324191B (en) Method of manufacturing electronic device
JP6583003B2 (ja) 電子部品およびその製造方法
JP2003519442A (ja) 電気接続素子を製造するための方法、設備および装置、電気接続素子ならびに半完成品
JP4199206B2 (ja) 半導体装置の製造方法
KR20130104808A (ko) 공통모드필터 제조방법 및 공통모드필터
EP0098671A1 (fr) Procédé d'isolement par oxydation anodique de portions métalliques entre elles et dispositif obtenu par ce procédé
JP2008021739A (ja) 基板の製造方法
US10870924B2 (en) Aluminum-copper connector having a heterostructure, and method for producing the heterostructure
JP5370188B2 (ja) 陽極酸化膜の製造方法
US6384484B1 (en) Semiconductor device
KR101913842B1 (ko) 비아 콘택 형성 방법
KR101913843B1 (ko) 비아 콘택 형성 방법
CN106486415B (zh) 互连结构的制造方法
JP2009123980A (ja) 電気回路用アルミニウムベース放熱基板及びその製造方法
KR101239430B1 (ko) 전해 연마를 이용한 기판의 평탄화 방법 및 이를 포함하는 반도체 소자의 제조 방법
JPWO2018180868A1 (ja) 電子部品の製造方法
US20030098767A1 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
JP2012253333A (ja) 貫通電極を備えた配線基板とその製造方法
KR101204275B1 (ko) 열응력 완화형 관통전극 형성방법 및 열응력 완화형 관통전극
KR101009183B1 (ko) 전해가공용 전극공구 및 그 제조방법
JP2005294655A (ja) 導電層を表面に有する異形材の作製方法、及びヒートシンク

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right