TWI827215B - 半導體結構及其製備方法 - Google Patents
半導體結構及其製備方法 Download PDFInfo
- Publication number
- TWI827215B TWI827215B TW111132103A TW111132103A TWI827215B TW I827215 B TWI827215 B TW I827215B TW 111132103 A TW111132103 A TW 111132103A TW 111132103 A TW111132103 A TW 111132103A TW I827215 B TWI827215 B TW I827215B
- Authority
- TW
- Taiwan
- Prior art keywords
- contact
- transistor
- storage
- lead
- contact structure
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000003860 storage Methods 0.000 claims description 233
- 230000008859 change Effects 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 22
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 89
- 229910052751 metal Inorganic materials 0.000 description 51
- 239000002184 metal Substances 0.000 description 51
- 239000000463 material Substances 0.000 description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 14
- 229910044991 metal oxide Inorganic materials 0.000 description 12
- 150000004706 metal oxides Chemical class 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 239000012782 phase change material Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 6
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229920002994 synthetic fiber Polymers 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/10—Phase change RAM [PCRAM, PRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本發明涉及一種半導體結構及其製備方法，包括：具有第一表面的基底；位於第一表面上按第一預設圖形排布的若干電晶體；與電晶體一一對應，底部與電晶體相接觸的若干電晶體接觸結構，電晶體接觸結構的底部按第一預設圖形排布，電晶體接觸結構的頂部按正六邊形排布；與電晶體接觸結構一一對應，底部與電晶體接觸結構的頂部相接觸的若干存儲元件，存儲元件按正六邊形排布；若干存儲接觸結構，與存儲元件一一對應，存儲接觸結構的底部與存儲元件的頂部相接觸，存儲接觸結構的底部按正六邊形排布，存儲接觸結構的頂部按第二預設圖形排布，第二預設圖形不同於第一預設圖形。降低了製程難度及生產成本。
Description
本申請涉及積體電路技術領域，特別是涉及一種半導體結構及其製備方法。
非揮發性記憶體具有高速讀寫、低功耗、抗輻射以及數據保存時間長等特點，對於可靠性要求高的領域，例如國防、航天航空等具有不可取代的地位。
隨著半導體技術的發展，對非揮發性記憶體的容量要求越來越高，為了提高非揮發性記憶體的容量，需要密集地佈置存儲元件。但是，存儲元件位於電晶體與位元線結構之間，改變存儲元件的排布的同時需要相應調整電晶體的位置及位元線結構的形狀，這增加了非揮發性記憶體的生產成本和製程難度，如何在不改變電晶體位置和位元線結構形狀的情況下，使存儲元件密集排布成為極需解決的問題。
本申請實施例提供了一種半導體結構及其製備方法，可以優化半導體結構的製備流程，達到存儲元件排布不影響電晶體的位置、位元線結構的形狀的目的。
一種半導體結構，包括：
基底，具有第一表面；
若干電晶體，位於第一表面上，電晶體按第一預設圖形排布；
若干電晶體接觸結構，與電晶體一一對應，電晶體接觸結構的底部與電晶體相接觸，電晶體接觸結構的底部按所述第一預設圖形排布，電晶體接觸結構的頂部按正六邊形排布；
若干存儲元件，與電晶體接觸結構一一對應，存儲元件的底部與電晶體接觸結構的頂部相接觸，存儲元件按正六邊形排布，各存儲元件位於正六邊形的頂點位置和中心位置；
若干存儲接觸結構，與存儲元件一一對應，存儲接觸結構的底部與存儲元件的頂部相接觸，存儲接觸結構的底部按正六邊形排布，存儲接觸結構的頂部按第二預設圖形排布，第二預設圖形不同於第一預設圖形；
其中，電晶體接觸結構的底部和電晶體接觸結構的頂部相對設置，存儲接觸結構的底部和存儲接觸結構的頂部相對設置。
在其中一個實施例中，第一預設圖形排布包括正六邊形，各電晶體位於正六邊形的頂點位置和中心位置。
在其中一個實施例中，電晶體接觸結構的頂部的面積與電晶體接觸結構的底部的面積相等。
在其中一個實施例中，第二預設圖形包括多行多列的排佈陣列。
在其中一個實施例中，存儲接觸結構的底部的面積大於存儲接觸結構的頂部的面積。
在其中一個實施例中，第一預設圖形包括多行多列的排佈陣列。
在其中一個實施例中，電晶體接觸結構的頂部的面積小於電晶體接觸結構的底部的面積。
在其中一個實施例中，第二預設圖形包括正六邊形，存儲接觸結構位於正六邊形的頂點位置和中心位置。
在其中一個實施例中，存儲接觸結構的頂部的面積等於存儲接觸結構的底部的面積。
在其中一個實施例中，電晶體接觸結構包括：
第一引出結構，第一引出結構的底部為電晶體接觸結構的底部；
第二引出結構，第二引出結構的底部與第一引出結構的頂部相接觸，第二引出結構的頂部為電晶體接觸結構的頂部；
其中，第一引出結構的底部和第一引出結構的頂部相對設置，第二引出結構的底部和第二引出結構的頂部相對設置。
在其中一個實施例中，第二引出結構的底部的面積不小於第一引出結構的頂部的面積。
在其中一個實施例中，半導體結構還包括：
字線結構，與電晶體的閘極區相接觸；
源極線結構，與電晶體的源極區相接觸；
其中，電晶體的汲極區與電晶體接觸結構的底部相接觸。
在其中一個實施例中，存儲元件包括相變存儲元件、鐵電存儲元件、磁阻存儲元件、阻變存儲元件或相變存儲元件。
在其中一個實施例中，半導體結構還包括：
若干位元線結構，任一位元線結構與位於同一列的存儲接觸結構的頂部相接觸。
在其中一個實施例中，半導體結構還包括：
若干位元線結構，任一位元線結構與相鄰的兩列存儲接觸結構的頂部相接觸。
本申請還提供一種半導體結構的製備方法，包括：
提供基底，基底具有第一表面；
於第一表面上形成若干電晶體，電晶體按第一預設圖形排布；
於各電晶體上分別形成電晶體接觸結構，電晶體接觸結構的底部與電晶體相接觸，電晶體接觸結構的底部按第一預設圖形排布，電晶體接觸結構的頂部按正六邊形排布；
於各電晶體接觸結構的頂部分別形成存儲元件，存儲元件按正六邊形排布，各存儲元件位於正六邊形的頂點位置和中心位置；
於各存儲元件的頂部分別形成存儲接觸結構，存儲接觸結構的底部按正六邊形排布，存儲接觸結構的頂部按第二預設圖形排布，第二預設圖形不同於所述第一預設圖形；
其中，電晶體接觸結構的底部和電晶體接觸結構的頂部相對設置，存儲接觸結構的底部和存儲接觸結構的頂部相對設置。
上述半導體結構，包括若干電晶體，位於第一表面上，電晶體按第一預設圖形排布；若干電晶體接觸結構，與電晶體一一對應，電晶體接觸結構的底部與電晶體相接觸，電晶體接觸結構的底部按所述第一預設圖形排布，電晶體接觸結構的頂部按正六邊形排布；若干存儲元件，與電晶體接觸結構一一對應，存儲元件的底部與電晶體接觸結構的頂部相接觸，存儲元件按正六邊形排布，各存儲元件位於正六邊形的頂點位置和中心位置；若干存儲接觸結構，與存儲元件一一對應，存儲接觸結構的底部與存儲元件的頂部相接觸，存儲接觸結構的底部按正六邊形排布，存儲接觸結構的頂部按第二預設圖形排布，第二預設圖形不同於第一預設圖形；其中，電晶體接觸結構的底部和電晶體接觸結構的頂部相對設置，存儲接觸結構的底部和存儲接觸結構的頂部相對設置。通過設置底部按所述第一預設圖形排布且頂部按正六邊形排布的電晶體接觸結構、底部按正六邊形排布且頂部按第二預設圖形排布的存儲接觸結構，在電晶體及存儲元件上方器件結構的位置或形狀不變的情況下，實現了電晶體、存儲元件及存儲元件上方器件結構的製備，降低了製程難度及生產成本。
上述半導體結構的製備方法，提供具有第一表面的基底；於第一表面上形成若干電晶體，電晶體按第一預設圖形排布；於各電晶體上分別形成電晶體接觸結構，電晶體接觸結構的底部與電晶體相接觸，電晶體接觸結構的底部按第一預設圖形排布，電晶體接觸結構的頂部按正六邊形排布；於各電晶體接觸結構的頂部分別形成存儲元件，存儲元件按正六邊形排布，各存儲元件位於正六邊形的頂點位置和中心位置；於各存儲元件的頂部分別形成存儲接觸結構，存儲接觸結構的底部按正六邊形排布，存儲接觸結構的頂部按第二預設圖形排布，第二預設圖形不同於所述第一預設圖形；其中，電晶體接觸結構的底部和電晶體接觸結構的頂部相對設置，存儲接觸結構的底部和存儲接觸結構的頂部相對設置。通過在電晶體與存儲元件之間設置底部按所述第一預設圖形排布且頂部按正六邊形排布的電晶體接觸結構，在存儲元件的頂部設置底部按正六邊形排布且頂部按第二預設圖形排布的存儲接觸結構，在電晶體及存儲元件上方器件結構的位置或形狀不變的情況下，實現了電晶體、存儲元件及存儲元件上方器件結構的製備，降低了製程難度及生產成本。
為了便於理解本申請，下面將參照相關附圖對本申請進行更全面的描述。附圖中給出了本申請的實施例。但是，本申請可以以許多不同的形式來實現，並不限於本文所描述的實施例。相反地，提供這些實施例的目的是使本申請的公開內容更加透徹全面。
除非另有定義，本文所使用的所有的技術和科學術語與本發明所屬技術領域具有通常知識者通常理解的含義相同。本文中在本申請的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在於限制本申請。
應當明白，當元件或層被稱為「在...上」、「與...相鄰」、「連接到」或「耦合到」其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為「直接在...上」、「與...直接相鄰」、「直接連接到」或「直接耦合到」其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、 第二、第三等描述各種元件、部件、區、層、摻雜類型和/或部分，這些元件、部件、區、層、摻雜類型和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層、摻雜類型或部分與另一個元件、部件、區、層、摻雜類型或部分。因此，在不脫離本發明教導之下，下面討論的第一元件、部件、區、層、摻雜類型或部分可表示為第二元件、部件、區、層或部分；舉例來說，可以將第一摻雜類型成為第二摻雜類型，且類似地，可以將第二摻雜類型成為第一摻雜類型；第一摻雜類型與第二摻雜類型為不同的摻雜類型，譬如，第一摻雜類型可以為P型且第二摻雜類型可以為N型，或第一摻雜類型可以為N型且第二摻雜類型可以為P型。
空間關係術語例如「在...下」、「在...下面」、「下面的」、「在...之下」、「在...之上」、「上面的」等，在這裡可以用於描述圖中所示的一個元件或特徵與其它元件或特徵的關係。應當明白，除了圖中所示的取向以外，空間關係術語還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，描述為「在其它元件下面」或「在其之下」或「在其下」元件或特徵將取向為在其它元件或特徵「上」。因此，示例性術語「在...下面」和「在...下」可包括上和下兩個取向。此外，器件也可以包括另外地取向(譬如，旋轉90度或其它取向)，並且在此使用的空間描述語相應地被解釋。
在此使用時，單數形式的「一」、「一個」和「所述/該」也可以包括複數形式，除非上下文清楚指出另外的方式。還應當理解的是，術語「包括/包含」或「具有」等指定所陳述的特徵、整體、步驟、操作、組件、部分或它們的組合的存在，但是不排除存在或添加一個或更多個其他特徵、整體、步驟、操作、組件、部分或它們的組合的可能性。同時，在本說明書中，術語「和/或」包括相關所列項目的任何及所有組合。
半導體技術進入22nm節點後，基於浮閘存儲電荷的閃存技術在尺寸縮小方面遇到了困難。此時，相變隨機記憶體(PCRAM：Phase Change Random Access Memory)技術由於其在單元面積、讀寫速度、讀寫次數和數據保持時間等諸多方面相對於閃存技術具有較大的優越性，目前得到廣泛的應用。
為了在提高PCRAM中存儲元件的集成度的同時保證寫入數據的準確性，PCRAM中的存儲元件的密集排布至關重要。但是，存儲元件位於電晶體與位元線結構之間，改變存儲元件的排布的同時需要相應調整電晶體的位置及位元線結構的形狀，這增加了PCRAM的生產成本和製程難度。
圖1為第一實施例中半導體結構的剖面示意圖，參見圖1，在本實施例中，提供一種半導體結構，包括：基底100、若干電晶體102、若干電晶體接觸結構104、若干存儲元件106和若干存儲接觸結構108；基底100具有第一表面，電晶體102位於第一表面上，且各電晶體102按第一預設圖形排布，即各電晶體102在基底100的第一表面上按照第一預設圖形排布；電晶體接觸結構104位於電晶體102與存儲元件106之間，分別與電晶體102、存儲元件106相接觸，即電晶體接觸結構104的底部與電晶體102相接觸，電晶體接觸結構104的頂部與存儲元件106相接觸，電晶體接觸結構104與電晶體102一一對應，電晶體接觸結構104的底部按所述第一預設圖形排布，電晶體接觸結構104的頂部按正六邊形排布；存儲元件106與電晶體接觸結構104一一對應，存儲元件106按正六邊形排布，各存儲元件106位於正六邊形的頂點位置和中心位置；存儲接觸結構108與存儲元件106一一對應，存儲接觸結構108的底部與存儲元件106的頂部相接觸，存儲接觸結構108的底部按正六邊形排布，存儲接觸結構108的頂部按第二預設圖形排布，第二預設圖形不同於第一預設圖形；其中，電晶體接觸結構104的底部和電晶體接觸結構104的頂部相對設置，存儲接觸結構108的底部和存儲接觸結構108的頂部相對設置，即電晶體接觸結構104的底部和電晶體接觸結構104的頂部平行設置、存儲接觸結構108的底部和存儲接觸結構108的頂部平行設置。
上述半導體結構，包括若干電晶體102，位於第一表面上，電晶體102按第一預設圖形排布；若干電晶體接觸結構104，與電晶體102一一對應，電晶體接觸結構104的底部與電晶體102相接觸，電晶體接觸結構104的底部按所述第一預設圖形排布，電晶體接觸結構104的頂部按正六邊形排布；若干存儲元件106，與電晶體接觸結構104一一對應，存儲元件106的底部與電晶體接觸結構104的頂部相接觸，存儲元件106按正六邊形排布，各存儲元件106位於正六邊形的頂點位置和中心位置；若干存儲接觸結構108，與存儲元件106一一對應，存儲接觸結構108的底部與存儲元件106的頂部相接觸，存儲接觸結構108的底部按正六邊形排布，存儲接觸結構108的頂部按第二預設圖形排布，第二預設圖形不同於第一預設圖形；其中，電晶體接觸結構104的底部和電晶體接觸結構104的頂部相對設置，存儲接觸結構108的底部和存儲接觸結構108的頂部相對設置。通過設置底部按所述第一預設圖形排布且頂部按正六邊形排布的電晶體接觸結構104、底部按正六邊形排布且頂部按第二預設圖形排布的存儲接觸結構108，在電晶體102及存儲元件106上方器件結構的位置或形狀不變的情況下，實現了電晶體102、存儲元件106及存儲元件106上方器件結構的製備，降低了製程難度及生產成本。
圖2為一實施例中形成電晶體接觸結構104之後半導體結構中電晶體接觸結構104的俯視示意圖，如圖2所示，在其中一個實施例中，第一預設圖形排布包括正六邊形，各電晶體102位於正六邊形的頂點位置和中心位置。此時，電晶體接觸結構104為電晶體102上方的柱狀結構，電晶體接觸結構104的頂部和電晶體接觸結構104的底部在第一表面上的正投影相重合。
在其中一個實施例中，電晶體接觸結構104的頂部的面積與電晶體接觸結構104的底部的面積相等。
圖3為一實施例中半導體結構的俯視示意圖，如圖3所示，在其中一個實施例中，第二預設圖形包括多行多列的排佈陣列。
在其中一個實施例中，存儲接觸結構108的底部的面積大於存儲接觸結構108的頂部的面積。
在其中一個實施例中，存儲接觸結構108的底部的面積大於存儲元件106的頂部的面積。在其他實施例中，存儲接觸結構108的底部的面積小於或等於存儲元件106的頂部的面積，通過該設置可以在滿足存儲接觸結構108與存儲元件106密切接觸的同時避免形成存儲接觸結構108過程中損傷存儲元件106。
在其中一個實施例中，存儲接觸結構108的材料包括多晶矽、金屬、導電性金屬氮化物、導電性金屬氧化物和金屬矽化物中的一種或多種，其中，金屬可以是鎢（W）、鎳（Ni）或鈦（Ti）；導電性金屬氮化物包括氮化鈦（TiN）；導電性金屬氧化物包括氧化銥（IrO
2）；金屬矽化物包括矽化鈦（TiSi）。
圖4為第二實施例中半導體結構的剖面示意圖，如圖4所示，在其中一個實施例中，第一預設圖形包括多行多列的排佈陣列。
在其中一個實施例中，電晶體接觸結構104的頂部的面積小於電晶體接觸結構104的底部的面積。
繼續參考圖4，在其中一個實施例中，第二預設圖形包括正六邊形，存儲接觸結構108位於正六邊形的頂點位置和中心位置。
在其中一個實施例中，存儲接觸結構108的頂部的面積等於存儲接觸結構108的底部的面積。
繼續參考圖1、圖4，在其中一個實施例中，電晶體接觸結構104包括：第一引出結構202和第二引出結構204；第一引出結構202的底部為電晶體接觸結構104的底部，第一引出結構202用於引出電晶體102；示例性的，第一引出結構202的底部與電晶體102的汲極區連接，用於引出電晶體102的汲極區，典型的，第一引出結構202的底部的面積等於電晶體102的汲極區的面積；第二引出結構204的底部與第一引出結構202的頂部相接觸，第二引出結構204的頂部為電晶體接觸結構104的頂部；其中，第一引出結構202的底部和第一引出結構202的頂部相對設置，第二引出結構204的底部和第二引出結構204的頂部相對設置。此時，第一引出結構202的底部按第一預設圖形排布，第二引出結構204的頂部按正六邊形排布。
在其中一個實施例中，第二引出結構204的底部的面積不小於第一引出結構202的頂部的面積。
在其中一個實施例中，第一引出結構202靠近第二引出結構204底部的部分為梯形結構。
在其中一個實施例中，第一引出結構202、第二引出結構204的材料包括多晶矽、金屬、導電性金屬氮化物、導電性金屬氧化物和金屬矽化物中的一種或多種，其中，金屬可以是鎢（W）、鎳（Ni）或鈦（Ti）；導電性金屬氮化物包括氮化鈦（TiN）；導電性金屬氧化物包括氧化銥（IrO
2）；金屬矽化物包括矽化鈦（TiSi）。示例性的，存儲接觸結構108、第一引出結構202和第二引出結構204中至少有一個結構的材料與其他不同，例如，第一引出結構202的材料與存儲接觸結構108、第二引出結構204的材料不同。在實際應用中，也可以根據需要選取相同的材料製備存儲接觸結構108、第一引出結構202和第二引出結構204。
在其中一個實施例中，存儲元件106包括鐵電存儲元件、磁阻存儲元件、阻變存儲元件或相變存儲元件(Phase Change Random Access Memory, 簡稱 PCRAM)。
圖5為一實施例中存儲元件106的剖面示意圖。如圖5所示，在本實施例中，存儲元件106為相變存儲元件，相變存儲元件包括底部電極206、金屬層208、相變材料層210和頂部電極212，其中，底部電極206與電晶體接觸結構104的上表面相接觸，金屬層208位於底部電極206的上表面，相變材料層210位於金屬層208的上表面，根據施加的不同寬度和幅值的電壓或電流脈衝信號，在晶態(低阻態)和非晶態 (高阻態)之間發生可逆相變互相轉換，從而實現信息的寫入 (“1”)和擦除(“0”)操作；頂層電極層位於相變材料層210的上表面，示例性的，相變材料層210的材料包括硫屬化物材料、含鍺、銻、碲的合成材料(GST)，例如Ge
2Sb
2Te
5。
在其中一個實施例中，底部電極206、金屬層208、頂部電極212的材料包括多晶矽、金屬、導電性金屬氮化物、導電性金屬氧化物和金屬矽化物中的一種或多種，其中，金屬可以是鎢（W）、鎳（Ni）或鈦（Ti）；導電性金屬氮化物包括氮化鈦（TiN）；導電性金屬氧化物包括氧化銥（IrO
2）；金屬矽化物包括矽化鈦（TiSi）。示例性的，底部電極206、金屬層208和頂部電極212中至少有一個結構的材料與其他不同，例如，頂部電極212的材料與底部電極206、金屬層208的材料不同。在實際應用中，也可以根據需要選取相同的材料製備底部電極206、金屬層208和頂部電極212。
相變存儲元件(Phase Change Random Access Memory, 簡稱 PCRAM)的基本存儲原理是在存儲元件106的底部電極206和頂部電極212之間施加不同寬度和幅值的電壓或電流脈衝信號，使相變材料層210發生物理相態的變化，即相變材料層210在晶態(低阻態)和非晶態 (高阻態)之間發生可逆相變互相轉換，從而實現信息的寫入 (“1”)和擦除(“0”)操作。相互轉換過程包含了晶態到非晶態的非晶化轉變以及非晶態到晶態的晶化轉變兩個過程，其中前者被稱為非晶化過程，後者被稱為晶化過程。然後依靠測量對比兩個物理相態間的電阻差異來實現信息的讀出，這種非破壞性的讀取過程，能夠確保準確地讀出器件單元中已存儲的信息。相變材料層210在晶態和非晶態的時候電阻率差距相差幾個數量級，使得其具有較高的噪聲容限，足以區分“ 0”態和“ 1”態。
在其中一個實施例中，相變存儲元件還包括層間介質層214，層間介質層214位於底部電極206與頂部電極212之間，層間介質層214中開設有貫穿的溝槽，金屬層208和相變材料層210依次填充於溝槽中。示例性的，層間介質層214的材料包括氧化物、氮氧化物，例如，二氧化矽，氮化矽。示例性的，溝槽沿X方向的寬度不小於10奈米且不大於20奈米。
繼續參考圖5，在其他實施例中，相變存儲元件還包括保護層216，覆蓋在底部電極206的側壁，且沿底部電極206的側壁延伸覆蓋在頂部電極212的側壁。示例性的，保護層216的材料為氮化矽。
繼續參考圖1、圖4，在其中一個實施例中，半導體結構還包括：若干字線結構110和若干源極線結構112；字線結構110與電晶體102的閘極區相接觸，即與電晶體102的閘極區連接，源極線結構112與電晶體102的源極區相接觸，即與電晶體102的源極區連接；其中，電晶體102的汲極區與電晶體接觸結構104的底部相接觸。
如圖1、圖3所示，在其中一個實施例中，半導體結構還包括：若干位元線結構114，任一位元線結構114與位於同一列的存儲接觸結構108的頂部相接觸，位元線結構114為直線。示例性的，位元線結構114沿X方向的長度不小於存儲接觸結構108的頂部沿X方向的長度，X方向與位元線結構114的延伸方向相交。
如圖4所示，在其中一個實施例中，半導體結構還包括：若干位元線結構114，任一位元線結構114與相鄰的兩列存儲接觸結構108的頂部相接觸，位元線結構114為折線，且與相鄰兩列的存儲接觸結構108接觸連接。
圖6為一實施例中半導體結構的製備方法的流程示意圖，如圖6所示，在本實施例中，提供一種半導體結構的製備方法，包括：
S102，提供基底，基底具有第一表面。
S104，於第一表面上形成若干按第一預設圖形排布的電晶體。
如圖1所示，在基底100的第一表面上形成若干電晶體102，各電晶體102按第一預設圖形排布在基底100的第一表面上。
S106，於各電晶體上分別形成電晶體接觸結構。
於各電晶體102上分別形成電晶體接觸結構104，電晶體接觸結構104的底部與電晶體102相接觸，電晶體接觸結構104的底部按第一預設圖形排布，電晶體接觸結構104的頂部按正六邊形排布，其中，電晶體接觸結構104的底部和電晶體接觸結構104的頂部相對設置，即電晶體接觸結構104的底部和電晶體接觸結構104的頂部平行設置。
S108，於各電晶體接觸結構的頂部分別形成存儲元件。
於各電晶體接觸結構104的頂部分別形成存儲元件106，存儲元件106與電晶體接觸結構104一一對應，存儲元件106按正六邊形排布，各存儲元件106位於正六邊形的頂點位置和中心位置。
S110，於各存儲元件的頂部分別形成頂部按第二預設圖形排布的存儲接觸結構。
於各存儲元件106的頂部分別形成存儲接觸結構108，存儲接觸結構108的底部按正六邊形排布，存儲接觸結構108的頂部按第二預設圖形排布，第二預設圖形不同於所述第一預設圖形；其中，存儲接觸結構108的底部和存儲接觸結構108的頂部相對設置，即存儲接觸結構108的底部和存儲接觸結構108的頂部平行設置。
上述半導體結構的製備方法，提供具有第一表面的基底100；於第一表面上形成若干電晶體102，電晶體102按第一預設圖形排布；於各電晶體102上分別形成電晶體接觸結構104，電晶體接觸結構104的底部與電晶體102相接觸，電晶體接觸結構104的底部按第一預設圖形排布，電晶體接觸結構104的頂部按正六邊形排布；於各電晶體接觸結構104的頂部分別形成存儲元件106，存儲元件106按正六邊形排布，各存儲元件106位於正六邊形的頂點位置和中心位置；於各存儲元件106的頂部分別形成存儲接觸結構108，存儲接觸結構108的底部按正六邊形排布，存儲接觸結構108的頂部按第二預設圖形排布，第二預設圖形不同於所述第一預設圖形；其中，電晶體接觸結構104的底部和電晶體接觸結構104的頂部相對設置，存儲接觸結構108的底部和存儲接觸結構108的頂部相對設置。通過在電晶體102與存儲元件106之間設置底部按所述第一預設圖形排布且頂部按正六邊形排布的電晶體接觸結構104，在存儲元件106的頂部設置底部按正六邊形排布且頂部按第二預設圖形排布的存儲接觸結構108，在電晶體102及存儲元件106上方器件結構的位置或形狀不變的情況下，實現了電晶體102、存儲元件106及存儲元件106上方器件結構的製備，降低了製程難度及生產成本。
如圖2所示，在其中一個實施例中，第一預設圖形包括正六邊形，各電晶體102位於正六邊形的頂點位置和中心位置，此時，電晶體接觸結構104為電晶體102上方的柱狀結構，電晶體接觸結構104的頂部和電晶體接觸結構104的底部在第一表面上的正投影相重合。
在其中一個實施例中，電晶體接觸結構104的頂部的面積與電晶體接觸結構104的底部的面積相等。
如圖3所示，在其中一個實施例中，第二預設圖形包括多行多列的排佈陣列。
在其中一個實施例中，存儲接觸結構108的底部的面積大於存儲接觸結構108的頂部的面積。
在其中一個實施例中，存儲接觸結構108的底部的面積大於存儲元件106的頂部的面積。在其他實施例中，存儲接觸結構108的底部的面積小於或等於存儲元件106的頂部的面積，通過該設置可以在滿足存儲接觸結構108與存儲元件106密切接觸的同時避免形成存儲接觸結構108過程中損傷存儲元件106。
在其中一個實施例中，存儲接觸結構108的材料包括多晶矽、金屬、導電性金屬氮化物、導電性金屬氧化物和金屬矽化物中的一種或多種，其中，金屬可以是鎢（W）、鎳（Ni）或鈦（Ti）；導電性金屬氮化物包括氮化鈦（TiN）；導電性金屬氧化物包括氧化銥（IrO
2）；金屬矽化物包括矽化鈦（TiSi）。
如圖4所示，在其中一個實施例中，第一預設圖形包括多行多列的排佈陣列。
在其中一個實施例中，電晶體接觸結構104的頂部的面積小於電晶體接觸結構104的底部的面積。
繼續參考圖4，在其中一個實施例中，第二預設圖形包括正六邊形，所述存儲接觸結構108位於正六邊形的頂點位置和中心位置。
在其中一個實施例中，存儲接觸結構108的頂部的面積等於存儲接觸結構108的底部的面積。
圖7為一實施例中步驟S106的流程示意圖，如圖1、圖4、圖7所示，在其中一個實施例中，電晶體接觸結構104包括：第一引出結構202和第二引出結構204；步驟S106包括：
S202，於各電晶體上分別形成第一引出結構，第一引出結構的底部與電晶體相接觸。
具體的，第一引出結構202的底部與電晶體102相接觸，用於引出電晶體102；示例性的，第一引出結構202的底部與電晶體102的汲極區連接，用於引出電晶體102的汲極區，典型的，第一引出結構202的底部的面積等於電晶體102的汲極區的面積。
S204，於第一引出結構的頂部形成第二引出結構，第二引出結構的頂部與存儲元件的底部相接觸。
具體的，第一引出結構202的底部為電晶體接觸結構104的底部，第二引出結構204的頂部為電晶體接觸結構104的頂部。第一引出結構202的底部和第一引出結構202的頂部相對設置，第二引出結構204的底部和第二引出結構204的頂部相對設置。此時，第一引出結構202的底部按第一預設圖形排布，第二引出結構204的頂部按正六邊形排布，當第一預設圖形為正六邊形時，第一引出結構202的底部和第二引出結構204的頂部均按照正六邊形排布。
圖8為一實施例中形成電晶體接觸遮罩層後半導體結構的剖面示意圖，圖9為圖8對應的一實施例中形成電晶體接觸結構之後半導體結構的剖面示意圖。
如圖8、圖9所示，第一預設圖形為多行多列的排佈陣列，第一步，在形成有電晶體102的基底100上依次形成第一接觸結構302、第一導電薄膜304和電晶體接觸遮罩層306，其中，第一接觸結構302與電晶體102的汲極區連接，相鄰第一接觸結構302之間填充有上表面與第一接觸結構302上表面相齊平的第一介質層308，第一導電薄膜304位於第一接觸結構302的上表面，電晶體接觸遮罩層306位於第一導電薄膜304上，定義出電晶體接觸結構104的形狀和位置。第二步，首先以電晶體接觸遮罩層306為遮罩通過蝕刻製程去除部分第一導電薄膜304、部分第一接觸結構302及部分第一介質層308，得到由剩餘第一接觸結構302構成的第一引出結構202，剩餘第一導電薄膜304構成的第二引出結構204；可以理解的是，在某些實施例中，通過蝕刻製程僅去除未被電晶體接觸遮罩層306覆蓋的第一導電薄膜304和第一接觸結構302，形成第二引出結構204和第一引出結構202。其次，在相鄰第二引出結構204之間填充上表面與第二引出結構204上表面相齊平的第二介質層310。
在其中一個實施例中，第二引出結構204的底部的面積不小於第一引出結構202的頂部的面積。
在其中一個實施例中，第一引出結構202靠近第二引出結構204底部的部分為梯形結構。
在其中一個實施例中，第一引出結構202、第二引出結構204的材料包括多晶矽、金屬、導電性金屬氮化物、導電性金屬氧化物和金屬矽化物中的一種或多種，其中，金屬可以是鎢（W）、鎳（Ni）或鈦（Ti）；導電性金屬氮化物包括氮化鈦（TiN）；導電性金屬氧化物包括氧化銥（IrO
2）；金屬矽化物包括矽化鈦（TiSi）。示例性的，存儲接觸結構108、第一引出結構202和第二引出結構204中至少有一個結構的材料與其他不同，例如，第一引出結構202的材料與存儲接觸結構108、第二引出結構204的材料不同。在實際應用中，也可以根據需要選取相同的材料製備存儲接觸結構108、第一引出結構202和第二引出結構204。
在其中一個實施例中，存儲元件106包括鐵電存儲元件、磁阻存儲元件、阻變存儲元件或相變存儲元件。
如圖1、圖3所示，在其中一個實施例中，半導體結構的製備方法還包括：於存儲接觸結構上形成若干位元線結構114，任一位元線結構114與位於同一列的存儲接觸結構108的頂部相接觸，位元線結構114為直線。示例性的，位元線結構114沿X方向的長度不小於存儲接觸結構108的頂部沿X方向的長度，X方向與位元線結構114的延伸方向相交。
如圖4所示，在其中一個實施例中，半導體結構的製備方法還包括：於存儲接觸結構108上形成若干位元線結構114，任一位元線結構114與相鄰的兩列存儲接觸結構108的頂部相接觸，位元線結構114為折線，且與相鄰兩列的存儲接觸結構108接觸連接。
圖10為圖9對應的一實施例中形成存儲元件之後半導體結構的剖面示意圖；圖11為圖10對應的一實施例中形成位元線遮罩層318後半導體結構的剖面示意圖；圖12為圖11對應的一實施例中形成位元線結構114之後半導體結構的剖面示意圖。如圖10、圖11、圖12所示，第三步，在各第二引出結構204上形成存儲元件106，以存儲元件106為相變存儲元件來說，形成存儲元件106的步驟如下，首先，通過沉積製程，例如物理氣相沉積製程在第二引出結構204上表面形成底部電極結構；其次，通過常見的沉積製程和平坦化製程在在底部電極結構的上表面形成表面平坦的層間介質結構，再次，通過光刻製程在在層間介質結構中開設貫穿層間介質結構的溝槽，得到由剩餘層間介質結構構成的層間介質層214，示例性的，層間介質結構的材料包括氧化物、氮氧化物，例如，二氧化矽，氮化矽；溝槽沿X方向的寬度不小於10奈米且不大於20奈米。再次，在溝槽中填充形成上表面高於層間介質層214的金屬材料結構，並蝕刻去除位於層間介質層214表面上以及溝槽中多餘的金屬材料結構，得到由剩餘金屬材料結構構成的金屬層208，示例性的，金屬層208的上表面低於層間介質層214的上表面。然後，通過沉積（例如ALD製程）、蝕刻製程在溝槽中填充形成相變材料層210，示例性的，相變材料層210的上表面與層間介質層214的上表面相齊平，相變材料層210的材料包括硫屬化物材料、含鍺、銻、碲的合成材料(GST)，例如Ge
2Sb
2Te
5。再次，相變材料層210的上表面形成頂部電極212，頂部電極212沿X方向的寬度不小於溝槽沿X方向的寬度。然後，然後在底部電極206、頂部電極212的側壁形成保護結構，例如氮化矽結構，所述保護結構沿底部電極206的側壁延伸覆蓋在頂部電極212的上表面。再次，在基底100上形成第三介質結構，第三介質結構填充在相鄰的底部電極206之間，且第三介質結構的上表面高於保護結構的上表面。再次，通過光刻、蝕刻製程去除頂部電極212正上方的保護結構及第三介質結構，得到位於頂部電極212上方的存儲接觸溝槽312、由剩餘保護結構構成的保護層216以及由剩餘第三介質結構構成的第三介質層314。第四步，在存儲接觸溝槽312中填充形成上表面與第三介質層314的上表面相齊平的存儲接觸結構108。第五步，在第三介質層314的上表面形成位元線結構層316。第六步，在位元線結構層316上形成位元線遮罩層318，位元線遮罩層318定義位元線結構114的形狀和位置。第七步，以位元線遮罩層318為遮罩通過蝕刻製程去除部分位元線結構層316，得到由剩餘位元線結構層316構成的位元線結構114。第八步，在相鄰位元線結構114之間填充形成上表面與位元線結構114相齊平的第四介質層320。示例性的，第一介質層308、第二介質層310、第三介質層314和第四介質層320的材料包括二氧化矽、氮氧化矽、氮化矽。
在其中一個實施例中，底部電極206、金屬層208、頂部電極212的材料包括多晶矽、金屬、導電性金屬氮化物、導電性金屬氧化物和金屬矽化物中的一種或多種，其中，金屬可以是鎢（W）、鎳（Ni）或鈦（Ti）；導電性金屬氮化物包括氮化鈦（TiN）；導電性金屬氧化物包括氧化銥（IrO
2）；金屬矽化物包括矽化鈦（TiSi）。示例性的，底部電極206、金屬層208和頂部電極212中至少有一個結構的材料與其他不同，例如，頂部電極212的材料與底部電極206、金屬層208的材料不同。在實際應用中，也可以根據需要選取相同的材料製備底部電極206、金屬層208和頂部電極212。
在本說明書的描述中，參考術語「有些實施例」、「其他實施例」、「理想實施例」等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特徵包含於本發明的至少一個實施例或示例中。在本說明書中，對上述術語的示意性描述不一定指的是相同的實施例或示例。
以上所述實施例的各技術特徵可以進行任意的組合，為使描述簡潔，未對上述實施例各個技術特徵所有可能的組合都進行描述，然而，只要這些技術特徵的組合不存在矛盾，都應當認為是本說明書記載的範圍。
以上所述實施例僅表達了本申請的幾種實施方式，其描述較為具體和詳細，但並不能因此而理解為對申請專利範圍的限制。應當指出的是，對於本發明所屬技術領域具有通常知識者來說，在不脫離本申請構思的前提下，還可以做出若干變形和改進，這些都屬本申請的保護範圍。因此，本申請專利的保護範圍應以所附請求項為準。
100：基底
102：電晶體
104：電晶體接觸結構
106：存儲元件
108：存儲接觸結構
110：字線結構
112：源極線結構
114：位元線結構
202：第一引出結構
204：第二引出結構
206：底部電極
208：金屬層
210：相變材料層
212：頂部電極
214：層間介質層
216：保護層
302：第一接觸結構
304：第一導電薄膜
306：電晶體接觸遮罩層
308：第一介質層
310：第二介質層
312：存儲接觸溝槽
314：第三介質層
316：位元線結構層
318：位元線遮罩層
320：第四介質層。
為了更清楚地說明本申請實施例或傳統技術中的技術方案，下面將對實施例或傳統技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對於本發明所屬技術領域具有通常知識者來講，在不付出進步性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
圖1為第一實施例中半導體結構的剖面示意圖；
圖2為一實施例中形成電晶體接觸結構之後半導體結構中電晶體接觸結構的俯視示意圖；
圖3為一實施例中半導體結構的俯視示意圖；
圖4為第二實施例中半導體結構的剖面示意圖；
圖5為一實施例中存儲元件的剖面示意圖；
圖6為一實施例中半導體結構的製備方法的流程示意圖；
圖7為一實施例中步驟S106的流程示意圖；
圖8為一實施例中形成電晶體接觸遮罩層後半導體結構的剖面示意圖；
圖9為圖8對應的一實施例中形成電晶體接觸結構之後半導體結構的剖面示意圖；
圖10為圖9對應的一實施例中形成存儲元件之後半導體結構的剖面示意圖；
圖11為圖10對應的一實施例中形成位元線遮罩層後半導體結構的剖面示意圖；
圖12為圖11對應的一實施例中形成位元線結構之後半導體結構的剖面示意圖。
100：基底
102：電晶體
104：電晶體接觸結構
106：存儲元件
108：存儲接觸結構
110：字線結構
112：源極線結構
114：位元線結構
202：第一引出結構
204：第二引出結構
Claims (16)
- 一種半導體結構，包括：基底，具有第一表面；若干電晶體，位於所述第一表面上，所述電晶體按第一預設圖形排布；若干電晶體接觸結構，每一所述電晶體接觸結構對應一所述電晶體，每一所述電晶體接觸結構的底部與對應的所述電晶體相接觸，所述電晶體接觸結構的底部按所述第一預設圖形排布，所述電晶體接觸結構的頂部按正六邊形排布；若干存儲元件，每一所述存儲元件對應一所述電晶體接觸結構，每一所述存儲元件的底部與對應的所述電晶體接觸結構的頂部相接觸，所述存儲元件按正六邊形排布，各所述存儲元件位於所述正六邊形的頂點位置和中心位置；若干存儲接觸結構，每一所述存儲接觸結構對應一所述存儲元件，每一所述存儲接觸結構的底部與對應的所述存儲元件的頂部相接觸，所述存儲接觸結構的底部按正六邊形排布，所述存儲接觸結構的頂部按第二預設圖形排布，所述第二預設圖形不同於所述第一預設圖形；其中，所述電晶體接觸結構的底部和所述電晶體接觸結構的頂部相對設置，所述存儲接觸結構的底部和所述存儲接觸結構的頂部相對設置。
- 如請求項1所述的半導體結構，其中所述第一預設圖形排布包括正六邊形，各所述電晶體位於所述正六邊形的頂點位置和中心位置。
- 如請求項2所述的半導體結構，其中所述電晶體接觸結構的頂部的面積與所述電晶體接觸結構的底部的面積相等。
- 如請求項2所述的半導體結構，其中所述第二預設圖形包括多行多列的排佈陣列。
- 如請求項4所述的半導體結構，其中所述存儲接觸結構的底部的面積大於所述存儲接觸結構的頂部的面積。
- 如請求項1所述半導體結構，其中所述第一預設圖形包括多行多列的排佈陣列。
- 如請求項6所述的半導體結構，其中所述電晶體接觸結構的頂部的面積小於所述電晶體接觸結構的底部的面積。
- 如請求項6所述的半導體結構，其中所述第二預設圖形包括正六邊形，所述存儲接觸結構位於正六邊形的頂點位置和中心位置。
- 如請求項8所述的半導體結構，其中所述存儲接觸結構的頂部的面積等於所述存儲接觸結構的底部的面積。
- 如請求項1所述的半導體結構，其中所述電晶體接觸結構包括：第一引出結構，所述第一引出結構的底部為所述電晶體接觸結構的底部；第二引出結構，所述第二引出結構的底部與所述第一引出結構的頂部相接觸，所述第二引出結構的頂部為所述電晶體接觸結構的頂部；其中，所述第一引出結構的底部和所述第一引出結構的頂部相對設置，所述第二引出結構的底部和所述第二引出結構的頂部相對設置。
- 如請求項10所述的半導體結構，其中所述第二引出結構的底部的面積不小於所述第一引出結構的頂部的面積。
- 如請求項1所述的半導體結構，還包括：字線結構，與所述電晶體的閘極區相接觸；源極線結構，與所述電晶體的源極區相接觸；其中，所述電晶體的汲極區與所述電晶體接觸結構的底部相接觸。
- 如請求項1所述的半導體結構，其中所述存儲元件包括鐵電存儲元件、磁阻存儲元件、阻變存儲元件或相變存儲元件。
- 如請求項4所述的半導體結構，還包括：若干位元線結構，任一所述位元線結構與位於同一列的所述存儲接觸結構的頂部相接觸。
- 如請求項8所述的半導體結構，其中所述半導體結構還包括：若干位元線結構，任一所述位元線結構與相鄰的兩列所述存儲接觸結構的頂部相接觸。
- 一種半導體結構的製備方法，包括：提供基底，所述基底具有第一表面；於所述第一表面上形成若干電晶體，所述電晶體按第一預設圖形排布；於各所述電晶體上分別形成電晶體接觸結構，所述電晶體接觸結構的底部與所述電晶體相接觸，所述電晶體接觸結構的底部按所述第一預設圖形排布，所述電晶體接觸結構的頂部按正六邊形排布；於各所述電晶體接觸結構的頂部分別形成存儲元件，所述存儲元件按正六邊形排布，各所述存儲元件位於所述正六邊形的頂點位置和中心位置；於各所述存儲元件的頂部分別形成存儲接觸結構，所述存儲接觸結構的底部按正六邊形排布，所述存儲接觸結構的頂部按第二預設圖形排布，所述第二預設圖形不同於所述第一預設圖形；其中，所述電晶體接觸結構的底部和所述電晶體接觸結構的頂部相對設置，所述存儲接觸結構的底部和所述存儲接觸結構的頂部相對設置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210538172.9 | 2022-05-18 | ||
| CN202210538172.9A CN117156868A (zh) | 2022-05-18 | 2022-05-18 | 半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202347730A TW202347730A (zh) | 2023-12-01 |
| TWI827215B true TWI827215B (zh) | 2023-12-21 |
Family
ID=88834485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111132103A TWI827215B (zh) | 2022-05-18 | 2022-08-25 | 半導體結構及其製備方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230380191A1 (zh) |
| CN (1) | CN117156868A (zh) |
| TW (1) | TWI827215B (zh) |
| WO (1) | WO2023221219A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050218440A1 (en) * | 2004-03-31 | 2005-10-06 | Park Je-Min | Semiconductor device including square type storage node and method of manufacturing the same |
| US20140312460A1 (en) * | 2013-04-22 | 2014-10-23 | Inotera Memories, Inc. | Stacked capacitor structure and a fabricating method for fabricating the same |
| TWI607551B (zh) * | 2015-03-24 | 2017-12-01 | 英特爾公司 | 反及記憶體中之柱狀物布置技術 |
| US20190189619A1 (en) * | 2016-12-09 | 2019-06-20 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7746680B2 (en) * | 2007-12-27 | 2010-06-29 | Sandisk 3D, Llc | Three dimensional hexagonal matrix memory array |
| CN106104790B (zh) * | 2014-03-06 | 2020-07-24 | 东芝存储器株式会社 | 磁阻存储器件 |
| JP2018157154A (ja) * | 2017-03-21 | 2018-10-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
| JP2020155585A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 不揮発性記憶装置 |
-
2022
- 2022-05-18 CN CN202210538172.9A patent/CN117156868A/zh active Pending
- 2022-06-16 WO PCT/CN2022/099199 patent/WO2023221219A1/zh unknown
- 2022-06-29 US US17/809,645 patent/US20230380191A1/en active Pending
- 2022-08-25 TW TW111132103A patent/TWI827215B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050218440A1 (en) * | 2004-03-31 | 2005-10-06 | Park Je-Min | Semiconductor device including square type storage node and method of manufacturing the same |
| US20140312460A1 (en) * | 2013-04-22 | 2014-10-23 | Inotera Memories, Inc. | Stacked capacitor structure and a fabricating method for fabricating the same |
| TWI607551B (zh) * | 2015-03-24 | 2017-12-01 | 英特爾公司 | 反及記憶體中之柱狀物布置技術 |
| US20190189619A1 (en) * | 2016-12-09 | 2019-06-20 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023221219A1 (zh) | 2023-11-23 |
| US20230380191A1 (en) | 2023-11-23 |
| TW202347730A (zh) | 2023-12-01 |
| CN117156868A (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2342752B1 (en) | Damascene process for carbon memory element with miim diode | |
| US10784311B2 (en) | Three-dimensional semiconductor memory devices | |
| TWI518881B (zh) | 具有共用柱狀記憶體單元之三維記憶體結構 | |
| US7602026B2 (en) | Memory cell, semiconductor memory device, and method of manufacturing the same | |
| EP2342768B1 (en) | Miim diodes having stacked structure | |
| US7933139B2 (en) | One-transistor, one-resistor, one-capacitor phase change memory | |
| US9129830B2 (en) | Three-dimensional semiconductor memory devices having double cross point array and methods of fabricating the same | |
| KR101481401B1 (ko) | 비휘발성 기억 장치 | |
| US8354661B2 (en) | Variable resistance memory device having reduced bottom contact area and method of forming the same | |
| US8450714B2 (en) | Semiconductor memory device including variable resistance element or phase-change element | |
| US20130181181A1 (en) | Miiim diode having lanthanum oxide | |
| US20100327251A1 (en) | Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells | |
| US8021966B2 (en) | Method fabricating nonvolatile memory device | |
| JPH0521740A (ja) | 電気的消去可能型相転移メモリ | |
| US11031435B2 (en) | Memory device containing ovonic threshold switch material thermal isolation and method of making the same | |
| US7964935B2 (en) | Phase change random access memory and semiconductor device | |
| TWI827215B (zh) | 半導體結構及其製備方法 | |
| TWI497490B (zh) | 使用釕／矽二極體之交叉點記憶體 | |
| US11322579B2 (en) | Metal-insulator-metal (MIM) capacitor and semiconductor device | |
| WO2012151725A1 (zh) | 一种半导体存储器结构及其控制方法 | |
| TWI834276B (zh) | 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法 | |
| KR20230083098A (ko) | 가변 저항 메모리 소자 |