TWI823057B - 半導體結構和製造半導體結構的方法 - Google Patents

半導體結構和製造半導體結構的方法 Download PDF

Info

Publication number
TWI823057B
TWI823057B TW110104774A TW110104774A TWI823057B TW I823057 B TWI823057 B TW I823057B TW 110104774 A TW110104774 A TW 110104774A TW 110104774 A TW110104774 A TW 110104774A TW I823057 B TWI823057 B TW I823057B
Authority
TW
Taiwan
Prior art keywords
source
drain epitaxial
epitaxial structure
fin
drain
Prior art date
Application number
TW110104774A
Other languages
English (en)
Other versions
TW202205667A (zh
Inventor
劉威民
舒麗麗
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/072,418 external-priority patent/US11677013B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202205667A publication Critical patent/TW202205667A/zh
Application granted granted Critical
Publication of TWI823057B publication Critical patent/TWI823057B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

本揭示內容涉及用於形成具有六角形形狀的源極/汲極(S/D)磊晶結構的方法。方法包括：形成鰭片結構其包括第一部分和靠近第一部分的第二部分，在鰭片結構的第一部分上形成閘極結構，和凹陷化鰭片結構的第二部分。方法還包括：在鰭片結構的凹陷的第二部分上成長S/D磊晶結構，其中成長S/D晶結構之步驟包括：將鰭片結構的凹陷的第二部分曝露於前驅物和一或多種反應氣體以形成S/D磊晶結構的一部分。成長S/D磊晶結構之步驟還包括：將S/D磊晶結構的此部分曝露於蝕刻化學物質，和將S/D磊晶結構的此部分曝露於氫處理以增強S/D磊晶結構的成長。

Description

半導體結構和製造半導體結構的方法
本揭示內容涉及半導體的源極/汲極(S/D)磊晶結構的形狀及其製造方法。
形成於鰭式場效電晶體(finFET)中的源極/汲極磊晶層在後續的處理操作(例如清潔操作、蝕刻操作、和熱處理操作)中可能遭受材料損失。由於上述材料損失，源極/汲極磊晶層會經受尺寸減縮，致使部分鰭片結構曝露。這進而導致電晶體效能退化、電晶體效能變異、和可靠性問題。
本揭示內容的一些實施方式提供了一種半導體結構，包含：基板、鰭片結構、隔離層、以及源極/汲極(S/D)磊晶結構。鰭片結構在基板上且包含第一部分和比第一部分高的第二部分。隔離層在基板上且覆蓋鰭片結構的第二部分的多個底側壁和鰭片結構的第一部分的多個側壁。源極/汲極(S/D)磊晶結構成長在鰭片結構的第一部分上，使 得介於源極汲極磊晶結構的一刻面至靠近於鰭片結構的第二部分的頂轉角大於約2奈米。
本揭示內容的另一些實施方式提供了一種製造半導體結構的方法，包含：形成鰭片結構，此鰭片結構包含第一部分和靠近第一部分的第二部分；在鰭片結構的第一部分上形成閘極結構；凹陷化鰭片結構的第二部分；以及在鰭片結構的凹陷的第二部分上成長源極/汲極(S/D)磊晶結構，其中所述成長源極/汲極磊晶結構之步驟包含：將鰭片結構的凹陷的第二部分曝露於前驅物和一或多種反應氣體，以形成源極/汲極磊晶結構的一部分；將源極/汲極磊晶結構的此部分曝露於蝕刻化學物質；和將源極/汲極磊晶結構的此部分曝露於氫處理，以增強源極/汲極磊晶結構的成長。
本揭示內容的又另一些實施方式提供了一種製造半導體結構的方法，包含：在基板上形成鰭片結構；在鰭片結構的一部分上形成閘極結構；蝕刻鰭片結構的與閘極結構相鄰的多個部分；以及在鰭片結構的蝕刻的此些部分上成長源極/汲極(S/D)磊晶結構，其中所述成長源極/汲極磊晶結構之步驟包含：在鰭片結構的蝕刻的此些部分上部分地成長源極/汲極磊晶結構；將此部分成長的源極/汲極磊晶結構曝露於蝕刻化學物質，其中蝕刻化學物質用氯原子端接此部分成長的源極/汲極磊晶結構的表面；和用氫處理此部分成長的源極/汲極磊晶結構，以提高此部分成長的源極/汲極磊晶結構在垂直於(111)晶面的方向上的成 長速率。
100:源極/汲極磊晶結構
[100]:垂直於矽晶面(100)的方向
100b:底部分
100f:刻面
100t:頂表面
110:鰭片結構
[110]:垂直於矽晶面(110)的方向
110s:端面
[111]:垂直於矽晶面(111)的方向
120:鰭片結構
120s:端面
130:基板
140:隔離層
150:源極/汲極間隔物
150H:高度
160:鰭片結構
170:鰭片結構
170e:端部
170r:凹陷的部分
170s:側壁表面
170t:頂表面
180:凹進量
190:閘極結構
190a:閘極電極
190b:閘極介電質
190c:閘極間隔物
190d:覆蓋層
200:方法
210:操作
220:操作
230:操作
240:操作
300:鰭片結構
300A:端部
300B:端部
300r:凹陷的部分
310:陰影區域
400:凹陷開口
AB:線
CD:線
d1:距離
d2:距離
H:高度
HSD:高度
W:寬度
WSD:寬度
Wt:寬度
x:x軸
y:y軸
z:z軸
θ:角度
結合附圖，根據以下詳細描述可以最好地理解本揭示內容的各態樣。
第1A圖和第1B圖為根據一些實施方式的形成在介於兩個鰭片結構之間的源極/汲極磊晶結構的等角視圖。
第1C圖為根據一些實施方式的形成在鰭片結構的端部處的源極/汲極磊晶結構的等角視圖。
第1D圖為根據一些實施方式的形成在鰭片結構的端部處的源極/汲極磊晶結構的剖面視圖。
第1E圖為根據一些實施方式的形成在介於兩個鰭片結構之間的源極/汲極磊晶結構的等角視圖，其中一個鰭片結構上形成有閘極結構。
第2圖為根據一些實施方式的用於形成六角形的源極/汲極磊晶結構的方法的流程圖。
第3圖和第4圖為根據一些實施方式的在源極/汲極磊晶結構的製造期間的中間結構的等角視圖。
第5圖至第7圖為根據一些實施方式的在具有六角形形狀的源極/汲極磊晶結構的製造期間的中間結構的剖面視圖。
以下的揭示內容提供了用於實現所提供的主題的不同特徵的不同實施方式或實施例。以下描述組件和佈置的具體實施例以簡化本揭示內容。當然，這些僅為實施例，並不旨在進行限制。例如，在下面的描述中在第二特徵上形成第一特徵可包括其中第一和第二特徵直接接觸而形成的實施方式，並且亦可包括其中可在第一與第二特徵之間形成附加特徵的實施方式，以使得第一和第二特徵不直接接觸的實施方式。
更進一步，為了便於描述，本文中可以使用諸如「在...下方」、「在...下」、「下方」、「在...上方」、「上方」、和類似者的空間相對用語，來描述如圖中所示的一個元件或特徵與另一個元件或特徵的關係。除了在附圖中示出的定向之外，空間相對用語意在涵蓋裝置在使用或操作中的不同定向。裝置可以其他方式定向(旋轉90度或以其他定向)，並且在此使用的空間相對描述詞亦可被相應地解釋。
如本文所用，用語「標稱」係指在產品或製程的設計階段設定的，用於組件或處理操作的特性或參數的期望數值或目標數值，以及高於和/或低於此期望數值的數值的範圍。數值的範圍通常係由於製程或公差的微小變異所致。
在一些實施方式中，用語「大約」和「實質上」可 指示給定數量的數值，此給定數量的數值在數值的5%之內變異(例如，數值±1%、±2%、±3%、±4%、±5%)。此些數值僅為實施例，並不旨在進行限制。用語「大約」和「實質上」可以指根據本文的教導，由相關領域的技術人員解釋的數值的百分比。
如本文所用，用語「垂直」係指名義上垂直於基板的表面。
在鰭式場效電晶體(「finFET」)中，成長源極/汲極(source/drain；S/D)磊晶結構使與電晶體的鰭片結構的端部物理性接觸，使得鰭片結構的每一端部實質上由源極/汲極磊晶結構的側表面覆蓋。由於源極/汲極磊晶結構包括複數個晶態磊晶層並且可以具有比其他的結晶取向高的成長速率的結晶取向，所以源極/汲極磊晶結構的最終形狀由沿著每一結晶取向所達到的成長速率來控制。例如，源極/汲極磊晶結構成長成菱形(diamond shape)，因為在垂直於(100)矽晶面的方向上的成長速率(例如，GR[100])高於在垂直於(111)矽晶面的方向上的成長速率(例如，GR[111])。所得的菱形的源極/汲極磊晶結構在(111)矽晶面相遇的位置發展成邊緣狀的頂表面。由於鰭式場效電晶體設計中對於寬度和高度的考量，使菱形的源極/汲極磊晶結構成長為其邊緣狀的頂表面覆蓋了鰭片結構的端部的頂轉角。
源極/汲極磊晶結構在諸如清潔製程、蝕刻製程、熱處理製程等後續處理期間易遭受材料損失。作為後續的 處理的結果，源極/汲極磊晶結構經受尺寸縮減，這樣會使得鰭片結構的端部的頂轉角曝露出來。上述的尺寸縮減在每一個源極/汲極磊晶結構上可能不是均勻的。例如，一些源極/汲極磊晶結構可能比其他的源極/汲極磊晶結構遭受更大的材料損失。經由處理引入的這種材料損失不均勻性會改變源極/汲極磊晶結構的最終尺寸，並最終導致整個電晶體的效能變異。此外，鰭片結構的曝露的端部成為潛在的缺陷位置。
為了解決上述的挑戰，本文描述的實施方式涉及用於形成具有六角形形狀的源極/汲極磊晶結構的方法。本文描述的六角形的源極/汲極磊晶結構可以優於其他的源極/汲極磊晶結構(例如，菱形的源極/汲極磊晶結構)，因為即使在遭受後續的處理操作引起的材料損失之後，六角形的源極/汲極磊晶結構仍足以覆蓋鰭片結構的端部。在一些實施方式中，成長六角形的源極/汲極磊晶結構，使得鄰接於鰭片結構的端部的六角形的源極/汲極磊晶結構的頂轉角相對於鰭片結構的頂轉角升高。在一些實施方式中，靠近鰭片結構的頂轉角的六角形的源極/汲極磊晶結構的轉角在鰭片結構的頂轉角上方升高約2nm(奈米)或更多。在一些實施方式中，經由在成長期間引入氫處理來實現六角形的源極/汲極磊晶結構的成長。根據一些實施方式，氫處理可以在垂直於(111)矽晶面的方向上提高成長速率(例如，GR[111])。
根據一些實施方式，第1A圖為分別形成在基板 130上的相鄰的鰭片結構110和120之間的六角形的源極/汲極磊晶結構100(「S/D磊晶結構100」)的等角視圖。如在第1A圖中所示，源極/汲極磊晶結構100實質上覆蓋鰭片結構110和120的端面110s和120s。在第1A圖中所示的其他的結構元件包括隔離層140和源極/汲極間隔物150。
在一些實施方式中，鰭片結構110和120為由源極/汲極磊晶結構100所分隔開的單一的鰭片結構160的端部。例如，源極/汲極磊晶結構100成長在單一的鰭片結構160的凹陷的部分上。在第1A圖中，單一的鰭片結構160的凹陷的部分(未示出)位在低於隔離層140的頂表面。例如，第1B圖示出了第1A圖的沒有源極/汲極間隔物150的結構，使得在單一的鰭片結構160的凹陷的部分上的源極/汲極磊晶結構100的底部分100b為可見的。如在第1B圖中所示，源極/汲極磊晶結構100穿過隔離層140延伸到鰭片結構160的端部110和120的端面110s和120s上。
在一些實施方式中，源極/汲極磊晶結構100成長在鰭片結構(像是在第1C圖中所示的鰭片結構170)的凹陷的端部上。
基於以上所述，源極/汲極磊晶結構100可以在如第1A圖中所示的多個鰭片結構之間成長、在如第1B圖中所示的單一的鰭片結構的凹陷的中間部分上成長、在如第1C圖中所示的單一的鰭片結構的凹陷的端部上成長、或在 其組合上成長。前述組合並非限制性的，並且額外的組合在本揭示內容的精神和範疇內。
在一些實施方式中，在第1A圖、第1B圖、和第1C圖中所示的鰭片結構的各者上形成有閘極結構。為了便於描述，此些閘極結構未在第1A圖、第1B圖、和第1C圖中示出。作為實施例而非限制，第1E圖示出了第1A圖的結構，其中例示性閘極結構190形成在鰭片結構120上。在一些實施方式中，相似的閘極結構(未示出)形成在鰭片結構110上。在一些實施方式中，閘極結構190為犧牲閘極結構，其包括閘極電極190a、閘極介電質190b、閘極間隔物190c、和覆蓋層190d。在一些實施方式中，源極/汲極磊晶結構100鄰接閘極結構190的閘極間隔物190c。閘極間隔物190c將閘極電極190a與源極/汲極磊晶結構100電性隔離。在一些實施方式中，在形成源極/汲極磊晶結構100之後，閘極結構190由金屬閘極結構取代。僅僅為了便於描述，在鰭片結構上形成的閘極結構將不在隨後的附圖中示出。然而，本文呈現的鰭片結構上的閘極結構(例如閘極結構190)在本揭示內容的精神和範疇內。
在一些實施方式中，在第1A圖、第1B圖、和第1C圖中所示的鰭片結構160和170包括單晶態材料、或奈米片形式的多個晶態層的一堆疊。前述的晶態材料(或晶態奈米片層)可包括矽(Si)、鍺(Ge)、化合物半導體(例如，碳化矽、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)、銻化銦(InSb))、合金半導體(例如矽鍺 (SiGe)、砷化鎵磷(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、砷化鎵銦磷(GaInAsP))、或其組合。類似地，基板130可以包括與鰭片結構110和120或單一的鰭片結構160和170的晶態材料相似或不同的晶態材料。
形成鰭片結構可以經由任何合適的方法而圖案化。例如，可以使用一或多種光微影製程來圖案化鰭片結構，包括雙重圖案化製程或多重圖案化製程。雙重圖案化製程或多重圖案化製程可以將光微影與自對準製程結合起來，從而允許創建圖案，此些圖案的節距例如小於使用單一的直接光微影製程所能獲得的節距。例如，使用光微影製程對形成在基板130上方的犧牲層進行圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。然後移除犧牲層，並且然後可以使用剩餘的間隔物來圖案化鰭片結構。
為了示例目的和便於描述，將以單片晶態矽鰭片結構的上下文中描述本文所討論的基板130和鰭片結構。基於本文的揭示內容，可以使用如上所述的其他的材料和/或奈米片多層。此些其他的材料和多層在本揭示內容的精神和範疇內。
在一些實施方式中，並且參照第1C圖，源極/汲極磊晶結構100具有平行於矽晶面(100)的實質上平面的頂表面100t。在一些實施方式中，矽晶面(100)平行於x-y平面，例如，平行於基板130的頂表面和鰭片結構170的頂表面。與菱形的源極/汲極磊晶結構相比，源極/汲極 磊晶結構100的頂表面100t為形成於其上的源極/汲極接觸件提供了較大的接觸面積。因此，根據一些實施方式，與菱形的源極/汲極磊晶結構相比，源極/汲極磊晶結構100提供了較低的接觸電阻。
垂直於矽晶面(100)的方向表示為[100]，並且平行於垂直方向z。根據一些實施方式，源極/汲極磊晶結構100的刻面100f平行於矽晶面(111)或平行於其等效晶面{111}。在一些實施方式中，刻面100f被稱為「(111)刻面」。垂直於矽晶面(111)或垂直於其等效晶面{111}的方向表示為[111]，如在第1C圖中所示。在一些實施方式中，矽晶面(110)平行於x-z平面，例如，平行於鰭片結構170的側壁表面170s。垂直於(110)的方向表示為[110]，並且平行於y-z平面，如在第1C圖中所示。
在一些實施方式中，第1D圖為第1C圖沿著線AB的剖視圖。如以上所討論的內容，源極/汲極磊晶結構100實質上覆蓋鰭片結構170的端部170e。更具體地，平行於如上所述的(111)矽晶面的刻面100f形成角度θ，使得靠近鰭片結構的頂轉角的頂刻面100f與鰭片結構170的頂轉角之間的最短距離d1和d2大於約2nm(例如，d1、d2>2nm)。根據一些實施方式，此舉確保即使當源極/汲極磊晶結構100在一或多個後續處理操作期間經歷尺寸縮減時，鰭片結構160的頂轉角仍被源極/汲極磊晶結構100覆蓋。如在第1D圖中所示，源極/汲極磊晶結構100的頂表面100t相對於鰭片結構170的頂表面170t 升高。例如，介於頂表面100t與頂表面170t之間的高度差可高達大約30nm。源極/汲極磊晶結構100的前述的特徵亦在第1A圖、第1B圖、和第1C圖中的等角視圖中示出。
在一些實施方式中，源極/汲極磊晶結構100的寬度WSD實質上類似於菱形的源極/汲極磊晶結構的寬度。因此，源極/汲極磊晶結構100可以達到與菱形的源極/汲極磊晶結構相似的鰭式場效電晶體密度。在一些實施方式中，寬度WSD在約5nm與約100nm之間的範圍內。如在第1D圖中所示，源極/汲極磊晶結構100的寬度WSD平行於y-z平面或在第1C圖中所示的[110]方向。在一些實施方式中，具有小於約5nm的寬度WSD的源極/汲極磊晶結構100具有小於約2nm的d1和d2。相對而言，具有大於約100nm的寬度WSD的源極/汲極磊晶結構100可以接觸來自相鄰鰭式場效電晶體的源極/汲極磊晶結構，從而導致電性短路。
如在第1D圖中所示，源極/汲極磊晶結構100的頂表面100t具有平行於寬度WSD(例如，平行於y-z平面或[110]方向)的寬度Wt。在一些實施方式中，頂表面100t的寬度Wt在約2nm與約80nm之間的範圍內。
在一些實施方式中，在源極/汲極磊晶結構100的刻面100f之間形成的角度θ在約109°與180°之間。根據一些實施方式，角度θ大於由菱形的源極/汲極磊晶結構的刻面形成的角度。這是因為由菱形的源極/汲極磊晶結構 的刻面形成的角度被限制在約40°與約70°之間的範圍內。由於此約束，菱形的源極/汲極磊晶結構的刻面在鰭片結構170的頂表面170t上方相交並形成與平坦的頂表面100t相對的邊緣。進而，即使當源極/汲極寬度實質上等於WSD(例如，在約5nm與約100nm之間)時，此舉將鰭片結構170的刻面與頂轉角之間的距離限制為小於約2nm。例如，在菱形的源極/汲極磊晶結構中，刻面與鰭片結構170的頂轉角之間的距離(例如，第1D圖中所示的距離d1和d2的當量)在0nm與約2之間的範圍內。這意味著，若菱形的源極/汲極磊晶結構由於一或多個後續的處理操作而遭受材料損失，則鰭片結構的頂轉角可能會曝露出來。
如以上所討論的內容，源極/汲極磊晶結構100形成在鰭片結構170的凹陷的部分上。例如，參照第1D圖，源極/汲極磊晶結構100成長在鰭片結構170的凹陷的部分170r上。在磊晶成長的初始階段期間，源極/汲極磊晶結構100的源極/汲極磊晶層被源極/汲極間隔物150限制。因此，源極/汲極磊晶結構100的底部無刻面，並且(例如，沿著z方向)垂直地成長，其中側向的成長受到源極/汲極間隔物150所侷限。在一些實施方式中，源極/汲極間隔物150在凹陷化鰭片結構170之前形成，並且具有範圍在約10nm與約18nm之間的高度150H。在一些實施方式中，鰭片結構170在隔離層140的頂表面下方凹陷了範圍在約5nm與約10nm之間的凹進量180。一旦源極/汲極磊晶 層的成長超出源極/汲極間隔物150的限制，則如在第1D圖中所示繼續橫向的成長。在一些實施方式中，從凹陷的部分170r的頂表面量測之源極/汲極磊晶結構100的高度HSD在約90nm與約95nm的範圍內，如在第1D圖中所示。
根據一些實施方式，第2圖為方法200的流程圖，描述了在第1C圖和第1D圖中所示的源極/汲極磊晶結構100的製程。方法200不限於第1C圖和在第1D圖中所示的源極/汲極磊晶結構100，並且可用於形成在第1A圖和第1B圖中所示的源極/汲極磊晶結構100。其他的製造操作可以在方法200的各種操作之間執行，並且為了清楚起見，可能省略。此些各種操作在本揭示內容的精神和範疇內。另外，並非需要所有的操作以執行本文提供的揭示內容。一些的操作可以同時執行，或以與在第2圖中所示的次序不同的次序執行。本揭示內容的多個實施方式不限於方法200。將參照第3圖至第7圖描述例示性方法200。
參照第2圖，方法200開始於操作210和在基板上形成鰭片結構的製程，其中隔離層圍繞鰭片結構的底部，如在第3圖中所示的鰭片結構300。在一些實施方式中，鰭片結構300類似於在第1C圖中所示的鰭片結構170和第1A圖和第1B圖中所示的鰭片結構160。如以上關於鰭片結構170和160所討論的內容，鰭片結構300可以是單片的(例如，由單晶態材料製成)，或者可包括不同材料的交替的多層(例如，交替的磊晶成長的奈米片多層)。 例如，鰭片結構300可以由晶態矽(C-Si)製成、或可以包括交替的多層的一堆疊，諸如交替的C-Si和晶態矽鍺(SiGe)奈米片多層。
儘管第3圖僅包括單一的鰭片結構，但這並非為限制性的。例如，如以上所討論的內容，可以在基板130上形成例如鰭片結構300的多個附加的鰭片結構。例如，可以根據晶片佈局在基板130的不同區域上形成兩個或更多個鰭片結構的群組。
經由隔離層140將鰭片結構300與相鄰的鰭片結構(未示出)分離。在一些實施方式中，隔離層140為沈積在鰭片結構300和基板130上方的矽基介電質，隨後經由化學機械研磨(CMP)製程平坦化，並經由等向性蝕刻製程凹陷化到覆蓋鰭片結構300底部的高度。鰭片結構300的被隔離層140覆蓋的部分在第3圖和隨後的圖中用虛線表示。如在第3圖中所示，鰭片結構300形成為與基板130物理性接觸，並且隔離層140形成為覆蓋鰭片結構300的底側壁表面和底端部。在一些實施方式中，並且在前述凹陷化操作之後，鰭片結構300在凹陷的隔離層140上方具有在約30nm與約35nm之間的高度H。此外，鰭片結構300的寬度W在約3.5nm與5nm之間的範圍內。
在一些實施方式中，鰭片結構300的一部分被在第3圖中陰影區域310表示的閘極結構覆蓋(例如，遮蓋的)。作為實施例而非限制，閘極結構覆蓋鰭片結構300的中間部分，並且將鰭片結構300分成兩個曝露的端部 300A和300B，如在第3圖中所示。鰭片結構300的遮蓋的部分包括鰭片結構300的頂部和側壁部分。此外，閘極結構在隔離層140上延伸，如陰影區域310所示。在一些實施方式中，閘極結構在第3圖中未示出的相鄰的鰭片結構上延伸。作為實施例而非限制，類似於鰭片結構300的相鄰的鰭片結構可共用單一閘極結構。在一些實施方式中，由陰影區域310表示的閘極結構用作後續的蝕刻操作的遮罩層。
參考第2圖，方法200繼續操作220和在鰭片結構300的底側壁表面上(例如在如第3圖中所示的曝露的端部300A和300B上)形成源極/汲極間隔物150的製程。作為實施例而非限制，源極/汲極間隔物150可按如下方式形成。可以將源極/汲極間隔物材料毯覆沈積在端部300A和300B、由陰影區域310表示的閘極結構、和隔離層140上。隨後，使用異向性蝕刻製程來蝕刻源極/汲極間隔物材料，以從水平的表面(例如，平行於x-y平面的表面，諸如端部300A和300B、隔離層140、和陰影區域310的水平的表面)移除源極/汲極間隔物材料。結果，端部300A和300B的底側壁表面上的剩餘的源極/汲極間隔物材料形成源極/汲極間隔物150。在一些實施方式中，若需要，可以經由附加的光微影和蝕刻操作來移除未從閘極結構的垂直側壁表面移除的源極/汲極間隔物材料。
如以上所討論的內容，源極/汲極間隔物150的高度在約3nm與約5nm之間的範圍內。作為實施例而非 限制，源極/汲極間隔物材料可包括氮化物(例如，氮化矽、碳氮化矽、氮氧化矽等)其可以相對於鰭片結構300(例如，矽)和隔離層140(例如，基於氧化矽的介電質)選擇性地蝕刻。
參考第2圖，方法200繼續操作230和蝕刻介於源極/汲極間隔物150之間的鰭片結構300，以使鰭片結構300(例如，端部300A和300B)相對於隔離層140凹陷化的製程，如在第4圖中所示。在一些實施方式中，由閘極結構(例如，陰影區域310)遮蓋的鰭片結構300的部分沒有凹陷，如在第4圖中所示。在一些實施方式中，在操作230中用於使鰭片結構300凹陷的蝕刻化學物質包括氯基或氟基氣體，此些氣體可以相對於氮化物或氧化物而選擇性地蝕刻矽。如以上所討論的內容，鰭片結構300在隔離層140的頂表面下方凹陷了範圍在約5nm與約10nm之間的凹進量180(例如，在第1D圖中所示)。根據一些實施方式，操作230在源極/汲極間隔物150之間形成凹陷開口400，如在第4圖中所示。
在一些實施方式中，若鰭片結構300包括交替的奈米片多層，例如矽和矽鍺奈米片多層，則蝕刻製程可為乾式蝕刻製程、濕式蝕刻製程、或其組合。在一些實施方式中，蝕刻化學物質對Si奈米片層和SiGe奈米片層為選擇性的。在一些實施方式中，乾式蝕刻製程可包括蝕刻劑其具有含氧氣體、含氟氣體(例如，四氟化碳(CF4)、六氟化硫(SF6)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)、和/ 或六氟乙烷(C2F6))、含氯氣體(例如，氯(Cl2)、氯仿(CHCl3)、四氯化碳(CCl4)和/或三氯化硼(BCl3))、含溴氣體(例如，氫溴(HBr)和/或溴仿(CHBr3))、含碘氣體、其他合適的蝕刻氣體和/或電漿、或其組合。濕式蝕刻製程可包括在稀釋氫氟酸(DHF)、氫氧化鉀(KOH)溶液、氨水、含氫氟酸(HF)、硝酸(HNO3)、乙酸(CH3COOH)的溶液、或其組合中進行蝕刻。在一些實施方式中，蝕刻化學物質實質上不蝕刻隔離層140、源極/汲極間隔物150、和閘極堆疊(例如，陰影區域310)。
在一些實施方式中，第5圖為在第4圖中所示的鰭片結構300橫越線CD的剖面視圖。在第5圖中，鰭片結構300的未凹陷的部分(例如，鰭片結構300的被閘極結構遮蓋的部分)位於鰭片結構300的凹陷的部分300r的後面。
參照第2圖，方法200繼續操作240和在介於源極/汲極間隔物150之間的鰭片結構300的凹陷的部分300r上成長源極/汲極磊晶結構100的製程。在一些實施方式中，用於n型鰭式場效電晶體的源極/汲極磊晶結構包括應變的碳摻雜矽(Si：C)、磷摻雜矽(Si：P)或砷摻雜矽(Si：As)。用於p型finFET的源極/汲極磊晶結構包括應變的硼摻雜SiGe(SiGe：B)、硼摻雜Ge(G：B)、或硼摻雜鍺錫(GeSn：B)。作為實施例而非限制，用於n型鰭式場效電晶體的源極/汲極磊晶結構中摻入的P的量可為約3×1021原子/cm-3，並且用於p型鰭式場效電晶體的源極 /汲極磊晶結構中摻入的B的量可為約1×1021原子/cm-3。在一些實施方式中，可以在成長製程中經由分別使用例如膦(phosphine)和二硼烷(diborane)來摻入P和B摻雜劑。作為實施例而非限制，Si：C中C的濃度可等於或小於約5原子%(at.%)。SiGe中Ge的濃度可在約20at.%與約40at.%之間。此外，GeSn中Sn的濃度可在約5at.%與約10at.%之間。前述的摻雜劑和原子濃度是示性例而非限制性的。因此，其他摻雜劑和原子濃度在本文所述實施方式的精神和範圍內。
在一些實施方式中，源極/汲極磊晶結構可包括依序地形成有不同的摻雜劑和/或原子濃度的一或多層。根據一些實施方式，源極/汲極磊晶結構成長為如用於在第1C圖和第1D圖中所示的源極/汲極磊晶結構100的六角形形狀。作為實施例而非限制，對於Si：P和Si：As，可以經由化學氣相沈積(CVD)在約680℃的溫度下沈積源極/汲極磊晶結構；對於Si：C，溫度在約600℃與約700℃之間；對於SiGe，溫度在約620℃；對於GeSn，溫度在約300℃與約400℃之間；並且對於Ge，溫度在約500℃與約600℃之間。
在一些實施方式中，在H2和/或N2存在下，用SiH4和/或二氯矽烷(DCS)前驅物形成Si：C、Si：P、或Si：As的源極/汲極磊晶結構。在H2、N2、氦(He)、氬(Ar)、或其組合的存在下，用SiH4、乙矽烷(Si2H6)、鍺烷(GeH4)前驅物形成SiGe的源極/汲極磊晶結構。
如上所述，在成長製程的早期，源極/汲極間隔物150抑制了源極/汲極磊晶結構的側向成長並促進了如在第6圖中所示的源極/汲極磊晶結構100的垂直的成長。一旦源極/汲極磊晶結構100升高到高於源極/汲極間隔物150，就開始形成多個刻面。在一些實施方式中，並且參照第1C圖，若沿著[100]方向的成長速率(GR[100])實質上高於沿著[111]方向的成長速率(GR[111])(例如，高於5至10倍)(例如，GR[100]>>GR[111])，則形成菱形的源極/汲極磊晶結構。另一方面，若GR[100]實質上低於GR[111](例如，低於5至10倍)(例如，GR[100]<<GR[111])，則形成六角形的源極/汲極磊晶結構，如第1A圖至第1D圖中所示的源極/汲極磊晶結構100。在一些實施方式中，為了獲得在第1A圖至第1D圖中所示的源極/汲極磊晶結構100的六角形形狀，必須調整源極/汲極磊晶結構100的成長條件，以提高沿著[111]方向的成長速率並抑制或延緩沿著[100]方向的成長速率。
在一些實施方式中，在方法200中的源極/汲極磊晶結構100的成長製程中引入鹽酸(HCl)蒸氣，以從周圍層的表面(例如，隔離層140的表面)、源極/汲極間隔物150、和由陰影區域310表示的閘極結構來移除源極/汲極磊晶材料的核。因此，HCl蒸氣從鰭片結構300的凹陷的部分300r外部的表面移除(例如蝕刻)源極/汲極磊晶材料的任何成長。在HCl蒸氣曝露期間，氯原子被化學吸附在源極/汲極磊晶材料的曝露表面上，並且源極/汲極磊晶結 構的表面變成了氯端接的(例如，源極/汲極磊晶結構的表面被氯原子化學性鈍化)。在一些實施方式中，在{111}表面上化學吸附的氯原子的密度高於其他表面，例如{100}表面。在一些實施方式中，當前驅物和反應氣體被重新引入並且成長製程恢復時，與頂表面100t相比，氯端接的表面抑制了刻面100f的成長。換言之，經由化學吸附在源極/汲極磊晶結構的表面上的氯原子人為地抑制了沿著[111]方向的成長速率(GR[111])。這是氯端接的表面的不良副作用，因為如以上所討論的內容，當GR[100]大於GR[111]時，源極/汲極磊晶結構將成長為菱形。此外，對於氯端接的表面，GR[100]與GR[111]之間的差異變成為取決於成長溫度。這意味著與在低溫下成長的源極/汲極磊晶結構相比，對於在高溫下成長的源極/汲極磊晶結構，GR[100]與GR[111]之間的差異更大。例如，對於在700℃下成長的Si：C磊晶層，GR[100]和GR[111]大於在較低溫度下(例如，在約300℃與約400℃之間)成長的GeSn磊晶層。此效果可以產生具有不同寬度和刻面角度的p型和n型源極/汲極磊晶結構。
在一些實施方式中，為了形成具有一致的寬度和刻面角度的源極/汲極磊晶結構，在曝露於HCl蒸氣之後引入氫處理(「H處理」)，以提高沿著[111]方向的成長速率(GR[111])並促進六角形的源極/汲極磊晶結構的成長。在一些實施方式中，氫處理亦提高了沿著[110]方向的成長速率(GR[110])。
在一些實施方式中，氫處理導致氫-氯交換製程，在此製程中，源極/汲極磊晶結構的表面上的氯原子被氫原子取代，以形成氫端接(H端接)的表面(例如，源極/汲極磊晶結構的表面被氫原子化學鈍化)。氫端接的表面導致[111]與[100]方向之間的有利的成長速率偏移。在一些實施方式中，氫處理包括將氯端接的表面曝露於原子氫(H2)(例如，氫氣)或氫自由基，此些氫自由基由氫的離子被「剝離」(例如，以離子過濾器的使用)的遠程氫電漿產生。在一些實施方式中，若在氫處理期間電漿中存在離子，則可能發生不期望的離子撞擊和/或電荷轉移。在一些實施方式中，氫處理在約0.1托與約10托之間的製程壓力和約50℃與約400℃之間的製程溫度下進行。射頻(RF)或直流(DC)電漿源在本公開的精神和範疇內。在一些實施方式中，電漿功率的範圍可在約200W與約5kW之間。
在一些實施方式中，源極/汲極磊晶結構的成長製程可以描述如下。成長製程始於將前驅物和反應氣體引入第5圖的結構，以開始源極/汲極磊晶結構100的成長，如在第6圖中所示。在此操作期間，在凹陷的部分300r上形成較厚的源極/汲極磊晶材料層，並且在周圍的表面(諸如隔離層140、源極/汲極間隔物150、和由陰影區域310表示的閘極結構的表面)上形成實質上較薄的層。隨後，成長被中斷，並且將此結構曝露於HCl蒸氣中以從凹陷的部分300r外部的周圍表面移除薄的源極/汲極磊晶材料層。在HCl蒸氣曝露期間，亦從部分製造的源極/汲極磊晶結 構100移除(例如，蝕刻)一部分源極/汲極磊晶材料。但是，由於源極/汲極磊晶材料的厚度在凹陷的部分300r上更厚且在其他表面上較薄，在HCl蒸氣曝露操作之後，足夠的源極/汲極磊晶材料保留在凹陷的部分300r上。如以上所討論的內容，在HCl蒸氣曝露之後，部分製造的源極/汲極磊晶結構100的曝露的表面變為氯端接的。
隨後，使部分製造的源極/汲極磊晶結構100經受包括分子氫或無離子氫自由基的氫處理，使得Cl端接的表面可以轉換成H端接的表面。在一些實施方式中，當前驅物和反應氣體被重新引入以恢復源極/汲極磊晶結構100的成長時，相比於沿著[100]方向的成長速率(例如，GR[100])，H端接的表面促進了刻面100f的成長(例如，提高了沿著[111]方向的成長速率GR[111])。因此，源極/汲極磊晶結構100的成長模式由GR[100]>>GR[111]轉變為GR[100]<<GR[111]。在一些實施方式中，作為以上所描述的氫處理的結果，GR[111]比GR[100]大了約5倍至約10倍。
前驅物曝露、HCl蒸汽曝露、和氫處理的上述製程操作可以重複N個週期，以產生在第7圖中所示的六角形的源極/汲極磊晶結構100。在一些實施方鄉中，在N個周期中每個周期的氫處理時間(亦稱為「曝露時間」)在約1秒(s)與約100秒(例如，約10秒)之間。在一些實施方式中，一個週期中的曝露時間可以與其他週期中的曝露時間相同或不同。例如，在一個週期中，氫處理可以為 約10秒，並且在隨後的週期中，氫處理時間可以為約10秒、長於約10秒、或短於約10秒。在第7圖中的虛線表示處於不同成長階段的源極/汲極磊晶結構100。當第1D圖所示的d1和d2等於或大於約2nm並且WSD在約5nm與約100nm之間時，源極/汲極磊晶結構100的成長製程終止。
在一些實施方式中，氫處理的製程參數(例如，曝露時間、氫劑量、和電漿功率)可用於調諧在第1D圖中所示的介於多個刻面100f之間的角度θ。例如，隨著在每一週期中氫處理的曝露時間增加，角度θ增加。
如以上所討論的內容，前驅物曝露、HCl蒸氣曝露、和氫處理的操作以N個週期依序地進行。在一些實施方式中，N大於約9(例如，N>9)，以產生在第7圖中所示的六角形的源極/汲極磊晶結構100。此外，N個週期中的每一週期包括曝露時間在約1秒與約100秒s之間的氫處理。
本文描述的實施方式涉及具有六角形形狀的源極/汲極磊晶結構。本文描述的六角形的源極/汲極磊晶結構可以優於其他的源極/汲極磊晶結構(例如，菱形的源極/汲極磊晶結構)，因為即使在遭受後續處理操作引起的材料損失之後，六角形的源極/汲極磊晶結構仍足以覆蓋鰭片結構的端部。在一些實施方式中，成長六角形的源極/汲極磊晶結構，使得鄰接的鰭片結構的端部的六角形的源極/汲極磊晶結構的頂轉角相對於鰭片結構的頂轉角升高。在一些實施 方式中，六角形的源極/汲極磊晶結構的轉角在鰭片結構的頂轉角上方升高約2nm或更多。在一些實施方式中，經由在源極/汲極磊晶結構的成長期間引入氫處理來促進平行於(111)矽晶面的刻面的成長。在一些實施方式中，在HCl蒸氣曝露之後引入氫處理。氫處理可以將源極/汲極磊晶結構的氯端接的表面轉化為氫端接的表面，此些氫端接的表面在垂直於(111)矽晶面的方向上提高了成長速率。
在一些實施方式中，一種結構包括具有鰭片結構的基板，此鰭片結構進一步包括第一部分和比第一部分高的第二部分。此結構亦包括隔離層，位於此基板上且覆蓋鰭片結構的第二部分的底側壁和鰭片結構的第一部分的側壁。此外，此結構包括在鰭片結構的第一部分上成長的源極/汲極磊晶結構，使得介於源極汲極磊晶結構的一刻面至靠近於鰭片結構的第二部分的頂轉角大於約2奈米。
在一些實施方式中，方法包括：形成鰭片結構，此鰭片結構包括第一部分和靠近第一部分的第二部分；在鰭片結構的第一部分上形成閘極結構；以及凹陷化鰭片結構的第二部分。方法進一步包括：在鰭片結構的凹陷的第二部分上成長源極/汲極磊晶結構，其中成長源極/汲極磊晶結構包括將鰭片結構的凹陷的第二部分曝露於前驅物和一或多種反應氣體以形成源極/汲極磊晶結構的一部分。成長源極/汲極磊晶結構之步驟進一步包括：將源極/汲極磊晶結構的此部分曝露於蝕刻化學物質；和將源極/汲極磊晶結構的此部分曝露於氫處理以增強源極/汲極磊晶結構的成 長。
在一些實施方式中，方法包括：在基板上形成鰭片結構；在鰭片結構的一部分上形成閘極結構；和蝕刻鰭片結構的與閘極結構相鄰的部分。方法進一步包括：在鰭片結構的蝕刻部分上成長源極/汲極磊晶結構，其中成長源極/汲極磊晶結構之步驟包括：在鰭片結構的蝕刻部分上部分成長源極/汲極磊晶結構。成長源極/汲極磊晶結構之步驟進一步包括：將部分成長的源極/汲極磊晶結構曝露於蝕刻化學物質以用氯原子端接部分成長的源極/汲極磊晶結構的表面，和用氫處理部分成長的源極/汲極磊晶結構以提高部分成長的源極/汲極磊晶結構在垂直於(111)晶面的方向上的成長速率。
本揭示內容的一些實施方式提供了一種半導體結構，包含：基板、鰭片結構、隔離層、以及源極/汲極(S/D)磊晶結構。鰭片結構在基板上且包含第一部分和比第一部分高的第二部分。隔離層在基板上且覆蓋鰭片結構的第二部分的多個底側壁和鰭片結構的第一部分的多個側壁。源極/汲極(S/D)磊晶結構成長在鰭片結構的第一部分上，使得介於源極汲極磊晶結構的一刻面至靠近於鰭片結構的第二部分的頂轉角大於約2奈米。在一些實施方式中，其中靠近鰭片結構的第二部分的頂轉角的刻面平行於(111)晶面。在一些實施方式中，其中源極/汲極磊晶結構具有六角形形狀。在一些實施方式中，其中源極/汲極磊晶結構的頂表面實質上為平面的並且平行於鰭片結構的頂表面。在一 些實施方式中，其中源極/汲極磊晶結構的一側表面與鰭片結構的第二部分的一側表面接觸。在一些實施方式中，其中源極/汲極磊晶結構的另一刻面與此刻面鄰接，並與此刻面形成大於約70º的一角度。在一些實施方式中，其中源極/汲極磊晶結構沿著垂直於(110)晶面的方向的寬度在約5奈米與約100奈米之間。在一些實施方式中，其中源極/汲極磊晶結構包含頂表面，此頂表面具有沿著垂直於(110)晶面的方向的寬度，此寬度在約2奈米與約80奈米之間。在一些實施方式中，半導體結構還包含：多個間隔物、以及閘極結構；多個間隔物在隔離層上並且鄰接源極/汲極磊晶結構的此些底側壁；閘極結構在鰭片結構的第二部分上，其中閘極結構鄰接源極/汲極磊晶構的一側表面的一部分，此部分不與鰭片結構的第二部分的一側表面重疊。
本揭示內容的另一些實施方式提供了一種製造半導體結構的方法，包含：形成鰭片結構，此鰭片結構包含第一部分和靠近第一部分的第二部分；在鰭片結構的第一部分上形成閘極結構；凹陷化鰭片結構的第二部分；以及在鰭片結構的凹陷的第二部分上成長源極/汲極(S/D)磊晶結構，其中所述成長源極/汲極磊晶結構之步驟包含：將鰭片結構的凹陷的第二部分曝露於前驅物和一或多種反應氣體，以形成源極/汲極磊晶結構的一部分；將源極/汲極磊晶結構的此部分曝露於蝕刻化學物質；和將源極/汲極磊晶結構的此部分曝露於氫處理，以增強源極/汲極磊晶結構 的成長。在一些實施方式中，其中所述將源極/汲極磊晶結構的此部分曝露於蝕刻化學物質之步驟包含：將鰭片結構曝露於鹽酸蒸氣，以移除在鰭片結構的凹陷的第二部分外側的表面上的源極/汲極磊晶材料。在一些實施方式中，其中所述將源極/汲極磊晶結構的此部分曝露於氫處理之步驟包含：將源極/汲極磊晶結構的此部分曝露於氫氣或曝露於由無離子遠程電漿產生的氫自由基。在一些實施方式中，所述將源極/汲極磊晶結構的此部分曝露於氫處理之步驟包含：將源極/汲極磊晶結構的多個氯端接的表面轉換成多個氫端接的表面。在一些實施方式中，其中所述成長源極/汲極磊晶結構之步驟包含：重複所述成長源極/汲極磊晶結構之步驟超過9個週期，並且其中每一週期的氫處理包含在約1秒與約100秒之間的曝露時間。
本揭示內容的又另一些實施方式提供了一種製造半導體結構的方法，包含：在基板上形成鰭片結構；在鰭片結構的一部分上形成閘極結構；蝕刻鰭片結構的與閘極結構相鄰的多個部分；以及在鰭片結構的蝕刻的此些部分上成長源極/汲極(S/D)磊晶結構，其中所述成長源極/汲極磊晶結構之步驟包含：在鰭片結構的蝕刻的此些部分上部分地成長源極/汲極磊晶結構；將此部分成長的源極/汲極磊晶結構曝露於蝕刻化學物質，其中蝕刻化學物質用氯原子端接此部分成長的源極/汲極磊晶結構的表面；和用氫處理此部分成長的源極/汲極磊晶結構，以提高此部分成長的源極/汲極磊晶結構在垂直於(111)晶面的方向上的成 長速率。在一些實施方式中，其中處理此部分成長的源極/汲極磊晶結構之步驟包含：將此部分成長的源極/汲極磊晶結構曝露於氫氣或無離子的氫自由基。在一些實施方式中，其中所述成長源極/汲極磊晶結構之步驟包含：形成六角形的源極/汲極磊晶結構，其中鄰接的多個(111)刻面形成大於約70º的角度。在一些實施方式中，其中所述成長源極/汲極磊晶結構之步驟包含：成長六角形的源極/汲極磊晶結構，其中多個頂(111)刻面與由閘極結構覆蓋之鰭片結構的多個頂轉角之間的一距離大於約2奈米。在一些實施方式中，其中處理此部分成長的源極/汲極磊晶結構之步驟包含：用氫原子來端接此部分成長的源極/汲極磊晶結構的表面。在一些實施方式中，其中處理此部分成長的源極/汲極磊晶結構之步驟包含：將此部分成長的源極/汲極磊晶結構的多個氯端接的表面轉換成多個氫端接的表面。
應當理解，實施方式部分而非摘要部分旨在用於解釋請求項。摘要部分可闡述本揭示內容的一或多個而非所有的可能的如發明人所構思的實施方式，因此，摘要部分並不意圖以任何方式限制所附的請求項。
上述揭示內容概述了若干實施方式的特徵，使得熟習此項技術者可以更好地理解本揭示內容的各態樣。熟習此項技術者應當理解，可以容易地將本揭示內容用作設計或修改其他製程和結構的基礎，以實現與本文介紹的實施方式相同的目的和/或相同的優點。熟習此項技術者亦應認識到，這樣的均等建構不脫離本揭示內容的精神和範疇， 並且他們可以進行各種改變、替換和變更，而在不脫離本揭示內容的精神和範疇。
100:源極/汲極磊晶結構
110:鰭片結構
110s:端面
120:鰭片結構
120s:端面
130:基板
140:隔離層
150:源極/汲極間隔物
160:鰭片結構

Claims (10)

  1. 一種半導體結構，包含：一基板；一鰭片結構，在該基板上且包含一第一部分和比該第一部分高的一第二部分；一隔離層，在該基板上且覆蓋該鰭片結構的該第二部分的多個底側壁和該鰭片結構的該第一部分的多個側壁；一源極/汲極(S/D)磊晶結構，成長在該鰭片結構的該第一部分上，使得介於該源極/汲極磊晶結構的一刻面至靠近於該鰭片結構的該第二部分的一頂轉角大於約2奈米，該源極/磊晶結構的一最大寬度小於100奈米，並且該源極/汲極磊晶結構不接觸來自相鄰的另一鰭式場效電晶體的另一源極/汲極磊晶結構，該源極/汲極磊晶結構具有一頂表面，該頂表面的一寬度大於該鰭片結構的一寬度；以及多個間隔物，在該隔離層上並且鄰接該源極/汲極磊晶結構的多個底側壁；其中該源極/汲極磊晶結構的另一刻面與該刻面鄰接，並與該刻面形成大於約109°的一角度，並且該刻面與該另一刻面在該些間隔物上方。
  2. 如請求項1所述之半導體結構，其中靠近該鰭片結構的該第二部分的該頂轉角的該刻面平行於一(111)晶面，該刻面連接該頂表面與該另一個刻面，並且該 另一個刻面從該些間隔物的一者的最頂部之處延伸至與該刻面相交且形成大於約109°的一角度。
  3. 如請求項1所述之半導體結構，其中該源極/汲極磊晶結構具有一六角形形狀，該六角形形狀具有多個層，該些層的形成經由一製程包含：前驅物曝露、HCL蒸氣曝露和氫處理以多個週期依序地進行。
  4. 如請求項1所述之半導體結構，其中該源極/汲極磊晶結構的一頂表面實質上為平面的並且平行於該鰭片結構的一頂表面。
  5. 一種製造半導體結構的方法，包含：形成一鰭片結構，該鰭片結構包含一第一部分和靠近該第一部分的一第二部分；在該鰭片結構的該第一部分上形成一閘極結構；凹陷化該鰭片結構的該第二部分；以及在該鰭片結構的凹陷的該第二部分上成長一源極/汲極(S/D)磊晶結構，其中所述成長該源極/汲極磊晶結構之步驟包含：將該鰭片結構的該凹陷的該第二部分曝露於一前驅物和一或多種反應氣體，以形成該源極/汲極磊晶結構的一部分；將該源極/汲極磊晶結構的該部分曝露於一蝕刻 化學物質；和將該源極/汲極磊晶結構的該部分曝露於一氫處理，以增強該源極/汲極磊晶結構的成長。
  6. 如請求項5所述之製造半導體結構的方法，其中所述將該源極/汲極磊晶結構的該部分曝露於該蝕刻化學物質之步驟包含：將該鰭片結構曝露於鹽酸蒸氣，以移除在該鰭片結構的該凹陷的該第二部分外側的表面上的源極/汲極磊晶材料。
  7. 如請求項5所述之製造半導體結構的方法，其中所述將該源極/汲極磊晶結構的該部分曝露於該氫處理之步驟包含：將該源極/汲極磊晶結構的該部分曝露於一氫氣或曝露於由一無離子遠程電漿產生的氫自由基。
  8. 一種製造半導體結構的方法，包含：在一基板上形成一鰭片結構；在該鰭片結構的一部分上形成一閘極結構；蝕刻該鰭片結構的與該閘極結構相鄰的多個部分；以及在該鰭片結構的蝕刻的該些部分上成長一源極/汲極(S/D)磊晶結構，其中所述成長該源極/汲極磊晶結構之步驟包含：在該鰭片結構的蝕刻的該些部分上部分地成長該 源極/汲極磊晶結構；將該部分成長的源極/汲極磊晶結構曝露於一蝕刻化學物質，其中該蝕刻化學物質用氯原子端接該部分成長的源極/汲極磊晶結構的表面；和用氫處理該部分成長的源極/汲極磊晶結構，以提高該部分成長的源極/汲極磊晶結構在垂直於一(111)晶面的一方向上的一成長速率。
  9. 如請求項8所述之製造半導體結構的方法，其中所述成長該源極/汲極磊晶結構之步驟包含：形成一六角形的源極/汲極磊晶結構，其中鄰接的多個(111)刻面形成大於約70°的一角度。
  10. 如請求項8所述之製造半導體結構的方法，其中所述成長該源極/汲極磊晶結構之步驟包含：成長一六角形的源極/汲極磊晶結構，其中多個頂(111)刻面與由該閘極結構覆蓋之該鰭片結構的多個頂轉角之間的一距離大於約2奈米。
TW110104774A 2020-03-30 2021-02-08 半導體結構和製造半導體結構的方法 TWI823057B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063002293P 2020-03-30 2020-03-30
US63/002,293 2020-03-30
US17/072,418 2020-10-16
US17/072,418 US11677013B2 (en) 2020-03-30 2020-10-16 Source/drain epitaxial layers for transistors

Publications (2)

Publication Number Publication Date
TW202205667A TW202205667A (zh) 2022-02-01
TWI823057B true TWI823057B (zh) 2023-11-21

Family

ID=76508821

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104774A TWI823057B (zh) 2020-03-30 2021-02-08 半導體結構和製造半導體結構的方法

Country Status (5)

Country Link
US (1) US20230299180A1 (zh)
KR (1) KR20230129365A (zh)
CN (1) CN113054028A (zh)
DE (1) DE102020128844A1 (zh)
TW (1) TWI823057B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093946B (zh) * 2021-09-18 2024-08-06 上海华力集成电路制造有限公司 提升FinFET的交流性能的结构和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150206956A1 (en) * 2014-01-21 2015-07-23 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
TW201725615A (zh) * 2016-01-14 2017-07-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW201822292A (zh) * 2016-11-30 2018-06-16 台灣積體電路製造股份有限公司 半導體裝置
TW201841232A (zh) * 2016-12-30 2018-11-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150206956A1 (en) * 2014-01-21 2015-07-23 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
TW201725615A (zh) * 2016-01-14 2017-07-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW201822292A (zh) * 2016-11-30 2018-06-16 台灣積體電路製造股份有限公司 半導體裝置
TW201841232A (zh) * 2016-12-30 2018-11-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN113054028A (zh) 2021-06-29
DE102020128844A1 (de) 2021-09-30
KR20230129365A (ko) 2023-09-08
US20230299180A1 (en) 2023-09-21
TW202205667A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
KR101949568B1 (ko) 최상면이 평면인 에피택셜 피처를 갖는 finfet 디바이스 및 그 제조 방법
JP6723227B2 (ja) 自己整合代替フィン形成
US9666691B2 (en) Epitaxy profile engineering for FinFETs
US9530637B2 (en) Fin structure formation by selective etching
TW202020949A (zh) 半導體裝置與其形成方法
US10867860B2 (en) Methods of forming FinFET device
US20230343858A1 (en) Methods for increasing germanium concentration of surfaces of a silicon germanium portion of a fin and resulting semiconductor devices
TW202312248A (zh) 半導體結構的形成方法
US20230299180A1 (en) Source/drain epitaxial layers for transistors
KR20190132171A (ko) 비등각성 산화물 라이너 및 그 제조 방법
TW202145318A (zh) 半導體裝置結構及其製造方法
CN113809075A (zh) 半导体结构
US11677013B2 (en) Source/drain epitaxial layers for transistors
TW202205440A (zh) 半導體結構
TW202203369A (zh) 半導體結構
US20220336644A1 (en) Variable size fin structures
TWI792157B (zh) 半導體結構及其製造方法
US11316030B2 (en) Fin field-effect transistor device and method
US11037836B2 (en) Semiconductor device and transistor thereof
TWI841173B (zh) 半導體裝置及其形成方法
TWI843337B (zh) 積體電路結構及其形成方法
US20170148636A1 (en) Method for modifying epitaxial growth shape
US11804487B2 (en) Source/drain regions of semiconductor devices and methods of forming the same
US11545397B2 (en) Spacer structure for semiconductor device and method for forming the same
US20230352564A1 (en) Semiconductor device and methods of formation